JPS59165461A - ショットキ接合形化合物半導体電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、選択エピタキシャル成長ｎ十形導電層の絶
縁膜上への横方向成長の効果によってｎ形活性層上に対
して、ショットキ接合ダート電極の相対位置関係を自動
的に設定して構成されるショットキ接合形化合物半導体
電界効果上ランジスタに関する。

（従来技術） ＧａＡｓあるいはＩｎＰなどの化合物半導体を基板とす
る電界効果トランジスタは、シリコン基板のものに比べ
て超高周波・超高速の信号処理の領域で非常に良好な性
能を発揮することは周知の通シであシ、その高性能化の
ための基本的事項としてダート長の短縮化、ソース・ド
レイン間の直列付加抵抗の低減などが重要である。

しかしながら、これらを実現するためには、微細構造の
ショットキ接合電極の製作、ソース・ドレイン間の活性
層長さの最適化とそのダート電極に対する精密な相対位
置関係の確保などの製造上の困難な問題があり、素子の
構成に全く新規な発明に基づく飛躍が必要である。

ここで、従来のショットキ接合形化合物半導体電界効果
トランジスタについての構造とその製造方法について概
述する。第１図（ａ）、第１図（ｂ）はその工程説明図
である。

まず、第１図（、）に示すように、半絶縁性ＧａＡｓ基
板１上にエピタキシャル成長によ、９ｎ形ＧａＡｓ活性
層２およびｎ＋形ＱａＡＢ導電層３を積層し、このｎ＋
形ＧａＡｓ導電層３の表面に絶縁膜４を設け、この絶縁
膜４にレジスト塗布露光描画法によシ、ショットキ接合
ダート電極を設定するための絶縁膜開窓エツチングを行
ない、絶縁膜４をマスクにｎ＋形ＧａＡｓ導電層３とｎ
形ＧａＡｓ活性層２内に食い込む選択エツチングをし、
その堀夛込まれたｎ形ＧａＡｓ活性層２上に絶縁膜４を
マスクとして、ショットキ接合金属の真空蒸着・リフト
オフによショットキ接合ダート電極５を形成している。

このような工程によシ、設定されたショットキ接合ダー
ト電極５に加えて、第１図（ｂ）に示すように、１形Ｑ
ａＡｓ導電層３にオーム性接触のソース電極６およびド
レイン電極７を設けている。

このような従来のショットキ接合形化合物半導体電界効
果トランジスタの構成には、次のような重要な欠点が生
じている。

まず、セルファライン方式によるショットキ接合ダート
電極５の形成では、高精度なマスク形成が要求されるが
、通常の絶縁膜開窓エツチングで形成される開窓の周辺
形状はレジス）　ｚ４ターンおよび絶縁膜エツチングの
周辺効果にょシ良好な形状の確保が困難であシ、工業的
には１μｍ以下の微細構造化ｆ−）電極形成において重
大な欠点となっている。

次に、ｎ形ＧａＡｓ活性層２とｎ”＃ＧａＡｓ導電層３
との積層エピタキシャルを使用するために、ｎ形ＧａＡ
ｓ活性層２のエツチングによる厚さ制御の困難性が必然
であることに加えて、ｎ−ｎ＋層境界面で不純物濃度勾
配分布のだれなどの悪影響が加わシ、ｎ形ＱａＡａ活性
層２の高品質化、均一化が困難となる。

また、この積層に関連して、絶縁膜をマスクとする化合
物半導体の選択掘込みエツチングでは、深さ方向と横方
向とのエツチング速度との関係上、良好なチャンネル動
作およびソース・ダート間、ドレイン・ダート間の漏洩
電流を防止するに必要な適正なソース・ドレイン間を確
保するためには、かなシの堀込み深さが必要となシ、こ
のことはダート電極に対するソース・ドレイン電極の段
差を大きくする欠点を治している。

（発明の目的） この発明は、上記従来の欠点を除去するためになされた
もので、ダートを短くでき、ソース・ドレイン間の直列
的付加抵抗を最小にでき、高性能な集積化素子とするこ
とのできるショットキ凄合形化合物半導体電界効果トラ
ンジスタを提供することを目的とする。

（発明の構成） この発明のショットキ接合形化合物半導体電界効果トラ
ンジスタは、ｎ形化合物半導体活性化層を有する半絶縁
性化合物半導体基板上に活性域部分を被い、ソース・ド
レイン電極域を開窓した絶縁膜を設け、この開窓部と活
性域部を被っている絶縁膜上の一部に横方向への選択エ
ピタキシャル成長を行なうとともに、横方向成長端面を
マスクとして絶縁膜の開窓をエツチングによ、９ｎ形化
合物半導体活性域部を設け、この開窓部に横方向成長端
面をマスクとしてショットキ接合ダート電極金属を構成
するようにしたものである。

（実施例） 以下、この発明のショットキ接合形化合物半導体電界効
果トランジスタの実施例について図面に基づき説明する
。第２図（ａ）〜第２図（ｄ）はその一実施例を得るた
めの工程説明図である。

まず、第２図（ａ）に示すように、　（１００）面を結
晶面とした半絶縁性ＧａＡｓ基板８の表面にｎ形ＧａＡ
ｓ活性層９をエピタキシャル成長法で設け、このｎ形Ｇ
ａＡａ活性層９の表面に絶縁膜として、５ｉＯ１膜もし
く　ハＳｔ、　Ｎ４膜を設け、通常のレジストマスクに
よる露光描画法によフ、ｎ形ＧａＡｓ活性域部１ｏに絶
縁膜１１を残し、ソース・ドレイン電極域部１２゜１３
を開窓する。

次に、第２図（ｂ）に示すように、この開窓した部分を
マスクとしてｎ形ＱａＡｓ活性層９上にｎ”ＧａＡｓ層
１４の選択エピタキシャル成長を行ない、この工程にお
いて、この発明の基本的特徴である絶縁膜１１上への横
方向成長部１５．１６を形成する。

この場合の選択エピタキシャル成長法としては、開管式
（Ｑ　ａ　（ｅｈ３）、　−ＡｓＨｓ　−ｕｓ　Ｅ系の
ＭＯ−ＣＶＤ法が最も効果的である。

ＱａＡｓのエピタキシャル成長においては、結晶軸方向
によって、成長速度が異なシ、特に絶縁膜をマスクとす
る選択エピタキシャル成長においては、成長速度の結晶
軸依存性のために・臂ターンの形状に関係して種々の新
しい現象が起こる。

第３図はこの発明の基本原理としている絶縁膜上への横
方向成長の横断面図を示すものであシ、同図のような断
面形状は（１００）面結晶の２つの直交するへき開面の
片方の軸方向（第３図（ａ））あるいはその方向と３０
．９６°の方向（第３図（ｂ））に対して実現されるこ
とが実験的に確認された。

このようなひさし状に延びた横方向結晶形状はダート電
極金属のマスクとして、１ノツトオフを容易にし、かつ
ダート電極金属とｎ＋４との適当な空隙を構成する。

次に、第２図（ｅ）に示すように、第２図（ｂ）の工程
で詳述したように、ｎ”ＧａＡｓ層１４のエピタキシャ
ル成長によって横方向に拡げられたことによって形成さ
れた横方向成長部１５．１６の端面をマスクとしてｎ形
ＧａＡｓ活性城部１０の絶縁膜開窓エツチングを行なう
。

次に、第２図（イ）に示すように、前工程で開窓された
ｎ形ＧａＡｓ活性域部ｌＯに対して、選択エピタキシャ
ル成長の横方向成長端面をセルファシイ７万式のための
マスクとして、ショットキ接合ダート電極金属１７を真
空蒸着、リフトオフ法によシ形成する。

次に、第２図（ｅ）に示すように、ソース電極およびド
レイン電極域を前工程の真空蒸着前に通常の露光描画法
によシ、レジストマスクを設けておき、蒸着後のリフト
オフで形成させ、このソース電極およびドレイン電極域
上に両電極金属を真空蒸着、リフトオフ法およびアロイ
によりｎ　ＧａＡｓ層１４に対してオーム性接触のソー
ス電極１８およびドレイン電極１９を設け、この発明の
電界効果トランジスタが構成される。

（発明の効果） このように、この発明のショットキ接合形化合物半導体
電界効果トランジスタは、絶縁膜上への横方向成長技術
に立脚して、この横方向成長部１５゜１６の端面をショ
ットキ接合ｒ−）電極形成によるセルファライン方式の
マスクとして、効果的に活用して構成したものである。

したがって、この発明の構成の最も基本的な効果はｓ　
ｎ”ＧａＡｓ層１４の選択エピタキシャル成長の横方向
成長端面をマスクとすることに起因し、次のような特徴
を発揮する。

すなわち、第一は、選択エピタキシャル成長は母材単結
晶の結晶性をそのまま引き継いだ関係上横方向成長部も
優れた単結晶性を示しておシ、したがって極めて正確な
形状が確保される。

このことは、非常に直線性のよい形状に優れたダートマ
スクの実現を可能とし、従来の実施例における絶縁膜を
マスクとする場合の欠点を完全に克服し極めて形状良好
なダート電極を形成す・ることかできる。

第二には、ＭＯ−ＣＶＤ法による結晶成長における優れ
た成長制御性により横方向成長の両端面間距離は非常に
狭い間隙、′たとえば０．３μｍ程度までも極めて正確
に実現可能であるこ七が、実験的にも確認されたところ
であって、このこ、とは従来の露光描画法によシ実現可
能な限界を超越した短ダート長のショットキ接合ダート
電極の形成を可能とする効果を有する。

第三に、ソース・ダート間およびダート・ドレイン間は
それぞれの側の横方向成長量によって精度よく制御され
た状態で完全にセルファライン方式の手法が実現され、
ソースおよびドレインのｎ＋ＧａＡｓ層１４とｎ形Ｇａ
Ａｓ活性域部１０上のショットキ接合ダート電極との相
対位置関係を自動的に設定することができる。

次に、この発明におけるｎ形ＧａＡｓ活性層９はｎ＋Ｇ
ａＡｓ層１４の構成時に絶縁膜に保護されているために
、ｎ−１層界面で問題になる不純物濃度勾配のだれなど
の悪影響がなく、高品質、均一性を有するダート域を形
成しうる効果を有する。

また、ソース・ドレイン間の活性域部は絶縁膜１１のパ
ターンで正確に確保しているため、ショットキ接合ダー
ト電極の動作を害することなしに、ソース・ドレイン間
の直列付加抵抗を低減できる効果も有している。

以上詳述じたように、この発明のショットキ接合化合物
半導体電界効果トランジスタによれば、半導体基板上に
活性域部を被い、ソース・ドレイン電極域を開窓した絶
縁膜を形成し、この開窓部と活性域を被っている絶縁膜
上の一部に選択エピタキシャル成長の横方向成長を適用
して、ソースドレインに対して相対位置関係を自動的に
高精度で設定したショットキ接合ダート電極を形成する
ようにしたので、極めて形状良好でしかも、短ゲート長
化およびソース・ドレイン間の直列付加抵抗の最小化を
達成した高性能集積化素子とすることができる効果を有
する。

【図面の簡単な説明】

第１図（ａ）および第１図（ｂ）はそれぞれ従来のショ
ットキ接合形化合物半導体電界効果トランジスタの製造
工程を示す図、第２図（、）〜第２図（ｅ）はそれぞれ
この発明のショットキ接合形化合物半導体電界効果トラ
ンジスタの二実流側を得るための工程説明図、第３図（
ａ）および第３図（ｂ）はそれぞれこの発明のショット
キ接合形化合物半導体電界効果トランジスタにおける絶
縁膜上のｎ＋層の横方向成長を示す横断面図である。 ８・・・半絶縁性ＧａＡｓ基板、９・・・ｎ形Ｇ　ａＡ
ｓ活性層、１０・・・ｎ形ＧａＡ３活性域部、１１・・
・絶縁膜、１２゜１３・・・ソース・ドレイン電極域部
、１４・・・ｎ　ＧａＡｓ層、１５．１６・・・横方向
成長部、１７・・・ショットキ接合ケ゛−ト電極金属、
１８・・ソース電極、１９・・・ドレイン電極。 特許出願人　　沖電気工業株式会社（ほか１名）第　１
　図 第２図 術３図 手続補正書 昭和５緋１０月２５日 特許庁長官若杉和夫　殿 １、事件の表示 昭和５８年　特　許　　願第　３８１６６　　号２、発
明の名称 ショットキ接合形化合物半導体電界効果トランジスタ３
、補正をする者 事件との関係　　　　　特　許　出願人（０２９）沖電
気工業株式会社　（ほか１名）５、補正命令の日付　　
昭和　　年　　月　　日（自発）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 別紙の通り ２　補正の内容 １）明細書５頁９行１ケ゛−ト」を［ダート長」と訂正
する。 ２）同５頁１６行「活性化層」を「活性層」と訂正する
。 ３）同７頁５行ｒ　Ｇａ　（Ｃｈｓ）ｓ　−Ａ８Ｈ３Ｈ
ｓ　Ｊをｒ　Ｇａ（ＣＨｓ）ｓ　ＡｓＨｓ　Ｉ（２Ｊ　
　と訂正する。 ４）同８頁１４行ない゛し９頁２行Ｆ次に・・・・・・
構成される。」を［次に、通常の籍光描画法によるレソ
ストマスクの形成、電極金属の真空蒸着、リフトオフお
よびアロイ全行うことにより、第２図（ｅ）に示すよう
に、ｎ”ＧａＡｓ層１４のソース電極およびドレイン電
極域にオーム性接触のソース電極１８およびドレイン電
極１９を形成する。以上によシ、この発明の電界効果ト
ランジスタが構成される。」と訂正する。 ５）同９頁７行および８行［による」を「のための」と
訂正する。

Claims (1)

【特許請求の範囲】
1. ｎ形化合物半導体活性層を有する半絶縁性化合物半導体
   基板上に、活性域部を被ってソース・ドレイン電極域を
   開窓した絶縁膜を設け、ｎ十形導電層を上記絶縁膜の開
   窓部および活性域部を被っている絶縁膜上の一部に横方
   向への選択エピタキシャル成長を行ない、この選択エピ
   タキシャル成長の横方向成長端面をマスクとして絶縁膜
   の開窓エツチングによＪ）ｎ形化合物半導体活性域部を
   設け、この開窓エツチングした部分に上記横方向成長端
   面をマスクとしてショットキ接合ｆ−）電極金属を構成
   してなることを特徴とするショットキ接合形化合物半導
   体電界効果トランジスタ。