JPS59165465A - シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体装置、特にショットキ接合形化合物半導
体電未効果トランジスタの製造方法に関するものである
。

（従来技術） Ｇ　ａ　Ａ　ｓ等の化合物半導体を基板とする電界効果
トランジスタは、超高周波・超高速の信号処理に非常に
良好な性能を発揮し得ることが知られており、その高性
能化のための基本的事項としては、ケ゛−ト長の短縮、
ソース・ドレイン間の直列附加抵抗の低減等が重要であ
る。しかしながら、従来は、微細構造のショットキ接合
ケ゛−ト電極の製作、ソース・ドレイン間の短縮、ソー
ス・ドレイン閣内でのケ゛−ト電極の相対位置関係の精
度の確保等の製造上の困難な問題があり、素子の製法に
全く新規な発想に基づく飛隋が必要であった。

第１図は、従来のジョツキ接合形化合物半導体電界効果
トランジスタの製造方法の一例を具体的に示したもので
ある。

第１図（ａ）では、半絶縁性ＧａＡｓ基板ｌ上にｎ形Ｇ
ａＡｓ活性層２及び層形ＧａＡｓ導電層（以下１層とい
う）３’にエビタキンヤル成長で積層し、ｎ　層３の表
面に絶縁膜４を設け、該絶縁膜４にレソスト塗布露光描
画法によりショットキ接合ゲート電極を設定するための
絶縁膜開窓エッチを行ない、さらに絶縁膜４をマスクと
して該開窓部のｎ層３の選択エッチ全行ない、絶縁膜４
をマスクとしてショットキ接合金属の真空蒸着・リフト
オフによりンヨットキ接合ゲート電極５を形成する。第
１図（ｂ）では、絶縁膜４を除去した後に、ｎ層３上に
オーム性接触のソース電極６及びドレイン電極７を設け
る。以上により電界効果トランジスタが構成される。

しかるに、このような従来の方法では、次のような重大
な欠点がある。すなわち、第１図の方法によるダート電
極のセルフアライメント方式では、ケ゛−ト電極のケ°
−ト長は絶縁膜４の開窓の間隙に等しく、従ってケ゛−
ト長すなわちダート電極線幅として例えば０．５μｍ以
下の非常に小さい線幅を実現しようとすると、所望の線
幅に等しい露光マスクの製作と露光描画技術が必須であ
り、工業的な微細構造ｒ−）電極の形成において極めて
重大な欠点となっている。

また、第１図の従来や方法においては、ｎ形活性層（ｎ
形ＧａＡｓ活性層２）とｎ層３との積層エピタキシャル
基板をもとに、ｎ層３の選択エッチによりダート域活性
層部を設けるために、ｎ−ｎ＋積層境界面での不純物濃
度勾配のだれ等の悪影響を含めてｎ形活件層の厚さ制御
に困難性が多い欠点を有する。

さらに、第１図の従来の方法によれば、ソース及びドレ
インのｎ層端面間の距離すなわち実効的なソース・ドレ
イン間距離は絶縁膜４の開窓の間隙より大きく、かつｎ
層３の堀込みエッチ量に支配されており、ソース・ドレ
イン間距離の最適化設計による菓子性能の向上にとって
大きな障害になっている。

（発明の目的） 本発明は上記の点に鑑みなされたもので、その目的は、
絶縁膜をマスクとする選択エピタキシャル成長における
絶縁膜上への横方内拡がり成長の効果によって、極めて
微細なｒ−ト長を有するショットキ接合ダート電極をソ
ース及びドレイン電極に対して相対位置関係を自動的に
設定して形成できるショットキ接合形化合物半導体電界
効果トランジスタの製造方法を提供することにある。

（実施例） 第２図は、本発明のショットキ接合形化合物半導体電界
効果トランジスタの製造方法の一実施例を示す図である
。この図を参照して本発明の一実施例を詳細に説明する
。

第２図（ａ）の工程では、半絶縁性ＧａＡｓ基板（半絶
縁性化合物半導体基板）１１の表面にｎ形ＧａＡｓから
なるｎ形活性層１２をエピタキシャル成長法で設ける。

同図（ｂ）の工程では、ｎ形活性層１２上に５ｉｓＮｉ
等の絶縁膜１３を設け、通常の露光描画法によりソース
、ドレイン電極域を開窓する絶縁膜エッチを行なう。こ
の工程において、図示の距離Ｌ１すなわちソース、ドレ
イン電極域間に残された絶縁膜１３の線幅は、実効的な
ソース・ドレイン間距離に等しくなるように設定される
。

第２図（ｃ）の工程では、絶縁膜１３をマスクとして該
絶縁膜１３の開窓部のｎ形活性層１２上にＭＯ−ＣＶＤ
法による潤沢エピタキシャル成長法によりｎ形溝電層（
以下ｎ層という）１４および半絶縁性層１５ｆｆｉ積層
エピタキシャルする。コノ工程におけるｎ層１４の選択
エピタキシャル成長は、該成長表面が絶縁膜１３の表面
にはソ近似する程度に止め、続いて成長反応系への供給
ガス流を制御して半絶縁性層１５の選択エピタキシャル
成長を実施する。ＭＯ−ＣＶＤ法による化合物半導体の
エピタキシャル成長法は、か＼る異種導電層の連続積層
成長を制御性よ〈実施できる点で最も効果的である。こ
の工程における半絶縁性層１５の選択エピタキシャルに
おいて、本発明の基本的な特徴をなす絶縁膜１３上への
横方向成長部１６゜１７全形成し、該横方向成長部１６
．１７間の距離Ｌ２が所望のｆ−）長Ｌｇになるように
選択エピタキシャル成長条件を設定する。

第２図（ｄ）の工程では、再度絶縁膜１８を設はソース
、ドレイン電極部を露光描画・絶縁膜選択エッチにより
開窓し、該開窓部の半絶縁性層１５の選択掘込みエッチ
を行ない、該掘込み部にソース、ドレイン電極のための
ｎ＋層１９．２０’に選択エピタキシャル成長法で形成
する。

第２図（ｅ）の工程では、絶縁膜１８．１３を除去した
後にレジスト膜２１を設けて露光描画により半絶縁性層
１５の横方向成長部１６．１７の周辺以外全レジスト膜
２１で覆い、ンヨットキ接合ケ９−ト金属の真空蒸着・
リフトオフを行なう。したがって、この工程によりｎ形
活性層１２上にダート電極２２が形成されるが、そのダ
ート電極２２のゲート長Ｌｇは、第２図（ｃ）の工程で
設けた半絶縁性層１５の横方向成長部１６．１７が蒸着
のマスクとして適用されるために、Ｌｇ＝Ｌ２となる。

第２図（ｆ）の工程では、ソース、ドレイン電極金属２
３．２４を真空蒸着法で設け、熱処理を行ないｎ＋層１
９，２０に対するオーム性接触電極を形成する。以上で
ショットキ接合形化合物半導体電界効果トランジスタが
完成する。

（発明の特徴・効果） 以上の一実施例から明らかなように、本発明のショット
キ接合形化合物半導体電界効果トランジスタの製造方法
の特徴は、ソースφドレイン間距離相当のマスクを使用
して極微細寸法のケ゛−ト長を有するダート電極を、ソ
ース、ドレイン電極に対する相対位置関係を自動的に設
定して構成することにあり、素子構造の微細化による高
性能化に直接的に大きく貢献するものである。すなわち
、本発明の実施に当って使用されるマスクの最小線幅（
Ｌｌ）は、ゲート長（Ｌｇ）よりは大きいことは勿論の
こと、ソース・ドレイン間距離（Ｌｓ　ｄ　）に相当し
た線幅になっている（　Ｌｌ＝　Ｌｓ　ｄ　＞Ｌｇ　）
。微細線幅のマスクの製作および窯元描画技術は線幅の
減小にともなって加速度的に困難性が増大する傾向にあ
り、その工業的な限界を１μｍとすると、従来のように
最小線幅がゲート長に相当する場合（Ｌｓ　＝　Ｌｇ　
）の短ダート化の限界は１μｍ程度となる。これに対し
て本発明の一実施例においては、Ｌ！＝１．０μｍのマ
スクを使用して、選択エピタキシャル成長の横方向成長
’ｋ　０．３μｍに設定すると、Ｌｇ　＝　０．４　μ
ｍ　、　Ｌｓｄ　＝　１　ｔｔｒｎの極めて微細構造の
電界効果トランジスタが構成され、しかもソース−ドレ
イン間でのり゛−ト電極の相対位置関係がマスク合せな
しに自動的に設定される極めて大きな特徴を有する。

上述のような本発明の特徴的な製造方法は、ＭＯ−ＣＶ
Ｄ法による化合物半導体の選択エピタキシャル成長にお
ける絶縁膜上への横方向成長を極めて巧妙に活用したも
のであり、その基本原理は次のアリな発明者らによる実
験研究結果にもとづくものである。

第３図は、ＭＯ−ＣＶＤ法にょるＧａＡｓ　３１の選択
エピタキシャル成長における絶縁膜３２上への横方向成
長の横断面図を示すものであり、（１００）面結晶の二
つの直交するへき開面の片方の軸方向の横断面を同図（
ａ）に、またその方向と３０．９６°傾いた方向での横
断面を同図（ｂ）に示し、その形状は母材結晶の単結晶
性を極めて忠実に受は継いだ優れた単結晶性のもとに非
常に正確な面で構成されることが確認された。このよう
にひさし状に延びた横方向成長結晶形状は、第３図（ａ
）　、　（ｂ）の何れの場合も本発明におけるケ゛−ト
電極金属のマスクとしてリフトオフを容易綽し、がっケ
゛−ト電極と半絶縁性層との間に適当な空隙を構成する
のに有効である。両横方向成長端間の距離は、ＭＯ−Ｃ
ＶＤ法における供給ガス流量、成長温度、成長時間等の
成長条件の制御により極めて高精度に設定可能である。

なお、本発明の一実施例における第２図（ｃ）の工程に
おいて、選択エピタキシャル成長の横方向成長部１６．
１７に半絶縁性層が適用されるが、これは近接に存在す
るダート電極に対して電気的な絶縁を確保する目的に加
えて、ソース・ケ゛−ト問およびドレイン・ダート間の
漂遊容量全最小にする目的で形成されるものである。

また、第２図（Ｃ）の実施例の工程において、絶縁膜１
３の開窓部の半導体に対するＭＯ−ＣＶＤ法による選択
エピタキシャル成長においては、成長面が絶縁膜１３表
面に達した状態ではソ平坦な成長表面が得られることが
実験的に確認され、この時点で不純物添加用ガスの供給
を制御して半絶縁性層１５の成長に切換えることにより
半絶縁性層１５の横方向成長部１６．１７’Ｔｈ形成で
きる。

（発明の説明のまとめ） 以上に詳述したように、本発明のショットキ接合形化合
物半導体電界効果トランジスタの製造方法は、特徴的な
選択エピタキシャル成長技術を適用して、極めて微細な
ケ゛−ト長のｆ−）電極をソース・ドレインに対して相
対位置関係を自動的に高精度に設定することにより、短
ゲート長化とソース・ドレイン間の直列附加抵抗の最小
化を達成するものであり、超高周波低雑音増幅器用素子
および超高速集積化素子の性能を飛躍的に向上する優れ
た効果を有する。

【図面の簡単な説明】

第１図は従来のショットキ接合形化合物半導体電界効果
トランジスタの製造方法の一例を具体的に示す断面図、
第２図は本発明のショットキ接合形化合物半導体電界効
果トランジスタの製造方法の一実施例を示す断面図、第
３図はＭＯ−ＣＶＤ法によるＧａＡｓの選択エピタキシ
ャル成長における絶縁膜上への横方向成長の状Ｑ’に示
す断面図である。 １１・・・半絶縁性ＧａＡｓ基板、１２・・・ｎ形活性
層、１３・・・絶縁膜、１４・・・層形導電層（ｎ十層
）、１５・・・半絶縁性層、１６．１７・・・横方向成
長部、１９゜２０・・・ｎ＋層、２２・・・ゲート電極
、２３・・・ソース電極金属、２４・・・ドレイン電極
金属。 特許出願人　沖電気工業株式会社 第１図 第２図 第３図 ３１　　　　３２　　　３１ 手続補正書 昭和　５８￥１０月１９日 特許庁長官若　杉　和　失敗 １、事件の表示 昭和５８年　特　許　願第３８１７０　　　号トランジ
スタの製造方法 ３、補正をする者 事件との関係　　　　特　許　　出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日（自発
）６、補正の対象 明細豊の発明の詳細な説明の欄 ７、補正の内容

Claims (1)

【特許請求の範囲】
1. 半絶縁性化合物半導体基板上にｎ形活性層を設ける工程
   と、活性域部を被う一方ソース、ドレイン電極域を開窓
   した絶縁膜を前記ｎ形活性層上に設け、該絶縁膜の開窓
   部のｎ形活性層上にＭＯ−ＣＶＤによる選択エピタキシ
   ャル成長法により１形導電層および半絶縁性層を形成し
   、活性域上の絶縁膜上へ横方向へ拡がる半絶縁性層の横
   方向成長部を形成する工程と、活性域部の絶縁膜を除去
   した上で、前記横方向成長部端面をマスクとしてショッ
   トキ接合ダート電極を蒸着法によりｎ形活性層上に形成
   する工程と、ソース、ドレイン電極部の前記半絶縁性層
   をｎ層に置換しオーム性接触電極を設ける工程とを具備
   することを特徴さするショットキ接合形化合物半導体電
   界効果トランジスタの製造方法。