JPS59165464A - シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体装置、特にショットキ接合形化合物半導
体電界効果トランジスタの製造方法に関するものである
。

（従来技術） ＧａＡｓ等の化合物半導体を基板とする電界効果トラン
ジスタは、超高周波・超高速の信号処理に非常に良好な
性能を発揮し得ることが知られており、その高性能化の
ための基本的事項としては、ケ９−ト長の短縮、ソース
・ドレイン間の直列附加抵抗の低減等が重要である。し
かしながら、従来は、微細構造のショットキ接合ゲート
電極の製作、ソース・ドレイン間の短縮、ソース―ドレ
イン閣内でのケ°−ト電極の相対位置関係の精度の確保
等の製造上の困難な問題があり、素子の製法に全く新規
な発想に基づく飛躍が必要であった。

第１図は、従来のショットキ接合形化合物半導体電界効
果トラン、ソスタの製造方法の一例を具体的に示したも
のである。

第１図（ａ）では、半絶縁性ＧａＡｓ基板ｌ上にｎ形Ｇ
ａＡｓ活性層２及びｎ形ＧａＡｓ導電層（以下ｎ＋層と
いう）３をエピタキシャル成長で積層し、ｎ＋層３の表
面に絶縁膜４を設け、該絶縁膜４にレジスト塗布露光描
画法によりショットキ接合ケ゛−ト電極を設定するため
の絶縁膜開窓エッチを行ない、さらに絶縁膜４をマスク
として該開窓部の８層３の選択エッチを行ない、絶縁膜
４をマスクとしてショットキ接合金属の真空蒸着・リフ
トオフによりショットキ接合ダート霜、極５を形成する
。第１図（ｂ）では、絶縁膜４全除去した後に１層３上
にオーム性接触のソース電極６及びドレイン−極７を設
ける。以上により電界効果トランジスタが構成される。

しかるに、このような従来の方法では、次のような重大
な欠点がある。すなわち、第１図の方法によるダート電
極のセルフアライメント方式では、ダート電極のケ゛−
ト長は絶縁膜４の開窓の間隙に等しく、従ってゲート長
すなわちゲート電極線幅として例えば帆５μｍ以下の非
常にノ」＼さい線幅を実現しようとすると、所望の線幅
に等しい露光マスクの製作と露光描画技術が必須であり
、工業的な微細構造ケ゛−ト電極の形成において極めて
重大な欠点となっている。

また、第１図の従来の方法においては、ｎ形活性層（ｎ
形ＧａＡｓ活性層２）と８層３との積層エピタキシャル
基板をもとに、８層３の選択エッチによりケ゛−ト域活
性層部を設けるために、ｎ−ｎ＋積層境界面での不純物
濃度勾配のだれ等の悪影響を含めてｎ形活性層の厚さ制
御に困難性が多い欠点を有する。

さらに、第１図の従来の方法によれば、ソース及びドレ
イ／のｎ層端面間の距離すなわち実効的なソース・ドレ
イン間距離は絶縁膜４の開窓の間隙より大きく、かつ８
層３の堀込みエッチ量に支配されており、ソース・ドレ
イン間距離の最適化設計による素子性能の向上にとって
大きな障害になっている。

（発明の目的） 本発明は上記の点に鑑みなされたもので、その目的は、
絶縁膜をマスクとする化合物半導体の堀込みエッチの側
面エッチ効果圧よる活性層域の短縮と、選択エピタキシ
ャル成長における絶縁膜上への横方内拡がり成長の効果
によって、極めて微細なｒ−）長を有するショットキ接
合ケ゛−ト電極を、ソース及びドレイン電極に対して相
対位置関係を自動的に設定して形成できるショットキ接
合形化合物半導体電界効果トランジスタの製造方法を提
供することにある。

（実施例） 第２図は、本発明のショットキ接合形化合物半導体電界
効果トランジスタの製造方法の一実施例を示す図である
。この図を参照して本発明の一実施例を詳細に説明する
。

第２図（ａ）の工程では、半絶縁性Ｇ　ａ　Ａ　ｓ基板
（半絶縁性化合物半導体基板）ｌ　１の表面にｎ形Ｇａ
Ａｓからなるｎ形活性層１２をエピタキシャル成長法で
設ける。

同図（ｂ）の工程では、ｎ形活性層１２上ＫＳｉｓＮａ
等の絶縁膜１３を設け、通常の露光描画法によりソース
、ドレイン電極域全開窓する絶縁膜エッチを行ない、該
絶縁膜１３をマスクとしてｎ形活性層１２あるｂはｎ形
活性層１２と半絶縁性ＧａＡｓ基板１１の一部を選択圧
ツチして堀込み部１４゜１５を設ける。この工程におり
て、図示の距離Ｌ１すなわちソース、ドレイン電極域間
に残された絶縁膜１３の線幅は、堀込み部１４．１５形
成時の側面エッチの結果生ずる両掘込部間距離Ｌ２が実
効的なソース・ドレイン間距離に等しくなるように設定
される。

第２図（ｃ）の工程では、絶縁膜１３全マスクとして堀
込み部１４．１５にＭＯ−ＣＶＤ法による選択エピタキ
シャル成長法により層形導電層（以下ｎ層という）１６
および半絶縁性層１７を積層エ　□ピタキシャルする。

この工程におけるｎ層１６の選択エピタキシャル成長は
該成長表面が絶縁膜１３の表面にりＩソ近似する程度に
止め、続いて成長反応系への供給ガス流ｆｔ制御して、
半ｓｉ性層１７の辿択エビタキクヤル成長を実施する。

ＭＯ−ＣＶＤ法による化合物半導体のエピタキシャル成
長法は、か＼る異種導電層の連続積層成長を制御性よ〈
実施できる点で最も効果的である。この工程における半
絶縁性層１７の選択エピタキシャルにおいて、本発明の
基本的な特徴をなす絶縁膜１３上への横方向成長部１８
．１９’に形成し、該横方向成長部１８．１９間の距離
Ｌ３が所望のダート長Ｌｇ　になるように選択エピタキ
シャル成長条件を設定する。

第２図（ｄ）の工程では、再度絶縁膜２０を設はソース
、ドレイン電極部を露光描画・絶縁膜選択エッチにより
開窓し、該開窓部の半絶縁性層１７の選択掘込みエッチ
全行ない、該掘込み部にソース、ドレイン電極のための
ｎ層２１．２２ｉ選択エピタキシャル成長法で形成する
。

第２図（ｅ）の工程では、絶縁膜２０．１３’ｅ除去し
た後にレジスト膜２３を設けて露光描画により半絶縁性
層１７の横方向成長ｓ１８．１９の周辺以外をレジスト
膜２３で傑い、ショットキ接合ケ９−ト金属の真空蒸着
・リフトオフを行なう。したかって、この工程によりｎ
形活性層１２上にケ゛−ト電極２４が形成されるが、そ
のゲート電極２４のダート長Ｌｇは、第２図（ｃ）の工
程で設けた半絶縁性層１７の横方向成長部１８．１９が
蒸着のマスクとして適用されφために、Ｌｇ＝Ｌｓとな
る。

第２図（ｆ）の工程では、ソース、ドレイン電極金属２
５．２６を真空蒸着法で設け、熱処理を行ない層層２１
．２２に対するオーム性接触電極を形成ｆる。以上でシ
ョットキ接合形化合物半導体電界効果トランジスタが完
成する。

（発明の特徴・効果） 以上の一実施例から明らかなように、本発明のショット
キ接合形化合物半導体電界効果トランジスタの製造方法
の特徴は、ソース・ドレイン間距離相当のマスクを使用
して極微細寸法のケ゛−ト長を有するケ゛−ト電極を、
ソース、ドレイン電極に対する相対位置関係を自動的に
設定して構成することにあり、素子構造の微細化による
高性能化に直接的に大きく貢献するものである。すなわ
ち、本発明の実施に当って使用されるマスクの最小線幅
（Ｌｌ）は、ｙ−ｈ長（Ｌｇ）よりは大きいことは勿論
のこと、ソース・ドレイン問丸１（Ｌｓｄ）　　Ｊ：り
も更に広い線幅に相当している（　Ｌｌ＞、Ｌｓｄ＝Ｌ
ｚ＞Ｌｇ）。微細線幅のマスクの製作および露光描画技
術は線幅の減小にともなって加速度的に困難性が増大す
る傾向にあり、その工業的な限界を１μｍとすると、従
来のように最小線幅がケ゛−ト長に相当する場合（Ｌ１
＝　Ｌｇ　）の短ダート化の限界は１μｍ８度となる。

これに対して本発明の一実施例においては、Ｌ！＝１．
０μｍのマスクを使用して、ｎ形活性層の選択エッチの
側面エッチ１１．１５μｍ１選択エビ選択エピタキシャ
ル成長成長部０．３　ｔｔｍに設定すると、Ｌｇ　＝　
０．４１ｔｍ　、　　Ｌｓｄ　＝０．７μｍの極めて微
細構造の電界効果トランジスタが構成され、しかもソー
ス・ドレイン間でのケ゛−ト電極の相対位置関係がマス
ク合せなしに自動的に設定される極めて大きな特徴を有
する。

上述のような本発明の１特徴的な製造方法は、ＭＯ−Ｃ
ＶＤ法による化合物半導体の選択エピタキシャル成長に
おける絶縁膜上への横方向成長を極めて巧妙罠活用した
ものであり、その基本原理は次のような発明者らによる
実験研究結果にもとづくものである。

第３図は、ＭＯ−ＣＶＤ法にょるＧａＡｓ　３１の選択
エピタキシャル放漫における絶縁膜３２上への横方向成
長の横断面図を示すものであり、（１００）面結晶の二
つの直交するへき開面の片方の軸方向の横断面を同図（
ａ）に、またその方向と３０．９６°傾いた方向での横
断面を同図（ｂ）に示し、その形状は母材結晶の単結晶
性を極めて忠実に受は継いだ優れた単結晶性のもとに非
常に正確な面で構成されるこ♂が確認された。このよう
にひさし状に延びた横方向成長結晶形状は、第３図（ａ
）　、　（ｂ）の何れの場合も、本発明におけるゲート
電極金属のマスクとしてリフトオフを容易にし、かつｆ
−）電極と半絶縁性層との間に適当な空隙を構成するの
に有効である。両横方向成長端間の距離は、ＭＯ−ＣＶ
Ｄ法における供給ガス＃、量、成長温度、成長時間等の
成長条件の制御により極めて高精度に設定可能である。

なお、本発明の一実施例における第２図（ｃ）の工程に
おいて、選択エビタキ７ヤル成長の横方向成長部１８．
１９に半絶縁性層が適用されるが、これは近接して存在
するダート電極に対して電気的な絶縁を確保する目的に
加えて、ソース・ケ゛−ト問およびドレイン・ダート間
の漂遊容量を最小にする目的で形成されるものである。

また、第２図ＣＣ）の実施例の工程において、絶縁膜１
３の開窓部の半導体を選択エッチして形成された側面エ
ッチを含んだ堀込み部１４．１５に対するＭＯ−ＣＶＤ
法による選択エピタキシャル成長においては、該堀込み
部１４．１５の底面力・らの成長に加えて側面からの成
長があり、成長面が絶縁膜１３表面に達した状態ではｙ
平坦な成長表面が得られることが実験的に確認され、こ
の時点で不純物添加用ガスの供給を制御して半絶縁性層
１７の成長に切換えることにより半絶縁性層エフの横方
向成長部１８．１９を形成できる。

（発明の説明のまとめ） 以上に詳述したように、本発明のショットキ接合形化合
物半導体電界効果トランジスタの製造方法は、特徴的な
選択エピタキシャル成長技術を適用して、極めて微細な
ゲート長のケ゛−ト電極をソース・ドレインに対して相
対位置関係を自動的に高精度に設定すること、により、
短ケ゛−ト長化とソース・ドレイン間の直列附加抵抗の
最小化を達成するものであり、超高周波低雑音増幅器用
素子および超高速集積化素子の性能全飛躍的に向上する
優れた効果を有する。

【図面の簡単な説明】

第１図は従来のショットキ接合形化合物半導体電界効果
トランジスタの製造方法の一例を具体的に示す断面図、
第２図は本発明の７ヨツトキ接合形化合物半導体電界効
果トランソスタの製造方法の一実施例を示す断面図、第
３図はＭＯ−ＣＶＤ法によるＧａＡｓの選択エピタキシ
ャル成長における絶縁膜上への横方向成長の状態ヲ示す
断面図である。 １１・・・半絶縁性ＧａＡｓ基板、１２・・・ｎ形活性
層、１３・・・絶縁膜、１４．１５・・・堀込み部、１
６・・・層形導電層（ｎ層層）、１７・・・半絶縁性層
、１８　、１９・・・横方向成長部、２１．２２・・・
ｎ層、２４・・・ダート電極、２５・・・ソース電極金
属、２６・・・ドレイン電極金属。 特許出願人　沖電気工業株式会社 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 半絶縁性化合物半導体基板上にｎ形活性層を設ける工程
   さ、活性域部を被う一方ソース、ドレイン電極域を開窓
   した絶縁膜を前記ｎ形活性層上に設ける工程と、該絶縁
   膜の開窓部の半導体に対して側面エッチを含む掘込みエ
   ッチを行ない、該掘込み部にＭＯ−ＣＶＩ）による選択
   エピタキシャル成長法によりｎ形導電層および半絶縁性
   層を形成し、活性域上の絶縁膜上へ棺方向へ拡がる半絶
   縁性層の横方向成長部を形成する工程と、活性域部の絶
   縁膜を除去した上で、前記横方向成長部端面をマスクと
   してショットキ接合ダート電極を蒸着法によりｎ形活性
   層上に形成する工程と、ソース、ドレイン電極部の前記
   半絶縁性層をｎ層に置換しオーム性接触電極を設ける工
   程とを具備することを特徴とするンヨットキ接合形化合
   物半導体電界効果トランジスタの製造方法。