CN107078157A - 自对准栅极后制iii‑n晶体管 - Google Patents

自对准栅极后制iii‑n晶体管 Download PDF

Info

Publication number
CN107078157A
CN107078157A CN201480080622.8A CN201480080622A CN107078157A CN 107078157 A CN107078157 A CN 107078157A CN 201480080622 A CN201480080622 A CN 201480080622A CN 107078157 A CN107078157 A CN 107078157A
Authority
CN
China
Prior art keywords
grid
lateral overgrowth
epitaxial lateral
transistor
polarization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480080622.8A
Other languages
English (en)
Inventor
H·W·田
S·达斯古普塔
S·M·宋
S·加德纳
M·拉多萨夫列维奇
R·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107078157A publication Critical patent/CN107078157A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

论述了与具有自对准栅极的III‑N晶体管、包含这种晶体管的系统及用于形成这种晶体管的方法有关的技术。这种晶体管包括：位于凸起源极和凸起漏极之间的极化层；位于源极和漏极之间并在极化层之上的栅极；以及在源极和漏极之上并且在其间具有开口的横向外延过生长，使得至少栅极的邻近极化层的部分与开口对准。

Description

自对准栅极后制III-N晶体管
技术领域
本发明的实施例总体上涉及III-N半导体晶体管，且更具体地涉及具有自对准栅极的III-N晶体管、器件及制造技术。
背景技术
在一些实施方式中，基于III-N材料的晶体管(例如基于氮化镓(GaN)的晶体管)可以用于高电压和/或高频应用。例如，功率管理集成电路(PMIC)及射频集成电路(RFIC)可以是芯片上系统(SoC)中的关键功能模块。这种SoC应用可以出现在诸如智能手机、平板电脑、膝上型电脑、上网本等移动计算平台中。在这种实施方式中，PMIC和RFIC是针对功效和形状因子的重要因素(并且可以如同逻辑和存储器电路一样重要或更重要)。
在一些示例中，基于氮化镓的器件可以是有利的，因为与硅(Si；～1.1eV)相比，GaN具有宽带隙(～3.4eV)。与相似尺寸的Si晶体管相比，宽带隙可以允许GaN晶体管在遭受击穿之前耐受住较大的电场(例如，施加的电压VDD)。此外，GaN晶体管可以采用2D电子气(例如2D表层电荷)作为其传输沟道。例如，2D表层电荷可以形成在通过具有较大的自发极化和压电极化的电荷感应膜(例如GaN之上的氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN))的外延沉积而形成的突变异质界面处。可以通过这种机制形成高达2x1013/cm2的非常高的电荷密度而没有杂质掺杂剂，这允许例如大于1000cm2/(Vs)的高迁移率。
对于功率管理和射频(RF)放大，晶体管可能需要大的宽度(例如大于1mm)以输送大电流(例如大于1A)以及大功率(例如＞1W)。此外，为了充分利用GaN所讨论的性质，GaN晶体管典型地异质地集成到Si衬底上，以使GaN晶体管可以被放置为与Si CMOS器件靠的很近。这种放置可以使互联损失最小化，提供较小的覆盖面积，并提供缩放的优点。
在当前的一些实施方式中，栅极未对准是普遍的。这种栅极未对准可以包括相对于凸起源极和漏极未对准的栅极凹部、以及相对于栅极凹部、凸起源极和漏极或两者未对准的栅极电极。这种未对准可能导致错误定向(mistargeted)的器件击穿电压或器件失效。
如此，现有技术没有提供具有对准的栅极和/或栅极凹部的晶体管。对于大电压处理(例如，直接电池连接、输入/输出、通用串行总线)等，这种问题在PMIC或RFIC设备中可能变得重要。
附图说明
在附图中通过示例的方式而非限制的方式示出本文所述的材料。为了清楚和简便的说明，在图中描述的元件不一定按照比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件被放大。此外，在认为适当的情况下，图中重复出现的附图标记指示相应的类似的元件。在图中：
图1、2和3是包括具有自对准栅极的示例性晶体管的示例性晶体管结构的侧视图；
图4是示出用于形成具有自对准栅极的晶体管的示例性工艺的流程图；
图5A、5B、5C、5D、5E、5F、5G、5H、5I、5J和5K是在执行特定制造操作时的示例性晶体管结构的侧视图；
图6是采用带有具有自对准栅极的晶体管的集成电路的移动计算平台的说明性示图；以及
图7是全部根据本发明的至少一些实施方式布置的计算设备的功能框图。
具体实施方式
现在参考附图来描述一个或多个实施例或实施方式。虽然描述了具体构造和布置，但是应当明白其仅仅用于说明性的目的。本领域技术人员应当意识到可以采用其它构造和布置而不超出本描述的精神和范围。相关本领域技术人员显而易见的，本文描述的技术和/或布置也可以用于除了本文描述的那些之外的各种其它系统和应用中。
在以下具体实施方式中参考构成其一部分的附图，其中贯穿全文，相似的附图标记可以指代相似部分以指示相应或类似的元件。应当意识到为了简便和/或清楚的描述，图中描述的元件不一定按照比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件被放大。此外，应当明白可以利用其它实施例并且可以进行结构和/或逻辑上的改变而不脱离所要求保护主题的范围。还应当注意方向和关系，例如上、下、顶、底、在...之上、在...之下等等，可以用来便于讨论附图和实施例，且并不是要限制所要求保护的主题的应用。因而，不能以限制性意义理解以下具体实施方式且所要求保护的主题的范围由所附权利要求及其等同物限定。
在以下描述中，阐明了多数细节。然而对本领域的技术人员应当明白，可以在没有这些特定细节的情况下实现本发明。在一些情况下，公知的方法和器件以框图的形式示出，而非详细示出，以避免使本发明难理解。贯穿说明书对“实施例”或“一个实施例”的引用意为结合实施例所描述的特定特征、结构、功能、或特性包含在本发明的至少一个实施例中。因而，贯穿说明书在各处出现的短语“在实施例中”或“在一个实施例中”不一定指代本发明的相同实施例。此外，在一个或多个实施例中可以以任何合适的方式来组合特定特征、结构、功能、或特性。例如，第一实施例可以在任何位置与第二实施例组合，只要与两个实施例相关联的特定特征、结构、功能、或特性不互相排斥。
如在本发明的说明书和权利要求书中使用的，单数形式“一”和“所述”旨在也包括复数形式，除非上下文另外明确指出。还应当明白本文使用的术语“和/或”指代并包括相关联的列出项目中的一个或多个的任何和所有可能的组合。
本文可以使用术语“耦合”和“连接”及其衍生词来描述部件间的结构关系。应当明白这些术语并不是要作为彼此的同义词。在特定实施例中，“连接”可以用来指示两个或更多元件彼此直接物理或电接触。“耦合”可以用来指示两个或更多元件彼此直接或间接(在其间具有其它中间元件)物理或电接触，和/或两个或更多元件彼此合作或相互作用(例如，如在因果关系中)。
本文使用的术语“在...之上”、“在...之下”、“在...之间”、“在...上”等等指代一个材料层或部件相对于其它层或部件的相对位置。例如，一个层设置于另一层之上或之下可以与另一层直接接触或可以具有一个或多个中间层。此外，一个层设置于两层之间可以直接与这两层接触或可以有一个或多个中间层。相比之下，第一层在第二层“上”是与第二层直接接触。类似地，除非另外明确指出，否则一个特征设置在两个特征之间可以与相邻特征直接接触或可以具有一个或多个中间特征。
如在整个说明书和权利要求书中使用的，通过术语“中的至少一个”或“中的一个或多个”连结的一系列项目可以表示所列项目的任何组合。例如，短语“A、B或C中的至少一个”可以表示：A；B；C；A和B；A和C；B和C；或A、B和C。
下面描述与具有自对准栅极的晶体管相关的晶体管、器件、装置、计算平台、和方法。
如上所述，减少可能导致错误定向的器件击穿电压或器件失效的栅极未对准可能是有利的。在本文描述的一个实施例中，氮化镓(GaN)晶体管可以包括自对准栅极。例如，自对准栅极可以对准到包含其间具有开口的横向外延过生长的间隔体结构的开口。横向外延过生长可以形成在凸起源极和凸起漏极之上以使它们朝向彼此延伸，但是如所述的，在其间具有开口。在一些示例中，横向外延过生长可以形成在牺牲图案化硬掩模之上。横向外延过生长之间的开口可以用来对准位于凸起源极和凸起漏极之间的极化层中的任选的栅极凹部和/或对准栅极。如本文进一步所述的，极化层可以设置在器件层之上且可以在器件层中产生2D电子气作为运输沟道。栅极或至少栅极的邻近极化层的部分可以对准到开口，且在一些示例中，栅极或栅极的至少一部分可以具有不大于开口宽度的宽度。
在一些示例中，栅极可以形成为使栅极的顶部位于横向外延过生长的顶表面下方并使间隙形成在栅极和横向外延过生长之间。这种间隙可以减小或消除寄生栅极泄漏(例如栅极至源极或漏极的泄漏)。在其它示例中，栅极可以形成为使栅极的顶部在横向外延过生长的顶部上方(例如垂直)或之上(例如横向)延伸。在这种示例中，横向外延过生长的材料可以提供减小的或消除的寄生栅极泄漏。例如，不管是否提供间隙，横向外延过生长的材料可以包括宽带隙半导体材料，例如氮化镓或氮化铝镓等。这种材料可以例如减小或消除寄生栅极泄漏。如本文使用的，半导体材料可以是导电性在导体和绝缘体的导电性之间的任何材料且宽带隙材料可以是带隙与硅(～1.1eV)一样宽的任何材料。例如，宽带隙材料可以具有大于2eV的带隙。这种寄生栅极泄漏的消除可以提供本文描述的晶体管的高电压操作。此外，在一些示例中，可以在极化层和栅极的邻近极化层的部分之间设置栅极电介质。在一些示例中，栅极电介质可以在极化层和横向外延过生长或其部分之上延伸。本文参考图1、2、3来进一步讨论这些实施例。
图1是根据本公开的至少一些实施方式布置的包括示例性晶体管100的示例性晶体管结构150的截面(侧)视图。如图1所示，晶体管结构150可以包括器件层101、具有栅极凹部117的极化层104、栅极电介质105、凸起源极102、凸起漏极103、栅极106、横向外延过生长107和横向外延过生长109。如所示，开口111可以提供在横向外延过生长107的部分108与横向外延过生长109的部分110之间。在一些示例中，如所示，开口111可以在栅极电介质105的覆盖横向外延过生长107、109的部分108、109的部分之间。在其它示例中，栅极电介质可以不覆盖横向外延过生长107、109的部分108、109，如参照图2所示。在一些示例中，栅极凹部117和/或栅极106可以与开口111对准。如本文使用的，术语对准用来指示所述的元件实质上沿线(例如，典型的垂直线)布置。例如，本文使用的垂直方向可以是图1-3中所示的z-方向。例如，栅极凹部117和开口111可以对准为使他们实质上沿中心线CL对准，如图1所示。在一些示例中，所述的元件可以具有除被对准之外的其它特性。例如，栅极凹部117的宽度和开口111的宽度可以实质上相同或栅极凹部117可以具有不大于开口111的宽度的宽度等。然而，如本文描述的要对准的元件不一定是这种几何结构。
继续参照图1，如所示，晶体管结构150可以包括器件层101。器件层101可以包括例如III-N材料，例如外延III-N材料。器件层101可以包括诸如氮化镓(GaN)等任何合适材料且器件层101可以形成在任何合适衬底(未示出)上。此外，晶体管结构150可以包括极化层104。极化层104可以包括可以在器件层101中提供2D电子气(未示出)的任何材料或材料堆叠体。例如，极化层104可以是氮化铝(AlN)、氮化铝铟(AlInN)、或氮化铝镓(AlGaN)、或其任何组合。例如，由于器件层101(例如器件层101的外延III-N材料)和极化层104之间的极化不同，极化层104可以提供在器件层101中形成高电荷密度和高迁移率2D电子气。在一些示例中，在晶体管100操作期间，沟道(未示出)可以形成在器件层101中，实质上在栅极106之下。
如图1所示，极化层104可以包括栅极凹部117。栅极凹部117可以与开口111对准。例如，如所示，栅极凹部117和开口111可以沿中心线CL对准。例如，横向外延过生长107和横向外延过生长109可以关于栅极106的中心线和/或栅极凹部117的中心线对称或实质上对称。在一些实施例中，横向外延过生长107和横向外延过生长109可以为栅极106和/或栅极凹部117的形成提供对称掩模。此外，栅极凹部117可以具有宽度或长度LG，其实质上与开口111(例如横向外延过生长107、109的部分108、110之间的开口)的宽度相同。在一些示例中，栅极凹部117可以具有不大于开口111的宽度的宽度。在一些示例中，长度LG可以限定晶体管100的栅极长度。栅极凹部117可以在极化层104内具有实质上任何深度。例如，栅极凹部117可以具有大约是极化层104的深度的一半的深度等。在一些示例中，栅极凹部117(例如栅极凹部117的深度)可以用来调整晶体管100的阈值电压VT。此外，晶体管100可以包括栅极电介质105。栅极电介质105可以包括任何合适的材料，例如高-k电介质材料。例如，栅极电介质105可以包括高-k电介质材料且栅极106可以是金属栅极，以使晶体管100被描绘为高-k金属栅极晶体管。在一些示例中，如参考图2所述，可以不实施栅极凹部和/或栅极电介质材料。例如，包括栅极电介质105的晶体管可以被描绘为场效应晶体管(FETs)且不包括栅极电介质105的晶体管可以被描绘为高电子迁移率晶体管(HEMTs)。
同样如图1所示，晶体管100可以包括凸起源极102和凸起漏极103。如所示，凸起源极102和凸起漏极103可以设置在器件层101的沟槽内。同样如所示，凸起源极102和凸起漏极103可以设置成使极化层104在凸起源极102和凸起漏极103之间。凸起源极102和凸起漏极103可以包括可以为晶体管100提供电流源极和电流漏极且可以提供横向外延过生长107、109的外延生长的任何合适的材料。在一些示例中，凸起源极102和凸起漏极103可以包括外延材料或材料。在一些示例中，源极102和凸起漏极103可以包括氮化铟镓，例如N+氮化铟镓。虽然本文示出了凸起源极102和凸起漏极103，但是在一些示例中，可以使用平坦源极和漏极结构。
继续图1，晶体管结构150可以包括横向外延过生长107、109。如所示，横向外延过生长107可以设置在凸起源极102之上且横向外延过生长107可以具有朝向栅极106横向延伸的部分108。如本文使用的，术语横向指示水平或实质水平的方向。例如，如本文使用的水平方向可以是图1-3中所示的x-方向。类似地，横向外延过生长109可以设置在凸起漏极104之上且横向外延过生长109可以具有朝向栅极106横向延伸的部分110。如所示，横向外延过生长107和横向外延过生长109可以具有在部分108和110之间的开口111。如所讨论的，栅极凹部117和/或栅极106可以与开口111对准。
例如，横向外延过生长107、109可以提供间隔体结构，以用于栅极凹部117和/或栅极106沿间隔体结构的开口之间的线或面的对准。在一些示例中，可以在形成横向外延过生长107、109之后形成这种对准的栅极凹部117和/或栅极106。在这种示例中，晶体管100可以被描绘为自对准栅极后制晶体管，以使栅极106自对准到横向外延过生长107、109并使栅极106在横向外延过生长107、109之后形成。横向外延过生长107、109可以是可以提供开口111的任何合适的材料，且在一些示例中，电隔离在栅极106和凸起源极102之间以及在栅极106和凸起漏极104之间。在一些实施例中，横向外延过生长107、109可以包括氮化镓或氮化铝镓等。在实施例中，横向外延过生长107、109包括未掺杂的氮化镓。在另一实施例中，横向外延过生长107、109包括未掺杂的氮化铝镓(AlxGa1-xN)以使铝的百分比为约10％(即x＝0.1)，其余为镓(例如，Al0.1Ga0.9N)。栅极106可以具有任何合适的导电材料。如所讨论的，在一些示例中，栅极106可以包括本文讨论的金属。
如图1所示，在一些示例中，栅极106的顶部112可以位于横向外延过生长107的顶部113和横向外延过生长109的顶部114下方。在一些示例中，栅极106的顶部112也可以位于横向外延过生长107的部分108和横向外延过生长109的部分110的底表面(未标记)下方，如所示。此外，在一些示例中，间隙115可以提供在栅极106和横向外延过生长107之间且间隙116可以提供在栅极106和横向外延过生长109之间。在一些示例中，间隙115、116可以填充有绝缘电介质，例如二氧化硅(SiO2)或者氮化硅(SiN)等。在包括间隙115、116的示例中，间隙115、116可以提供隔离以使得可以减小或消除任何寄生栅极泄漏(例如栅极106至凸起源极102或栅极106至凸起漏极104的泄漏)。在不提供间隙115、116的示例中(例如横向外延过生长107的部分108和/或横向外延过生长109的部分110与栅极106接触的示例)，可以选择横向外延过生长107、109的材料来减小或消除这种寄生栅极泄漏。例如，如所讨论的，横向外延过生长107、109可以包括宽带隙半导体材料，例如GaN或AlxGa1-xN，以减小或消除寄生栅极泄漏。此外，在一些示例中，如所示，栅极电介质105可以在栅极106和横向外延过生长107、109之间提供共形绝缘电介质。这种栅极电介质可以使用本文讨论的任何技术来沉积，原子层沉积是尤其有利的。栅极电介质105的这种构造可以提供需要的隔离来防止栅极泄漏和/或提供额外的隔离。
图2是根据本公开的至少一些实施方式布置的包括示例性晶体管200的示例性晶体管结构250的截面(侧)视图。如图2所示，晶体管结构250可以包括器件层101、极化层104、凸起源极102、凸起漏极103、栅极106、横向外延过生长107、和横向外延过生长109。此外，开口111可以提供在横向外延过生长107的部分108和横向外延过生长109的部分110之间，如本文参照图1所讨论的。如所讨论的，栅极106可以与开口111对准。
在图2的示例中，晶体管200可以不包括栅极电介质。在这种示例中，晶体管200可以被描绘为高电子迁移率晶体管(HEMT)。这种HEMT可以提供优点，例如在高电压和高频下的优良性能。同样如图2所示，晶体管200可以不包括栅极凹部。这种不包括栅极凹部例如可以提供制造的简化。虽然晶体管被示为具有栅极凹部和栅极电介质(例如图1中)以及不具有栅极凹部和不具有栅极电介质(例如图2中)，但是其它组合是可用的。例如，晶体管可以形成有栅极电介质而不具有栅极凹部或者具有栅极凹部但是不具有栅极电介质。此外，示出的晶体管结构250的元件，例如器件层101、极化层104、凸起源极102、凸起漏极103、栅极106、横向外延过生长107、和横向外延过生长109可以包括参照晶体管结构150所述的任何材料或其它特性，且为了呈现的简洁和清楚而将不再重复这些细节。
图3是根据本公开的至少一些实施方式布置的包括示例性晶体管300 的示例性晶体管结构350的截面(侧)视图。如图1所示，晶体管结构150可以包括器件层101、具有栅极凹部117的极化层104、栅极电介质105、凸起源极102、凸起漏极103、栅极306、横向外延过生长107、和横向外延过生长109。如所示，开口111可以提供在横向外延过生长107的部分108和横向外延过生长109的部分110之间。在一些示例中，栅极凹部117和/或栅极306可以与开口111对准。
如所示，在图3的示例中，晶体管300可以包括栅极306以使栅极306具有在横向外延过生长107的顶部113上方(垂直上方)和横向外延过生长109的顶部114上方延伸的部分307。此外，如所示，部分307可以在横向外延过生长107的部分108或部分108的至少部分之上(横向之上)和横向外延过生长109的部分110或部分110的至少部分之上延伸。如所示，栅极306可以具有在横向外延过生长107的顶部113上方和横向外延过生长109的顶部114上方延伸的顶部308。如所示，栅极306晶体管结构350在截面上可以具有实质T形形状。如参照栅极106所述，栅极306可以与开口111对准。特别地，如所述，栅极306的部分309可以经由开口111而自对准。例如，栅极306的部分309可以与开口111对准。在一些示例中，栅极306的部分309可以经由对主体材料沉积图案化或经由下面将参照图5K进一步描述的剥离技术来形成。在这种示例中，栅极306的部分307可以被图案化且因而不与开口111自对准。然而，栅极306的部分309可以经由横向外延过生长107、109施加的约束而与开口111自对准。
本文参考图5A-5K提供了与晶体管结构150、250、350和/或晶体管100、200、300的所述特征相关联的额外的细节，图5A-5K描述了晶体管结构150、250、350和/或晶体管100、200、300的形成、以及晶体管结构523和晶体管524的形成，如参照图5J所讨论的。
此外，晶体管结构150、250、350、523和/或晶体管100、200、300，524可以在包括芯片上系统的电子器件结构中实施。例如，结构可以包括实施在衬底上的硅互补金属氧化物半导体(CMOS)电路部分、基于III-N材料的器件部分、和/或其它器件部分。基于III-N材料的器件(例如晶体管100、200、300、524中的任何、一些或全部)可以形成在III-N材料区上，III-N材料区形成在衬底上、之上或内。例如，衬底可以是本文所述的硅。例如基于器件需要，III-N材料区可以形成为邻近CMOS电路部分。
虽然参照具有横向和/或平面沟道的结构进行例示，但是本文讨论的技术可以延伸到垂直取向的MOSFET器件、隧道场效应晶体管(TFET)等。例如这种实施方式可以具有使用类似器件几何结构的额外沟道性能的优点。
图4是示出用于形成根据本公开的至少一些实施方式布置的具有自对准栅极的晶体管的示例性工艺400的流程图。例如，可以实施工艺400以制造本文描述的晶体管100、200、300、524中任一个。在示出的实施方式中，工艺400可以包括由操作401-404所示的一个或多个操作。然而，本文的实施例可以包括额外的操作、省略某些操作、或以与所提供的顺序不同的顺序来执行操作。
工艺400开始于操作401，“在器件层之上设置极化层”，其中极化层可以设置在器件层之上。在实施例中，极化层104可以形成在器件层101之上，如参照图5A和本文其它地方进一步讨论的。在实施例中，极化层104可以包括氮化铝铟，并且器件层101可以包括氮化镓。
工艺400可以继续操作402，“形成源极和漏极以使极化层在源极和漏极之间”，其中可以形成源极和漏极以使极化层在源极和漏极之间。在实施例中，凸起源极(例如凸起源极102)和凸起漏极(例如凸起漏极104)可以形成为具有器件层101的沟槽，如本文参考图5B-5E以及本文其它地方进一步讨论的。在实施例中，凸起源极102和凸起漏极104可以包括N+氮化铟镓。
工艺400可以继续操作403，“在源极和漏极之上形成在其间具有开口的横向外延过生长”，其中可以在源极和漏极之上形成横向外延过生长。例如，第一横向外延过生长可以形成在凸起源极之上且第二横向外延过生长可以形成在凸起漏极之上，以使第一和第二横向外延过生长在第一横向外延过生长的横向延伸的第一部分和第二横向外延过生长的横向延伸的第二部分之间具有开口，如本文参考图5F-5H以及本文其它地方进一步讨论的。在实施例中，横向外延过生长107可以形成在凸起源极102之上且横向外延过生长109可以形成在凸起漏极104之上，以使开口111被提供在横向外延过生长107的部分108和横向外延过生长109的部分110之间。在实施例中，横向外延过生长107、109可以包括未掺杂的氮化镓。
工艺400可以继续操作404，“在源极和漏极之间并在极化层之上设置自对准栅极”，其中自对准栅极可以设置在源极和漏极之间且在极化层之上。在实施例中，栅极106可以设置在凸起源极102和凸起漏极104之间且在极化层104之上，如本文参考图5J以及本文其它地方进一步讨论的。在实施例中，栅极306可以设置在凸起源极102和凸起漏极104之间且在极化层104之上，如本文参考图5K以及本文其它地方进一步讨论的。在一些示例中，栅极的至少一部分可以与开口111对准(例如栅极的中心线可以与开口111的中心线对准)。在实施例中，栅极106可以与开口111对准。在另一实施例中，栅极306的部分309可以与开口111对准。
如所述，工艺400可以被置入以制造晶体管100、200、300、524中任一个。尤其是本文参照图5A-5K讨论了与这种制造技术相关联的进一步细节。工艺400的操作(或本文参照图5A-5K描述的操作)中的任何一个或多个可以响应于由一个或多个计算机程序产品提供的指令来进行。这种程序产品可以包括提供指令的信号承载介质，该指令在由例如处理器执行时可以提供本文描述的功能。计算机程序产品可以提供为任何形式的计算机可读介质。因此，例如，包括一个或多个处理器核的处理器可以响应于通过计算机可读介质传达给处理器的指令而执行所述操作中的一个或多个。
图5A-5K是根据本公开的至少一些实施方式布置在执行特定制造操作时的示例性晶体管结构的侧视图。如图5A所示，晶体管结构500包括形成在器件层101之上的极化层104。在一些示例中，器件层101可以设置在衬底(未示出)上。例如，衬底可以是实质上沿预定晶格方向(例如(100)、(111)、(110)等)对准的衬底。在一些示例中，衬底可以包括诸如以下半导体材料：单晶硅(Si)、锗(Ge)、硅锗(SiGe)、基于III-V材料的材料(例如砷化锗(GaAs))、碳化硅(SiC)、蓝宝石(Al2O3)或其任何组合。在一些示例中，衬底101可以包括具有带有4°-11°误切的(100)晶向(4°-6°是尤其有利的)的硅。使用具有(110)晶向的硅衬底的示例可以提供在后续外延生长具有较小失配的优点。在各种示例中，衬底可以包括用于集成电路或电子器件的金属互连层，所述电子器件例如晶体管、存储器、电容器、电阻器、光电器件、开关、或通过电绝缘层(例如层间电介质、沟槽绝缘层等)隔开的任何其它有源或无源电子器件。
可以使用任何合适的技术形成器件层101。例如，可以使用任何合适的外延生长技术形成器件层101，所述外延生长技术例如是经由化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、或任何其它外延生长技术的外延生长，其中MOCVD是尤其有利的。在一些示例中，器件层101的形成可以包括缺陷捕获技术。在一些示例中，器件可以形成在器件层101的无缺陷区中，例如材料岛状区等。此外，器件层101可以包括任何合适的III-N材料，例如外延III-N材料。在实施例中，器件层101是氮化镓。器件层101可以是任何合适的厚度，例如100-500nm或更大。
同样如图5A所示，极化层104可以形成在器件层101之上。可以使用任何合适的技术形成极化层104。在一些示例中，可以经由外延生长技术形成极化层104，所述外延生长技术例如是经由化学气相沉积、金属有机化学气相沉积、原子层沉积等的外延生长。极化层104可以包括可以在器件层101中提供2D电子气的任何材料或材料堆叠体。例如，极化层104可以是氮化铝(AlN)、氮化铝铟(AlInN)、氮化铝镓(AlGaN)或其组合。极化层104可以具有任何合适的厚度。在一些示例中，极化层104可以具有6至10nm的厚度。
图5B示出了在硬掩模堆叠体505的形成和图案化层506的形成之后的类似于晶体管结构500的晶体管结构501。如所示，在一些示例中，硬掩模堆叠体505可以包括三层，包括硬掩模层502、硬掩模层503、和硬掩模层504。然而，可以使用任何数量的硬掩模层，例如一、二、三、四或更多。此外，硬掩模堆叠体505可以包括能够为后续在极化层104和器件层101中形成沟槽或凹部提供掩模以及可以对后续形成的凸起源极102和凸起漏极104(例如外延III-N材料)有选择性的任何合适的一种或多种材料，例如氧化硅、氮化硅、氮氧化硅、氧化铝等。在实施例中，硬掩模层502是氧化铝(Al2O3)，硬掩模层503是氮化硅(SiN)，并且硬掩模层504是氧化铝。硬掩模堆叠体505的层可以使用任何合适的技术形成。例如，硬掩模层502-504等可以使用诸如化学气相沉积、等离子增强化学气相沉积、物理气相沉积、分子束外延、金属有机化学气相沉积、原子层沉积等均厚沉积技术来沉积。
硬掩模堆叠体505可以具有任何合适的厚度。在一些示例中，硬掩模堆叠体505的厚度可以被提供为使得诸如蚀刻处理的后续处理可以为了后续处理将硬掩模堆叠体505的尺寸减小至期望高度。例如，如下进一步讨论的，图案化和蚀刻后硬掩模可以用作形成横向外延过生长107、109的牺牲层。在这种示例中，硬掩模堆叠体505的厚度可以被提供为使得图案化和蚀刻后硬掩模的厚度可以是用于形成横向外延过生长107、109的期望厚度。在一些示例中，硬掩模堆叠体505可以具有大约120至200nm的厚度。在实施例中，硬掩模层502具有大约10nm的厚度，硬掩模层503具有大约120nm的厚度，并且硬掩模层504具有大约10nm的厚度。
图案化层506可以包括用于对硬掩模堆叠体505图案化的任何合适的材料，例如光致抗蚀剂，并且图案化层506可以使用诸如光刻技术的任何合适的技术形成。
图5C示出了在对硬掩模堆叠体505图案化以形成图案化硬掩模堆叠体508之后的类似于晶体管结构501的晶体管结构507。如图5C所示，在一些示例中，图案化硬掩模堆叠体508可以具有锥形侧壁509。可以使用任何合适的一种或多种技术来对硬掩模堆叠体505图案化以形成图案化堆叠体508。在一些示例中，使用蚀刻处理对硬掩模堆叠体508图案化。图案化硬掩模堆叠体508可以具有任何合适的宽度WHM，例如在120到300nm范围内的宽度。
图5D示出了在对极化层104和器件层101图案化以形成沟槽514、515并形成牺牲图案化硬掩模513之后的类似于晶体管结构507的晶体管结构510。可以使用任何合适的一种或多种技术对极化层104和器件层101图案化以形成沟槽514、515。在一些示例中，可以使用蚀刻处理对沟槽514、515图案化。例如，可以使用图案化硬掩模堆叠508通过硬掩模蚀刻来形成沟槽514、515。这种蚀刻处理也可以侵蚀图案化硬掩模508以形成牺牲图案化硬掩模513。如所示，牺牲图案化硬掩模可以包括两个剩余硬掩模层。在一些示例中，也可以以这种蚀刻处理来消耗掉图案化层506，并且在其它示例中，可以在这种蚀刻处理之前经由例如干法蚀刻工艺去除图案化层506。如所示，在一些示例中，蚀刻处理可以比蚀刻硬掩模层502更快地蚀刻硬掩模层503，使得可以形成缺口511、512。牺牲图案化硬掩模513可以具有任何合适的厚度，例如大约70-250nm的厚度。
图5E示出了在形成凸起源极102和凸起漏极103之后的类似于晶体管结构510的晶体管结构516。可以使用任何合适的一种或多种技术形成凸起源极102和凸起漏极103。在一些示例中，可以经由外延生长技术形成凸起源极102和凸起漏极103，外延生长技术例如是经由化学气相沉积、金属有机化学气相沉积、原子层沉积等的外延生长。凸起源极102和凸起漏极103可以包括任何合适的一种或多种材料。在一些示例中，凸起源极102和凸起漏极103包括N+材料。在一些实施例中，凸起源极102和凸起漏极103包括氮化铟镓。此外，凸起源极102和凸起漏极103可以具有任何合适的厚度，例如大约100nm的厚度。如所示，在一些示例中，凸起源极102可以包括缺口517并且凸起漏极103可以包括缺口518。
图5F示出了在形成横向外延过生长107和横向外延过生长109之后的类似于晶体管结构516的晶体管结构519。可以使用任何合适的一种或多种技术形成横向外延过生长107、109。在一些示例中，可以经由外延生长技术形成横向外延过生长107、109，外延生长技术例如是经由化学气相沉积、金属有机化学气相沉积、原子层沉积等的外延生长。横向外延过生长107、109可以包括任何合适的一种或多种材料。在一些示例中，横向外延过生长107、109包括宽带隙半导体材料，例如未掺杂的氮化镓或氮化铝镓。横向外延过生长107、109可以具有超过牺牲图案化硬掩模513的顶部的任何合适的厚度，例如大约100nm的厚度。如图5F所示，横向外延过生长107、109可以分别从凸起源极102和凸起漏极103开始外延生长。此外，横向外延过生长107可以生长到牺牲图案化硬掩模513的局部或部分之上，并且横向外延过生长109可以生长到牺牲图案化硬掩模513的另一局部或部分之上，使得开口111形成在横向外延过生长107、109之间。例如，横向外延过生长107和横向外延过生长109可以在横向延伸部分108、110之间具有开口111。可以使用任何适合的技术形成开口111。例如，横向外延过生长107、109的外延过生长可以经由各种工艺参数来定时或控制以提供开口111。开口111可以具有任何合适的宽度，例如80nm的宽度、100nm的宽度、或120nm的宽度等，如例如预定的沟道长度所需的。
图5G示出了在去除牺牲图案化硬掩模513之后的类似于晶体管结构519的晶体管结构520。可以使用诸如蚀刻处理技术的任何合适的一种或多种技术来去除牺牲图案化硬掩模513。例如对牺牲图案化硬掩模513的一种或多种材料有选择性而对横向外延过生长107、109、凸起源极102、凸起漏极103、和极化层104的材料无选择性的蚀刻可以用来去除牺牲图案化硬掩模513。
图5H示出了在形成栅极凹部117之后的类似于晶体管结构520的晶体管结构521。可以使用任何合适的一种或多种技术形成栅极凹部117。例如可以使用横向外延过生长107、109之间的开口111作为自对准掩模经由定向蚀刻来形成栅极凹部117。例如，栅极凹部117的宽度可以限定晶体管结构521以及如本文讨论的制造的晶体管的沟道长度。例如，如参照图1讨论的，栅极凹部117可以与开口111对准。此外，在一些示例中，栅极凹部117可以具有与开口111的宽度实质相同的宽度。在一些示例中，横向外延过生长107、109的一部分可以在形成栅极凹部117期间被消耗掉。在一些示例中，栅极凹部117可以用来调整晶体管的阈值电压。如所述，在一些实施例中，可以提供栅极凹部117。在其它实施例中，如参照图2讨论的实施例，可以不使用栅极凹部。
图5I示出了在形成栅极电介质105之后的类似于晶体管结构521的晶体管结构522。栅极电介质105可以包括任何合适的材料或材料堆叠体。在一些示例中，栅极电介质105可以包括一种或多种高-k电介质材料。可以使用任何合适的一种或多种技术形成栅极电介质105。例如，可以使用均厚沉积技术来沉积栅极电介质105，均厚沉积技术例如化学气相沉积、等离子增强化学气相沉积、物理气相沉积、分子束外延、金属有机化学气相沉积、原子层沉积等，其中原子层沉积是尤其有利的。如所示，在一些示例中，栅极电介质105可以覆盖横向外延过生长107、109、凸起源极102、凸起漏极、和极化层104的暴露部分。此外，在一些示例中，栅极电介质105可以保留在横向外延过生长107、109、凸起源极102、凸起漏极、和极化层104的暴露部分之上，如参照图5J和5K所示。在其它示例中，可以去除栅极电介质105的部分以提供图1所示的结构。在其它示例中，可以从横向外延过生长107、109的顶表面去除栅极电介质的部分。如所讨论的，在一些实施例中，可以提供栅极电介质。在这种实施例中，最终晶体管可以被描绘为场效应晶体管(FET)。在其它实施例中，例如参照图2讨论的实施例，没有使用栅极电介质。在这种实施例中，最终晶体管可以被描绘为肖特基栅极高电子迁移率晶体管(HEMT)。
图5J示出了在形成栅极106之后的类似于晶体管结构522的晶体管结构523。可以使用任何合适的一种或多种技术形成栅极106，在一些示例中，栅极106可以是金属。例如可以经由沉积或溅射等形成栅极106。如所讨论的，在一些示例中，栅极电介质105可以是一种或多种高-k材料且在这种示例中，最终晶体管可以被描绘为高-k金属栅极晶体管。如所示，在一些示例中，栅极106的形成还可能导致形成多余材料525和多余材料526。例如由于开口111，多余材料525和多余材料526不会侵占邻近栅极106的区域。此外，可以限制多余材料525和多余材料526的尺寸(例如多余材料525和多余材料526不会在横向外延过生长107、109之上进一步横向延伸)以使源极和漏极接触部(未示出)不会通过多余材料525和多余材料526被短路接触。可以例如通过掩模和蚀刻步骤(例如通过去除主体层的部分以仅留下多余材料525和多余材料526)或通过施加栅极106的材料至图案化掩模并利用剥离技术以仅留下多余材料525和多余材料526等来限制多余材料525和多余材料526的尺寸。此外，在一些示例中，多余材料525和多余材料526可以保留在最终器件结构中。在其它示例中，例如参考图1和2讨论的示例，可以去除多余材料525和多余材料526。
晶体管结构523可以包括晶体管524。如图5J所示，晶体管524可以包括与开口111对准的栅极106(例如，如本文所讨论的，栅极106的中心线与开口111的中心线对准)。晶体管524可以类似于本文讨论的晶体管100，除了栅极电介质105可以覆盖横向外延过生长107、109的部分以及凸起源极102和凸起漏极103的额外部分(请参考图1)。此外，晶体管结构523可以包括多余材料525和多余材料526，如所讨论的。如图1所示，在一些示例中，晶体管结构150可以不包括类似于多余材料525和多余材料526的多余材料。然而在一些示例中，晶体管结构150可以包括这种多余材料。晶体管524可以包括参照图1所述的任何特征或材料，并且为了呈现的简洁和清楚起见而没有重复这种细节。
图5K示出了在形成栅极306之后的类似于晶体管结构522的晶体管结构527。可以使用任何合适的一种或多种技术形成栅极306。在一些示例中，栅极306可以是金属。例如，可以经由沉积或溅射等形成栅极306。如所讨论的，在一些示例中，栅极电介质105可以是一种或多种高-k材料且在这种示例中，最终晶体管可以被描绘为高-k金属栅极晶体管。如所示，在一些示例中，栅极306的形成还可能导致形成侧壁528、529以使栅极306被图案化。可以使用任何合适的一种或多种技术来将栅极306图案化为包括侧壁528、529。例如，栅极306通过掩模和蚀刻步骤(例如通过去除主体层的部分以仅留下栅极306)或通过施加栅极306的材料至图案化掩模并利用剥离技术以仅留下栅极306等。
如所示，晶体管结构527可以包括晶体管300，如参照图3讨论的。如所讨论的，栅极306的邻近极化层104的部分309(请同样参照图3)可以与开口111对准。例如，如本文讨论的，横向外延过生长107和横向外延过生长109可以关于栅极306的部分309的中心线和/或栅极凹部117的中心线对称。在一些实施例中，横向外延过生长107和横线外延过生长109可以为形成栅极306和/或栅极凹部117提供对称掩模。
后续工艺可以提供至凸起源极102和凸起漏极103的接触部、至栅极106或栅极306的接触部、以及金属化层等。所示间隙(未标记)可以留下作为空气间隙或可以使用电介质材料回填间隙。至凸起源极102和凸起漏极103的接触部例如可以经由对横向外延过生长107和横向外延过生长109的图案化蚀刻和金属填充来制成。至栅极106的接触部和/或至栅极306的接触部可以经由专用着陆焊盘(未示出)来制成，专用着陆焊盘可以提供用于着陆栅极接触部的额外区域。例如，从上往下看栅极106和/或306可以具有狗骨形状。对于接触栅极106，这种构造是尤其有利的。
本文所述的晶体管结构和工艺可以提供允许放宽栅极(例如栅极106或栅极306)对准容差的优点。此外，栅极电阻减小，这对于获得最高频率FMAX和低噪声而不牺牲晶体管的击穿电压是有利的。
图6是采用具有根据本公开的至少一些实施方式布置的具有自对准栅极的晶体管的IC的移动计算平台600的示意图。具有自对准栅极和/或自对准栅极凹部的晶体管可以是本文讨论的任何晶体管，例如晶体管100、晶体管200、晶体管300等。移动计算平台600可以是任何便携器件，其被配置为用于电子数据显示、电子数据处理、无线电子数据传输等中的任何一个。例如，移动计算平台600可以是平板电脑、智能电话、上网本、笔记本计算机、膝上型计算机等中的任何一个，并且可以包括显示屏605、芯片级(SoC)或封装级集成系统610以及电池615，显示屏605在示例性实施例中是触摸屏(例如电容型、电感型、电阻型等触摸屏)。
进一步在放大视图620中示出集成系统610。在示例性实施例中，封装器件650(在图6中标为“存储器/处理器”)包括至少一个存储器芯片(例如RAM)、和/或至少一个处理器芯片(例如微处理器、多核处理器、或图形处理器等)。在实施例中，封装器件650是包括SRAM高速缓冲存储器的微处理器。封装器件650可以进一步耦合到(例如通信耦合到)板、衬底、或内插器660，连同功率管理集成电路(PMIC)630、包括宽带RF(无线)发射器和/或接收器(TX/RX)的RF(无线)集成电路(RFIC)625(例如包括数字基带和模拟前端模块，模拟前端模块进一步包括位于发射路径上的功率放大器和位于接收路径上的低噪声放大器)、以及其控制器635中的一个或多个。通常，封装器件650也可以耦合到(例如通信耦合到)显示屏605。如所示，PMIC 630和RFIC 625中的一个或二者可以采用具有自对准栅极的晶体管，例如自对准栅极GaN晶体管。如所示，在一些实施例中，可以提供GaN晶体管。然而，晶体管可以包括任何合适的材料和/或器件层，例如III-N器件层等。例如，并入系统(例如本文所述的任何平台、器件或系统)中的晶体管可以包括设置在器件层之上的极化层、凸起源极、凸起漏极、以及在凸起源极和凸起漏极之间的栅极以使极化层在凸起源极和凸起漏极之间并使栅极设置在极化层之上、和/或设置在凸起源极之上且具有朝向栅极横向延伸的第一部分的第一横向外延过生长以及在凸起漏极之上且具有朝向栅极横向延伸的第二部分的第二横向外延过生长之上，以使第一和第二横向过生长在第一和第二部分之间具有开口并使至少栅极的邻近极化层的部分与开口或本文所述的任何其它特征对准。
功能上，PMIC 630可以执行电池功率校准、DC-DC转换等，且因而具有耦合到电池615的输入和向其它功能模块提供电流供应的输出。在实施例中，PMIC 630可以执行高电压操作。如进一步所述，在示例性实施例中，RFIC 625具有耦合到天线(未示出)的输出以实施多个无线标准或协议中的任何一个，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE802.16 族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生技术以及被指明为3G、4G、5G及更高代的任何其它无线协议。在替代的实施方式中，这些板级模块中的任一个可以集成到耦合到封装器件650的封装衬底的独立的ICs上、或耦合到封装器件650的封装衬底的单个IC(SoC)内。
图7是根据本公开的至少一些实施方式布置的计算设备700的功能框图。可以例如在平台600内找到计算设备700，且进一步包括承载许多部件的母板702，所述部件例如但不限于处理器701(例如应用处理器)和一个或多个通信芯片704、705。处理器701可以物理和/或电耦合到母板702。在一些示例中，处理器701包括封装在处理器701内的集成电路管芯。通常，术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
在各示例中，一个或多个通信芯片704、705也可以物理和/或电耦合到母板702。在进一步实施方式中，通信芯片704可以是处理器701的一部分。根据其应用，计算设备700可以包括可以或可以不物理和/或电耦合到母板702的其它部件。这些其它部件可以包括但不限于如所示的易失性存储器(例如DRAM)707、708、非易失性存储器(例如ROM)710、图形处理器712、闪存、全球定位系统(GPS)设备713、罗盘714、芯片组706、天线716、功率放大器709、触摸屏控制器711、触摸屏显示717、扬声器715、相机703、以及电池718，以及其它部件，例如数据信号处理器、密码处理器、音频编码译码器、视频编码译码器、加速度计、陀螺仪、以及大容量存储设备(例如硬盘驱动器、固态硬盘驱动器(SSD)、紧致盘(CD)、数据多用盘(DVD)等)等。
通信芯片704、705能够实现用于往返于计算设备700传输数据的无线通信。术语“无线”和其衍生词可以用于描述可以通过使用经调制的电磁辐射经由非固态介质来传送数据的电路、系统、方法、技术、通信频道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中不包含。通信芯片704、705可以实施任何数量的无限标准或协议，包括但不限于本文中其它地方描述的那些。如所述，计算设备700可以包括多个通信芯片704、705。例如，第一通信芯片可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，而第二通信芯片可以专用于长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
如所讨论的，本文描述的晶体管可以经由PMIC和/或RFIC来实施，例如在计算设备中的SoC实施方式中。在其它实施方式中，本文讨论的晶体管可以经由基点无线模块或系统、经由功率传输网络中的功率转换模块、经由用于电动车辆的功率转换模块等来实施。
如在本文所述的任何实施方式中使用的，术语“模块”指代被配置为提供本文所述的功能的软件、固件和/或硬件的任何组合。软件可以体现为软件封装、代码和/或指令集或指令，以及如本文所述的任何实施方式中使用的“硬件”可以包括例如硬连线电路、可编程电路、状态机电路、和/或存储由可编程电路执行的指令的固件的单独一个或其任何组合。这些模块可以共同地或独立地体现为形成较大系统的一部分的电路，较大系统例如集成电路(IC)、芯片上系统(SoC)等。
虽然参照各实施方式描述了本文提出的某些特征，但是本说明并不是要以限制性意义来解释。因而，本文所述的实施方式的各种修改以及对于本发明所属领域的技术人员来说很明显的其它实施方式视为落入本公开的精神和范围内。
以下示例属于进一步的实施例。
在一个或多个实施例中，晶体管包括：设置在器件层之上的极化层；凸起源极；凸起漏极；以及在凸起源极和凸起漏极之间的栅极，其中极化层在凸起源极和凸起漏极之间，并且其中栅极设置在极化层之上；以及设置在凸起源极之上且具有朝向栅极横向延伸的第一部分的第一横向外延过生长以及在凸起漏极之上且具有朝向栅极横向延伸的第二部分的第二横向外延过生长，其中第一和第二横向过生长在第一和第二部分之间具有开口，并且其中至少栅极的邻近极化层的部分与开口对准。
进一步对于第一实施例，栅极的顶部在第一横向外延过生长的顶部下方。
进一步对于第一实施例，栅极的顶部在第一横向外延过生长的顶部下方，并且晶体管进一步包括在栅极和第一横向外延过生长之间的第一间隙以及在栅极和第二横向外延过生长之间的第二间隙。
进一步对于第一实施例，栅极的顶部在第一横向外延过生长的顶部下方，和/或其中，晶体管进一步包括在栅极和第一横向外延过生长之间的第一间隙以及在栅极和第二横向外延过生长之间的第二间隙。
进一步对于第一实施例，栅极的第二部分在第一横向外延过生长的顶部上方以及之上延伸。
进一步对于第一实施例，第一横向外延过生长和第二横向外延过生长包括宽带隙半导体材料。
进一步对于第一实施例，栅极的第二部分在第一横向外延过生长的顶部上方以及之上延伸，和/或其中第一横向外延过生长和第二横向外延过生长包括宽带隙半导体材料。
进一步对于第一实施例，第一横向外延过生长和第二横向外延过生长包括氮化镓或氮化铝镓至少之一。
进一步对于第一实施例，晶体管进一步包括在极化层和栅极的邻近极化层的部分之间的栅极电介质。
进一步对于第一实施例，晶体管进一步包括在极化层和栅极的邻近极化层的部分之间的栅极电介质，其中栅极电介质在极化层和第一横向外延过生长的至少一部分之上延伸。
进一步对于第一实施例，极化层包括与开口对准的栅极凹部。
进一步对于第一实施例，栅极的邻近极化层的部分的宽度不宽于开口的宽度。
进一步对于第一实施例，第一横向外延过生长和第二横向外延过生长进一步对于栅极的中心线对称。
进一步对于第一实施例，器件层、第一横向外延过生长、和第二横向外延过生长包括氮化镓，凸起源极和漏极包括氮化铟镓，并且极化层包括氮化铝铟。
在一个或多个第二实施例中，一种用于制造晶体管的方法包括：在器件层之上设置极化层；形成凸起源极和凸起漏极，其中极化层在凸起源极和凸起漏极之间；在凸起源极之上形成第一横向外延过生长并在凸起漏极之上形成第二横向外延过生长，其中第一和第二横向外延过生长在第一横向外延过生长的横向延伸第一部分以及第二横向外延过生长的横向延伸第二部分之间具有开口；以及在凸起源极和凸起漏极之间并在极化层之上设置栅极，其中至少栅极的邻近极化层的部分与开口对准。
进一步对于第二实施例，形成第一和第二横向外延过生长包括从凸起源极开始在牺牲图案化硬掩模的至少第一部分之上外延生长第一横向外延过生长以及从凸起漏极开始在牺牲图案化硬掩模的至少第二部分之上外延生长第二横向外延过生长。
进一步对于第二实施例，形成第一和第二横向外延过生长包括从凸起源极开始在牺牲图案化硬掩模的至少第一部分之上外延生长第一横向外延过生长以及从凸起漏极开始在牺牲图案化硬掩模的至少第二部分之上外延生长第二横向外延过生长，其中牺牲图案化硬掩模包括包含氮化硅的硬掩模堆叠体。
进一步对于第二实施例，形成第一和第二横向外延过生长包括从凸起源极开始在牺牲图案化硬掩模的至少第一部分之上外延生长第一横向外延过生长以及从凸起漏极开始在牺牲图案化硬掩模的至少第二部分之上外延生长第二横向外延过生长，其中形成牺牲图案化硬掩模包括对硬掩模堆叠体图案化，以及其中形成凸起源极和凸起漏极包括使用图案化硬掩模蚀刻器件层以形成沟槽并从沟槽开始外延生长凸起源极和凸起漏极。
进一步对于第二实施例，形成第一和第二横向外延过生长包括从凸起源极开始在牺牲图案化硬掩模的至少第一部分之上外延生长第一横向外延过生长以及从凸起漏极开始在牺牲图案化硬掩模的至少第二部分上外延生长第二横向外延过生长，和/或其中牺牲图案化硬掩模包括包含氮化硅的硬掩模堆叠体。
进一步对于第二实施例，方法进一步包括在形成栅极之前在极化层中形成栅极凹部，其中开口提供用于形成栅极凹部的自对准栅极掩模。
进一步对于第二实施例，方法进一步包括在形成栅极之前，在至少极化层之上形成栅极电介质。
进一步对于第二实施例，方法进一步包括在形成栅极之前在极化层中形成栅极凹部，其中开口提供用于形成栅极凹部的自对准栅极掩模，和/或在形成栅极之前，在至少极化层之上形成栅极电介质。
进一步对于第二实施例，形成栅极包括将栅极的顶部形成为位于第一横向外延过生长的顶部下方以及在栅极和第一横向外延过生长之间提供间隙。
进一步对于第二实施例，形成栅极包括形成栅极的在第一横向外延过生长的第一部分的至少部分上方和之上延伸的第二部分。
进一步对于第二实施例，形成栅极包括将栅极的顶部形成为位于第一横向外延过生长的顶部下方以及在栅极和第一横向外延过生长之间提供间隙，或其中形成栅极包括形成栅极的在第一横向外延过生长的第一部分的至少部分上方和之上延伸的第二部分。
在一个或多个第三实施例中，一种系统包括功率管理集成电路，功率管理集成电路进一步包括晶体管，晶体管包括：设置在器件层之上的极化层；凸起源极；凸起漏极；以及在凸起源极和凸起漏极之间的栅极，其中极化层在凸起源极和凸起漏极之间，并且其中栅极设置在极化层之上；以及设置在凸起源极之上且具有朝向栅极横向延伸的第一部分的第一横向外延过生长以及在凸起漏极之上且具有朝向栅极横向延伸的第二部分的第二横向外延过生长，其中第一和第二横向过生长在第一和第二部分之间具有开口，并且其中至少栅极的邻近极化层的部分与开口对准。
进一步对于第三实施例，栅极的顶部位于第一横向外延过生长的顶部下方，并且晶体管进一步包括在栅极和第一横向外延过生长之间的第一间隙。
进一步对于第三实施例，栅极具有在第一横向外延过生长的第一部分的至少一部分上方和之上延伸的第二部分。
进一步对于第三实施例，第一横向外延过生长和第二横向外延过生长包括宽带隙半导体材料。
进一步对于第三实施例，第一横向外延过生长和第二横向外延过生长包括氮化镓或氮化铝镓至少之一。
进一步对于第三实施例，晶体管进一步包括在极化层和栅极的邻近极化层的部分之间的栅极电介质，其中极化层包括与开口对准的栅极凹部。
进一步对于第三实施例，晶体管进一步包括在极化层和栅极的邻近极化层的部分之间的栅极电介质，其中极化层包括与开口对准的栅极凹部，其中栅极电介质在极化层和第一横向外延过生长的至少一部分之上延伸。
进一步对于第三实施例，栅极的邻近极化层的部分的宽度不宽于开口的宽度。
进一步对于第三实施例，第一横向外延过生长和第二横向外延过生长进一步对于栅极的中心线对称。
进一步对于第三实施例，器件层、第一横向外延过生长、和第二横向外延过生长包括氮化镓，凸起源极和漏极包括氮化铟镓，并且极化层包括氮化铝铟。
应当意识到本发明并不限于所述实施例，而是可以利用修改和改变来实践本发明而不脱离所附权利要求的范围。例如，以上实施例可以包括特征的特定组合。然而，以上实施例并不限于这点，并且在各种实施方式中，以上实施例可以包括仅采用这些特征的子集合、采用这些特征的不同顺序、采用这些特征的不同组合、和/或采用除列出的那些特征之外的附加特征。因此，本发明的范围应当参考所附权利要求以及为这些权利要求赋予权利的等同物的完整范围来确定。

Claims (25)

1.一种晶体管，包括：
设置在器件层之上的极化层；
凸起源极、凸起漏极、以及在所述凸起源极和所述凸起漏极之间的栅极，其中所述极化层在所述凸起源极和所述凸起漏极之间，并且其中所述栅极设置在所述极化层之上；以及
第一横向外延过生长和第二横向外延过生长，所述第一横向外延过生长设置在所述凸起源极之上并具有朝向所述栅极横向延伸的第一部分，所述第二横向外延过生长在所述凸起漏极之上并具有朝向所述栅极横向延伸的第二部分，其中所述第一横向过生长和所述第二横向过生长在所述第一部分和所述第二部分之间具有开口，并且其中至少所述栅极的邻近所述极化层的部分与所述开口对准。
2.权利要求1所述的晶体管，其中所述栅极的顶部位于所述第一横向外延过生长的顶部下方。
3.权利要求2所述的晶体管，进一步包括：
第一间隙和第二间隙，所述第一间隙在所述栅极和所述第一横向外延过生长之间，所述第二间隙在所述栅极和所述第二第一横向外延过生长之间。
4.权利要求1所述的晶体管，其中所述栅极的第二部分在所述第一横向外延过生长的顶部上方和之上延伸。
5.权利要求1所述的晶体管，其中所述第一横向外延过生长和所述第二横向外延过生长包括宽带隙半导体材料。
6.权利要求1所述的晶体管，其中所述第一横向外延过生长和所述第二横向外延过生长包括氮化镓或氮化铝镓至少之一。
7.权利要求1所述的晶体管，进一步包括：
栅极电介质，其位于所述极化层和所述栅极的邻近所述极化层的所述部分之间。
8.权利要求7所述的晶体管，其中所述栅极电介质在所述极化层和所述第一横向外延过生长的至少部分之上延伸。
9.权利要求1所述的晶体管，其中所述极化层包括与所述开口对准的栅极凹部。
10.权利要求1所述的晶体管，其中所述栅极的邻近所述极化层的所述部分的宽度不宽于所述开口的宽度。
11.权利要求1所述的晶体管，其中所述第一横向外延过生长和所述第二横向外延过生长关于所述栅极的中心线对称。
12.权利要求1所述的晶体管，其中所述器件层、所述第一横向外延过生长、以及所述第二横向外延过生长包括氮化镓，所述凸起源极和所述凸起漏极包括氮化铟镓，并且所述极化层包括氮化铝铟。
13.一种用于制造晶体管的方法，包括：
在器件层之上设置极化层；
形成凸起源极和凸起漏极，其中所述极化层在所述凸起源极和所述凸起漏极之间；
在所述凸起源极之上形成第一横向外延过生长并且在所述凸起漏极之上形成第二横向外延过生长，其中所述第一横向外延过生长和所述第二横向外延过生长在所述第一横向外延过生长的横向延伸第一部分与所述第二横向外延过生长的横向延伸第二部分之间具有开口；以及
在所述凸起源极和所述凸起漏极之间并在所述极化层之上设置栅极，其中至少所述栅极的邻近所述极化层的部分与所述开口对准。
14.权利要求13所述的方法，其中形成所述第一横向外延过生长和所述第二横向外延过生长包括：
从所述凸起源极开始在牺牲图案化硬掩模的至少第一部分之上外延生长所述第一横向外延过生长，以及从所述凸起漏极开始在所述牺牲图案化硬掩模的至少第二部分之上外延生长所述第二横向外延过生长。
15.权利要求14所述的方法，其中所述牺牲图案化硬掩模包括包含氮化硅的硬掩模堆叠体。
16.权利要求14所述的方法，其中形成所述牺牲图案化硬掩模包括对硬掩模堆叠体进行图案化，并且其中形成所述凸起源极和所述凸起漏极包括使用所述图案化硬掩模蚀刻所述器件层以形成沟槽并且从所述沟槽开始外延生长所述凸起源极和所述凸起漏极。
17.权利要求13所述的方法，进一步包括：
在形成所述栅极之前在所述极化层中形成栅极凹部，其中所述开口提供用于形成所述栅极凹部的自对准栅极掩模。
18.权利要求13所述的方法，进一步包括：
在形成所述栅极之前，在至少所述极化层之上形成栅极电介质。
19.权利要求13所述的方法，其中形成所述栅极包括将所述栅极的顶部形成为位于所述第一横向外延过生长的顶部下方，以及在所述栅极和所述第一横向外延过生长之间形成间隙。
20.权利要求13所述的方法，其中形成所述栅极包括形成所述栅极的在所述第一横向外延过生长的所述第一部分的至少部分上方和之上延伸的第二部分。
21.一种系统，包括：
功率管理集成电路，所述功率管理集成电路进一步包括晶体管，所述晶体管包括：
设置在器件层之上的极化层；
凸起源极、凸起漏极、以及在所述凸起源极和所述凸起漏极之间的栅极，其中所述极化层在所述凸起源极和所述凸起漏极之间，并且其中所述栅极设置在所述极化层之上；以及
第一横向外延过生长和第二横向外延过生长，所述第一横向外延过生长设置在所述凸起源极之上并具有朝向所述栅极横向延伸的第一部分，所述第二横向外延过生长在所述凸起漏极之上并具有朝向所述栅极横向延伸的第二部分，其中所述第一横向过生长和所述第二横向过生长在所述第一部分和所述第二部分之间具有开口，并且其中至少所述栅极的邻近所述极化层的部分与所述开口对准。
22.权利要求21所述的系统，其中所述栅极的顶部位于所述第一横向外延过生长的顶部下方，所述晶体管进一步包括：
在所述栅极和所述第一横向外延过生长之间的第一间隙。
23.权利要求21所述的系统，其中所述栅极具有在所述第一横向外延过生长的所述第一部分的至少部分上方和之上延伸的第二部分。
24.权利要求21所述的系统，所述晶体管进一步包括：
在所述极化层和所述栅极的邻近所述极化层的所述部分之间的栅极电介质，其中所述极化层包括与所述开口对准的栅极凹部。
25.权利要求21所述的系统，其中所述器件层、所述第一横向外延过生长、和所述第二横向外延过生长包括氮化镓，所述凸起源极和所述凸起漏极包括氮化铟镓，并且所述极化层包括氮化铝铟。
CN201480080622.8A 2014-08-13 2014-08-13 自对准栅极后制iii‑n晶体管 Pending CN107078157A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/050826 WO2016024960A1 (en) 2014-08-13 2014-08-13 Self-aligned gate last iii-n transistors

Publications (1)

Publication Number Publication Date
CN107078157A true CN107078157A (zh) 2017-08-18

Family

ID=55304446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480080622.8A Pending CN107078157A (zh) 2014-08-13 2014-08-13 自对准栅极后制iii‑n晶体管

Country Status (7)

Country Link
US (1) US9837499B2 (zh)
EP (1) EP3180803A4 (zh)
JP (1) JP2017527988A (zh)
KR (1) KR102257570B1 (zh)
CN (1) CN107078157A (zh)
TW (1) TWI673875B (zh)
WO (1) WO2016024960A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622448B2 (en) 2016-03-30 2020-04-14 Intel Corproation Transistors including retracted raised source/drain to reduce parasitic capacitances
US10720505B2 (en) 2016-04-01 2020-07-21 Intel Corporation Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
US10084074B1 (en) * 2017-03-24 2018-09-25 Qualcomm Incorporated Compound semiconductor field effect transistor gate length scaling
JP6879177B2 (ja) * 2017-11-24 2021-06-02 住友電気工業株式会社 窒化物半導体素子の製造方法
US11469323B2 (en) 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165464A (ja) * 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法
JPH08340105A (ja) * 1995-06-12 1996-12-24 Hitachi Ltd 半導体装置およびその製造方法
JP2001274173A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 化合物半導体装置の製造方法
US20050199882A1 (en) * 2004-03-12 2005-09-15 Igor Sankin Self-aligned silicon carbide semiconductor devices and methods of making the same
US20060124962A1 (en) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for fabricating the same
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
CN103456781A (zh) * 2012-06-04 2013-12-18 英飞凌科技奥地利有限公司 具有自对准栅的化合物半导体晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165461A (ja) * 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd ショットキ接合形化合物半導体電界効果トランジスタの製造方法
US6946696B2 (en) * 2002-12-23 2005-09-20 International Business Machines Corporation Self-aligned isolation double-gate FET
US7276423B2 (en) 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
JP5286701B2 (ja) * 2007-06-27 2013-09-11 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
JP5609055B2 (ja) * 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
US8987091B2 (en) * 2011-12-23 2015-03-24 Intel Corporation III-N material structure for gate-recessed transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165464A (ja) * 1983-03-10 1984-09-18 Oki Electric Ind Co Ltd シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法
JPH08340105A (ja) * 1995-06-12 1996-12-24 Hitachi Ltd 半導体装置およびその製造方法
JP2001274173A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 化合物半導体装置の製造方法
US20050199882A1 (en) * 2004-03-12 2005-09-15 Igor Sankin Self-aligned silicon carbide semiconductor devices and methods of making the same
US20060124962A1 (en) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. Field effect transistor and method for fabricating the same
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
CN103456781A (zh) * 2012-06-04 2013-12-18 英飞凌科技奥地利有限公司 具有自对准栅的化合物半导体晶体管

Also Published As

Publication number Publication date
TW201618305A (zh) 2016-05-16
KR102257570B1 (ko) 2021-05-31
US20170207310A1 (en) 2017-07-20
EP3180803A1 (en) 2017-06-21
WO2016024960A1 (en) 2016-02-18
TWI673875B (zh) 2019-10-01
EP3180803A4 (en) 2018-04-11
JP2017527988A (ja) 2017-09-21
US9837499B2 (en) 2017-12-05
KR20170041692A (ko) 2017-04-17

Similar Documents

Publication Publication Date Title
TWI723079B (zh) 積體射頻（ｒｆ）前端結構
US9053964B2 (en) Semiconductor devices including a first and second HFET and methods of manufacturing the same
CN103999216B (zh) 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
US11942378B2 (en) Tunnel polarization junction III-N transistors
US11437504B2 (en) Complementary group III-nitride transistors with complementary polarization junctions
CN107078157A (zh) 自对准栅极后制iii‑n晶体管
CN106030816B (zh) 具有增强的击穿电压的iii-n晶体管
CN111883588A (zh) 用于hemt器件的侧壁钝化
CN104584219A (zh) 用于非对称GaN晶体管和增强模式操作的自对准结构和方法
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US10497785B2 (en) Gallium nitride voltage regulator
CN108028281A (zh) 具有带偏移半导体源极/漏极衬垫的高迁移率场效应晶体管
US20230223399A1 (en) Resistor and resistor-transistor-logic circuit with gan structure and method of manufacturing the same
TWI706538B (zh) 用於波封追蹤系統之共整合 iii-n 電壓調整器及 rf 功率放大器
US20220367698A1 (en) Semiconductor ic device and method of manufacturing the same
US11557667B2 (en) Group III-nitride devices with improved RF performance and their methods of fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170818