TWI723079B - 積體射頻（ｒｆ）前端結構 - Google Patents

積體射頻（ｒｆ）前端結構 Download PDF

Info

Publication number
TWI723079B
TWI723079B TW105137500A TW105137500A TWI723079B TW I723079 B TWI723079 B TW I723079B TW 105137500 A TW105137500 A TW 105137500A TW 105137500 A TW105137500 A TW 105137500A TW I723079 B TWI723079 B TW I723079B
Authority
TW
Taiwan
Prior art keywords
iii
layer
filter
substrate
integrated circuit
Prior art date
Application number
TW105137500A
Other languages
English (en)
Other versions
TW201733012A (zh
Inventor
漢威 陳
山薩塔克 達斯古塔
馬可 拉多撒福傑維克
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201733012A publication Critical patent/TW201733012A/zh
Application granted granted Critical
Publication of TWI723079B publication Critical patent/TWI723079B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/562—Monolithic crystal filters comprising a ceramic piezoelectric layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/564—Monolithic crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

在此揭示用於形成包含射頻(RF)前端部分且可進一步包含CMOS部分之單片式積體電路半導體結構之技術。該RF前端部分包含由III族氮化物(III-N)半導體材料(諸如氮化鎵(GaN)、氮化銦(InN)、氮化鋁(AlN)及其化合物)來實施之元件部分，且該CMOS部分包含由選自週期表之IV族的半導體材料(諸如，矽、鍺及/或矽鍺(SiGe))來實施之CMOS邏輯元件部分。該CMOS或RF前端部分之任一者可在某程度上原生於該下層基板。該技術可被使用於例如III-N電晶體及/或RF濾波器連同IV族CMOS裝置在單一基板上之系統晶片整合。以更一般的意思而言，依照一些實施例，該技術可被使用於在單一基板上具有多種III-N元件部分之RF前端之SoC整合。

Description

積體射頻(RF)前端結構
本發明係有關於積體射頻(RF)前端結構。
諸如智慧型手機之行動電腦係包含在天線與數位基帶系統之間之各種電路，通常被稱之為「射頻(RF)前端」。典型之RF前端係包含RF濾波器、低雜訊放大器(LNA)、RF功率放大器及RF開關，其各者可被定位於單獨之積體電路晶片上。
100‧‧‧方法
102‧‧‧圖案化
104‧‧‧沈積
106‧‧‧遮蔽
108‧‧‧凹入
110‧‧‧形成
112‧‧‧形成
114‧‧‧形成
116‧‧‧沈積
118‧‧‧蝕刻
120‧‧‧底部填充
122‧‧‧形成
124‧‧‧形成
126‧‧‧形成
200‧‧‧基板
210‧‧‧淺溝槽隔離(STI)材料
220‧‧‧成核層
230‧‧‧III-N層
232‧‧‧III-N層
240‧‧‧極化層
250‧‧‧額外STI材料
260‧‧‧源極及汲極(S/D)區域
270‧‧‧頂部電極
272‧‧‧底部電極
273‧‧‧底部電極
280‧‧‧閘極
281‧‧‧閘極介電質層
282‧‧‧源極及汲極區域
283‧‧‧閘極間隔物
284‧‧‧閘極堆疊
290‧‧‧溝槽接點
300‧‧‧遮蔽材料
302‧‧‧保護層
304‧‧‧遮蔽層
500‧‧‧行動計算平台
505‧‧‧顯示器螢幕
510‧‧‧SoC
511‧‧‧控制器
513‧‧‧電池
515‧‧‧功率管理積體電路(PMIC)
520‧‧‧中央處理器核心
521‧‧‧擴展圖
525‧‧‧RF前端積體電路(RFIC)
530‧‧‧處理器核心
1000‧‧‧計算系統
1002‧‧‧母板
1004‧‧‧處理器
1006‧‧‧通信晶片
圖1係繪示依照本發明之一或多個實施例之用於製造積體電路之實例方法。
圖2A至2M係繪示依照本發明之各種不同實施例之當執行圖1之方法時可形成的一系列的積體電路結構之橫截面側視圖。
圖2M’係繪示依照本發明之一實施例所形成之實例III-N電晶體之橫截面側視圖之透射電子顯微鏡(TEM)影 像。
圖3係繪示依照本發明之各種不同實施例之行動計算平台之系統晶片(SoC)系統實施方案之功能方塊圖。
圖4係繪示依照本發明之各種不同實施例之使用在本文中所揭示之技術所形成之一或多個積體電路結構或裝置來實施之實例計算系統。
如將理解的，附圖不一定按比例繪製或旨在將本發明限制於所展示之具體組態。例如，儘管一些附圖通常係指示完美的直線、直角及光滑表面，但是鑒於現實世界所使用之處理設備及技術之限制，結構之實際實施方案可能具有小於完美的直線、直角，且一些特徵可能具有表面拓撲或其他因素而非光滑的。簡而言之，所提供之附圖僅係用以展示實例結構。
【發明內容及實施方式】
在此揭示用於形成包含射頻(RF)前端部分且可進一步包含互補金屬氧化物半導體(CMOS)部分之單片式積體電路半導體結構之技術。在某些實施例中，RF前端部分可包含由III族氮化物(III-N)半導體材料(諸如氮化鎵(GaN)、氮化銦(InN)、氮化鋁(AlN)及其之化合物)來實施之元件部分，且CMOS部分可包含由包括選自週期表之IV族之材料(諸如，矽、鍺及/或矽鍺(SiGe))之半導體基板來實施之CMOS邏輯元件部分。該CMOS或RF前端部分之任一者可在某程度上原生於下層基板。例如，在一個實 施例中之基板可以係在其上形成RF前端及CMOS部分之矽晶圓。在一此種實例實施例中，該CMOS部分可以係原生於基板(例如，該CMOS元件部分可利用與基板相同的IV族半導體材料來實施)，但不是必須的。例如，在某些實施例中，在基板與CMOS元件部分之間可存在中介層，諸如例如磊晶矽層。如根據本揭示內容將理解的，依照一些實施例，該技術可被使用於例如III-N電晶體及/或RF濾波器連同IV族CMOS裝置在單一基板上之系統晶片(SoC)整合。以更一般的意思而言，依照一些實施例，該技術可被使用於在單一基板上具有多種III-N元件部分之RF前端之SoC整合。許多其他組態及變化可鑑於本揭示內容而顯然易見。
總體概述
當今智慧手機中的典型RF前端技術可包含多個RF功率放大器、多個RF開關、多個RF濾波器及多個LNA。這些組件中之各者係被定位於單獨之晶片上且使用不同之技術來實施。隨著各種供應商生產組件，整合所有必要的前端組件可能係具有挑戰性的。隨著裝置尺寸持續縮小，各種RF前端組件之整合產生了許多非平凡的挑戰。由於針對每個應用需要不同的技術，因此目前沒有完全地積體RF前端。例如，儘管砷化鎵(GaAs)係非常地適合於RF功率放大器、RF開關以及LNA，但是其缺乏RF濾波器能力以及被使用於製造控制邏輯之CMOS技術。此 外，儘管矽係非常地適合於CMOS控制邏輯且絕緣體上矽(SOI)係非常地適合於RF開關，但是在矽上所實施之RF功率放大器係具有嚴重地降低之效率。再者，矽RF開關需要多達14個電晶體之串聯堆疊以承受由RF前端通常所經歷的大的(例如，大約35伏特(V))之操作電壓。堆疊此種大量的電晶體係非所要地按比例地降低導通電阻，而因此電晶體寬度必須相應地增加。此更大的佔據面積會消耗更多的晶片空間，且該電晶體堆疊會進一步有助於寄生效應。
因此，且依照本發明之一些實施例，係提供用於在單片式結構中形成積體RF前端解決方案之技術。在一個實例之例子中，係提供包含射頻(RF)前端部分與互補金屬氧化物半導體(CMOS)部分兩者之單片式積體電路半導體結構。該RF前端部分可包含由III族氮化物(III-N)半導體材料(諸如氮化鎵(GaN)、氮化銦(InN)、氮化鋁(AlN)及其之化合物)來實施之元件部分，且該CMOS部分可包含由IV族半導體材料(諸如，矽(Si)、鍺(Ge)及/或矽鍺(SiGe))來實施之CMOS邏輯元件部分。該技術可被使用於例如III-N電晶體及/或RF濾波器連同IV族CMOS裝置在單一基板上之系統晶片(SoC)整合。同樣地，該技術可被使用於例如屬於第一III-N材料類型之III-N電晶體以及屬於第二III-N材料類型之RF濾波器在單一基板上之SoC整合。許多組態將係顯而易見的。
在一個實例實施例中，單片式結構可利用具有埋設或 以其他方式形成在基板上或基板中之一或多個III-N材料部分之矽晶圓或基板來實施，其被組態成具有RF前端元件部分，諸如例如一或多個功率電晶體、RF開關、RF功率放大器、RF濾波器及/或低雜訊放大器(LNAs)。此外，埋設或以其他方式形成在基板中、從基板、在基板上或在基板之上之一或多個IV族材料部分可被組態成具有諸如例如控制邏輯特徵及/或絕緣體上半導體(SOI)裝置的COMS元件部分。在某些具體之此種實例實施例中，該RF前端部分可包含被組態成具有基於GaN之RF開關、RF功率放大器及LNA之GaN層。此外，該RF前端部分可進一步包含被組態成具有一或多個基於AlN之RF濾波器之AlN層。在某些實施例中，該CMOS部分可以係原生於基板且被組態成具有CMOS邏輯之矽。或者，在某些實施例中，該CMOS部分可以係替代材料，諸如鍺或矽鍺(SiGe)，或設置在矽晶圓上之替代材料之某種組合。
其他實施例可包含從任何適當的單一基板、在任何適當的單一基板中、在任何適當的單一基板上及/或在任何適當的單一基板之上形成含有III-N材料及IV族材料之任何適當的組合(例如，含有基於GaN、InN或AlN之RF元件部分之任何組合連同含有基於矽、鍺或矽鍺(SiGe)之元件部分之任何組合)。又其他實施例可包含從任何適當的單一基板、在任何適當的單一基板中、在任何適當的單一基板上及/或在任何適當的單一基板之上形成含有不同的III-N材料之任何適當的組合(例如，一或多個GaN功率電 晶體連同一或多個AlN RF濾波器)。應注意，被組態成具有給定之CMOS部分之該(等)層係不需要原生於下層基板；被組態成具有給定之RF前端部分之該(等)層亦不需要原生於下層基板。許多組態及變化可鑑於本揭示內容而顯然易見。
如根據本揭示內容將理解的，GaN在諸如RF功率放大器、RF開關及RF濾波器之應用中係提供顯著之優點。例如，GaN具有3.4電子伏特(eV)之寬能帶隙(例如，與GaAs之1.4電子伏特(eV)能帶隙相比)，因此允許GaN電晶體在遭受擊穿之前承受更大的電場(施加之電壓，VDD)。例如，GaN電晶體可承受之電場可以係強度大於具有相似尺寸之GaAs電晶體在遭受擊穿之前可承受之電場。由於其之寬能帶隙，GaN係特別地適合於RF功率放大器。其之高遷動率及大電荷密度係允許GaN電晶體實現低導通電阻，導致在高RF輸出功率密度下之高RF功率增加之效率。這些屬性係提供超越GaAs及Si之RF功率放大器之顯著優點。當在相同的VDD下操作時，GaN電晶體亦可按比例縮小至甚至更小的實體尺寸，藉此實現更小的導通電阻、更小的電容及更小的電晶體寬度，導致諸如降低的功率消耗、更高的電路效率及更小的形狀因子之益處。此外，GaN之寬能帶隙之特性亦適合於實現低寄生漏電流。例如，寬能帶隙係消除帶間穿隧、閘極引致之汲極漏電(GIDL)及熱電子雪崩效應。這些屬性例如對於RF開關之應用係有利的。GaN RF開關因此具有電晶體寬度 小、輸出功率處理高及在關閉(OFF)狀態期間具有良好之隔離之優點。由於其之壓電性，氮化鋁(AlN)對於實施高性能之RF濾波器(諸如薄膜體聲波共振器(FBARs))係特別地有用，且在某些實施例中，AlN可被包括在GaN電晶體緩衝層中。
在本文中多方面地描述之單片式半導體結構可以係適用於許多應用，舉幾個實例，諸如個人電腦(PC)、平板電腦、智慧手機、功率管理與通信應用，以及功率轉換與汽車應用。許多組態及變化可鑑於本揭示內容而顯然易見。
架構及方法
圖1係繪示依照本發明之一或多個實施例之形成積體電路之方法100。圖2A至2M係繪示依照一些實施例之當執行圖1之方法100時可被形成之實例積體電路結構。如根據在圖2A至2M中所形成之結構將係顯而易見的，方法100係揭示用於在單一基板上形成一或多個GaN電晶體、一或多個III-N組件(諸如GaN電晶體及/或AlN RF濾波器)及一或多個CMOS裝置之技術。可使用在本文中所述之技術來形成各種電晶體幾何形狀，包含(但不限於)用於邏輯開關與功率開關兩者之場效電晶體(FETs)、高電子遷動率電晶體(HEMTs)、假晶性高電子遷動率電晶體(pHEMT)、採用2DEG架構之電晶體、採用3DEG(或3D極化FET)架構之電晶體及採用多量子井(MQW)或超晶格架構之電晶體。應瞭解，該揭示技術可被使用以形成各種 類型之GaN電晶體，諸如那些被使用以形成GaN RF開關、RF功率放大器及/或LNA之GaN電晶體。該揭示技術亦可被使用以形成各種類型之RF濾波器，諸如例如表面聲波(SAW)、溫度補償(TC-SAW)及體聲波(BAW)濾波器，包含薄膜體聲波共振器(FBARs)。此外，該揭示技術亦可被使用以形成CMOS控制邏輯裝置，包含電晶體、裝置及/或電路。
如在圖1中所展示的，依照一實例實施例，方法100係包含圖案化102基板200以形成在圖2A中所展示之所得結構。可藉由任何適當的技術，包含藉由遮蔽、微影及蝕刻(濕式及/或乾式)程序來圖案化基板200。儘管在圖2A中所展示之結構係包含具有特定尺寸之溝槽及鰭部，但是取決於最終用途或目標應用，基板200可被圖案化成具有不同寬度及高度之溝槽及鰭部。類似地，儘管基板200被展示成具有五個溝槽，但是取決於最終用途或目標應用，可形成任何數量之溝槽，諸如一個、大於一個、兩個、十個、幾百個、幾千個、幾百萬個等等。在某些實施例中，基板200可包括Si、SiGe、Ge或其之任何組合。在某些特定之實施例中，基板200可以係由Si、SiGe或Ge所組成之塊狀基板。如在本文中所使用的，術語「塊狀基板」應被瞭解為，除了其之平常及普通含義之外，係表示完全地由單一類型之半導體材料(例如，沒有任何絕緣體層)所形成之任何基板。在另外其他實施例中，基板200可以係多層結構或絕緣體上X(XOI)結構，其中X包括諸 如Si、SiGe或Ge之半導體，且絕緣體材料係氧化物材料或介電質材料或某些其他電絕緣材料或某些其他適當的多層結構，其中頂部層係包括Si、SiGe或Ge。例如，在某些實施例中，如在本文中所多方面地描述的，該基板可以係在塊狀矽基板之一部分之頂部上具有SiGe或Ge之緩衝層之塊狀矽基板，其中該緩衝層可被使用於基板200。在某些實例應用中，該塊狀矽基板可具有高電阻率(例如，大於10歐姆-厘米(ohm-cm))。在另外其他實施例中，基板200可以係III-V族材料基板，諸如砷化鎵或氮化鎵或氮化鋁。如根據本揭示內容將理解的，此種III-V族材料基板200可被使用以允許該RF前端元件部分之至少一些係原生於基板200。以更一般的意思而言，基板200可以係如將被理解的，在其上其係適於形成在本文中所述之結構之任何下方之材料之基底或材料。
圖1之方法100依照實例實施例繼續沈積104淺溝槽隔離(STI)材料210且平坦化以形成在圖2B中所展示之所得實例結構。STI材料210可藉由任何適當的技術來沈積，諸如藉由化學汽相沈積(CVD)、原子層沈積(ALD)、物理汽相沈積(PVD)或任何其他適當的程序。STI材料210可包括任何適當的絕緣材料，諸如一或多個氧化物(例如，二氧化矽)及/或氮化物(例如，氮化矽)。在某些實施例中，可基於基板材料來選擇STI材料210。例如，在矽基板200之例子中，STI材料210可以係二氧化矽或氮化矽。若非常需要的話，則一些實施例可使用高k值(高介 電常數值)介電質來提供更大程度之電隔離。高k值介電質材料之實例係包含例如氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭及鈮酸鉛鋅。在某些實施例中，可在STI材料210上執行退火程序以改善其之品質，特別是當使用高k值材料時。
圖1之方法100繼續依照實例實施例利用遮蔽材料300來遮蔽106該CMOS區域且凹入108基板200及STI材料210之至少一部分以形成在圖2C中所展示之所得實例結構。應注意，基板200之遮蔽掉之部分係不受凹入程序影響，且將最終地可被使用為單片式結構之CMOS部分。遮蔽材料300可包括任何適當的硬遮罩材料，諸如各種氧化物或氮化物材料，例如諸如氧化矽、氮化矽、氧化鈦、氧化鉿、氧化鋁、氮化鈦或其他適當之遮蔽材料。可藉由任何適當的技術(諸如藉由濕式及/或乾式蝕刻程序)來凹入基板200及/或STI材料210。可如通常所做的那樣基於基板及/或STI材料210之材料來選擇蝕刻劑。
圖1之方法100繼續依照實例實施例形成110成核層220、形成112III-N層230且形成114極化層240以產生在圖2D中所展示之所得實例結構。在此實例之例子中，III-N層230包括氮化鎵(GaN)，但是亦可使用其他III-N材料，諸如氮化鋁(AlN)或氮化銦(InN)。在某些實施例中，成核層220可包括III-V族材料，諸如，例如氮化鋁(AlN)、氮化鋁銦(AlInN)、氮化鋁鎵(AlGaN)、氮化銦鎵 (InGaN)、氮化鋁銦鎵(AlInGaN)及/或氮化鎵(GaN)，包含低溫之GaN(例如，在700℃至950℃之範圍中之溫度下沈積)。在某些實施例中，取決於最終用途或目標應用，成核層220可具有小於50奈米(nm)(諸如大約20奈米(nm))之厚度或任何其他適當之厚度。在某些實施例中，III-N層230包括至少50%、至少60%、至少70%、至少80%、至少90%、至少95%或100%之GaN。在某些實施例中，如根據本揭示內容將理解的，III-N層230之厚度可以係大約1微米(例如，當沈積時係大約1微米高)或更小，或任何其他適當之厚度，儘管厚度可從一個實施例變化至下一個實施例。在某些實施例中，如可鑑於本揭示內容而顯然易見的，極化層240可包括氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鋁(InAlN)、氮化銦鋁鎵(InAlGaN)，其之任何混合物或任何其他適當之材料。在某些實施例中，取決於最終用途或目標應用，極化層240之厚度可以係小於50奈米(nm)(諸如大約20至30奈米(nm))或任何其他適當之厚度。在某些實施例中，成核層220可防止III-N層230與基板材料反應(例如，在III-N層230將以其他方式被直接地沈積在基板200上之區域中)。
在某些實施例中，成核層220、III-N層230及/或極化層240可以係磊晶生長，諸如藉由液相磊晶(LPE)、金屬有機化學汽相沈積(MOCVD)、分子束磊晶(MBE)或任何其他適當之沈積程序。在某些實施例中，可基於該層之期 望之所得特性來調整生長條件。例如，在使用MOCVD之某些情況中，可增加溫度及/或可降低壓力及/或可增加V：III比率(例如，N2與Ga前驅物氣體流量之比率)以引起層230及240之橫向成分更快地生長，藉此保持層230及240在該層之垂直方向中盡可能地薄。在某些實施例中，可在形成III-N層230之前形成成核層220。在這些及其他實施例中之某些中，可在形成III-N層230之後形成極化層240。
圖1之方法100繼續可選地沈積116一或多個額外之III-N層。如根據本揭示內容將理解的，該一或多個額外之III-N層(若存在的話)可與III-N層230結合而被使用以形成多量子井(MQW)或超晶格電晶體結構、3D極化FET或3DEG電晶體。例如，在某些實施例中，可在GaN層及極化層之上沈積一或多個額外之2DEG層組(例如，GaN層及極化層)。在某些實施例中，可形成一組、五組、10組、100組等等之2DEG層。以更一般的意思而言，取決於期望應用之需要，所提供之各種III-N層可被使用以製造RF前端元件部分，諸如RF開關、RF功率放大器、LNA及RF濾波器。
依照實例實施例，圖1之方法100繼續蝕刻118下層基板200及STI材料210之至少一部分。依照一實施例，在圖2E中係展示一實例所得結構。在某些實施例中，可使用濕式蝕刻程序來執行蝕刻118，以蝕刻在III-N層230之下之基板200之材料。在某些此種實施例中，蝕刻劑對 基板200之材料可以係選擇性的，使得其可(1)移除基板200之材料而不蝕除沈積在STI材料210上方之STI材料210或任何III-N材料層(例如，層230及240)，或(2)以比其蝕除STI材料210及/或III-N材料層更快之速率來蝕除基板200之材料。在欲在基板200上製造各種III-N RF前端元件部分(例如，諸如基於GaN之功率電晶體及基於AlN之RF濾波器)之某些實施例中，依照某些實例實施例，如在圖2E之實例結構中所展示的，III-N層230亦可被蝕刻以界定兩個或更多個不同之區域(一區域係用於RF開關、功率放大器及/或LNA，而另一個區域係用於RF濾波器)。III-N層230可例如使用乾式蝕刻技術(諸如使用氯基或氟基之化學品)或者利用任何其他適當之蝕刻方案來蝕刻。如可在圖2E中進一步看到的，取決於最終用途或目標應用，極化層240及/或成核層220亦可連同III-N層230一起被蝕刻。在任何此種實例之例子中，如將依序解釋的，一旦界定單獨之III-N區域，則可單獨地修改或以其他方式處理個別區域，以製造該區域之期望之RF前端元件部分。
圖1之方法100繼續依照實例實施例將具有額外STI材料250之該蝕刻區域之至少一部分底部填充120以形成如在圖2F中所展示之實例結構。額外STI材料250可以係任何適當的材料，諸如上述關於STI材料210之任何材料。在某些實施例中，額外STI材料250可與STI材料210係相同的，而在其他實施例中，額外STI材料250可 與STI材料210係不同的，其取決於最終用途或目標應用，包含所期望之電隔離之程度。底部填充120可使用任何適當的技術來執行，諸如旋塗程序或其他適當之程序。在某些例子中，額外STI材料250可以係可回流的，且可經受高溫(例如，攝氏500至600度)以促進基於自旋之回流回填程序。
圖1之方法100繼續依照一些實施例在該結構之第一區域中形成122一或多個III-N RF前端組件、在該結構之第二區域中形成124一或多個III-N RF濾波器及在結構之第三區域中形成126一或多個CMOS裝置。可執行各種不同的程序以形成這些不同的區域，且各種形成程序及步驟可以係交錯的，使得不同的區域可一起發展至完成。此外，一旦提供了不同區域之各種獨特之特徵，則可平坦化整個結構，且可對所有區域執行接觸形成程序。此種交錯形成程序係展示在圖2G至2M所描繪之實例實施例中。根據本揭示內容將理解許多變化。
關於在該結構之第一區域中形成122一或多個III-N RF前端組件，依照一實施例，該方法可包含例如形成一或多個III-N電晶體。例如，圖2G係繪示依照實例實施例之包含源極及汲極(S/D)區域260之複數個III-N電晶體。在此實例實施例中，可藉由遮蔽圖2F之結構來形成S/D區域260，以隔離或以其他方式使S/D區域260將被定位於其中之該區域處於曝露狀態，且隨後進行蝕刻以移除在該曝露區域中之材料，包含極化層240及III-N層 230之至少一部分以提供S/D溝槽，隨後在那些溝槽中藉由S/D材料之磊晶再生長以提供S/D區域260。進一步應注意，每個S/D對與靠近層230及240之介面之間之通道區域，通常係以虛線來指示。如先前應注意的，該通道區域可以係2DEG之組態，儘管亦可使用其他通道組態。可使用任何適當類型之遮蔽材料，包含(但不限於)SiO2、SiN或其他類型之介電質/遮蔽材料。該S/D材料可在沈積之前、在沈積期間(原位)或在沈積(離子植入)之後被摻雜，以提供期望之p型或n型之極性。該摻雜可在該沈積S/D材料中分級。在某些具體實施例中，III-N層230係GaN層，且該S/D材料可以係例如摻雜有Si以形成n型S/D區域260之氮化銦鎵(InGaN)。又在其他此種實例實施例中，該S/D材料可以係n型氮化鎵、具有分級銦組成物之n型氮化銦鎵或如根據本發明將顯而易見之任何其他適當之S/D材料。GaN電晶體係特別地相當適用於RF前端裝置。在GaN或其他適當之III-N層230中形成S/D區域260之後，可隨後地添加各種其他特徵，諸如間隔物層、障壁層、閘極堆疊及接點，如依序將討論的。
一旦在層230中形成S/D區域260，則方法進一步包含依照一實施例在該結構之第二區域中形成124一或多個III-N RF濾波器。此可包含例如依照一實例實施例形成如在圖2H中所展示之實例結構。為了形成依照某些實施例在圖2H中所展示之實例結構，可將保護層302應用於RF開關/功率放大器/LNA區域及CMOS區域。保護層302可 包含任何適當的遮蔽材料，包含所描述之關於遮蔽材料300或其他類型之保護材料(諸如例如光阻劑)之任何材料。如將理解的，其他實施例可不包含此種保護層302，其中選擇性蝕刻及沈積程序係僅局部地應用於僅該RF濾波器區域(而非應用於該RF開關/功率放大器/LNA及CMOS區域)。可在一或多個III-N RF濾波器之形成中執行各種不同之程序，該III-N RF濾波器包含具有各種特徵及幾何形狀之濾波器，諸如包含溫度補償(TC-SAW)濾波器之表面聲波(SAW)濾波器，及/或包含牢固地安裝之諧振器(BAW-SMR)裝置及薄膜體聲波共振器(FBARs)之體聲波(BAW)濾波器。例如，對於BAW濾波器(或諧振器)或FBAR，該諧振頻率係由壓電層之厚度以及諧振器電極與其中可儲存機械能量之額外層之厚度來判定。在此種壓電諧振器中，係在該壓電層中產生聲學駐波。以此種方式，當信號被施加至觸發諧振反應之濾波器時，此種濾波器可選擇性地傳遞關注之RF資料。
圖2H係繪示包含FBAR RF濾波器之實例實施例。然而，應注意，本標的發明不旨在被限制於FBAR，且可包含代替FBAR或除了FBAR之外的任何其他類型的RF濾波器。在圖2H中所展示之特定之實例實施例中，在該RF濾波器區域中蝕除極化層240及III-N層230以曝露下方之成核層220，其在此實例實施例中被使用以提供該FBAR之壓電層。在此種例子中，成核層220可藉由例如AlN或GaN或具有壓電品質之一些其他適當的III-N材料 來實施。在其他實施例中，在該RF濾波器區域中之下方之成核層220亦可連同層230及240一起被蝕除，且以壓電層來替代。一旦該壓電層被曝露或以其他方式來提供，則可形成該FBAR之頂部電極270及底部電極272之一部分。如將依序解釋的，底部電極272之其餘部分可在隨後之處理期間形成。頂部電極270及底部電極272可利用標準沈積技術(例如，CVD、PVD)及任何適當的電極材料(例如，鋁、鉬、鎢或任何其他適當的電極材料)來實施。進一步應注意，頂部電極270可分段來形成。例如，在一實例程序中，頂部電極270之下部垂直部分係被沈積至下方之壓電層上，且接著可利用額外STI材料250來填充在RF濾波器區域中之剩餘之空的空間。接著，可執行蝕刻以選擇性地移除額外STI材料250，以提供其中將沈積頂部電極270之上部垂直部分及底部電極272之上部垂直部分之凹部。在該電極金屬沈積在那些位置中之後，接著可拋光所得之濾波器結構以平面化RF濾波器區域之上方表面，藉此提供在圖2H中所展示之結構。在某些此種實施例中，應注意，此拋光/平坦化製程亦可被使用以移除在RF開關/功率放大器/LNA及CMOS區域上之保護層302，以便為隨後之處理準備該結構。
一旦形成諸如在圖2H中所展示之RF濾波器結構且該結構被平坦化，依照一實施例，則可在該RF開關/功率放大器/LNA區域中形成額外特徵。例如，且參照在圖2I中所展示之實例實施例，可提供用於該III-N電晶體之閘 極280及閘極介電質層281。在某些實施例中，閘極介電質層281係被設置有對該下方之極化層240係選擇性之蝕刻及沈積程序，但是亦可使用隔離在該通道上方之區域之圖案化遮罩來提供。依照某些實施例，如將理解的，閘極介電質層281可以係例如AlN間隔物及AlGaN障壁層，以提供與下方之III-N層230結合之2DEG組態，儘管可採用任何數量之組態以包含高k值介電質(諸如HfO2、TaSiOx、ZrO2、Al2O3)、低k值(低介電常數值)介電質(諸如SiO2、SiN及AlSixOy)或包含高k值及低k值介電質之複合堆疊之組態。進一步應注意，此種閘極介電質層281可在該處理方案中之其他點處被提供。例如，在另一個實施例中，閘極介電質層281可在蝕刻S/D區域260之前或剛好在沈積S/D區域260之後被提供。在任何情況下，可在包含閘極介電質層281之整個結構之上沈積額外STI材料250且平坦化，且如進一步參照圖2I所展示的，接著可將閘極280圖案化、蝕刻且沈積至額外STI材料250中。實例閘極280材料係包含例如鋁、鈦、鎢及其他適當之閘極金屬及其之合金。
關於在該結構之第三區域中形成126一或多個CMOS裝置，可形成CMOS閘極結構，包含閘極堆疊284及閘極間隔物283，以依照實例實施例來產生如在圖2I中所展示之結構。在某些實例實施例中，形成閘極間隔物283且接著被使用為引導以形成閘極堆疊284，其包含在基板200中之相對應之通道區域之上直接地形成之閘極介電質上之 閘極電極。該閘極間隔物、閘極介電質及閘極電極可使用任何適當的技術(例如，CVD、PVD)及由任何適當的材料來形成。該閘極介電質可以係例如任何適當的氧化物，諸如二氧化矽或高k值閘極介電質材料。高k值閘極介電質材料之實例係包含例如氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭及鈮酸鉛鋅。在某些實施例中，當使用高k值材料時，可在閘極介電質層上執行退火程序以改善其之品質。進一步，例如，該閘極電極可包括廣範圍之材料(諸如多晶矽、氮化矽、碳化矽)或各種適當之金屬或金屬合金(諸如鋁、鎢、鈦、鉭、銅、氮化鈦或氮化鉭)。閘極間隔物283可以係例如氮化矽或二氧化矽，或任何其他適當之CMOS閘極間隔物材料。
在某些實施例中，閘極堆疊284之形成可包含虛設閘極氧化物沈積、虛設閘極電極(例如，多晶矽)沈積及圖案化硬遮罩沈積。額外之處理可包含圖案化虛設閘極及沈積/蝕刻間隔物283材料。在此種程序之後，該方法可繼續將絕緣體沈積、平坦化，且接著移除虛設閘極電極及閘極氧化物以曝露下方之通道區域，諸如對於替代金屬閘極(RMG)程序所進行的。在打開在基板200之CMOS區域中之通道區域之後，可分別地以例如閘極介電質及替代金屬閘極來替代虛設閘極氧化物及電極。其他實施例可包含藉由任何適當的程序來形成之標準閘極堆疊，諸如其中沈積 閘極介電質/閘極金屬且接著由一或多個蝕刻製程來接續之減成程序。如先前所描述的，閘極堆疊形成之此種特定順序亦可被應用於III-N電晶體之形成。
應注意，依照某些實施例，當閘極280被形成在RF開關/功率放大器/LNA區域中時，該CMOS區域可被遮蔽掉，且當閘極間隔物283及閘極堆疊284被形成時，該RF開關/功率放大器/LNA區域可被遮蔽掉。然而，在其他實施例中，進一步應注意，閘極280及間隔物283及閘極堆疊284可以係至少部分地同時形成，諸如其中用於閘極280及閘極間隔物/堆疊283/284之凹部係在同一組之程序步驟中被圖案化及蝕刻。如將理解的，接著，可使用選擇性之沈積及進一步之處理以利用相對應之閘極材料來填充凹部。
如在圖2J中進一步所展示的，圖1之方法100繼續形成用於該CMOS區域之源極及汲極區域282。依照某些實施例，S/D區域282可例如藉由圖案化適當的遮罩且將額外STI材料250以及基板200之材料蝕除至每個通道區域(以及閘極堆疊284)之各個側邊來形成，接續為n型S/D材料之磊晶再生長。該S/D材料可以係例如矽、鍺或矽鍺(SiGe)。該S/D材料可在沈積之前、在沈積期間(原位)或在沈積(離子植入)之後被摻雜，以提供期望之p型或n型之極性。在另外其他實施例中，可例如藉由蝕刻額外STI材料250以將目標S/D區域曝露於每個閘極堆疊284之各個側邊，接著藉由離子植入以摻雜基板200材料來形成如所要的n型及/或p型之S/D區域282而形成該S/D 區域282。
如在圖2K中進一步所展示的，依照某些實例實施例，溝槽接點290可同時地在RF開關/功率放大器/LNA區域、RF濾波器區域及CMOS區域中之各者中被形成及金屬化。在替代性實施例中，用於不同區域之溝槽接點290可被單獨地形成，以根據需要來適應不同的接觸材料及/或形成程序。可使用任何數量之適當之圖案化、蝕刻及沈積程序及材料系統來形成溝槽接點290。溝槽接點290材料可以係例如鈦、鋁、鎢、銀、鎳或其他適當之接觸金屬及其合金。在某些實施例中，除了金屬柱塞層之外，溝槽接點290可包含接觸材料層之堆疊，諸如一或多個功函數調諧金屬層、成核層、電阻降低層，內襯層或障壁層。
關於在該結構之第二區域中形成124一或多個III-N RF濾波器，依照一實施例，方法100係進一步包含在完成RF開關/功率放大器/LNA區域及CMOS區域時釋放在RF濾波器區域中之共振器結構。依照某些此種實例實施例，遮蔽層304可被應用於RF開關/功率放大器/LNA區域及CMOS區域，如在圖2L中所展示的，使該RF濾波器區域處於不被遮蔽之狀態。遮蔽層304可包括關於遮蔽材料300、保護層302或如可鑑於本揭示內容而顯然易見之任何其他適當之材料(例如，SiN或SiO2)所描述之任何材料。接著可在遮蔽層304就定位之後蝕刻在該RF濾波器區域中之額外STI材料250之至少一部分。在其中該RF濾波器區域包含FBAR(諸如在圖2L中所展示之實施例) 之實施例中，蝕刻該額外STI材料250可釋放該FBAR之共振器結構，如在圖2L中所展示的，在頂部電極270上方且在壓電層下方形成氣隙。隨後地可藉由任何適當的技術來移除遮蔽層304。在某些實施例中，被使用以移除該額外STI材料250之蝕刻化學品對於額外STI材料250係選擇性的(亦即，其僅移除額外STI材料250，而不移除(或以其他方式僅最低限度地移除)其他曝露之材料。例如，NH3及NF3之電漿蝕刻可被使用以移除額外STI材料250(例如，SiO2)而不移除(或以其他方式僅最低限度地移除)遮蔽層304(例如，SiN)或頂部電極270及底部電極272。
如在圖2M中進一步所展示的，此實例實施例之方法100係進一步包含完成該RF濾波器結構之底部電極273。在某些此種實施例中，所處理之ALD沈積係被使用以提供電極273金屬，儘管可使用任何適當的沈積程序。
圖2M’係繪示依照本發明之一實施例所形成之實例III-N電晶體之橫截面側視圖之透射電子顯微鏡(TEM)影像。如可看到的，該影像係繪示形成在III-N層230上之閘極280及閘極介電質層281。在此實例實施例中，應注意，閘極介電質281之保形性質及其如何從閘極280之下延伸且繼續，使得其至少部分地覆蓋從III-N層230向上延伸之源極及汲極區域260。進一步應注意，在此實例實施例中，從III-N層230向上延伸之源極汲極區域260之傾斜壁係如何傾向於跟隨閘極280之傾斜壁。因此，閘極介電質281亦係傾斜的，如其係符合源極及汲極區域260 之向上地延伸之傾斜側壁。如在圖2M’中進一步所展示的，極化層240係被定位於閘極介電質層281與III-N層230之間，且儘管在圖2M’中係不可見的，但是額外之III-N層232可被形成在極化層240與III-N層230之間。
應注意，在某些實施例中，在圖2A至2M中所繪示之結構可以係平面之結構。在另外其他實施例中，在圖2A至2M中所繪示之結構係非平面之結構，諸如基於鰭部之結構，其中繪示之橫截面係平行於鰭部且穿過鰭部。在此種非平面之組態中，鰭部可利用被配置在從基板延伸之鰭部形成中之一或多個半導體材料來實施。該鰭部可以係原生於基板的，或係在該鰭部上之該(等)材料之沈積。在一實例實施例中，給定之鰭部係具有包含RF開關/功率放大器/LNA區域之III-N部分(例如，包括一或多個III-N材料)及包含CMOS區域之IV族部分(例如，包括選自週期表之IV族之半導體材料)。如在附圖中所展示的，STI材料可被使用以隔離兩個不同的III-N與IV族之鰭部部分。在另外其他實施例中，可在所謂的閘極全環繞組態中之通道區域中利用一或多個奈米線(或奈米帶，視情況而定)來實施非平面之鰭部組態。許多此種非平面之組態可鑑於本揭示內容而係顯然易見的，該組態包含鰭式FET、三閘極及奈米線組態，其在被設置於單一基板上之III-N及CMOS IV族電晶體中之任一者或兩者中。
在分析(例如，使用掃描/透射電子顯微鏡(SEM/TEM)、組成物映射、二次離子質譜(SIMS)、原子探 針成像、3D斷層攝影，等等)時，依照一或多個實施例組態之結構或裝置將有效地展示在共同基板或晶圓上之RF前端元件部分(例如，GaN電晶體、AlN RF濾波器及其他此種III-N RF組件)及CMOS裝置。
實例晶片上系統(SoC)之實施方案
圖3係繪示依照本發明之各種不同實施例之行動計算平台之SoC實施方案之功能方塊圖。行動計算平台500可以係被組態成用於電子資料顯示、電子資料處理及無線電子資料傳輸中之各者之任何可攜式裝置。例如，行動計算平台500可以係平板電腦、智慧型手機、膝上型電腦等等，且可包含顯示器螢幕505，其在例示性實施例中係允許接收用戶之輸入之觸控螢幕(例如，電容式、電感式、電阻式等等)。此外，平台500係進一步包含SoC 510及電池513。如所繪示的，SoC 510之整合之程度越高，則在行動計算平台500中之形狀因子越多，其可被其他元件部分(諸如在充電之間達最長操作壽命之電池513)所佔據，或被記憶體(諸如固態記憶體)所佔據。
取決於其之應用，行動計算平台500可包含其他組件，其包含(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝 置、羅盤、加速計、陀螺儀、揚聲器、相機及大量儲存裝置(諸如硬碟機、光碟(CD)、數位多功能光碟(DVD)，等等)。
在擴展圖521中係進一步繪示SoC 510。取決於實施例，SoC 510可包含基板(晶片)之一部分，在其上係包括以下中之兩個或更多個：功率管理積體電路(PMIC)515；RF前端積體電路(RFIC)525，其包含RF發射器及/或接收器；其之控制器511；及一或多個中央處理器核心520、530。RFIC 525可實施若干之無線標準或協定中之任一者，包含(但不限於)Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、EvDO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其之衍生物，以及任何其他的被指稱為3G、4G、5G及更先進的無線協定。RFIC525可包含複數個通信晶片。例如，第一通信晶片可專用於較短距離之無線通信(諸如Wi-Fi及藍芽)，而第二通信晶片可專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他)。
如由熟習此領域之技術者將理解的，在這些功能上不同之電路模組中，係典型地專有地除了在PMIC 515及RFIC 525中之外採用CMOS電晶體。在本發明之實施例中，PMIC 515及/或RFIC 525採用如在本文中所多方面地描述之積體電路結構(例如，包含一或多個GaN電晶體、III-N RF濾波器及/或CMOS裝置)中之一或多者。在 進一步之實施例中，採用在本文中所述之積體電路結構之PMIC 515及RFIC 525可與以例如與PMIC 515及/或RFIC525單片式地整合至單一基板(例如，如在本文中所多方面地描述之基板200)上之矽CMOS技術來設置之控制器511及處理器核心520、530中之一或多者整合。應理解，在PMIC 515及/或RFIC 525中，在本文中所述之III-N電晶體及/或III-N RF濾波器不需要在排除CMOS之外來使用，而是其他CMOS裝置可被進一步包含在PMIC515及RFIC525之各者中或以其他方式可操作地耦合至其但在SoC 510之整體範圍內。
如在圖3之實例實施例中所進一步繪示的，PMIC 515具有耦合至天線之輸出，且可進一步具有耦合至在SoC 510上之通信模組之輸入，諸如後端RF類比及數位基帶模組(未圖示)。或者，此種通信模組可被設置在SoC 510之晶片外之IC上，且耦合至SoC 510中以用於傳輸。如基於在本文中所多方面地描述之本發明技術而可瞭解的，其允許在Si、SiGe、Ge及其他IV族基板上形成III-N電晶體及/或III-N RF濾波器。
實例系統
圖4係繪示依照本發明之各種不同實施例之利用使用在本文中所揭示之技術所形成之積體電路結構或裝置來實施之計算系統1000。如可看到的，計算系統1000係裝納母板1002。母板1002可包含若干之組件，包含(但不限於) 處理器1004及至少一個通信晶片1006，其中之各者可被實體地且電性地耦合至母板1002，或以其他方式被整合於其中。如將理解的，母板1002可以係例如任何印刷電路板，無論係主板、安裝在主板上之子板或係計算系統1000之唯一之板等等。
取決於其之應用，計算系統1000可包含一或多個其他組件，其可或可不被實體地且電性地耦合至母板1002。這些其他組件可包含(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機及大量儲存裝置(諸如硬碟機、光碟(CD)、數位多功能光碟(DVD)，等等)。在某些實施例中，可將多種功能整合至一或多個晶片中(例如，應注意，通信晶片1006可以係處理器1004之一部分或以其他方式被整合至處理器1004中)。
通信晶片1006實現了用於轉移前往及來自計算系統1000之資料之無線通信。術語「無線」及其之衍生文可被使用以描述可透過使用通過非固態媒體之調變電磁輻射來通信資料之電路、裝置、系統、方法、技術、通信通道等等。術語未暗示相關聯之裝置不含有任何導線，儘管在一些實施例中其可能沒有。通信晶片1006可實施若干之無線標準或協定中之任一者，包含(但不限於)Wi- Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其之衍生物，及任何其他的被指稱為3G、4G、5G及更先進的無線協定。計算系統1000可包含複數個通信晶片1006。例如，第一通信晶片1006可專用於較短距離之無線通信(諸如Wi-Fi及藍芽)，而第二通信晶片1006可專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他)。在某些實施例中，通信晶片1006係利用或以其他方式包含具有單片式地被整合於其中之III-N及CMOS技術之SoC RF前端晶片來實施。依照某些實施例，RF前端包含以下之各者中之一或多者：RF功率放大器、RF開關、RF濾波器及LNA。以更一般的意思而言，RF前端可包含被使用以轉換由天線所接收之RF無線信號及用以進行頻率下轉換(例如，在某些實施例中，RF至中間頻率，且在另外其他實施例中，進一步包含中間頻率至基帶頻率)、放大、濾波或以其他方式準備信號以用於在後續之基帶階段進行處理之硬體。
計算系統1000之處理器1004係包含封裝在處理器1004中之積體電路晶粒。在某些實施例中，處理器之積體電路晶粒係包含利用使用如在本文中所多方面地描述之揭示技術所形成之一或多個積體電路結構或裝置(例如，包括被單片式地整合在基板上之一或多個基於III-N之RF 電晶體、RF濾波器及/或CMOS裝置之IC)來實施之板載電路。術語「處理器」可指任何處理(例如，來自暫存器及/或記憶體之電子資料)之裝置或裝置之部分以轉換電子資料成為其他可被儲存在暫存器及/或記憶體中之電子資料。如根據本揭示內容將理解的，應注意，多標準無線能力可直接地被整合至處理器1004中(例如，其中任何晶片1006之功能性係被整合至處理器1004中，而不是具有單獨之通信晶片)。進一步應注意，處理器1004可以係具有此種無線能力之晶片組。簡而言之，可使用任何數量之處理器1004及/或通信晶片1006。同樣地，任何一個晶片或晶片組可具有被整合於其中之多種功能。
在各種實施方案中，計算系統1000可以係膝上型電腦、小型筆記型電腦、筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位視訊記錄器，或任何其他處理資料或採用使用如在本文中所多方面地描述之揭示技術所形成之一或多個積體電路結構或裝置之電子裝置。
進一步之實例實施例
以下實例係關於進一步之實施例，從其中許多排列及組態將係顯而易見的。
實例1係一種積體電路裝置，其包含：單一之IV族 半導體基板；在該基板之第一區域上之射頻(RF)前端，該RF前端包含III族氮化物(III-N)電晶體及III-N RF濾波器；以及在該基板之第二區域上之CMOS裝置，該CMOS裝置包含矽、鍺及矽鍺(SiGe)中之至少一者。
實施例2係包含實例1之標的，其中，該III-N電晶體及該III-N RF濾波器中之至少一者係包含III-N層，該III-N層包含以重量計至少50%之III-N化合物。
實施例3係包含實例2之標的，其中，該III-N電晶體之該III-N層及該III-N RF濾波器之該III-N層係各自包含以重量計至少50%之III-N化合物。
實施例4係包含實例2之標的，其中，該III-N電晶體或該III-N RF濾波器係包含III-N層，該III-N層包含以重量計至少50%之III-N化合物。
實例5係包含實例2之標的，其中，該基板係包含選自由矽、矽鍺(SiGe)及鍺所組成之該群組中之至少一材料。
實例6係包含實例1至5之任一者之標的，其中，該III-N電晶體及該III-N RF濾波器中之至少一者係包含在該基板上之成核層。
實例7係包含實例6之標的，其中，該成核層係包含選自由氮化鋁、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁銦鎵及氮化鎵所組成之該群組中之至少一材料。
實例8係包含實例1至7之任一者之標的，其中，該III-N電晶體係包含在包含氮化鎵(GaN)之該層上方之極化 層，而該III-N RF濾波器係包含夾置於頂部與底部電極之間之壓電層。
實例9係包含實例8之標的，其中，該極化層係包含選自由氮化鋁、氮化鋁鎵、氮化銦鋁及氮化銦鋁鎵所組成之該群組中之至少一材料。
實例10係包含實例1至9之任一者之標的，其中，該基板之該第一區域係包含功率放大器、RF開關及低雜訊放大器(LNA)。
實例11係包含實例1至10之任一者之標的，其中，該基板之該第一區域係包含一或多個GaN電晶體及一或多個III-N RF濾波器。
實例12係包含實例1至11之任一者之標的，其中，該III-N RF濾波器係包含表面聲波濾波器、溫度補償式表面聲波濾波器、體聲波濾波器或薄膜體聲波共振器。
實例13係包含實例1至12之任一者之標的，其中，該III-N電晶體及該CMOS裝置中之至少一者係包含鰭式FET或奈米線組態。
實例14係包含實例1至13之任一者之標的，其中，該III-N電晶體係包含選自由高電子遷動率電晶體(HEMT)架構、假晶性HEMT(pHEMT)架構、二維電子氣(2DEG)架構、三維電子氣(3DEG)架構、多量子井(MQW)架構及超晶格架構所組成之該群組中之幾何形狀。
實例15係包含實例1至14之任一者之標的之系統晶片(SoC)。
實例16係包含實例1至15之任一者之標的之計算系統。
實例17係系統晶片(SoC)之積體電路，其包含：基板，其包括選自週期表之IV族的材料；氮化鎵(GaN)電晶體及III族氮化物(III-N)RF濾波器，各位在該基板之第一區域上；及在該基板之第二區域上的CMOS裝置，該CMOS裝置包括選自由矽、鍺及矽鍺(SiGe)所組成之該群組中的至少一材料。
實例18係包含實例17之標的，其中，該GaN電晶體係包含GaN層，該GaN層係包含以重量計至少50%之氮化鎵。
實例19係包含實例17至18之標的，其中，該GaN電晶體係包含GaN層，該GaN層係包含以重量計至少75%之氮化鎵。
實例20係包含實例17至19之任一者之標的，其中，該基板係包括選自由矽、矽鍺(SiGe)及鍺所組成之該群組中之至少一材料。
實例21係包含實例17至20之任一者之標的，其中，該GaN電晶體包含成核層，該成核層包含至少一III-N材料且該成核層亦用作為該III-N RF濾波器之壓電層，且該積體電路進一步包含將該GaN電晶體之該III-N成核層與該III-N RF濾波器之該壓電層分離之淺溝槽隔離(STI)材料。
實例22係包含實例21之標的，其中，該成核層係選 自由氮化鋁、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁銦鎵及氮化鎵所組成之群組。
實例23係包含實例17至22之任一者之標的，其中，該GaN電晶體係進一步包含在GaN層上方之極化層。
實例24係包含實例23之標的，其中，該極化層係包含選自由氮化鋁、氮化鋁鎵、氮化銦鋁及氮化銦鋁鎵所組成之該群組中之至少一材料。
實例25係包含實例17至24之任一者之標的，其中，該裝置係包含一或多個功率放大器、RF開關及低雜訊放大器。
實例26係包含實例17至25之任一者之標的，其中，該III-N RF濾波器係包含表面聲波濾波器、溫度補償式表面聲波濾波器、體聲波濾波器或薄膜體聲波共振器。
實例27係包含實例17至26之任一者之標的，其中，該GaN電晶體及該CMOS裝置中之至少一者係包含鰭式FET或奈米線組態。
實例28係包含實例17至27之任一者之標的之計算系統。
實例29係一種形成單片式積體電路之方法，該方法包含：提供基板，該基板包含選自週期表之IV族的材料；在該基板之第一區域上形成III族氮化物(III-N)電晶體及III-N RF濾波器；及在該基板之第二區域上形成CMOS裝置，該CMOS裝置包括選自由矽、鍺及矽鍺 (SiGe)所組成之該群組中的至少一材料。
實例30係包含實例29之標的，其中，形成該III-N電晶體及該III-N RF濾波器係包含在GaN層上沈積極化層，其中，該極化層包括選自由氮化鋁、氮化鋁鎵、氮化銦鋁及氮化銦鋁鎵所組成之該群組中的至少一材料。
實例31係包含實例29至30之任一者之標的，其中，形成該III-N電晶體及該III-N RF濾波器係包含在該基板上沈積成核層且在該成核層上沈積GaN層，其中該成核層係選自由氮化鋁、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁銦鎵及氮化鎵所組成之該群組。
實例32係包含實例29至31之任一者之標的且進一步包含在該基板上沈積第一淺溝槽隔離(STI)材料以將該III-N電晶體與該III-N RF濾波器隔離及沈積第二STI材料以將該CMOS裝置與該III-N電晶體及該III-N RF濾波器隔離。
實例33係包含實例29至32之任一者之標的，其中，該III-N RF濾波器係包含表面聲波濾波器、溫度補償式表面聲波濾波器、體聲波濾波器或薄膜體聲波共振器。
實例34係包含實例29至33之任一者之標的，其中，形成該III-N RF濾波器係包含蝕刻淺溝槽隔離(STI)材料以釋放該III-N RF濾波器之共振器結構。
實例35係包含實例34之標的，其中，該III-N RF濾波器係包含薄膜體聲波共振器。
實例36係由實例29至35之任一者之標的所形成之 積體電路。
針對繪示及說明的目的已呈現上述實例實施例之說明。其非旨在窮舉或將本發明限制於所揭示之精確形式。根據本揭示內容，許多修改及變化係可能的。吾人意欲本發明之範圍係不被此詳細說明所限制，而是由隨附之申請專利範圍所限制。針對本申請案主張優先權之將來所申請之申請案可依不同的方式來主張本揭示之標的，且通常可包含如在本文中多方面所揭示的或以其他方式所證明的一或多個限制之任何集合。
100‧‧‧方法
102‧‧‧圖案化
104‧‧‧沈積
106‧‧‧遮蔽
108‧‧‧凹入
110‧‧‧形成
112‧‧‧形成
114‧‧‧形成
116‧‧‧沈積
118‧‧‧蝕刻
120‧‧‧底部填充
122‧‧‧形成
124‧‧‧形成
126‧‧‧形成

Claims (25)

  1. 一種積體電路，包括：基板，其包括選自週期表之IV族的材料；III族氮化物(III-N)電晶體及III-N RF濾波器，各在該基板之第一區域上；及在該基板之第二區域上的CMOS裝置，該CMOS裝置包括選自由矽、鍺及矽鍺(SiGe)組成之群組中的至少一材料。
  2. 如申請專利範圍第1項之積體電路，其中，該III-N電晶體及該III-N RF濾波器之至少一者包括III-N層，該III-N層包括以重量計至少50%的III-N化合物。
  3. 如申請專利範圍第2項之積體電路，其中，該III-N電晶體之該III-N層及該III-N RF濾波器之該III-N層各包括以重量計至少50%的III-N化合物。
  4. 如申請專利範圍第2項之積體電路，其中，該III-N電晶體或該III-N RF濾波器包括III-N層，該III-N層包括以重量至少50%的III-N化合物。
  5. 如申請專利範圍第1項之積體電路，其中，該基板包括選自由矽、矽鍺(SiGe)及鍺組成之群組中的至少一材料。
  6. 如申請專利範圍第1項之積體電路，其中，該III-N電晶體及該III-N RF濾波器之至少一者包括該基板上之成核層且該成核層包括選自由氮化鋁、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁銦鎵及氮化鎵組成之群組中的至少 一材料。
  7. 如申請專利範圍第1項之積體電路，其中，該III-N電晶體包括在包括氮化鎵(GaN)之層上方的極化層且該極化層包括選自由氮化鋁、氮化鋁鎵、氮化銦鋁及氮化銦鋁鎵組成之群組中的至少一材料，且該III-N RF濾波器包括夾置在頂部及底部電極之間的壓電層。
  8. 如申請專利範圍第1項之積體電路，其中，該III-N RF濾波器包含表面聲波濾波器、溫度補償式表面聲波濾波器、體聲波濾波器或薄膜體聲波共振器。
  9. 如申請專利範圍第1項之積體電路，其中，該III-N電晶體及該CMOS裝置之至少一者包含鰭式FET或奈米線組態。
  10. 如申請專利範圍第1項之積體電路，其中，該III-N電晶體包括選自由高電子遷動率電晶體(HEMT)架構、假晶性HEMT(pHEMT)架構、二維電子氣(2DEG)架構、三維電子氣(3DEG)架構、多量子井(MQW)架構及超晶格架構組成之群組中的幾何。
  11. 一種系統晶片(SoC)，其包括如申請專利範圍第1至10項中任一項之積體電路。
  12. 一種計算系統，其包括如申請專利範圍第1至10項中任一項之積體電路或如申請專利範圍第11項之系統晶片(SoC)。
  13. 一種系統晶片(SoC)積體電路，包括：基板，其包括選自週期表之IV族的材料； 在該基板之第一區域上之氮化鎵(GaN)電晶體及III族氮化物(III-N)RF濾波器；及在該基板之第二區域上的CMOS裝置，該CMOS裝置包括選自由矽、鍺及矽鍺(SiGe)組成之群組中的至少一材料。
  14. 如申請專利範圍第13項之積體電路，其中，該GaN電晶體包括GaN層，該GaN層包括以重量計至少50%的氮化鎵。
  15. 如申請專利範圍第13項之積體電路，其中，該基板包括選自由矽、矽鍺(SiGe)及鍺組成之群組中的至少一材料。
  16. 如申請專利範圍第13項之積體電路，其中，該GaN電晶體包括成核層，該成核層包括至少一III-N材料且該成核層亦用作為該III-N RF濾波器之壓電層，且該積體電路進一步包括將該GaN電晶體之該III-N成核層與該III-N RF濾波器之該壓電層分離之淺溝槽隔離(STI)材料。
  17. 如申請專利範圍第14項之積體電路，其中，該GaN電晶體進一步包括在該GaN層上方之極化層且該極化層包括選自由氮化鋁、氮化鋁鎵、氮化銦鋁及氮化銦鋁鎵組成之群組中的至少一材料。
  18. 如申請專利範圍第13項之積體電路，其中，該III-N RF濾波器包含表面聲波濾波器、溫度補償式表面聲波濾波器、體聲波濾波器或薄膜體聲波共振器。
  19. 一種計算系統，其包括如申請專利範圍第13至 18項中任一項之積體電路。
  20. 一種形成單片式積體電路之方法，該方法包括：提供基板，該基板包括選自週期表之IV族的材料；在該基板之第一區域上形成III族氮化物(III-N)電晶體及III-N RF濾波器；及在該基板之第二區域上形成CMOS裝置，該CMOS裝置包括選自由矽、鍺及矽鍺(SiGe)組成之群組中的至少一材料。
  21. 如申請專利範圍第20項之方法，其中，形成該III-N電晶體及該III-N RF濾波器包括在GaN層上沈積極化層，其中，該極化層包括選自由氮化鋁、氮化鋁鎵、氮化銦鋁及氮化銦鋁鎵組成之群組中的至少一材料。
  22. 如申請專利範圍第20項之方法，其中，形成該III-N電晶體及該III-N RF濾波器包括在該基板上沈積成核層且在該成核層上沈積GaN層，其中該成核層係選自由氮化鋁、氮化鋁銦、氮化鋁鎵、氮化銦鎵、氮化鋁銦鎵及氮化鎵組成之群組。
  23. 如申請專利範圍第20項之方法，其進一步包括在該基板上沈積第一淺溝槽隔離(STI)材料以將該III-N電晶體與該III-N RF濾波器隔離以及沈積第二STI材料以將該CMOS裝置與該III-N電晶體及該III-N RF濾波器隔離。
  24. 如申請專利範圍第20項之方法，其中，該III-N RF濾波器包含表面聲波濾波器、溫度補償式表面聲波濾 波器、體聲波濾波器或薄膜體聲波共振器。
  25. 如申請專利範圍第20項之方法，其中，形成該III-N RF濾波器包括蝕刻淺溝槽隔離(STI)材料以釋放該III-N RF濾波器之共振器結構。
TW105137500A 2015-12-21 2016-11-16 積體射頻（ｒｆ）前端結構 TWI723079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/067026 WO2017111892A1 (en) 2015-12-21 2015-12-21 Integrated rf frontend structures
WOPCT/US15/67026 2015-12-21

Publications (2)

Publication Number Publication Date
TW201733012A TW201733012A (zh) 2017-09-16
TWI723079B true TWI723079B (zh) 2021-04-01

Family

ID=59089675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137500A TWI723079B (zh) 2015-12-21 2016-11-16 積體射頻（ｒｆ）前端結構

Country Status (4)

Country Link
US (1) US10411067B2 (zh)
DE (1) DE112015007201T5 (zh)
TW (1) TWI723079B (zh)
WO (1) WO2017111892A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111892A1 (en) 2015-12-21 2017-06-29 Intel Corporation Integrated rf frontend structures
CN108886352B (zh) * 2016-04-11 2022-07-22 株式会社村田制作所 复合滤波器装置、高频前端电路以及通信装置
US11214789B2 (en) 2016-05-03 2022-01-04 Flodesign Sonics, Inc. Concentration and washing of particles with acoustics
FR3052592B1 (fr) 2016-06-08 2018-05-18 Soitec Structure pour applications radiofrequences
US10622270B2 (en) 2017-08-31 2020-04-14 Texas Instruments Incorporated Integrated circuit package with stress directing material
US10553573B2 (en) 2017-09-01 2020-02-04 Texas Instruments Incorporated Self-assembly of semiconductor die onto a leadframe using magnetic fields
US10833648B2 (en) 2017-10-24 2020-11-10 Texas Instruments Incorporated Acoustic management in integrated circuit using phononic bandgap structure
US10886187B2 (en) 2017-10-24 2021-01-05 Texas Instruments Incorporated Thermal management in integrated circuit using phononic bandgap structure
US10497651B2 (en) 2017-10-31 2019-12-03 Texas Instruments Incorporated Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
US10371891B2 (en) 2017-10-31 2019-08-06 Texas Instruments Incorporated Integrated circuit with dielectric waveguide connector using photonic bandgap structure
US10444432B2 (en) 2017-10-31 2019-10-15 Texas Instruments Incorporated Galvanic signal path isolation in an encapsulated package using a photonic structure
US10557754B2 (en) 2017-10-31 2020-02-11 Texas Instruments Incorporated Spectrometry in integrated circuit using a photonic bandgap structure
US10804378B2 (en) * 2017-11-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved epitaxial source/drain proximity control
WO2019132942A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Integration of active and passive components with iii-v technology
US11527610B2 (en) 2018-06-05 2022-12-13 Intel Corporation CMOS compatible isolation leakage improvements in gallium nitride transistors
US20190378899A1 (en) * 2018-06-06 2019-12-12 Intel Corporation Contact shape engineering for improved performance in gan rf transistors
US11502124B2 (en) * 2019-01-16 2022-11-15 Intel Coropration Filter-centric III-N films enabling RF filter integration with III-N transistors
FR3096172A1 (fr) * 2019-05-13 2020-11-20 X-Fab France SAS Transfer Printing for RF Applications
CN110380702B (zh) * 2019-07-25 2020-04-10 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
US11177225B2 (en) 2020-02-04 2021-11-16 International Business Machines Corporation Semiconductor device including physical unclonable function
US11251294B2 (en) * 2020-03-24 2022-02-15 Infineon Technologies Austria Ag High voltage blocking III-V semiconductor device
CN114070235A (zh) * 2020-08-06 2022-02-18 联华电子股份有限公司 半导体模块及其制造方法
US11848662B2 (en) 2020-09-11 2023-12-19 Raytheon Company Tunable monolithic group III-nitride filter banks
US20220093790A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Co-integrated gallium nitride (gan) and complementary metal oxide semiconductor (cmos) integrated circuit technology
CN114679150A (zh) * 2020-12-24 2022-06-28 联华电子股份有限公司 半导体元件结构及其制造方法
CN113809070A (zh) * 2021-08-11 2021-12-17 中国科学院微电子研究所 一种基带rf一体化集成结构及集成方法
US20230062922A1 (en) * 2021-08-26 2023-03-02 Intel Corporation Gallium nitride (gan) selective epitaxial windows for integrated circuit technology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088639A2 (en) * 2012-12-06 2014-06-12 Intel Corporation Iii-n semiconductor-on-silicon structures and techniques
US20140367777A1 (en) * 2013-06-18 2014-12-18 Semiconductor Manufacturing International (Shanghai) Corporation Double-side process silicon mos and passive devices for rf front-end modules
TW201526167A (zh) * 2013-09-25 2015-07-01 Intel Corp 在矽鰭部之（１１１）平面上形成三五族裝置結構

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US8212294B2 (en) * 2010-01-28 2012-07-03 Raytheon Company Structure having silicon CMOS transistors with column III-V transistors on a common substrate
US8659030B2 (en) 2011-02-28 2014-02-25 International Rectifier Corporation III-nitride heterojunction devices having a multilayer spacer
CN103999216B (zh) 2011-12-19 2017-06-13 英特尔公司 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
US8983414B2 (en) 2012-06-08 2015-03-17 Corporation for National Reseach Initiatives Versatile communication system and method of implementation using heterogeneous integration
US8823146B1 (en) * 2013-02-19 2014-09-02 Raytheon Company Semiconductor structure having silicon devices, column III-nitride devices, and column III-non-nitride or column II-VI devices
WO2017111892A1 (en) 2015-12-21 2017-06-29 Intel Corporation Integrated rf frontend structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088639A2 (en) * 2012-12-06 2014-06-12 Intel Corporation Iii-n semiconductor-on-silicon structures and techniques
US20140367777A1 (en) * 2013-06-18 2014-12-18 Semiconductor Manufacturing International (Shanghai) Corporation Double-side process silicon mos and passive devices for rf front-end modules
TW201526167A (zh) * 2013-09-25 2015-07-01 Intel Corp 在矽鰭部之（１１１）平面上形成三五族裝置結構

Also Published As

Publication number Publication date
WO2017111892A1 (en) 2017-06-29
TW201733012A (zh) 2017-09-16
US20180331156A1 (en) 2018-11-15
US10411067B2 (en) 2019-09-10
DE112015007201T5 (de) 2018-09-06

Similar Documents

Publication Publication Date Title
TWI723079B (zh) 積體射頻（ｒｆ）前端結構
US11476345B2 (en) Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
KR102389363B1 (ko) 기판 상의 갈륨 질화물(GaN) 트랜지스터 구조체들
TWI727950B (zh) 替代通道鰭式場效電晶體中之子鰭側壁鈍化
TWI565000B (zh) 在相同晶粒上形成Ｇｅ／ＳｉＧｅ通道及ＩＩＩ－Ｖ族通道電晶體的技術
TWI784966B (zh) 具有垂直對置源極與汲極金屬互連層之電晶體
TWI724050B (zh) 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法
US10727339B2 (en) Selectively regrown top contact for vertical semiconductor devices
US10943836B2 (en) Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
US20190097055A1 (en) Beaded fin transistor
CN107275287A (zh) 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
TW201810671A (zh) 包括縮進的凸起源極/汲極以減少寄生電容之電晶體
TWI706538B (zh) 用於波封追蹤系統之共整合 iii-n 電壓調整器及 rf 功率放大器
CN110571185A (zh) 氮化镓晶体管中的cmos兼容隔离漏电改进
US11670637B2 (en) Logic circuit with indium nitride quantum well
US20190043993A1 (en) Techniques for forming transistors including group iii-v material nanowires using sacrificial group iv material layers
US11101380B2 (en) Group III-nitride integrated front-end circuit
KR20230083216A (ko) 비평면형 트랜지스터의 리세스된 내부 게이트 스페이서 및 부분적 대체 채널
US20220415925A1 (en) Substrate-less lateral diode integrated circuit structures