TWI724050B - 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法 - Google Patents

可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法 Download PDF

Info

Publication number
TWI724050B
TWI724050B TW105135567A TW105135567A TWI724050B TW I724050 B TWI724050 B TW I724050B TW 105135567 A TW105135567 A TW 105135567A TW 105135567 A TW105135567 A TW 105135567A TW I724050 B TWI724050 B TW I724050B
Authority
TW
Taiwan
Prior art keywords
layer
stack
vertical
iii
channel layer
Prior art date
Application number
TW105135567A
Other languages
English (en)
Other versions
TW201740573A (zh
Inventor
漢威 陳
山薩塔克 達斯古塔
馬可 拉多撒福傑維克
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201740573A publication Critical patent/TW201740573A/zh
Application granted granted Critical
Publication of TWI724050B publication Critical patent/TWI724050B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H03H7/0169—Intermediate frequency filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在此揭示用於形成用於可調射頻(RF)濾波器之包含多二維電子氣(2DEG)及三維電子氣(3DEG)結構的可調電容器之技術。在某些例子中，該可調電容器包含III族材料氮化物(III-N)化合物層之堆疊，其利用偏振摻雜以形成該2DEG及3DEG結構。在某些情況中，該結構可以達成至少三個電容值，使得該裝置係可調的。在某些例子中，採用該多2DEG及3DEG結構之該可調電容器裝置可以係例如金屬氧化物半導體電容器(MOSCAP)或肖特基二極體。在某些例子中，在本文中所述之採用多2DEG及3DEG III-N可調電容器裝置之可調RF濾波器的使用可以大大地減少在RF前端中之濾波器的數量，造成較小的實體佔據面積且降低材料成本之花費。

Description

可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法
本發明係關於射頻濾波器。
射頻(RF)濾波器在現代通信系統中係重要的組件。隨著通信之頻帶及模式之數量的成長，在行動裝置前端中的RF濾波器的數量會快速地增加。諸如薄膜塊狀聲波共振器(FBAR)(有時被稱之為薄FBAR(TFBAR))之共振器係被使用以製造RF濾波器之組件。例如，一個RF濾波器可包含以各種組態(例如，半梯形之電路組態)來配置之多達七個的FBAR裝置。FBAR或TFBAR係由被定位於兩個電極之間且與周圍之介質聲學上隔離之壓電材料所組成之裝置。覆蓋2G/3G及4G行動電信技術之實例RF前端係可含有十七個RF濾波器，例如，其可導致總共119個FBAR。
110‧‧‧基板
115‧‧‧淺溝槽隔離(STI)
120‧‧‧成核層
122‧‧‧緩衝層
130‧‧‧通道層
131‧‧‧通道層
132‧‧‧通道層
135‧‧‧分級通道層
140‧‧‧偏振層
141‧‧‧偏振層
142‧‧‧偏振層
150‧‧‧介電質層
160‧‧‧閘極
170‧‧‧源極/汲極區域
172‧‧‧S/D接點
180‧‧‧底部填充隔離區域
310‧‧‧RF前端架構
311‧‧‧寬頻天線
312‧‧‧非可調RF濾波器
314‧‧‧開關
316‧‧‧低雜訊放大器(LNA)
318‧‧‧功率放大器(PA)
320‧‧‧RF前端架構
321‧‧‧可調天線
322‧‧‧可調RF濾波器
323‧‧‧調諧器
326‧‧‧單一LNA
1000‧‧‧計算系統
1002‧‧‧母板
1004‧‧‧處理器
1006‧‧‧通信晶片
圖1A至E係繪示依照本發明之一些實施例之被使用以形成包含三維電子氣(3DEG)結構之可調電容器裝置之實例積體電路結構。應注意，圖1E係沿著平面E-E之圖1D之結構之橫截面圖。被提供以繪示在一些實施例中之3DEG可調電容器裝置之圖1E之實例結構係可具有非平面之組態。
圖2A至E係繪示依照本發明之一些實施例之被使用以形成包含多個二維電子氣(2DEG)結構之可調電容器裝置之實例積體電路結構。應注意，圖2E係沿著平面E-E之圖1E之結構之橫截面圖。被提供以繪示在一些實施例中之多2DEG可調電容器裝置之圖2E之實例結構係可具有非平面之組態。
圖3A至B係繪示依照本發明之一些實施例之實例RF前端架構。更具體言之，圖3A係繪示包含十六個非可調RF濾波器之實例RF前端架構。圖3B係繪示包含可調RF濾波器之實例RF前端架構，其採用在本文中各種描述之可調電容器裝置，以將在圖3A之架構中之RF濾波器之數量大幅減少至四個濾波器(從十六個)。
圖4係繪示依照一些實施例之以使用在本文中所揭示之技術所形成之積體電路結構或裝置來實施之計算系統。
藉由閱讀與在本文中所描述之附圖合在一起之以下詳細說明，將更好地瞭解本實施例之此等及其他特徵。在圖式中，在各種附圖中所繪示之每個相同的或幾乎相同的組件係可由類似之數字來表示。為了清楚起見，不是每個組件都可在每個圖式中被標記。再者，如將理解的，附圖不一定按比例繪製或旨在將所描述之實施例限制於所展示之特定組態。例如，儘管一些附圖通常係指示完美的直線、直角及光滑表面，但是鑒於現實世界之製程限制，該揭示技術之實際實施方案可能具有不完美的直線及直角，且一些特徵可能具有表面拓撲或其他因素而非光滑的。簡而言之，所提供之附圖僅係用以展示實例結構。
【發明內容及實施方式】
在此揭示用於形成用於可調射頻(RF)濾波器之包含多個二維電子氣(2DEG)及三維電子氣(3DEG)結構的可調電容器之技術。在某些例子中，該可調電容器包含III族材料氮化物(III-N)化合物層之堆疊，其利用偏振摻雜以形成2DEG及3DEG結構。例如，在該結構中之通道層之材料可包含鎵，諸如氮化鎵(GaN)及/或氮化銦鎵(InGaN)，因為此種材料具有寬帶隙及用於形成多2DEG及3DEG結構之其他理想之屬性。在某些情況中，該結構可達成至少三個電容值，使得該裝置係可調的。在某些例子中，採用該多2DEG及3DEG結構之可調電容器裝置可以係例如金屬氧化物半導體電容器(MOSCAP)或肖特基二極體。在某些例子中，該可調電容器裝置可具有平面組態，而在其他例子中，該可調電容器裝置可具有非平面組態，諸如鰭狀組態(例如，其中該裝置之通道駐留 在該鰭部之外部部分)或奈米線/奈米帶組態(例如，其中該裝置之通道在該至少一個奈米線/奈米帶之外部周圍)。在某些例子中，在本文中所述之採用多2DEG及3DEG III-N可調電容器裝置之可調RF濾波器的使用可顯著地減少在RF前端中之濾波器的數量，導致較小的實體佔據面積且降低材料成本之花費。根據本發明，許多變化及組態將係顯而易見的。
概論
RF濾波器持續係在RF前端及可用之總積體電路(IC)區域之成本中之主要因素，特別係考慮到即將來臨之5G行動電信技術。可調或可變RF濾波器之使用可顯著地減少在RF前端中之RF濾波器之數量，其導致小得多之佔據面積，以實現用於行動裝置之小形狀因數及減少材料成本之花費。砷化鎵(GaAs)肖特基二極體及矽(Si)p-n變容二極體已被使用作為用於可調RF濾波器之可調電容式元件。然而，此種GaAs及Si可調電容器具有所不希望之限制。例如，由於材料之小帶隙(分別為1.42及1.1電子伏特(eV))，GaAs及Si可調電容器僅能以小電壓來工作。對於大的擊穿電壓，諸如使用於RF前端(例如，在行動手機中)之大約35V，GaAs及Si可調電容器必須在接觸之間採用大的空間，其增加了電阻且因此降低了電容器之品質因數(Q因數)。再者，此種GaAs及Si可調電容器可能不能達到期望數量之相異電容值， 以例如達到具有期望數量之不同RF帶濾波器之可調RF濾波器。
因此，且依照本發明之一或多個實施例，提供用於形成可調電容器之技術係包含用於使用在可調RF濾波器中之多2DEG及三維電子氣(3DEG)結構。可調或可變電容器可有意地且重複地改變其之電容。如基於本發明而可瞭解的，2DEG組態係包含在二維中自由移動但緊密地被限制在第三維度中之載子(例如，電子或電洞)之氣體。此種緊密限制可導致用於在第三維度中運動之量化之能量量級。如基於本發明而亦可瞭解的，可使用產生三維分布摻雜分佈之偏振摻雜(例如，經由組成物分級)來達到3DEG。在某些實施例中，如在本文中所多方面地使用之2DEG和3DEG，係分別地包含二維電洞氣(2DHG)及三維電洞氣(3DHG)，但是2DEG及3DEG將在本文中被使用於整體上係指兩種載子類型(電子及電洞)以便於描述。在某些實施例中，該可調電容器裝置可利用III族元素-氮化物(III-N)化合物/材料。如基於本發明所可瞭解的，由於具有寬/高帶隙(例如，GaN之3.4電子伏特(eV))及其他理想屬性之III-N材料，諸如氮化鎵(GaN)之III-N材料可能特別地相當適合於可調電容式元件。再者，由於偏振摻雜，III-N材料可實現採用2DEG及3DEG組態之電容式元件結構之製造，且電荷之此種2DEG及3DEG分佈可實現例如電容式元件係可調的。如在本文中所多方面地使用之III-N材料係包含具有氮之一 或多個III族材料(例如，鋁、鎵及/或銦)之化合物。因此，如在本文中所多方面地使用之III-N材料/化合物係包含(但不限於)GaN、InN、AlN、AlInN、AlGaN、InGaN及AlInGaN。
在某些實施例中，採用該多2DEG及/或3DEG結構之可調電容式裝置可以係例如電容器裝置(諸如金屬氧化物半導體電容器(MOSCAP))或二極體(諸如肖特基二極體)。在某些此種實施例中，如在本文中將更詳細地描述的，該可調電容式裝置可以係3DEG III-N肖特基二極體、多2DEG III-N肖特基二極體、3DEG III-N MOSCAP或多2DEG III-N肖特基二極體。在某些實施例中，單一2DEG結構可被使用於該可調電容式元件，但是此種結構可僅能夠實現兩量級之可調電容。因此，在某些實施例中，為了實現額外量級之可調電容，可使用多2DEG及3DEG結構。例如，如基於本發明所可瞭解的，包含3DEG結構之可調電容式元件可達成三個相異電容值，其可藉由向該元件施加不同之閘極電壓來實現。如基於本發明亦可瞭解的，包含至少兩個2DEG結構之可調電容式元件可達成四個相異電容值，其可藉由向該元件施加不同之閘極電壓來達成。再者，例如，藉由包含額外之2DEG結構及/或額外之3DEG結構，可藉由可調電容式裝置來達成額外之電容值。例如，在一實例實施例中，可調電容式裝置可包含2DEG及3DEG結構兩者之結構。在某些實施例中，如在本文中所多方面地描述之可調電容器裝置(例 如，具有3DEG及/或2DEG結構)可具有平面組態。在某些實施例中，如在本文中所多方面地描述之可調電容器裝置(例如，具有3DEG及/或2DEG結構)可具有非平面組態。在某些此種實施例中，該可調電容器裝置可具有鰭式/三閘極或奈米線/奈米帶/閘極全環繞之組態。在某些實施例中，可調RF濾波器可包含在本文中所多方面地描述之可調電容式裝置，諸如那些包含任何數量之2DEG及/或3DEG結構。
在本文中所提供之技術及結構之使用可以使用，舉幾個適當的實例分析工具，諸如掃描/透射電子顯微鏡(SEM/TEM)、組成物映射、x射線晶體學或衍射(XRD)、二次離子質譜法(SIMS)、飛行時間SIMS(ToF-SIMS)、原子探針成像或層析成像、局部電極原子探針(LEAP)技術、3D層析成像，高解析度之物理或化學分析之工具而係可測定的。詳言之，在某些實施例中，此種工具可指示被組態成具有包含如在本文中所多方面地描述之多2DEG及/或3DEG結構之可調電容式元件之結構或裝置。在包含多2DEG結構之實施例中，該裝置可包含至少兩個III-N通道層及其上之相對應的偏振層。在包含3DEG結構之實施例中，該裝置可包含在其上之III-N通道層及偏振層，及在該通道層下方之分級層，諸如分級之氮化銦鎵(InGaN)層，其中整個層銦之含量係被分級(例如，InxGa1-xN，其中x係被分級從在層之底部處/接近層之底部之0至在層之頂部處/接近層之頂部之 30%)。在某些此種實施例中，該通道層可包含鎵(例如，GaN、InGaN)，而該偏振層可包含鋁(例如，AlN、AlInN、AlGaN、AlInGaN)。在某些實施例中，例如，使用該可調電容器能夠達成之相異電容值之數量可包含至少3、4、5、6、8、10或12個不同的值。在某些實施例中，例如，如使用III-N材料的結果，在本文中所多方面地描述之可調電容器裝置及採用此種裝置之可調RF濾波器可具有改進之Q因數。因此，取決於終端用途或目標應用，包含此種可調電容器裝置之可調RF濾波器可替代2、3、4、5、6、8、10或12個非可調RF濾波器。在本文中所多方面地描述之裝置及結構可被使用於許多不同的應用，舉幾個實例應用，諸如用於行動/智能電話、平板電腦、可穿戴計算裝置(例如，智能手錶或智能眼鏡)或RF基站。根據本發明，許多益處、組態及變化將係顯而易見的。
架構及方法
圖1A至E係繪示依照本發明之一些實施例之被使用以形成包含3DEG結構之可調電容器裝置之實例積體電路結構。圖2A至E係繪示依照本發明之一些實施例之被使用以形成包含多2DEG結構之可調電容器裝置之實例積體電路結構。如根據本發明將係顯而易見的，在圖1A至E及圖2A至E之實例實施例中，該可調電容器裝置利用III-N材料及偏振摻雜來實現3DEG及多2DEG結構。如 根據本發明亦將係顯而易見的，在III-N材料中之電荷之此種3DEG及多2DEG之分佈使電容器裝置能夠係可調的。例如，3DEG組態及/或多2DEG組態可允許達成至少3個相異電容值。應注意，在某些實施例中，圖1A至D及圖2A至D之結構可被使用於具有平面組態之可調電容器裝置或具有非平面組態之可調電容器裝置。包含非平面組態之實施例將在本文中更詳細地描述，具體地參照圖1E及2E。在某些實施例中，在本文中所多方面地描述之可調電容器裝置可被使用作為例如在可調RF濾波器中之可調電容式元件。再者，在某些此種實施例中，該可調RF濾波器可被使用以減少包括在RF前端中之RF濾波器之數量，例如，如將參照圖3A至B而更詳細地描述的。如根據本發明而將係顯而易見的，如在本文中所多方面地描述之技術可與不同規模之裝置一起使用，諸如在微米範圍內之可調電容器裝置或在奈米範圍內之裝置。
圖1A及2A係分別地繪示可被使用以形成包含3DEG及多2DEG結構之可調電容器裝置之層之實例堆疊。在圖1A及2A中所展示之堆疊中之層可使用任何適當的技術來形成，諸如一或多個沈積或生長程序。例如，在某些實施例中，可使用金屬有機化學汽相沈積(MOCVD)、分子束磊晶(MBE)、化學汽相沈積(CVD)、原子層沈積(ALD)、物理汽相沈積(PVD)或如根據本發明而將係顯而易見之任何其他適當的程序來執行該層之一或多者之形成。如在圖1A及2A中所示，層之初始堆疊具有一些 相似性及一些差異以實現不同的3DEG及多2DEG結構。然而，形成來自在圖1A及2A中之層之初始堆疊之可調電容器裝置之程序係類似的。因此，分別地在圖1B至D及圖2B至D之間之形成程序中將存在重疊，其中圖1B至D係關於形成包含3DEG結構之裝置，且圖2B至D係關於形成包含多2DEG結構之裝置。應注意，在某些實施例中，可調電容器裝置可包含至少一個3DEG結構及至少一個2DEG結構。在某些實施例中，可調電容器裝置可包含具有以下組態之任一者之結構：單一2DEG、多2DEG、單一3DEG、多3DEG、至少一個2DEG及至少一個3DEG或任何其他合適之組態，其取決於終端用途或目標應用。
在圖1A及2A之實例實施例中，III-N材料層之垂直堆疊係被包括在所展示之結構之各者中。在包含3DEG組態之圖1A之實例實施例中，III-N材料層之堆疊從底部至頂部係包含可選成核層120、可選緩衝層122、分級通道層132、通道層130及偏振層140，其中之各者將在本文中更詳細地描述。在包含多2DEG組態之圖2A之實例實施例中，III-N材料層之堆疊從底部至頂部係包含可選成核層120、通道層131、偏振層141、額外通道層132及額外偏振層142，其中之各者將在本文中更詳細地描述。回想，III-N材料係III族元素氮化物(III-N)化合物/材料，其可包含具有氮之一或多個III族材料(例如，鋁、鎵及/或銦)之化合物，藉此包含(但不限於)GaN、 InN、AlN、AlInN、AlGaN、InGaN及AlInGaN。如在圖1A及2A之實例結構中亦可看出，在材料之堆疊中係展示包含淺溝槽隔離(STI)115結構及可選介電質層150之可選基板110，其中之各者將在本文中更詳細地描述。基板110係可選的，因為在某些實施例中，該III-N材料堆疊可形成在塊狀III-N晶圓上，其中緩衝層122或通道層131可係例如塊狀III-N晶圓。介電質層150係可選的，因為在一些實施例中，諸如在可調電容器係肖特基二極體之實施例中，係不需要存在介電質層150來形成可調電容器。
在某些實施例中，可選基板110可以係一或多個IV族材料/化合物(諸如塊狀Si、Ge、SiC或SiGe基板)之塊狀基板，或基板110可以係藍寶石基板，或基板110可包含任何其他的合適材料，其取決於終端用途或目標應用。在某些實施例中，基板110可以係在絕緣體(XOI)結構上之X，其中X包括Si、Ge、SiC、SiGe或藍寶石，且該絕緣體材料係氧化物材料或介電質材料或一些其他電絕緣材料。在某些實施例中，基板110可包含III-V化合物/材料，其包含至少一種III族元素(例如，鋁、鎵、銦、硼、鉈)及至少一種V族元素(例如，氮、磷、砷、銻、鉍)。儘管在圖1A及2A中將基板110繪示為具有與在結構中之其他層相似之厚度，但是在某些情況下，基板110可以係比其他層厚得多，諸如大約為至少更厚10、100或1000倍。例如，在基板110係塊狀基板的情 況下，其可具有在50至950微米之範圍內之厚度T1。在某些實施例中，可使用基板110(或其中使用塊狀III-N晶圓且不存在基板110之基底III-N材料層)以用於一或多個其他積體電路(IC)之裝置，諸如各種二極體(例如，發光二極體(LED)或雷射二極體)、各種電晶體(例如，金屬氧化物半導體場效電晶體(MOSFET)或穿隧FETs(TFETs))、各種微米機電系統(MEMS)、各種奈米機電系統(NEMS)、各種感測器或任何其他合適的半導體或IC裝置，其取決於終端用途或目標應用。因此，在某些實施例中，取決於終端用途或目標應用，在本文中所各別地描述之III-N可調電容器裝置可包括在不同系統晶片(SoC)之應用中。
在某些實施例中，諸如包含可選基板110之實施例，可執行淺溝槽隔離(STI)處理以形成STI區域115。在某些此種實施例中，該STI處理可包含圖案化及蝕刻基板110以形成STI溝槽、沈積STI 115材料及可能平坦化結構。例如，可執行STI 115處理以減少或防止在相鄰半導體裝置組件之間之漏電流。在某些實施例中，取決於終端用途或目標應用，STI 115材料可以係一或多個介電質、氧化物或氮化物材料，諸如二氧化矽或氮化矽，或任何其他合適之材料。如基於本發明而可瞭解的，在不存在可選基板110之實施例中，係不需要執行STI 115處理。如基於本發明而亦可瞭解的，即使在存在可選基板110之實施例中，亦不需要執行STI 115處理。
在某些實施例中，特別地其中該III-N垂直堆疊之底部III-N層(例如，在圖1A中之緩衝層122或在圖1B中之通道層131)係形成在非III-N材料基板上(例如，在Si、Ge、SiGe、SiC或藍寶石可選基板110上)，可選成核層120可形成在使用於2DEG及/或3DEG結構之III-N材料層與基板110之間，以例如改善生長條件及/或防止隨後地沈積之III-N材料層與基板材料進行反應。在某些實施例中，例如，成核層120(在存在之情況下)可包含諸如AlN或低溫GaN層(例如，在攝氏700至950度之範圍內之溫度下之磊晶生長)之III-N材料。在某些實施例中，成核層120(在存在之情況下)可具有包含多個III-N材料之多層結構，其可或可不包含貫穿該多層結構之一或多個材料之分級(例如，增加及/或減少含量)。再者，在某些實施例中，成核層120(在存在之情況下)可具有任何適當的厚度，諸如具有1奈米(nm)至2微米之厚度T2(例如，10奈米(nm)至1微米)，或取決於終端用途或目標應用之任何其他適當的厚度。
在圖1A之實例結構中，可選緩衝層122可被包括在層之堆疊中，以例如以與可選成核層120類似之方式來改善生長條件及/或防止隨後地沈積之III-N材料層與下方之材料進行反應。在某些實施例中，例如，緩衝層122(在存在之情況下)可包含諸如AlN或低溫GaN層(例如，在攝氏700至950度之範圍內之溫度下之磊晶生長)之III-N材料。在某些實施例中，緩衝層122(在存在之 情況下)可具有包含多個III-N材料之多層結構，其可或可不包含貫穿該多層結構之一或多個材料之分級(例如，增加及/或減少含量)。再者，在某些實施例中，緩衝層122(在存在之情況下)可具有任何適當的厚度，諸如具有500奈米(nm)至3微米之厚度T3(例如，1至2微米)，或取決於終端用途或目標應用之任何其他適當的厚度。應注意，儘管在圖2A之實例結構中未圖示可選緩衝層122，但是在某些實施例中可存在可選緩衝層122。
在圖1A及2A之實例結構中，該通道層係由以130之數字來指示，而偏振層係由以140之數字來指示。在某些實施例中，該實例結構之通道層及偏振層在本文中可被統稱為III-N層之垂直堆疊，因為每個結構之通道及偏振層係包含III-N材料。應注意，在某些此種實施例中，在III-N層之垂直堆疊中之一或多個層可包含其他材料，諸如在該層之一或多者摻雜有另一個材料的情況下。例如，在某些此種實施例中，在III-N材料之垂直堆疊中之層之一或多者可包含例如用於n型摻雜方案之矽及/或硒，或用於p型摻雜方案之鈹及/或碳摻雜方案。如先前所描述的，該結構可使用偏振摻雜，其可使用偏振層140至142來實現以形成如在圖1A及2A中所各別地展示之電子氣組態。如在圖1A及2A中所示，在實例結構之各者中之III-N層之垂直堆疊係包含通道層及偏振層，具體地係在圖1A之實例結構中的通道層130及偏振層140，及在圖2A之實例結構中的通道層131及偏振層141。在這些實例 實施例中之結構之間之差異在於圖1A之III-N層之垂直堆疊係包含在通道層130下方之分級通道層135以形成3DEG組態(以虛線指示)，而圖2A之結構係包含額外通道層132及偏振層142以形成多2DEG組態配置(以虛線指示)。應注意，儘管圖2A之多2DEG結構僅包含兩個2DEG，但是技術可被使用以形成包含3、4、5、6、7、8、9、10或任何數量之適當之2DEG之多2DEG結構。在包含大於兩個2DEG之某些此種實施例中，該結構可進一步包含例如在III-N層之垂直堆疊中之額外通道及偏振層集合(例如，除了額外通道/偏振層集合132/142之外)。
在某些實施例中，通道層130至132及分級通道層135可包含任何適當的材料，諸如一或多個III-N材料。在某些此種實施例中，例如，通道層130至132中之一或多者可包含鎵，諸如GaN或InGaN之材料層。在某些實施例中，分級通道層135可包含以增加及/或減少之方式對貫穿層135之一或多個材料之含量進行分級。如在圖1A之實例結構中所示，在此實施例中，通道層130係形成在分級通道層135上方及分級通道層135上。在某些實施例中，分級通道層135可包含InxGa1-xN，其中x係在該層中之銦之含量，且銦含量係從在分級通道層135之底部處或附近之0至20%(x=0至0.2)(其中該底部係最接近在圖1A中之該實例結構之可選緩衝層122)至在層135之頂部處或附近之15-50%(x=0.15至0.5)(其中 該頂部係最接近在圖1A之實例結構中之通道層130)來分級。例如，在一實施例中，分級通道層135可包含InxGa1-xN，其中該銦含量之範圍係從在分級通道層135之底部處或附近之0%(x=0)至在層135之頂部處或附近之大約30%(x=0.3)。在另一個實例實施例中，分級通道層135可包含InxGa1-xN，其中銦含量之範圍係從在分級通道層135之底部處或附近之0%(x=0)至在層135之中心處或附近之大約10%(x=0.1)回降至在層135之頂部處或附近之0%(x=0)。應注意，在某些實施例中，大約如以在該層中之銦含量之百分比所使用的係可指示加/減在最多1%、2%、3%或5%下之差異。
在某些實施例中，通道層130至132及分級通道層135可分別地具有任何適當的厚度T5、T8、T9及T4，諸如在2奈米(nm)與2微米之間，或取決於終端用途或目標應用之任何其他適當的厚度。在某些實施例中，分級通道層135可具有大約為通道層130之厚度T5之1.5、2、3、4或5倍之厚度T4。例如，在此一實施例中，分級通道層135可具有大約10奈米(nm)之厚度T4，而通道層130可具有大約5奈米(nm)之厚度T5。例如，在其中基板110不存在且通道層131係塊狀晶圓之實施例中，則通道層131可大致上更厚，例如，諸如具有大於50微米之厚度T8。在某些實施例中，通道層131可具有比額外通道層132(或任何隨後地沈積之其中被包括在包含三個或更多個2DEG組態之多2DEG結構中之額外通道層) 之厚度T9更大之厚度T8，例如，在通道層131係在結構中之最底部通道層時。
如在圖IA及2A之實例結構中所示，在每個通道層130至132上係形成各別之偏振層140至142。在某些實施例中，偏振層140至142可包含任何適當的材料，諸如一或多個III-N材料。在某些實施例中，偏振層140至142中之一或多者可包含鋁(Al)，使得該層包含例如AlN、AlInN、AlGaN及/或AlInGaN。在某些實施例中，偏振層140至142中之一或多者可具有包含多個III-N材料之多層結構，其可或可不包含貫穿該多層結構之一或多個材料之分級(例如，增加及/或減少含量)。在某些此種實施例中，偏振層140至142中之一或多者可包含兩個III-N層，其中該底部層被使用以增強載子遷移率，而該頂部層被使用以改善與隨後地生長/沈積於其上之層(例如，可選介電質層150，在存在之情況下)之相容性(例如，介面陷阱之密度)。例如，在某些此種實施例中，偏振層140至142中之一或多者可以係包含AlN之底部層(最接近該下方各別通道層130至132)及AlInN之頂部層(最接近該上覆層)之多層結構。在某些實施例中，取決於終端用途或目標應用，偏振層140至142可具有0.5至50奈米(nm)(例如，1至20奈米(nm))之厚度T6或任何其他適當的厚度。應注意，在某些實施例中，諸如GaN層之鈍化層(未圖示)可被沈積在偏振層140至142之一或多者上，以例如保護III-N材料之垂直 堆疊或改善用於隨後地沈積材料之表面條件。在某些此種實施例中，該鈍化層可以係薄的，諸如0.5至10奈米(nm)(例如，大約2奈米(nm))，或取決於終端用途或目標應用之任何其他適當的厚度。
在某些實施例中，可選介電質層150可形成在III-N層之垂直堆疊上，例如，諸如在圖1A之實例結構中之偏振層140上或在圖1B之實例結構中之額外偏振層142上。在某些實施例中，介電質層150將被使用作為閘極介電質層，其可導致在閘極漏電上之改進，例如與缺少該閘極介電質層之結構相比，諸如在閘極漏電中之減少係至少100或1000倍的改善。如根據本發明將係顯而易見的，例如，在存在介電質層150之實施例中，所形成之結構可以係金屬氧化物半導體電容器(MOSCAP)裝置。然而，在某些實施例中，係不需要存在介電質層150，諸如在肖特基二極體之例子中。在某些實施例中，例如，介電質層150可包含任何適當的材料，諸如二氧化矽或高k值介電質材料。高k值介電質材料可包含具有大於二氧化矽之介電常數之介電常數k(例如，大於大約3.9之k值)之材料，舉一些實例，諸如氧化鉿(或氧化鉿(hafnia))、矽酸鉿、氧化鑭、氧化鑭鋁、氧化鋯、矽酸鋯、氧化鉭、矽酸鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、矽酸鋁、氧化鉛鈧鉭及鈮酸鉛鋅。在某些實施例中，介電質層150可以係包含至少兩層的介電質材料之多層結構。在某些實施例中，取決於終端用途或目標 應用，介電質層150(在存在之情況下)可具有0.5至50奈米(nm)(例如，2至10奈米(nm))之厚度T7或任何其他適當的厚度。
圖1B及2B係繪示依照一些實施例在分別地在圖1A及2A之結構上形成閘極160之後之實例所得之結構。在某些實施例中，例如，閘極160可使用任何適當的技術來形成，諸如沈積閘極材料且將閘極圖案化至所展示之結構。在某些實施例中，例如，該閘極可包含多晶矽(多晶矽(polycrystalline silicon))或任何適當的金屬材料，諸如氮化鈦(TiN)、鎳(Ni)、金(Au)、銅(Cu)或其他適當的軟金屬。在某些實施例中，例如，閘極160中之一或多者可使用互連件以電連接至其他結構。如先前所描述的，在一些實施例中，諸如在MOSCAP之裝置組態中，介電質層150(在存在之情況下)可被使用作為用於閘極160之閘極介電質層。然而，在某些實施例中，可不存在介電質層150，且在此種實施例中，閘極160可直接地形成在上偏振層140或142上(或在鈍化層上，諸如薄GaN層(在存在之情況下))，諸如在肖特基二極體之裝置組態中。在某些實施例中，該閘極及/或閘極介電質(在存在之情況下)可包含具有兩個或更多個材料層之多層結構，其可或可不包含貫穿多層結構之一或多個材料之含量之分級(例如，增加及/或減少)。例如，在某些實施例中，閘極160可包含至少一個介面層(例如，至少一個功函數材料層)以改善例如位於閘極介電質150與閘極 160材料之間之介面品質及/或電屬性。應注意，在某些實施例中，例如，可在閘極160(及可選地，閘極介電質150(在存在之情況下))之任一側上形成側壁間隔物或通常地間隔物(未圖示)，以幫助將閘極堆疊與源極/汲極區域170電隔離。
圖1C及2C係繪示依照一些實施例在分別地在圖1B及2B之結構中形成源極及汲極(S/D)區域170及S/D接點172之後之實例所得結構。例如，可使用任何適當的技術，諸如藉由蝕除S/D溝槽、再生(例如，經由磊晶沈積)S/D材料以形成如圖所展示之S/D區域170來執行S/D區域170及接點172之形成，且接著金屬化S/D區域以形成接點172。在某些實施例中，S區域170可包含任何適當的材料，諸如一或多個III-N材料或取決於終端用途或目標應用之任何其他適當的材料。此外，在某些實施例中，S/D區域170可以n型或p型之方式來摻雜，例如，使用任何適當的摻雜技術。在實例實施例中，可使用具有高摻雜量(例如，含有每立方厘米大約2E20)的Si以n型方式摻雜之InN或InGaN來形成S/D區域。如在圖1C及2C中所示，該S/D區域向下延伸至III-N材料之堆疊中，使得該S/D區域之下部部分係低於所有2DEG及3DEG組態(例如，如在圖1A及2A中以虛線所指示的)。例如，若圖2C之該多2DEG結構係包括通道及偏振層之第三集合，則S/D區域170可被形成為與層之所有三個集合相鄰及接觸。在某些實施例中，S/D接點172可 包含例如鈦(Ti)、鉑(Pt)、鋁(Al)或其他適當的金屬。
圖1D及2D係繪示依照一些實施例在分別地在圖1C及2D之結構中形成底部填充隔離區域180之後之實例所得之結構。底部填充隔離區域180之形成可使用任何適當的技術來執行，諸如蝕除其中未定位STI 115材料之基板110材料，諸如在圖1C及2C之實例結構中之中心S/D區域170下方的。此種蝕刻製程可包含例如在所展示之結構之橫截面位置之後或之前之乾式蝕刻，以達到基板110之水平，且接著在濕式蝕刻劑中流動以選擇性地移除基板110材料且底切該結構以形成具有與在圖1D及2D中所展示之底部填充隔離區域180相似形狀之空腔。例如，接著可利用諸如介電質、氧化物或氮化物材料(諸如二氧化矽或氮化矽)之隔離材料來填充空腔。底部填充隔離區域180可包括在這些實施例之實例結構中，以例如幫助該可調電容器裝置與下方之基板110電隔離。應注意，在某些實施例中，例如，不需要形成底部填充之隔離區域180，諸如當不存在基板110且在塊狀III-N晶圓上形成III-N層之垂直堆疊時。
圖1E及2E係繪示依照一些實施例之分別地沿著平面E-E之圖1D及2D之結構之實例橫截面視圖。如先前所描述的，圖1A至D及圖2A至D之結構可具有平面或非平面之組態。例如，平面結構可包含僅在III-N材料之垂直堆疊上方具有閘極160，如在圖1A至D及2A至D中所 展示的。提供圖1E及2E之實例結構以繪示非平面組態，且更具體地，提供用於可調電容器裝置之鰭式組態。如圖所展示的，在每個結構(在圖1E中之層122/135/130/140及在圖2E中之層131/141/132/142)中之III-N材料之垂直堆疊係形成為兩個鰭部，其中閘極160(及閘極介電質150，在存在之情況下)係定位於鰭部之任一側上方且與鰭部之任一側相鄰。此種鰭狀組態有時被稱之為三閘極及/或三維(3D)組態，因為此種鰭狀組態之導電通道基本上係沿著鰭部之三個不同之外部大致上平坦的區域。其他類型之非平面組態係可用的，例如雙閘極組態，其中導電通道主要地係僅沿著鰭部之兩個側壁(而不是沿著鰭部之頂部)而存在。奈米線組態(有時被稱之為閘極全環繞或奈米帶組態)係與基於鰭部之組態相似地組態，而不是其中閘極在係三個部分上之鰭狀通道區域(且因此，存在三個有效閘極)，其使用一或多個奈米線，且閘極材料通常圍繞每個奈米線。例如，可藉由在III-N層之垂直堆疊之下包含犧牲層且在通道區域中移除犧牲層(例如，在替代閘極程序期間)來實現此一結構。在某些實施例中，非平面組態(例如，圖1E及2E之鰭式組態)可被使用以增加可調電容器裝置之區域，且藉此增加例如每單元區域之電容。再者，在某些此種非平面實施例中，其中該閘極係與垂直III-N堆疊之額外表面相鄰(例如，與在圖1E及2E之實例結構中之鰭部之側壁相鄰)，可實現增加對在通道中之電荷(例如，2DEG/3DEG)之有效控制，特別地 係在例如關鍵尺寸按比例縮小至小於30奈米(nm)時。
以圖1E及2E之實例結構來繼續，可使用任何適當的技術來形成該鰭部，諸如圖案化及蝕刻III-N層之堆疊以形成具有寬度W及高度H之至少一個鰭部。如在圖1E及2E中所示，該寬度W及高度H係鰭部之最大寬度及高度。應注意，在這些實例實施例中，每個鰭部係在整個該鰭部之寬度上保持一致的高度H，而在某些其他實施例中，例如，單一鰭部可具有變化之高度。亦應注意，在這些實例實施例中，每個鰭部沿著鰭部之高度而具有變化之寬度(且更具體地在這些實例實施例中，沿著鰭部向上而寬度減小或逐漸變細)，而在某些其他實施例中，例如，單一鰭部可沿著鰭部之高度而具有一致之寬度。在某些實施例中，該鰭部可被形成為具有例如3至100奈米(nm)之寬度W，或取決於終端用途或目標應用之任何其他適當之寬度。在某些實施例中，該鰭部可被形成為具有例如5至100奈米(nm)之高度H，或取決於終端用途或目標應用之任何其他適當之高度。在某些實施例中，該鰭部可被形成為具有所期望近似之高度H與寬度W之比率(H：W)，諸如1.5：1、2：1、3：1、4：1、5：1或取決於終端用途或目標應用之任何其他適當之H：W之比率。在某些實施例中，用於該可調電容器裝置之所形成之3DEG及/或2DEG結構之所需數量可影響特定鰭部之寬度W及/或高度H。例如，包含更大數量之2DEG結構(例如，大於2、3、4、5等等)之多2DEG結構可導致相對地較 高之鰭部結構。應注意，儘管在圖1E及2E之實例結構之各者中之兩個鰭部被繪示為具有相同的寬度W及高度H，但是本發明係不旨在被如此限制。例如，在某些實施例中，取決於終端用途或目標應用，形成在相同基板或晶粒上之鰭部可被形成為具有變化的寬度及/或高度。亦應注意，儘管在圖1E及2E之實例結構之各者中繪示兩個鰭部，但是係可取決於終端用途或目標應用而在積體電路製程期間形成任何數量之鰭部，諸如1、3、5、10、100、數千或更多個。
圖3A至B係繪示依照本發明之某些實施例之實例RF前端架構。更具體地，圖3A係繪示實例RF前端架構310，其包含通常在RF前端中所發現之多個非可調RF濾波器312，其在此特定之架構中係包含十六個RF濾波器。如亦所示，架構310包含寬頻天線311、開關314、低雜訊放大器(LNAs)316及功率放大器(PAs)318，及被使用於RF前端架構之其他適當之組件。圖3B係繪示包含可調RF濾波器322之實例RF前端架構320，其採用在本文中各別地描述之可調電容器裝置，且相對於圖3A之RF前端架構310係具有相似或改善之能力。如所示，在圖3A之實例架構310中之十六個非可調RF濾波器312係已經由在圖3B之實例架構320中之四個可調RF濾波器322來替代。因此，在此實例之例子中，可調RF濾波器322係各自能夠使用在本文中所多方面地描述之多2DEG及/或3DEG可調電容器結構來達成至少4個不同 的電容水平。如亦所示，四個LNA 316及PA 318已經被單一LNA 326及PA 318替代，且亦移除四個開關314。應注意，調諧器323係包括在實例架構320中，且因此架構320係包含可調天線321。在不同實例架構中所使用之RF濾波器之數量中之顯著減少(例如，在架構310中之16個非可調RF濾波器及在架構320中之4個可調RF濾波器)，及在其他RF前端組件(例如，放大器及開關)中之減少可導致較小之佔據面積(例如，在IC區域中之至少5、10、15、25、50、75或85%之減少)及/或在材料(BOM)成本之清單中之減少(例如，在BOM成本中之至少5、10、15、25、50、75或85%之減少)。再者，如在本文中所多方面地描述之可調RF濾波器之使用可實現用於行動裝置(諸如行動/智能電話、平板電腦、可穿戴計算裝置(例如，智能手錶或智能眼鏡))及其他行動計算裝置之小的形狀因數。根據預設之揭示，許多變化及組態將係顯而易見的。
實例系統
圖4係繪示依照某些實施例之以使用在本文中所揭示之該技術所形成之積體電路結構或裝置來實施之計算系統1000。如所示，計算系統1000係裝納母板1002。母板1002可包含若干之組件，包含(但不限於)處理器1004及至少一個通信晶片1006，其中之各者可實體地且電性地耦合至母板1002，或以其他方式被整合在其中。如將 理解的，母板1002可以係例如任何印刷電路板，無論係主板、安裝在主板上之子板或係系統1000之唯一的板等等。
取決於其之應用，計算系統1000可包含可或可不被實體地且電性地耦合至母板1002之一或多個其他組件。這些其他組件可包含(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機及大量儲存裝置(諸如硬碟機、光碟(CD)、數位多功能光碟(DVD)，等等)。包括在計算系統1000中之組件之任一者可包含使用依照實例實施例之揭示技術所形成之一或多個積體電路結構或裝置。在某些實施例中，多個功能可被整合至一或多個晶片中(例如，舉例而言，應注意通信晶片1006可以係處理器1004之一部分或以其他方式被整合至處理器1004中)。
通信晶片1006實現了用於轉移前往及來自計算系統1000之資料之無線通信。術語「無線」及其之衍生詞可被使用以描述可透過使用通過非固態介質之調變電磁輻射來通信資料之電路、裝置、系統、方法、技術、通信通道等等。術語未暗示相關聯之裝置不含有任何導線，儘管在一些實施例中其可能沒有。通信晶片1006可實施任何數 量之無線標準或協定，包含(但不限於)Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其之衍生物，及任何其他的被指稱為3G、4G、5G及更先進的無線協定。計算系統1000可包含複數個通信晶片1006。例如，第一通信晶片1006可專用於較短距離之無線通信(諸如Wi-Fi與藍芽)，而第二通信晶片1006片可專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他)。在某些實施例中，通信晶片1006可包含如在本文中所多方面地描述之一或多個可調電容器裝置(例如，包含多2DEG及/或3DEG結構)，且此種可調電容器裝置可被包含在一或多個可調RF濾波器中。在某些情況下，例如，使用此種可調RF濾波器可減少由在RF前端中之RF濾波器所佔據之實體佔據面積及/或減少材料成本之清單。
計算系統1000之處理器1004係包含封裝在處理器1004中之積體電路晶粒。在某些實施例中，處理器之積體電路晶粒係包含以使用如在本文中所多方面地描述之揭示技術所形成之一或多個積體電路結構或裝置來實施之板載電路。術語「處理器」可指任何處理(例如，來自暫存器及/或記憶體之電子資料)之裝置或裝置之部分以轉換電子資料成為其他可被儲存在暫存器及/或記憶體中之電 子資料。
通信晶片1006亦可包含被封裝於通信晶片1006中之積體電路晶粒。依照某些此種實例實施例，該通信晶片之積體電路晶粒係包含使用如在本文中所各別地描述之揭示技術所形成之一或多個積體電路結構或裝置。如根據本揭示內容所將理解的，應注意，多標準無線能力可被直接地整合至處理器1004中(例如，其中任一晶片1006之功能性係被整合至處理器1004中，而不是具有單獨之通信晶片)。進一步應注意，處理器1004可以係一個具有此種無線能力之晶片組。總之，可使用任何數量之處理器1004及/或通信晶片1006。同樣地，任何一個晶片或晶片組可具有多種被整合在其中的功能。
在各種實施方案中，計算裝置1000可以係膝上型電腦、小型筆記型電腦、筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位視訊記錄器，或任何其他處理資料或採用使用如在本文中所多方面地描述之揭示技術所形成之一或多個積體電路結構或裝置之電子裝置。
進一步之實例實施例
以下實例係關於進一步之實施例，從其中許多排列及組態將係顯而易見的。
實例1係可調電容器裝置，其包含：垂直層堆疊，該堆疊之各層包含III族材料氮化物(III-N)化合物，其中，該垂直層堆疊包含：通道層；在該通道層上之偏振層；及以下之至少一者：在該通道層下方之分級層，其中該分級層包含至少一材料之垂直組成物分級；及額外通道層及在該額外通道層上之額外偏振層，其中，該額外通道層及該額外偏振層係在該偏振層上方；及在該垂直層堆疊上方之閘極。
實例2係包含實例1之該標的，其中，該通道層係包含鎵(Ga)。
實例3係包含實例1至2之任一者之該標的，其中，該偏振層係包含鋁(Al)。
實例4係包含實例1至3之任一者之該標的，其中，該閘極係金屬閘極。
實例5係包含實例1至4之任一者之該標的，其中，該垂直層堆疊係包含在該通道層下方之該分級層。
實例6係包含實例5之該標的，其中，該分級層係包含銦(In)含量之組成物分級。
實例7係包含實例5至6之任一者之該標的，其中，該分級層及該通道層係包含三維電子氣(3DEG)組態。
實例8係包含實例1至7之任一者之該標的，其中，該垂直層堆疊係包含該額外通道層及該額外偏振層。
實例9係包含實例8之該標的，其中，各通道層係包含二維電子氣(2DEG)組態。
實例10係包含實例1至9之任一者之該標的，其進一步包含相鄰於該垂直層堆疊之源極及汲極區域。
實例11係包含實例10之該標的，其中，該源極及汲極區域係被n型摻雜。
實例12係包含實例1至11之任一者之該標的，其中，該裝置具有非平面組態。
實例13係包含實例1至12之任一者之該標的，其中，該垂直層堆疊具有鰭狀組態，且其中，該閘極係相鄰於該垂直層堆疊之任一側。
實例14係包含實例1至13之任一者之該標的，其中，該裝置係肖特基二極體。
實例15係包含實例1至13之任一者之該標的，其進一步包含在該閘極與該垂直層堆疊之間之閘極介電質。
實例16係包含實例15之該標的，其中，該裝置係金屬氧化物半導體電容器(MOSCAP)。
實例17係包含實例1至16之任一者之該標的，其中，該裝置被組態成可達成至少三個相異電容值。
實例18係一種可調射頻(RF)濾波器裝置，其包含實例1至17項中之任一項之該標的。
實例19係一種計算系統，其包含實例1至18項中之任一項之該標的。
實例20係可調電容器裝置，其包含：III族材料氮化物(III-N)化合物層之垂直堆疊，該堆疊包含：通道層，其中，該通道層包含鎵(Ga)；在該通道層上之偏振層， 其中，該偏振層包含鋁(Al)；及以下之至少一者：在該通道層下方之氮化銦鎵(InGaN)分級層，其中，該分級層包含銦含量之垂直組成物分級；及額外通道層及在該額外通道層上之額外偏振層，其中，該額外通道層及該額外偏振層係在該偏振層上方；在該III-N層之垂直堆疊上方之金屬閘極；及相鄰於該III-N層之垂直堆疊之源極及汲極區域。
實例21係包含實例20之該標的，其中，III-N層之該垂直堆疊係包含在該通道層下方之該銦鎵氮(InGaN)分級層。
實例22係包含實例20至21之任一者之該標的，其中，在該銦鎵氮(InGaN)分級層中之該銦含量的範圍係從大約0%至大約30%。
實例23係包含實例20至22之任一者之該標的，其中，該分級層及該通道層係包含三維電子氣(3DEG)組態。
實例24係包含實例20至23之任一者之該標的，其中，III-N層之該垂直堆疊係包含該額外通道及偏振層。
實例25係包含實例24之該標的，其中，每個通道層係包含二維電子氣(2DEG)組態。
實例26係包含實例20至25之任一者之該標的，其中，該裝置具有非平面組態。
實例27係包含實例20至26之任一者之該標的，其中，III-N層之該垂直堆疊係具有鰭狀組態且其中該閘極 係相鄰於III-N層之該垂直堆疊之任一側。
實例28係包含實例20至27之任一者之該標的，其中，該裝置係肖特基二極體。
實例29係包含實例20至27之任一者之該標的，其進一步包含在該閘極與該III-N層之垂直堆疊之間的閘極介電質。
實例30係包含實例29之該標的，其中，該裝置係金屬氧化物半導體電容器(MOSCAP)。
實例31係包含實例20至30之任一者之該標的，其中，該裝置係被組態成可達成至少三個相異電容值。
實例32係包含實例20至31之任一者之該標的之可調射頻(RF)濾波器裝置。
實例33係包含實例20至32之任一者之該標的之計算系統。
實例34係一種形成可調電容器裝置之方法，該方法包含：形成垂直層堆疊，該堆疊之各層包含III族材料氮化物(III-N)化合物，其中，該垂直層堆疊包含：通道層；在該通道層上之偏振層；及以下之至少一者：在該通道層下方之分級層，其中該分級層包含至少一材料之垂直組成物分級；及額外通道層及在該額外通道層上之額外偏振層，其中，該額外通道層及該額外偏振層係在該偏振層上方；且在該III-N層之垂直堆疊上方形成閘極。
實例35係包含實例34之該標的，其中，該通道層係包含鎵(Ga)。
實例36係包含實例34至35之任一者之該標的，其中，該偏振層係包含鋁(Al)。
實例37係包含實例34至36之任一者之該標的，其中，該閘極係金屬閘極。
實例38係包含實例34至37之任一者之該標的，其中，該垂直層堆疊係包含在該通道層下方之該分級層。
實例39係包含實例38之該標的，其中，該分級層係包含銦(In)含量之組成物分級。
實例40係包含實例38至39之任一者之該標的，其中，該分級層及該通道層係包含三維電子氣(3DEG)組態。
實例41係包含實例34至40之任一者之該標的，其中，該垂直層堆疊係包含該額外通道層及該額外偏振層。
實例42係包含實例41之該標的，其中，每個通道層係包含二維電子氣(2DEG)組態。
實例43係包含實例34至42之任一者之該標的，其進一步包含形成相鄰於該垂直層堆疊之源極及汲極區域。
實例44係包含實例43之該標的，其中，該源極及汲極區域係n型摻雜。
實例45係包含實例34至44之任一者之該標的，其進一步包含將該垂直層堆疊圖案化至至少一鰭部中，其中，該閘極係相鄰於該至少一鰭部之任一側。
實例46係包含實例34至45之任一者之該標的，其中，該裝置係肖特基二極體。
實例47係包含實例34至45之任一者之該標的，其進一步包含在該閘極與該垂直層堆疊之間形成閘極介電質。
實例48係包含實例47之該標的，其中，該裝置係金屬氧化物半導體電容器(MOSCAP)。
實例49係包含實例34至48之任一者之該標的，其中，該裝置係被組態成可達成至少三個相異電容值。
實例50係包含實例34至49之任一者之該標的，其進一步包含形成在該垂直層堆疊之至少一部分下方之底部填充隔離。
實例51係包含實例34至50之任一者之該標的，其進一步包含形成可調射頻(RF)濾波器裝置。
針對繪示及說明的目的已呈現上述實例實施例之說明。其非旨在窮舉或將本發明於限制於所揭示之精確形式。鑑於本揭示內容，許多修改及變化係可能的。其旨在本發明之範圍係不被此詳細說明所限制，而是由隨附之申請專利範圍所限制。針對本申請案主張優先權之將來所申請之申請案可依不同的方式來主張本揭示之標的，且通常可包含如在本文中多方面所揭示的或以其他方式所陳述的一或多個限制之任何集合。
110‧‧‧基板
115‧‧‧淺溝槽隔離(STI)
120‧‧‧成核層
122‧‧‧緩衝層
130‧‧‧通道層
135‧‧‧分級通道層
140‧‧‧偏振層
150‧‧‧介電質層
160‧‧‧閘極
170‧‧‧源極/汲極區域
172‧‧‧S/D接點
180‧‧‧底部填充隔離區域

Claims (25)

  1. 一種可調電容器裝置，包括：垂直層堆疊，該堆疊之各層包括III族材料氮化物(III-N)化合物，其中該垂直層堆疊包含：通道層；在該通道層上之偏振層；及在該通道層下方之分級層，其中該分級層包含至少一材料之垂直組成物分級；及在該垂直層堆疊上方之閘極。
  2. 如申請專利範圍第1項之裝置，其中，該通道層包含鎵(Ga)。
  3. 如申請專利範圍第1項之裝置，其中，該偏振層包含鋁(Al)。
  4. 如申請專利範圍第1項之裝置，其中，該閘極係金屬閘極。
  5. 如申請專利範圍第1項之裝置，其中，該分級層包含銦(In)含量之組成物分級。
  6. 如申請專利範圍第1項之裝置，其中，該分級層及該通道層包含三維電子氣(3DEG)組態。
  7. 如申請專利範圍第1項之裝置，其中，該垂直層堆疊包含額外通道層及在該額外通道層上之額外偏振層，其中，該額外通道層及該額外偏振層係在該偏振層上方。
  8. 如申請專利範圍第7項之裝置，其中，各通道層包含二維電子氣(2DEG)組態。
  9. 如申請專利範圍第1項之裝置，其進一步包括相鄰於該垂直層堆疊之源極及汲極區域。
  10. 如申請專利範圍第9項之裝置，其中，該源極及汲極區域係被n型摻雜。
  11. 如申請專利範圍第1項之裝置，其中，該裝置具有非平面組態。
  12. 如申請專利範圍第1項之裝置，其中，該垂直層堆疊具有鰭狀組態，且其中，該閘極係相鄰於該垂直層堆疊之任一側。
  13. 如申請專利範圍第1項之裝置，其中，該裝置係肖特基二極體。
  14. 如申請專利範圍第1項之裝置，其進一步包括在該閘極與該垂直層堆疊之間之閘極介電質。
  15. 如申請專利範圍第14項之裝置，其中，該裝置係金屬氧化物半導體電容器(MOSCAP)。
  16. 如申請專利範圍第1項之裝置，其中，該裝置被組態成可達成至少三個相異電容值。
  17. 一種可調射頻(RF)濾波器裝置，其包括如申請專利範圍第1至16項中任一項之裝置。
  18. 一種計算系統，其包括如申請專利範圍第1至16項中任一項之裝置。
  19. 一種可調電容器裝置，包括：III族材料氮化物(III-N)化合物層之垂直堆疊，該堆疊包含： 通道層，其中，該通道層包含鎵(Ga)；在該通道層上之偏振層，其中，該偏振層包含鋁(Al)；及以下至少一者：在該通道層下方之氮化銦鎵(InGaN)分級層，其中，該分級層包含銦含量之垂直組成物分級；及額外通道層及在該額外通道層上之額外偏振層，其中，該額外通道層及該額外偏振層係在該偏振層上方；在該III-N層之垂直堆疊上方之金屬閘極；及相鄰於該III-N層之垂直堆疊的源極及汲極區域。
  20. 如申請專利範圍第19項之裝置，其中，在該InGaN分級層中之該銦含量的範圍係從大約0%至大約30%。
  21. 如申請專利範圍第19或20項之裝置，其進一步包括在該閘極與該III-N層之垂直堆疊之間的閘極介電質。
  22. 一種形成可調電容器裝置之方法，該方法包括：形成垂直層堆疊，該堆疊之各層包括III族材料氮化物(III-N)化合物，其中，該垂直層堆疊包含：通道層；在該通道層上之偏振層；及在該通道層下方之分級層，其中該分級層包含至少一材料之垂直組成物分級；且 在該III-N層之垂直堆疊上方形成閘極。
  23. 如申請專利範圍第22項之方法，其進一步包括將該垂直層堆疊圖案化至至少一鰭部中，其中，該閘極係相鄰於該至少一鰭部之任一側。
  24. 如申請專利範圍22或23項之方法，其進一步包括在該閘極與該垂直層堆疊之間形成閘極介電質。
  25. 如申請專利範圍第22或23項之方法，其中，該垂直層堆疊進一步包含額外通道層及在該額外通道層上之額外偏振層，其中，該額外通道層及該額外偏振層係在該偏振層上方。
TW105135567A 2015-12-09 2016-11-02 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法 TWI724050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/64630 2015-12-09
PCT/US2015/064630 WO2017099737A1 (en) 2015-12-09 2015-12-09 Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters

Publications (2)

Publication Number Publication Date
TW201740573A TW201740573A (zh) 2017-11-16
TWI724050B true TWI724050B (zh) 2021-04-11

Family

ID=59013830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135567A TWI724050B (zh) 2015-12-09 2016-11-02 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法

Country Status (3)

Country Link
US (1) US10861942B2 (zh)
TW (1) TWI724050B (zh)
WO (1) WO2017099737A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861942B2 (en) 2015-12-09 2020-12-08 Intel Corporation Tunable capacitors including III-N multi-2DEG and 3DEG structures for tunable RF filters
WO2019066874A1 (en) * 2017-09-28 2019-04-04 Intel Corporation VARIABLE CAPACITY DEVICE WITH MULTILAYER ELECTRODE BIDIMENSIONAL GAS (2DEG)
US10497774B2 (en) 2017-10-23 2019-12-03 Blackberry Limited Small-gap coplanar tunable capacitors and methods for manufacturing thereof
US10332687B2 (en) 2017-10-23 2019-06-25 Blackberry Limited Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof
CN108365019B (zh) * 2018-02-11 2021-02-26 中国工程物理研究院电子工程研究所 一种横向结构的半导体异质结变容管装置
WO2019215988A1 (ja) * 2018-05-10 2019-11-14 株式会社村田製作所 高周波モジュール
US20190363198A1 (en) * 2018-05-25 2019-11-28 Qualcomm Incorporated Gallium-nitride-based transcaps for millimeter wave applications
US11587924B2 (en) * 2019-03-22 2023-02-21 Intel Corporation Integration of passive components in III-N devices
US20220223726A1 (en) * 2019-04-12 2022-07-14 Guangdong Zhineng Technologies, Co. Ltd. High electron mobility transistor (hemt) and method of manufacturing the same
CN112825330B (zh) * 2019-11-21 2022-07-22 西安电子科技大学 一种高线性度复合栅结构的GaN晶体管器件及其制备方法
WO2023013431A1 (ja) 2021-08-03 2023-02-09 ヌヴォトンテクノロジージャパン株式会社 可変容量素子
CN116487446B (zh) * 2023-06-20 2024-06-18 南方科技大学 电容器、其制造方法及其使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189188A1 (en) * 2008-01-24 2009-07-30 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
TW201535715A (zh) * 2013-12-26 2015-09-16 Intel Corp 使用ＩｎＡｌＮ及ＡｌＧａＮ雙層封頂堆疊之矽基板上的低薄膜電阻ＧａＮ通道

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541797B1 (en) * 1997-12-04 2003-04-01 Showa Denko K. K. Group-III nitride semiconductor light-emitting device
US6992319B2 (en) 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
US10861942B2 (en) 2015-12-09 2020-12-08 Intel Corporation Tunable capacitors including III-N multi-2DEG and 3DEG structures for tunable RF filters
CN105895526B (zh) * 2016-04-26 2019-02-01 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189188A1 (en) * 2008-01-24 2009-07-30 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
TW201535715A (zh) * 2013-12-26 2015-09-16 Intel Corp 使用ＩｎＡｌＮ及ＡｌＧａＮ雙層封頂堆疊之矽基板上的低薄膜電阻ＧａＮ通道

Also Published As

Publication number Publication date
US20200203488A1 (en) 2020-06-25
WO2017099737A1 (en) 2017-06-15
US10861942B2 (en) 2020-12-08
TW201740573A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
TWI724050B (zh) 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法
TWI723079B (zh) 積體射頻（ｒｆ）前端結構
US11114556B2 (en) Gate stack design for GaN e-mode transistor performance
CN109104880B (zh) 用于增强的开状态和关状态性能的带有阈值电压切换的基于铁电的场效应晶体管
US10727241B2 (en) 3D NAND structures including group III-N material channels
TWI723019B (zh) 在具有不同通道材料的相同晶粒上形成電晶體之技術
CN108054084B (zh) 纳米尺度模板结构上的ⅲ族-n晶体管
US10770593B2 (en) Beaded fin transistor
CN110943082A (zh) 具有用于应力的不同沟道几何形状的堆叠纳米线晶体管结构
US10622448B2 (en) Transistors including retracted raised source/drain to reduce parasitic capacitances
US11056593B2 (en) Semiconductor devices with metal contacts including crystalline alloys
US11043627B2 (en) Techniques for monolithic co-integration of thin-film bulk acoustic resonator devices and III-N semiconductor transistor devices
US20190088759A1 (en) Transistor gate trench engineering to decrease capacitance and resistance
US10559688B2 (en) Transistor with thermal performance boost
TW201817007A (zh) 在ｉｉｉ－ｎ族材料結構的半極性面上形成肖特基二極體之技術
TWI706538B (zh) 用於波封追蹤系統之共整合 iii-n 電壓調整器及 rf 功率放大器
WO2018004674A1 (en) Graded channels for high frequency iii-n transistors
KR102490902B1 (ko) 희생 ⅳ족 재료 층들을 이용하여 ⅲ-ⅴ족 재료 나노와이어들을 포함하는 트랜지스터들을 형성하기 위한 기술들
WO2018125082A1 (en) Ge-rich transistors employing si-rich source/drain contact resistance reducing layer