JP5609055B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5609055B2 JP5609055B2 JP2009230878A JP2009230878A JP5609055B2 JP 5609055 B2 JP5609055 B2 JP 5609055B2 JP 2009230878 A JP2009230878 A JP 2009230878A JP 2009230878 A JP2009230878 A JP 2009230878A JP 5609055 B2 JP5609055 B2 JP 5609055B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- recess
- layer
- electron supply
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 150000001875 compounds Chemical class 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 144
- 229910002704 AlGaN Inorganic materials 0.000 description 35
- 230000008569 process Effects 0.000 description 19
- 238000002955 isolation Methods 0.000 description 13
- 229910052715 tantalum Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
AlGaN/GaN・FETにおけるオン抵抗を、図1を用いて説明する。AlGaN/GaN・FETの場合、コンタクト抵抗は、ソース電極S及びドレイン電極Dとその下層のAlGaNからなる電子供給層との間に存在する抵抗である。電子走行層の電子供給層との界面近傍に生成される2次元電子ガス(2DEG)においては、主に、ゲート−ソース間抵抗、ゲート−ドレイン間抵抗、及びゲート電極Gの下方におけるチャネル抵抗が存在する。コンタクト抵抗、ゲート−ソース間抵抗、ゲート−ドレイン間抵抗、及びチャネル抵抗を合算したものがオン抵抗とほぼ等価である。
図2〜図4は、第1の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。
詳細には、基板、例えばSiC基板1上に、例えば有機金属気相成長法、ここではMOVPE(Metal Organic Vapor Phase Epitaxy)法により、結晶成長装置を用いて、以下の各化合物半導体層を成長する。
例えば、インテンショナリーアンドープAlN(i−AlN)、インテンショナリーアンドープGaN(i−GaN)及びインテンショナリーアンドープAlGaN(i−AlGaN)を順次堆積し、核形成層2、電子走行層3及び電子供給層4を積層形成する。ここで、核形成層2は膜厚0.1μm程度、電子走行層3は膜厚3μm程度、電子供給層4はAlXGa1-XN(0<x<1)で例えばAl0.25Ga0.75Nとして膜厚20nm程度に形成する。
詳細には、核形成層2、電子走行層3及び電子供給層4を形成した結晶成長装置を引き続き用いたIn-situにより、電子供給層4上に絶縁膜5を成長形成する。絶縁膜5としては、例えばシリコン窒化膜を膜厚50nm程度に形成する。その後、SiC基板1を結晶成長装置から取り出す。
ここで、結晶成長装置を用いたIn-situにより絶縁膜5を形成する代わりに、CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、蒸着法又はスパッタ法等で絶縁膜を形成するようにしても良い。これらの手法で絶縁膜を形成する場合、電子供給層4の形成後にSiC基板1を結晶成長装置から取り出した後に、所定の堆積装置を用いて絶縁膜を成膜する。
詳細には、先ず、リソグラフィー及び塩素系ガス等を用いたドライエッチングにより、絶縁膜5上における素子分離領域に、絶縁膜5及び電子供給層4を貫通して電子走行層3の一部を掘り込む深さの分離溝6aを形成する。
ここで、分離溝6aを形成して分離溝6aに絶縁物を充填する代わりに、素子分離領域に不純物をイオン注入し、素子分離領域における電子供給層4及び電子走行層3の一部を絶縁状態にする手法を用いても良い。
詳細には、絶縁膜5上のソース電極及びドレイン電極の形成予定部位をリソグラフィー及び塩素系ガス等を用いたドライエッチングし、絶縁膜5を貫通して電子供給層4の所定深さに達する凹部7,8を形成する。
ドライエッチングのエッチング条件としては、エッチングガスとして例えば塩素を用いて流量30sccmとし、圧力を2Pa、RF投入電力を20Wとする。このとき、エッチング深さには特に制限は無く、電子供給層4の所定深さに達する凹部7,8が形成される程度であれば良い。
ドライエッチングで用いたレジストは、灰化処理等により除去する。
詳細には、SiC基板1を結晶成長装置内に導入し、例えば有機金属気相成長法、ここではMOVPE法により、不純物、ここではn型不純物の添加量を漸減させながら、n−GaN層7を連続的に成長する。図3(b)中において矢印で示すように、凹部7,8の底面から上方へn−GaNの結晶成長が進行し、凹部7,8を充填するように成長した後、電子供給層4上で横方向に結晶成長が進行し、凹部7,8を埋め込み電子供給層4上を覆うn−GaN層9が形成される。
なお、n−GaN層7を形成する際には、有機金属気相成長法としてMOVPE法の代わりにMOCVD(Metal Organic Chemical Vapor Deposition)法を用いても良い。
なお、処理温度を一定に保ち、Siの添加量のみを調節するようにしても良い。
詳細には、n−GaN層9上の全面にレジストを塗布し、リソグラフィーにより、活性領域のソース電極及びドレイン電極の形成予定部位に開口11aを有するレジストパターン11を形成する。レジストパターン11では、開口11aは、凹部7,8に対して、ゲート電極の形成予定部位側の端部11bが当該形成予定部位側に偏倚して形成される。
詳細には、電極材料として例えばTa,Al,M,Auを用い、開口11aを埋め込むようにレジストパターン11上に蒸着法により上記の順序で積層する。Mは、Ti,Ta,Ni,Mo,Ptから選ばれた1種の金属であり、ここでは例えばNiとする。なお、ソース電極12及びドレイン電極13の材料として、Ti/Alを用いても良い。その後、加温した有機溶媒等を用いて、リフトオフ法によりレジストパターン11をその上のTa,Al,Ni,Auと共に除去する。その後、例えば550℃程度の温度によりSiC基板1にアニール処理を施す。以上により、n−GaN層9上に、Ta/Al/M/Auがこの順で積層されてなる一対のオーミック電極であるソース電極12及びドレイン電極13が形成される。
詳細には、全面にレジストを塗布し、リソグラフィーにより、第3のn−GaN領域9cにおけるゲート電極の形成予定部位を開口して露出するレジストマスク(不図示)を形成する。そして、このレジストマスクを用い、第3のn−GaN領域9cにおけるゲート電極の形成予定部位を塩素系ガス等を用いてドライエッチングする。以上により、n−GaN層9の第3のn−GaN領域9cに、絶縁膜5の表面におけるゲート電極の形成予定部位を露出させる開口14が形成される。
ドライエッチングで用いたレジストは、灰化処理等により除去する。
詳細には、例えば蒸着法により電極材料、例えばNi/Auを開口14を埋め込むようにレジストマスク上に積層する。その後、加温した有機溶媒等を用いてレジストマスクをその上のNi/Auと共にリフトオフ法により除去する。以上により、絶縁膜5上で開口14内を充填し、第3のn−GaN領域9cの上方へ突起する、Ni/Auからなるゲート電極15が形成される。ゲート電極15は、電子供給層4上でゲート絶縁膜として機能する絶縁膜5を介して形成されている。
しかる後、層間絶縁膜及び配線の形成等を経て、AlGaN/GaN・FETを形成する。
例えば、図5に示すように、第3のn−GaN領域9cの開口14を、ソース電極12側に偏倚した部位に形成した後、絶縁膜5上で開口14内を充填し、第3のn−GaN領域9cの上方へ突起するゲート電極15を形成する。この場合、ソース電極12については図4(a)と同様に、ソース電極12ゲート電極15側の端部12aと凹部7との水平方向の離間距離d1は例えば0.05μm〜1.2μm程度、他方の端部12bと凹部7,8との水平方向の離間距離d2は0.05μm〜0.5μm程度とされる。一方、ドレイン電極13については、ドレイン電極13のゲート電極15側の端部13aと凹部8との水平方向の離間距離d3は、d1よりも長く、例えば0.05μm〜10μm程度とすることができる。他方の端部13bと凹部8との水平方向の離間距離d4は、d2と同程度で良い。
ソース電極12及びドレイン電極13は、Alを含有しないn−GaN層9上に形成されており、AlGaN層上に形成された場合に較べて障壁が低くなり、ソース電極12及びドレイン電極13のコンタクト抵抗が低減する。n−GaN層9は、n型不純物であるSiを含有しており、ソース電極12及びドレイン電極13の下方に存する第1のn−GaN領域9aではSi濃度が高いため、この高Si濃度の第1のn−GaN領域9aにより更にコンタクト抵抗が低減する。ここで、ゲート−ソース間及びゲート−ドレイン間のn−GaNのSi濃度が高いと、ゲート−ソース間及びゲート−ドレイン間でリークパスが生じる虞がある。本実施形態では、ゲート−ソース間及びゲート−ドレイン間には第2のn−GaN領域9b及び第3のn−GaN領域9cが形成されており、n−GaN領域9b及び第3のn−GaN領域9cは第1のn−GaN領域9aよりもSi濃度が低い。しかも、ゲート電極15と一端で接する第3のn−GaN領域9cはn−GaN領域9bよりもSi濃度が低い。この構成により、ゲート−ソース間及びゲート−ドレイン間のリークパスが抑止される。
ここでは、電子供給層のAlGaNにおけるAl組成を所定値、例えば30%とした場合について実験した。従来のAlGaN/GaN・FETをサンプル1、本実施形態のAlGaN/GaN・FETでソース電極12及びドレイン電極13をゲート電極15に偏倚させない構造のものをサンプル2、本実施形態のAlGaN/GaN・FETをサンプル3として、図6に示す。
本実施形態では、第1の実施形態と同様に化合物半導体装置を開示するが、ゲート電極を、電子供給層に形成した溝内を埋め込み上方に突出する形状にする、いわゆるゲートリセス構造の化合物半導体装置について例示する。ゲートリセス構造のAlGaN/GaN・FETは、印加電圧がオフの状態では電流が流れない、いわゆるノーマリーオフ動作を実現するものである。電源等に用いられるスイッチング素子には、ノーマリーオフ動作が好適であり、本実施形態のAlGaN/GaN・FETは主に、大きな電圧を供給するための電源回路に用いられる。
本実施形態では先ず、第1の実施形態の図2(a)〜図4(b)と同様の諸工程を行い、図7(a)に示すように、図4(b)と同様の状態を得る。
詳細には、リソグラフィー及びドライエッチングにより、開口14の底面に露出する絶縁膜5に対して、絶縁膜5を貫通し、電子供給層4の所定深さに達する凹部21を形成する。
リソグラフィーに用いたレジストは、灰化処理又は剥離処理等により除去する。
詳細には、凹部21の内壁を覆うように、半導体基板1の全面にSiN等の絶縁物をCVD法等により例えば膜厚50nm程度に堆積する。これにより、凹部21の内壁面には、ゲート絶縁膜として機能する絶縁膜22が形成される。
先ず、図8(a)に示すように、下層レジスト23(例えば、商品名PMGI:米国マイクロケム社製)及び上層レジスト24(例えば、商品名PFI32−A8:住友化学社製)をそれぞれ例えばスピンコート法により塗布形成する。紫外線露光により例えば0.8μm径程度の開口24aを上層レジスト24に形成する。
次に、上層レジスト24及び下層レジスト23をマスクとして、開口24a,23a内を含む全面にゲートメタル(Ni:膜厚10nm程度/Au:膜厚300nm程度)を蒸着する。ここで図示の便宜上、上層レジスト24上に堆積されるゲートメタルの図示を省略する。
以下、本実施形態の変形例について説明する。本実施形態では、電子供給層4とゲート電極26との間にゲート絶縁膜23が設けられた、いわゆる絶縁ゲート型のAlGaN/GaN・FETを例示した。これに対して本例では、電子供給層4とゲート電極26との間にゲート絶縁膜を有しない、いわゆるショットキー型のAlGaN/GaN・FETを例示する。
本実施形態では先ず、第1の実施形態の図2(a)〜図4(b)と同様の諸工程を行い、図9(a)に示すように、図4(b)と同様の状態を得る。
詳細には、リソグラフィー及びドライエッチングにより、開口14の底面に露出する絶縁膜5に対して、絶縁膜5を貫通し、電子供給層4の所定深さに達する凹部31を形成する。凹部31は、第2の実施形態の図7(b)の凹部21よりも幅狭に形成される。
リソグラフィーに用いたレジストは剥離処理等により除去する。
先ず、図10(a)に示すように、下層レジスト23(例えば、商品名PMGI:米国マイクロケム社製)及び上層レジスト24(例えば、商品名PFI32−A8:住友化学社製)をそれぞれ例えばスピンコート法により塗布形成する。紫外線露光により例えば0.8μm径程度の開口24aを上層レジスト24に形成する。
次に、上層レジスト24及び下層レジスト23をマスクとして、開口24a,23a内を含む全面にゲートメタル(Ni:膜厚10nm程度/Au:膜厚300nm程度)を蒸着する。ここで図示の便宜上、上層レジスト24上に堆積されるゲートメタルの図示を省略する。
前記電子走行層上方に形成された電子供給層と、
前記電子供給層に形成された第1の凹部及び第2の凹部と、
前記第1の凹部内及び前記第2の凹部内を埋め込み前記電子供給層の上方を覆う、不純物を含む化合物半導体層と、
前記第1の凹部上方の前記化合物半導体層上方に形成されたソース電極と、
前記第2の凹部上方の前記化合物半導体層上方に形成されたドレイン電極と、
前記ソース電極及び前記ドレイン電極間の前記電子供給層上方に形成されたゲート電極と
を含み、
前記化合物半導体層は、前記ソース電極下方及び前記ドレイン電極下方に含まれる不純物の方が、前記ゲート電極近傍に含まれる不純物よりも濃度が大きいことを特徴とする化合物半導体装置。
前記電子供給層に第1の凹部及び第2の凹部を形成し、
前記第1の凹部内、前記第2の凹部内及び前記電子供給層を、不純物の添加量を漸減させながら化合物半導体層で覆い、
前記化合物半導体層上方の前記第1の凹部上方の位置にソース電極を形成し、
前記化合物半導体層上方の前記第2の凹部上方の位置にドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極間の前記電子供給層上方にゲート電極を形成することを特徴とする化合物半導体装置の製造方法。
2 核形成層
3 電子走行層
4 電子供給層
5,22 絶縁膜
6 素子分離構造
6a 分離溝
7,8,21,31 凹部
9 n−GaN層
9a 第1のn−GaN領域
9b 第2のn−GaN領域
9c 第3のn−GaN領域
11 レジストマスク
11a,14,23a,24a 開口
11b,12a,13a,12b,13b 端部
12 ソース電極
13 ドレイン電極
15,25,32 ゲート電極
23 下層レジスト
24 上層レジスト
Claims (9)
- 電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層に形成された第1の凹部及び第2の凹部と、
前記第1の凹部内及び前記第2の凹部内を埋め込み前記電子供給層の上方を覆う、不純物を含む化合物半導体層と、
前記第1の凹部上方の前記化合物半導体層上方に形成されたソース電極と、
前記第2の凹部上方の前記化合物半導体層上方に形成されたドレイン電極と、
前記ソース電極及び前記ドレイン電極間の前記電子供給層上方に形成されたゲート電極と
を含み、
前記化合物半導体層は、前記ソース電極及び前記ドレイン電極に対して前記電子供給層よりも障壁が低く、前記ソース電極下方及び前記ドレイン電極下方に含まれる不純物の方が、前記ゲート電極近傍に含まれる不純物よりも濃度が大きく、
前記電子供給層の上面と前記化合物半導体層の下面との間に、前記上面及び前記下面と接触するように絶縁膜が形成されていることを特徴とする化合物半導体装置。 - 前記ソース電極及び前記ドレイン電極は、前記第1の凹部及び前記第2の凹部に対して、前記ゲート電極側の端部が当該ゲート電極側に偏倚する非対称位置に形成されていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記ソース電極及び前記ドレイン電極は、その材料の一部が前記第1の凹部内及び前記第2の凹部内の前記化合物半導体層内に拡散していることを特徴とする請求項1又は2に記載の化合物半導体装置。
- 電子走行層上方に電子供給層を形成し、
前記電子供給層に第1の凹部及び第2の凹部を形成し、
前記第1の凹部内、前記第2の凹部内及び前記電子供給層を、不純物の添加量を漸減させながら、前記電子供給層上では横方向に成長するように化合物半導体層で覆い、
前記化合物半導体層上方の前記第1の凹部上方の位置にソース電極を形成し、
前記化合物半導体層上方の前記第2の凹部上方の位置にドレイン電極を形成し、
前記化合物半導体層は、前記ソース電極及び前記ドレイン電極に対して前記電子供給層よりも障壁が低く、
前記ソース電極及び前記ドレイン電極間の前記電子供給層上方にゲート電極を形成することを特徴とする化合物半導体装置の製造方法。 - 前記ソース電極及び前記ドレイン電極を、前記第1の凹部及び前記第2の凹部に対して、前記ゲート電極側の端部が当該ゲート電極側に偏倚する非対称位置に形成することを特徴とする請求項4に記載の化合物半導体装置の製造方法。
- 前記化合物半導体層を、前記第1の凹部内及び前記第2の凹部内に含まれる転位数の方が、前記ゲート電極近傍に含まれる転位数よりも大きくなるように形成することを特徴とする請求項4又は5に記載の化合物半導体装置の製造方法。
- 前記化合物半導体層を、その形成温度を漸増させて形成することを特徴とする請求項6に記載の化合物半導体装置の製造方法。
- 前記電子供給層の上面と前記化合物半導体層の下面との間に、前記上面及び前記下面と接触するように絶縁膜を形成することを特徴とする請求項4〜7のいずれか1項に記載の化合物半導体装置の製造方法。
- 前記絶縁膜を、有機金属気相成長法により、前記電子供給層の形成時のIn-situで形成することを特徴とする請求項8に記載の化合物半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230878A JP5609055B2 (ja) | 2009-10-02 | 2009-10-02 | 化合物半導体装置及びその製造方法 |
US12/895,970 US8941146B2 (en) | 2009-10-02 | 2010-10-01 | Compound semiconductor device and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230878A JP5609055B2 (ja) | 2009-10-02 | 2009-10-02 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011082217A JP2011082217A (ja) | 2011-04-21 |
JP5609055B2 true JP5609055B2 (ja) | 2014-10-22 |
Family
ID=43822526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009230878A Active JP5609055B2 (ja) | 2009-10-02 | 2009-10-02 | 化合物半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8941146B2 (ja) |
JP (1) | JP5609055B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130008281A (ko) * | 2011-07-12 | 2013-01-22 | 삼성전자주식회사 | 파워소자의 제조방법 |
US9660043B2 (en) | 2012-06-04 | 2017-05-23 | Sensor Electronic Technology, Inc. | Ohmic contact to semiconductor layer |
JP5892868B2 (ja) * | 2012-06-08 | 2016-03-23 | 日立オートモティブシステムズ株式会社 | 電動パワーステアリング装置、電力変換装置 |
US9793439B2 (en) | 2012-07-12 | 2017-10-17 | Sensor Electronic Technology, Inc. | Metallic contact for optoelectronic semiconductor device |
US9425276B2 (en) * | 2013-01-21 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | High electron mobility transistors |
WO2015006131A1 (en) * | 2013-07-08 | 2015-01-15 | Efficient Power Conversion Corporation | Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits |
CN103928311A (zh) * | 2014-05-08 | 2014-07-16 | 西安电子科技大学 | Hemt器件的欧姆接触电极制作方法 |
CN103972069A (zh) * | 2014-05-08 | 2014-08-06 | 西安电子科技大学 | AlGaN-GaN异质结欧姆接触制作方法 |
JP2017527988A (ja) * | 2014-08-13 | 2017-09-21 | インテル・コーポレーション | 自己整合ゲートラストiii−nトランジスタ |
JP2017533574A (ja) | 2014-09-18 | 2017-11-09 | インテル・コーポレーション | シリコンcmos互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物 |
CN106796952B (zh) | 2014-09-25 | 2020-11-06 | 英特尔公司 | 独立式硅台面上的ⅲ-n族外延器件结构 |
KR102333752B1 (ko) | 2014-11-18 | 2021-12-01 | 인텔 코포레이션 | n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들 |
EP3235005A4 (en) | 2014-12-18 | 2018-09-12 | Intel Corporation | N-channel gallium nitride transistors |
US9580304B2 (en) * | 2015-05-07 | 2017-02-28 | Texas Instruments Incorporated | Low-stress low-hydrogen LPCVD silicon nitride |
CN107949914B (zh) | 2015-05-19 | 2022-01-18 | 英特尔公司 | 具有凸起掺杂晶体结构的半导体器件 |
TWI664726B (zh) * | 2017-05-31 | 2019-07-01 | 財團法人工業技術研究院 | 歐姆接觸結構及具有此歐姆接觸結構之半導體元件 |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
JP7100241B2 (ja) * | 2017-12-20 | 2022-07-13 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
KR102123592B1 (ko) * | 2018-10-11 | 2020-06-16 | 국방과학연구소 | Hemt 소자 및 이의 제조 방법 |
US11961902B2 (en) | 2020-04-22 | 2024-04-16 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device with multichannel heterostructure and manufacturing method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910013568A (ko) * | 1989-12-31 | 1991-08-08 | 김광호 | 화합물 반도체 장치 및 그 제조방법 |
JPH05102192A (ja) * | 1991-10-09 | 1993-04-23 | Nikko Kyodo Co Ltd | 電界効果トランジスタ |
JP2001102565A (ja) | 1999-09-28 | 2001-04-13 | Toshiba Corp | 半導体装置及びその製造方法 |
US7432142B2 (en) * | 2004-05-20 | 2008-10-07 | Cree, Inc. | Methods of fabricating nitride-based transistors having regrown ohmic contact regions |
JP4810072B2 (ja) * | 2004-06-15 | 2011-11-09 | 株式会社東芝 | 窒素化合物含有半導体装置 |
JP4974454B2 (ja) * | 2004-11-15 | 2012-07-11 | 株式会社豊田中央研究所 | 半導体装置 |
JP2006190991A (ja) * | 2004-12-09 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2008124262A (ja) | 2006-11-13 | 2008-05-29 | Oki Electric Ind Co Ltd | 選択再成長を用いたAlGaN/GaN−HEMTの製造方法 |
JP5313457B2 (ja) | 2007-03-09 | 2013-10-09 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
JP5208439B2 (ja) * | 2007-04-03 | 2013-06-12 | 新日本無線株式会社 | 窒化物半導体装置 |
-
2009
- 2009-10-02 JP JP2009230878A patent/JP5609055B2/ja active Active
-
2010
- 2010-10-01 US US12/895,970 patent/US8941146B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8941146B2 (en) | 2015-01-27 |
US20110079822A1 (en) | 2011-04-07 |
JP2011082217A (ja) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5609055B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6035007B2 (ja) | Mis型の窒化物半導体hemt及びその製造方法 | |
JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR101357477B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
CN103325822B (zh) | 化合物半导体器件及其制造方法 | |
JP5866766B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5919626B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5966301B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2011082216A (ja) | 化合物半導体装置及びその製造方法 | |
CN103367424B (zh) | 化合物半导体器件及其制造方法 | |
CN103715251A (zh) | 化合物半导体器件及其制造方法 | |
CN103035696B (zh) | 化合物半导体器件和用于制造化合物半导体器件的方法 | |
CN103715249A (zh) | 化合物半导体器件及其制造方法 | |
WO2008035403A1 (en) | Field-effect transistor | |
CN103035683A (zh) | 化合物半导体器件及其制造方法 | |
JP2012119636A (ja) | 化合物半導体装置及びその製造方法 | |
CN103545362B (zh) | 化合物半导体器件及其制造方法 | |
JP5899879B2 (ja) | 化合物半導体装置及びその製造方法 | |
TW201303967A (zh) | 化合物半導體裝置及其製造方法 | |
CN103700700A (zh) | 化合物半导体器件及其制造方法 | |
JP2007329483A (ja) | エンハンスモード電界効果デバイスおよびその製造方法 | |
JP2017085058A (ja) | 化合物半導体装置及びその製造方法 | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6524888B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5609055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |