JPH05102192A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH05102192A JPH05102192A JP28946591A JP28946591A JPH05102192A JP H05102192 A JPH05102192 A JP H05102192A JP 28946591 A JP28946591 A JP 28946591A JP 28946591 A JP28946591 A JP 28946591A JP H05102192 A JPH05102192 A JP H05102192A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- active layer
- layer
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】ソース・ドレイン電極の接触抵抗が低減される
だけでなく、適度な深さのリセス構造を有する電界効果
トランジスタを提供する。 【構成】所定濃度の不純物を含有する能動層と、該能動
層上にショットキー接合を形成するゲート電極と、該能
動層上に前記ゲート電極から離間し前記能動層よりも高
い濃度の不純物を含有する高濃度層と、該能動層と前記
高濃度層のそれぞれの端部に接し前記能動層よりも高い
濃度の不純物を含有し前記高濃度層よりも厚い２つの高
濃度領域と、該高濃度領域とオーミック接合を形成する
ソース電極・ドレイン電極とを含む。 【効果】適度な深さのリセス構造を有するだけでなく、
ソース・ドレイン電極の接触抵抗が低減された高性能の
電界効果トランジスタを安定して容易に製造することが
可能である。
だけでなく、適度な深さのリセス構造を有する電界効果
トランジスタを提供する。 【構成】所定濃度の不純物を含有する能動層と、該能動
層上にショットキー接合を形成するゲート電極と、該能
動層上に前記ゲート電極から離間し前記能動層よりも高
い濃度の不純物を含有する高濃度層と、該能動層と前記
高濃度層のそれぞれの端部に接し前記能動層よりも高い
濃度の不純物を含有し前記高濃度層よりも厚い２つの高
濃度領域と、該高濃度領域とオーミック接合を形成する
ソース電極・ドレイン電極とを含む。 【効果】適度な深さのリセス構造を有するだけでなく、
ソース・ドレイン電極の接触抵抗が低減された高性能の
電界効果トランジスタを安定して容易に製造することが
可能である。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタ、
とりわけＧａＡｓ等の化合物半導体を構成材料とする、
高周波帯での動作に適した電界効果トランジスタの構造
に関する。
とりわけＧａＡｓ等の化合物半導体を構成材料とする、
高周波帯での動作に適した電界効果トランジスタの構造
に関する。
【０００２】ＧａＡｓ電界効果トランジスタ（ＦＥＴ）
は半導体基板に形成された能動層の表面に、オーミック
接触するソース電極・ドレイン電極およびショットキー
接触するゲート電極を備える。ゲート電極に加えた電圧
により、ソース・ドレイン電極間の能動層のコンダクタ
ンスを変化させ、ドレイン電流を変化させている。
は半導体基板に形成された能動層の表面に、オーミック
接触するソース電極・ドレイン電極およびショットキー
接触するゲート電極を備える。ゲート電極に加えた電圧
により、ソース・ドレイン電極間の能動層のコンダクタ
ンスを変化させ、ドレイン電流を変化させている。
【０００３】このようなＧａＡｓＦＥＴにおいては高周
波性能の向上のため、図１に示すように、ソース電極５
・ドレイン電極６と能動層２の間に能動層よりも高濃度
の不純物を含有する高濃度層であるｎ+ 層３を設けてい
る。このｎ+ 層３により、ソース・ゲート電極間の直列
抵抗を低減するとともに、ソース、ドレイン電極の接触
抵抗を低減することができる。ソース、ドレイン電極材
料としては、例えばＡｕ−Ｇｅ共晶合金等が用いられ、
電極形成後熱処理することで、図１に示すような合金層
７が形成され、オーミック接触性を示すようになる。
波性能の向上のため、図１に示すように、ソース電極５
・ドレイン電極６と能動層２の間に能動層よりも高濃度
の不純物を含有する高濃度層であるｎ+ 層３を設けてい
る。このｎ+ 層３により、ソース・ゲート電極間の直列
抵抗を低減するとともに、ソース、ドレイン電極の接触
抵抗を低減することができる。ソース、ドレイン電極材
料としては、例えばＡｕ−Ｇｅ共晶合金等が用いられ、
電極形成後熱処理することで、図１に示すような合金層
７が形成され、オーミック接触性を示すようになる。
【０００４】一方、リセス構造によるゲート電極４は、
ｎ+ 層３を掘り込んだ部分（リセス部）に能動層２と接
触するように形成される。
ｎ+ 層３を掘り込んだ部分（リセス部）に能動層２と接
触するように形成される。
【０００５】
【発明が解決しようとする課題】このような構造のＦＥ
Ｔでは、ソース、ドレイン電極の接触抵抗を低減するた
めには、ｎ+ 層はできるかぎり高不純物濃度でかつ厚い
方が好ましい。
Ｔでは、ソース、ドレイン電極の接触抵抗を低減するた
めには、ｎ+ 層はできるかぎり高不純物濃度でかつ厚い
方が好ましい。
【０００６】ところが、リセス部の深さは、ｎ+ 層の厚
みと同程度とすることが必要とされる。したがって、ｎ
+ 層を厚くするとリセス部の深さが増すため、高周波帯
で用いられるＦＥＴにとって最も重要なゲート電極の微
細な加工が困難となる。加えて、ｎ+ 層のリセス部の掘
り込みが深くなるため、ゲート電極下の能動層の厚さの
制御がむずかしくなる。
みと同程度とすることが必要とされる。したがって、ｎ
+ 層を厚くするとリセス部の深さが増すため、高周波帯
で用いられるＦＥＴにとって最も重要なゲート電極の微
細な加工が困難となる。加えて、ｎ+ 層のリセス部の掘
り込みが深くなるため、ゲート電極下の能動層の厚さの
制御がむずかしくなる。
【０００７】逆に、ｎ+ 層が薄く、合金層と同程度の厚
さの場合、たとえその厚さがソース・ゲート間の直列抵
抗を低減するには十分であっても、著しくソース、ドレ
イン電極の接触抵抗が高く、高周波性能が劣化する。
さの場合、たとえその厚さがソース・ゲート間の直列抵
抗を低減するには十分であっても、著しくソース、ドレ
イン電極の接触抵抗が高く、高周波性能が劣化する。
【０００８】このように従来のＦＥＴ構造では、ソース
・ドレイン電極の接触抵抗の低減とリセス深さの適正化
を同時に達成することはできなかった。
・ドレイン電極の接触抵抗の低減とリセス深さの適正化
を同時に達成することはできなかった。
【０００９】本発明は、このような課題に鑑みてなされ
たもので、ソース・ドレイン電極の接触抵抗が低減され
るだけでなく、適度な深さのリセス構造を有する電界効
果トランジスタを提供することを目的とする。
たもので、ソース・ドレイン電極の接触抵抗が低減され
るだけでなく、適度な深さのリセス構造を有する電界効
果トランジスタを提供することを目的とする。
【００１０】
【課題を解決するための手段および作用】本発明に係る
電界効果トランジスタは、所定濃度の不純物を含有する
能動層と、該能動層上にショットキー接合を形成するゲ
ート電極と、該能動層上に前記ゲート電極から離間し前
記能動層よりも高い濃度の不純物を含有する高濃度層
と、該能動層と前記高濃度層のそれぞれの端部に接し前
記能動層よりも高い濃度の不純物を含有し前記高濃度層
よりも厚い２つの高濃度領域と、該高濃度領域とオーミ
ック接合を形成するソース電極・ドレイン電極とを含む
ことを要旨とするものである。
電界効果トランジスタは、所定濃度の不純物を含有する
能動層と、該能動層上にショットキー接合を形成するゲ
ート電極と、該能動層上に前記ゲート電極から離間し前
記能動層よりも高い濃度の不純物を含有する高濃度層
と、該能動層と前記高濃度層のそれぞれの端部に接し前
記能動層よりも高い濃度の不純物を含有し前記高濃度層
よりも厚い２つの高濃度領域と、該高濃度領域とオーミ
ック接合を形成するソース電極・ドレイン電極とを含む
ことを要旨とするものである。
【００１１】本発明によれば、ソース、ドレイン電極の
接触抵抗の低減のために高濃度領域を充分に厚くし、そ
れと独立に設けた高濃度層を最適化することでリセス構
造を含むゲート電極を良好なものとすることができる。
接触抵抗の低減のために高濃度領域を充分に厚くし、そ
れと独立に設けた高濃度層を最適化することでリセス構
造を含むゲート電極を良好なものとすることができる。
【００１２】
【実施例】以下、本発明の実施例である電界効果トラン
ジスタについて図面を参照しながら説明する。
ジスタについて図面を参照しながら説明する。
【００１３】図２は、本発明の実施例を示す断面図であ
る。半絶縁性ＧａＡｓからなる基板１上に、不純物濃度
〜１×１０17/cm3、厚さ〜０．２μｍの能動層２、不純
物濃度〜２×１０18/cm3、厚さ〜０．１μｍの高濃度層
であるｎ+ 層３を連続してエピタキシャル成長する。そ
の後、ソースおよびドレイン電極が接触する部分のｎ+
層３、能動層２および基板１にＳｉイオンを注入し、熱
処理することにより不純物濃度〜１×１０18/cm3、厚さ
〜０．４μｍの２つの高濃度領域８、９を離間して形成
する。
る。半絶縁性ＧａＡｓからなる基板１上に、不純物濃度
〜１×１０17/cm3、厚さ〜０．２μｍの能動層２、不純
物濃度〜２×１０18/cm3、厚さ〜０．１μｍの高濃度層
であるｎ+ 層３を連続してエピタキシャル成長する。そ
の後、ソースおよびドレイン電極が接触する部分のｎ+
層３、能動層２および基板１にＳｉイオンを注入し、熱
処理することにより不純物濃度〜１×１０18/cm3、厚さ
〜０．４μｍの２つの高濃度領域８、９を離間して形成
する。
【００１４】ゲート電極４は、ｎ+ 層３を部分的に除去
したリセス部の底部に能動層２と接するように形成され
る。ソース電極５、ドレイン電極６は、高濃度領域８、
９上にそれぞれの電極のゲート電極４側の端部が、高濃
度領域８、９のゲート電極４側の端部より、ゲート電極
４から遠ざかる方向に２μｍ程度はなれて形成される。
したリセス部の底部に能動層２と接するように形成され
る。ソース電極５、ドレイン電極６は、高濃度領域８、
９上にそれぞれの電極のゲート電極４側の端部が、高濃
度領域８、９のゲート電極４側の端部より、ゲート電極
４から遠ざかる方向に２μｍ程度はなれて形成される。
【００１５】ｎ+ 層３は、ソース・ゲート電極間の直列
抵抗の低減のためには十分に厚いが、ゲート電極周辺の
微細な加工を妨げるほどには厚くない。ｎ+ 層３の厚さ
は、オーミック電極がＡｕ−Ｇｅ共晶の場合、その合金
層７の厚さ０．０５〜０．１μｍに対して十分に厚くす
る必要はなく、０．２μｍ以下で十分である。高濃度領
域８、９の厚さは、０．４μｍあるので、合金層７の厚
さをさしひいても電流が流れこむための低抵抗層の厚さ
が十分に確保され、低抵抗のオーミック電極を容易に得
ることができる。
抵抗の低減のためには十分に厚いが、ゲート電極周辺の
微細な加工を妨げるほどには厚くない。ｎ+ 層３の厚さ
は、オーミック電極がＡｕ−Ｇｅ共晶の場合、その合金
層７の厚さ０．０５〜０．１μｍに対して十分に厚くす
る必要はなく、０．２μｍ以下で十分である。高濃度領
域８、９の厚さは、０．４μｍあるので、合金層７の厚
さをさしひいても電流が流れこむための低抵抗層の厚さ
が十分に確保され、低抵抗のオーミック電極を容易に得
ることができる。
【００１６】なお、上記の実施例では、能動層２、ｎ+
層３の形成にエピタキシャル成長を用いた場合について
説明したが、イオン注入法によっても形成できることは
言うまでもなく、例えば、能動層２、ｎ+ 層３を必要な
領域のみに形成する所謂選択イオン注入法が適用できる
ことはもちろんである。
層３の形成にエピタキシャル成長を用いた場合について
説明したが、イオン注入法によっても形成できることは
言うまでもなく、例えば、能動層２、ｎ+ 層３を必要な
領域のみに形成する所謂選択イオン注入法が適用できる
ことはもちろんである。
【００１７】また、上記では半導体材料としてＧａＡｓ
の場合を例にとって説明したが、本発明はこれに限定さ
れるものではなく、他の材料、例えばＩｎＰあるいはＨ
ＥＭＴ等の混晶デバイスにも有効である。
の場合を例にとって説明したが、本発明はこれに限定さ
れるものではなく、他の材料、例えばＩｎＰあるいはＨ
ＥＭＴ等の混晶デバイスにも有効である。
【００１８】
【発明の効果】以上説明したように、本発明に係る電界
効果トランジスタは、所定濃度の不純物を含有する能動
層と、該能動層上にショットキー接合を形成するゲート
電極と、該能動層上に前記ゲート電極から離間し前記能
動層よりも高い濃度の不純物を含有する高濃度層と、該
能動層と前記高濃度層のそれぞれの端部に接し前記能動
層よりも高い濃度の不純物を含有し前記高濃度層よりも
厚い２つの高濃度領域と、該高濃度領域とオーミック接
合を形成するソース電極・ドレイン電極とを含むことを
要旨とするものである。
効果トランジスタは、所定濃度の不純物を含有する能動
層と、該能動層上にショットキー接合を形成するゲート
電極と、該能動層上に前記ゲート電極から離間し前記能
動層よりも高い濃度の不純物を含有する高濃度層と、該
能動層と前記高濃度層のそれぞれの端部に接し前記能動
層よりも高い濃度の不純物を含有し前記高濃度層よりも
厚い２つの高濃度領域と、該高濃度領域とオーミック接
合を形成するソース電極・ドレイン電極とを含むことを
要旨とするものである。
【００１９】本発明によれば、ソース、ドレイン電極の
接触抵抗の低減のために高濃度領域を充分に厚くし、そ
れと独立に設けた高濃度層を最適化することでリセス構
造を含むゲート電極を良好なものとすることができる。
したがって、適度な深さのリセス構造を有するだけでな
く、ソース・ドレイン電極の接触抵抗が低減された高性
能の電界効果トランジスタを安定して容易に製造するこ
とが可能である。
接触抵抗の低減のために高濃度領域を充分に厚くし、そ
れと独立に設けた高濃度層を最適化することでリセス構
造を含むゲート電極を良好なものとすることができる。
したがって、適度な深さのリセス構造を有するだけでな
く、ソース・ドレイン電極の接触抵抗が低減された高性
能の電界効果トランジスタを安定して容易に製造するこ
とが可能である。
【図１】従来技術による電界効果トランジスタの断面構
造を説明するための概念図である。
造を説明するための概念図である。
【図２】本発明の実施例による電界効果トランジスタの
断面構造を説明するための概念図である。
断面構造を説明するための概念図である。
１ … 半絶縁性ＧａＡｓからなる基板 ２ … 能動層 ３ … ｎ+ 層（高濃度層） ４ … ゲート電極 ５ … ソース電極 ６ … ドレイン電極 ７ … 合金層 ８、９…高濃度領域
Claims (1)
- 【請求項１】 所定濃度の不純物を含有する能動層と、 該能動層上にショットキー接合を形成するゲート電極
と、 該能動層上に前記ゲート電極から離間し前記能動層より
も高い濃度の不純物を含有する高濃度層と、 該能動層と前記高濃度層のそれぞれの端部に接し前記能
動層よりも高い濃度の不純物を含有し前記高濃度層より
も厚い２つの高濃度領域と、 該高濃度領域とオーミック接合を形成するソース電極・
ドレイン電極とを含むことを特徴とする電界効果トラン
ジスタ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28946591A JPH05102192A (ja) | 1991-10-09 | 1991-10-09 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28946591A JPH05102192A (ja) | 1991-10-09 | 1991-10-09 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102192A true JPH05102192A (ja) | 1993-04-23 |
Family
ID=17743626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28946591A Pending JPH05102192A (ja) | 1991-10-09 | 1991-10-09 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102192A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194670A (ja) * | 2007-04-19 | 2007-08-02 | Oki Electric Ind Co Ltd | 化合物半導体素子 |
| US20110079822A1 (en) * | 2009-10-02 | 2011-04-07 | Fujitsu Limited | Compound semiconductor device and manufacturing method |
-
1991
- 1991-10-09 JP JP28946591A patent/JPH05102192A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194670A (ja) * | 2007-04-19 | 2007-08-02 | Oki Electric Ind Co Ltd | 化合物半導体素子 |
| US20110079822A1 (en) * | 2009-10-02 | 2011-04-07 | Fujitsu Limited | Compound semiconductor device and manufacturing method |
| US8941146B2 (en) * | 2009-10-02 | 2015-01-27 | Fujitsu Limited | Compound semiconductor device and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| JPH0324782B2 (ja) | ||
| JPH05102192A (ja) | 電界効果トランジスタ | |
| JPS63142677A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPS5891681A (ja) | 電界効果型トランジスタ | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP2861086B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04357844A (ja) | 電界効果トランジスタ | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPS63177470A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0729917A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JP2000307100A (ja) | 電界効果半導体装置 | |
| JPH01179460A (ja) | 電界効果トランジスタ | |
| JPS6367342B2 (ja) | ||
| JPH04199644A (ja) | 半導体装置 | |
| JPH0472635A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS60235477A (ja) | 接合ゲ−ト形電界効果トランジスタ | |
| JPH03133143A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60107867A (ja) | 半導体装置とその製法 | |
| JPS59172776A (ja) | 半導体装置の製造方法 | |
| JPH0397232A (ja) | 電界効果トランジスタ |