JPH03133143A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH03133143A JPH03133143A JP27026289A JP27026289A JPH03133143A JP H03133143 A JPH03133143 A JP H03133143A JP 27026289 A JP27026289 A JP 27026289A JP 27026289 A JP27026289 A JP 27026289A JP H03133143 A JPH03133143 A JP H03133143A
- Authority
- JP
- Japan
- Prior art keywords
- channels
- forming
- channel
- rod
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000003892 spreading Methods 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 23
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- MODGUXHMLLXODK-UHFFFAOYSA-N [Br].CO Chemical compound [Br].CO MODGUXHMLLXODK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高出力・高速動作特性に優れた電界効果トラ
ンジスタおよびその製造方法に関するものである。
ンジスタおよびその製造方法に関するものである。
電界効果トランジスタの特性を向上させる為の素子構造
の提案は、現在まで数多くなされている。
の提案は、現在まで数多くなされている。
電界効果トランジスタの高周波特性向上には、相互コン
ダクタンスの増大化が一つの方法である。
ダクタンスの増大化が一つの方法である。
Ｄ、Ｂ、Ｒｅｎ５ｈ らは、ＴＥＥＥ Ｔｒａｎｓ、
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ＋ＨＤ−３４（１９
８７） ２２３２において、相互コンダクタンスが向上
した電界効果トランジスタに関し報告している。第５図
（ａ）、（ｂ）に彼らの報告した電界効果トランジスタ
の外観斜視図およびゲート直下のＡ−Ａ線断面図を示す
。１はガリウム砒素基板、２はソース電極、３はドレイ
ン電極、４はチャネル、５はゲート電極である。チャネ
ル４は、ガリウム砒素基板ｌに対してシリコン集束イオ
ンビームを線状に複数本注入することにより形成される
。線の方向はソース電極２とドレイン電極３を結ぶ方向
と平行であり、この線状の注入領域が電子が走行する領
域となる。各々の線状のチャネル４は、イオン注入され
ていない高抵抗領域によって電気的に分離される。
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ＋ＨＤ−３４（１９
８７） ２２３２において、相互コンダクタンスが向上
した電界効果トランジスタに関し報告している。第５図
（ａ）、（ｂ）に彼らの報告した電界効果トランジスタ
の外観斜視図およびゲート直下のＡ−Ａ線断面図を示す
。１はガリウム砒素基板、２はソース電極、３はドレイ
ン電極、４はチャネル、５はゲート電極である。チャネ
ル４は、ガリウム砒素基板ｌに対してシリコン集束イオ
ンビームを線状に複数本注入することにより形成される
。線の方向はソース電極２とドレイン電極３を結ぶ方向
と平行であり、この線状の注入領域が電子が走行する領
域となる。各々の線状のチャネル４は、イオン注入され
ていない高抵抗領域によって電気的に分離される。
通常の電界効果トランジスタ（詳しくはショットキー接
合型電界効果トランジスタ）では、チャネルは面状であ
る。この場合、ゲート電圧印加による空乏層は、ゲート
電極と接している面から下方へ１次元的に広がる。しか
しり、 Ｂ、 Ｒｅｎ５ｈらが報告した構造の電界効果
トランジスタの場合、空乏層はゲート電極と接している
面から広がるだけでなく、チャネル間の高抵抗領域から
も広がる。空乏層の広がりの概念図を第６図に示す。第
６図において、４′は空乏化したチャネル領域である。
合型電界効果トランジスタ）では、チャネルは面状であ
る。この場合、ゲート電圧印加による空乏層は、ゲート
電極と接している面から下方へ１次元的に広がる。しか
しり、 Ｂ、 Ｒｅｎ５ｈらが報告した構造の電界効果
トランジスタの場合、空乏層はゲート電極と接している
面から広がるだけでなく、チャネル間の高抵抗領域から
も広がる。空乏層の広がりの概念図を第６図に示す。第
６図において、４′は空乏化したチャネル領域である。
Ｄ、Ｂ、Ｒｅｎ５ｈらば、このゲート電極による空乏層
制御性の向上により、単位チャネル幅あたりの相互コン
ダクタンスの増大化が図れたことを示した。
制御性の向上により、単位チャネル幅あたりの相互コン
ダクタンスの増大化が図れたことを示した。
ここでは、特にり、Ｂ、Ｒｅｎ５ｈらの示した電界効果
トランジスタにおける問題点について述べる。彼らの報
告した構造では、チャネル上方およびチャネル側面から
広がる空乏層の制御により相互コンダクタンスを向上さ
せている。しかしチャネル下方から広がる空乏層につい
ては制御していない。
トランジスタにおける問題点について述べる。彼らの報
告した構造では、チャネル上方およびチャネル側面から
広がる空乏層の制御により相互コンダクタンスを向上さ
せている。しかしチャネル下方から広がる空乏層につい
ては制御していない。
前述の構造では、ゲート電極がチャネルの上方にしか形
成されておらず、ゲート電極によるチャネル下方の空乏
層制御は困難である。さらに空乏層制御を行い相互コン
ダクタンスを向上させるには、下方からの空乏層の広が
りについても制御する必要があり、彼らの報告した構造
では十分に制御できない。
成されておらず、ゲート電極によるチャネル下方の空乏
層制御は困難である。さらに空乏層制御を行い相互コン
ダクタンスを向上させるには、下方からの空乏層の広が
りについても制御する必要があり、彼らの報告した構造
では十分に制御できない。
本発明の目的は、空乏層の制御性が向上し、相互コンダ
クタンスの増大が図れる電界効果トランジスタおよびこ
の電界効果トランジスタの製造方法を提供することにあ
る。
クタンスの増大が図れる電界効果トランジスタおよびこ
の電界効果トランジスタの製造方法を提供することにあ
る。
本発明の電界効果トランジスタは、
棒状の導電性半導体で構成される複数のチャネルと、
これら各チャネルの両端に接続されるソース電極および
ドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
イン電極と、 これら各ゲイン電極を電気的に接続するゲート電圧供給
線とを有している。
ドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
イン電極と、 これら各ゲイン電極を電気的に接続するゲート電圧供給
線とを有している。
また本発明の電界効果トランジスタは、棒状の真性半導
体とこの真性半導体より電子親和力の小さい棒状の不純
物半導体とが互いに平行に接した構造を持つ複数のチャ
ネルと、これら各チャネルの両端に接続されるソース電
極およびドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
ート電極と、 これら各ゲート電極を電気的に接続するゲート電圧供給
線とを有している。
体とこの真性半導体より電子親和力の小さい棒状の不純
物半導体とが互いに平行に接した構造を持つ複数のチャ
ネルと、これら各チャネルの両端に接続されるソース電
極およびドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
ート電極と、 これら各ゲート電極を電気的に接続するゲート電圧供給
線とを有している。
さらに本発明の電界効果トランジスタは、棒状の真性半
導体の周囲をこの真性半導体より電子親和力の小さい不
純物半導体層が取り囲んだ構造を持つ複数のチャネルと
、 これら各チャネルの両端に接続されるソース電極および
ドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
ート電極と、 これら各ゲート電極を電気的に接続するゲート電圧供給
線とを有している。
導体の周囲をこの真性半導体より電子親和力の小さい不
純物半導体層が取り囲んだ構造を持つ複数のチャネルと
、 これら各チャネルの両端に接続されるソース電極および
ドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
ート電極と、 これら各ゲート電極を電気的に接続するゲート電圧供給
線とを有している。
本発明の電界効果トランジスタの製造方法は、半導体基
板表面に対してイオン注入することにより前記半導体基
板表面に導電層を形成する工程と、 逆メサ状にエツチングするエッチャントを用いて前記半
導体基板を過剰にエツチングすることにより棒状の導電
層から成りかつ空間的に独立しかつ両端で前記半導体基
板に支持された構造を有する棒状のチャネルを複数形成
する工程と、これら各チャネルの両端にソース電極およ
びドレイン電極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有している。
板表面に対してイオン注入することにより前記半導体基
板表面に導電層を形成する工程と、 逆メサ状にエツチングするエッチャントを用いて前記半
導体基板を過剰にエツチングすることにより棒状の導電
層から成りかつ空間的に独立しかつ両端で前記半導体基
板に支持された構造を有する棒状のチャネルを複数形成
する工程と、これら各チャネルの両端にソース電極およ
びドレイン電極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有している。
また本発明の電界効果トランジスタの製造方法は、
半導体基板の上方に真性半導体層をエピタキシャル成長
させる工程と、 前記真性半導体層の上方に接してこの真性半導体層より
電子親和力の小さい不純物半導体層をエピタキシャル成
長させる工程と、 逆メサ状にエツチングするエッチャントを用いて前記半
導体基板を過剰にエツチングすることにより棒状の真性
半導体および棒状の不純物半導体が互いに平行に接した
構造を有しかつ空間的に独立しかつ両端で前記半導体基
板に支えられた棒状のチャネルを複数形成する工程と、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有している。
させる工程と、 前記真性半導体層の上方に接してこの真性半導体層より
電子親和力の小さい不純物半導体層をエピタキシャル成
長させる工程と、 逆メサ状にエツチングするエッチャントを用いて前記半
導体基板を過剰にエツチングすることにより棒状の真性
半導体および棒状の不純物半導体が互いに平行に接した
構造を有しかつ空間的に独立しかつ両端で前記半導体基
板に支えられた棒状のチャネルを複数形成する工程と、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有している。
さらに本発明の電界効果トランジスタの製造方法は、
半導体基板の上方に真性半導体層をエピタキシャル成長
させる工程と、 逆メサ状にエツチングするエッチャントを用いて前記半
導体基板を過剰にエツチングすることにより空間的に独
立しかつ両端で前記半導体基板に支えられた棒状の真性
半導体を複数形成する工程と、 これら各棒状の真性半導体の周囲にこの真性半導体層よ
り電子親和力の小さい不純物半導体層をエピタキシャル
成長させることにより前記棒状の真性半導体および前記
不純物半導体層からなるチャネルを複数形成する工程と
、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有している。
させる工程と、 逆メサ状にエツチングするエッチャントを用いて前記半
導体基板を過剰にエツチングすることにより空間的に独
立しかつ両端で前記半導体基板に支えられた棒状の真性
半導体を複数形成する工程と、 これら各棒状の真性半導体の周囲にこの真性半導体層よ
り電子親和力の小さい不純物半導体層をエピタキシャル
成長させることにより前記棒状の真性半導体および前記
不純物半導体層からなるチャネルを複数形成する工程と
、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有している。
上述の構造を有する電界効果トランジスタにおいては、
チャネルが細線状であり、かつ細線状のチャネルが空間
的に独立した形態となっている。
チャネルが細線状であり、かつ細線状のチャネルが空間
的に独立した形態となっている。
またゲート電極が、チャネルの一部周囲を取り囲む様に
設置されていることから、ゲート電圧印加による空乏層
の広がりはチャネルの全周囲からチャネルに向かって及
ぶ。その結果、Ｄ、Ｂ、Ｒｃｎｓｈらの報告した電界効
果トランジスタと比較して大きな相互コンダクタンスが
得られる。
設置されていることから、ゲート電圧印加による空乏層
の広がりはチャネルの全周囲からチャネルに向かって及
ぶ。その結果、Ｄ、Ｂ、Ｒｃｎｓｈらの報告した電界効
果トランジスタと比較して大きな相互コンダクタンスが
得られる。
この様な大きな相互コンダクタンスは、細線状のチャネ
ルが不純物半導体だけで形成されている場合でも得られ
る。しかし細線状のチャネルが棒状の真性半導体（例え
ばガリウム砒素）と、その真性半導体より電子親和力が
小さい棒状の不純物半導体（例えばシリコン添加アルミ
ニウムガリウム砒素）が互いに接する様な構造にすると
、さらにその効果は大きくなる。この構造の場合、電子
供給領域（不純物半導体）と電子走行領域（真性半導体
）が空間的に分離される。そのためクーロンポテンシャ
ルによる電子の散乱確率が減少し、電子は高速走行する
。この効果により、さらに大きな相互コンダクタンスが
得られる。
ルが不純物半導体だけで形成されている場合でも得られ
る。しかし細線状のチャネルが棒状の真性半導体（例え
ばガリウム砒素）と、その真性半導体より電子親和力が
小さい棒状の不純物半導体（例えばシリコン添加アルミ
ニウムガリウム砒素）が互いに接する様な構造にすると
、さらにその効果は大きくなる。この構造の場合、電子
供給領域（不純物半導体）と電子走行領域（真性半導体
）が空間的に分離される。そのためクーロンポテンシャ
ルによる電子の散乱確率が減少し、電子は高速走行する
。この効果により、さらに大きな相互コンダクタンスが
得られる。
この様なペテロ構造を用いた同様の素子として、選択ド
ープヘテロ接合電界効果トランジスタがある。このトラ
ンジスタは、通常、基板上にエピタキシャル成長された
真性半導体層およびその真性半導体層より電子親和力の
小さい不純物半導体層のチャネルから構成されている。
ープヘテロ接合電界効果トランジスタがある。このトラ
ンジスタは、通常、基板上にエピタキシャル成長された
真性半導体層およびその真性半導体層より電子親和力の
小さい不純物半導体層のチャネルから構成されている。
このトランジスタは低雑音増幅素子として優れた特性を
有しているが、大きなエネルギーを持った電子（いわゆ
るホットエレクトロン）を走行させた場合、その−部が
（ゲート電極の効果が及ばない）真性半導体層の基板側
を走行し、電子の制御性が低下してしまう問題がある。
有しているが、大きなエネルギーを持った電子（いわゆ
るホットエレクトロン）を走行させた場合、その−部が
（ゲート電極の効果が及ばない）真性半導体層の基板側
を走行し、電子の制御性が低下してしまう問題がある。
しかし本発明の電界効果トランジスタにおいては、チャ
ネルがゲート電極に取り凹まれている為、キャリア中を
走行する電子を有効に制御することが可能である。通常
の選択ドープヘテロ接合電界効果トランジスタに比べて
も、本発明の素子は優れた特性を有している。
ネルがゲート電極に取り凹まれている為、キャリア中を
走行する電子を有効に制御することが可能である。通常
の選択ドープヘテロ接合電界効果トランジスタに比べて
も、本発明の素子は優れた特性を有している。
前述の構造をさらに進展させることも可能である。つま
りチャネルの構造が、棒状の真性半導体およびその真性
半導体の周囲を取り囲みその真性半導体より電子親和力
の小さい不純物半導体層からなる様にすればよい。この
とき電子走行領域（棒状の真性半導体）は周囲を電子供
給領域（不純物半導体層）で囲まれているため、チャネ
ル中の電子濃度を太き（することが可能である。その為
、単に棒状の真性半導体と棒状の不純物半導体とが接し
た構造より優れた特性を示す。しかしこの構造を形成す
る為には不純物半導体層の再成畏工程が必要となり、こ
の工程時に素子特性が劣化しない様に注意を払う必要が
ある。
りチャネルの構造が、棒状の真性半導体およびその真性
半導体の周囲を取り囲みその真性半導体より電子親和力
の小さい不純物半導体層からなる様にすればよい。この
とき電子走行領域（棒状の真性半導体）は周囲を電子供
給領域（不純物半導体層）で囲まれているため、チャネ
ル中の電子濃度を太き（することが可能である。その為
、単に棒状の真性半導体と棒状の不純物半導体とが接し
た構造より優れた特性を示す。しかしこの構造を形成す
る為には不純物半導体層の再成畏工程が必要となり、こ
の工程時に素子特性が劣化しない様に注意を払う必要が
ある。
以下、本発明の実施例を図面によって説明する。
第１図（ａ）、 （ｂ）は本発明における第１の実施例
の外観斜視図およびＡ−Ａ線断面図である。この電界効
果トランジスタは、棒状の導電性半導体で構成される複
数のチャネル４と、これらチャネル各個の両端に接続さ
れるソース電極２およびドレイン電極３と、チャネル各
個の一部周囲を取り囲む様に形成されるゲート電極５と
、ゲート電極各個を電気的に接続するゲート電圧供給線
６とを有している。ｌはガリウム砒素基板、７はシリコ
ン添加ガリウム砒素導電層である。
の外観斜視図およびＡ−Ａ線断面図である。この電界効
果トランジスタは、棒状の導電性半導体で構成される複
数のチャネル４と、これらチャネル各個の両端に接続さ
れるソース電極２およびドレイン電極３と、チャネル各
個の一部周囲を取り囲む様に形成されるゲート電極５と
、ゲート電極各個を電気的に接続するゲート電圧供給線
６とを有している。ｌはガリウム砒素基板、７はシリコ
ン添加ガリウム砒素導電層である。
第１の実施例の製造方法について述べる。ガリウム砒素
基板１上にシリコンなどをイオン注入し、基板表面のう
ちソース電極２およびドレイン電極３を形成する領域お
よびチャネル４を形成する領域に導電Ｎ７を形成する。
基板１上にシリコンなどをイオン注入し、基板表面のう
ちソース電極２およびドレイン電極３を形成する領域お
よびチャネル４を形成する領域に導電Ｎ７を形成する。
次に逆メサ状にエツチングするエッチャントを用いてガ
リウム砒素基板１を過剰にエツチングすることにより棒
状の導電層から成りかつ空間的に独立しかつ両端でガリ
ウム砒素基板に支持された構造を有する棒状のチャネル
４を複数個形成する。異方性エッチャントとして、例え
ば臭素メタノール系エッチャントあるいは塩素ガスを用
いればよい。逆メサエツチングを行うことにより、チャ
ネル下部の基板についても除去することが可能となる。
リウム砒素基板１を過剰にエツチングすることにより棒
状の導電層から成りかつ空間的に独立しかつ両端でガリ
ウム砒素基板に支持された構造を有する棒状のチャネル
４を複数個形成する。異方性エッチャントとして、例え
ば臭素メタノール系エッチャントあるいは塩素ガスを用
いればよい。逆メサエツチングを行うことにより、チャ
ネル下部の基板についても除去することが可能となる。
次にチャネル４０両端にオーミック金属を蒸着し、ソー
ス電極２゜ドレイン電極３を形成する。オーミック金属
には金・ゲルマニウム合金などを用いればよい。次に棒
状のチャネル４の一部の周囲を取り囲む様にショットキ
ー金属を蒸着し、ゲート電極５を形成する。ショットキ
ー金属にはアルミニウムなどを用いればよい。ゲート金
属形成にはリフトオフ法を用いればよく、チャネル下部
にもショットキー金属が蒸着される様に基板面に対し斜
め方向から蒸着するとよい。最後にゲート金属上部にゲ
ート電圧供給線６を形成する。ゲート電圧供給線の材料
としては金などを用いればよい。
ス電極２゜ドレイン電極３を形成する。オーミック金属
には金・ゲルマニウム合金などを用いればよい。次に棒
状のチャネル４の一部の周囲を取り囲む様にショットキ
ー金属を蒸着し、ゲート電極５を形成する。ショットキ
ー金属にはアルミニウムなどを用いればよい。ゲート金
属形成にはリフトオフ法を用いればよく、チャネル下部
にもショットキー金属が蒸着される様に基板面に対し斜
め方向から蒸着するとよい。最後にゲート金属上部にゲ
ート電圧供給線６を形成する。ゲート電圧供給線の材料
としては金などを用いればよい。
第２図に本実施例のチャネルにおける空乏層の広がりを
概念的に説明するチャネル断面図を示す。
概念的に説明するチャネル断面図を示す。
チャネル４の周囲をゲート電極５が取り囲んでいること
から、チャネル周囲から均等に空乏Ｎ４′が広がる。こ
の様な構造をとった結果、大きな相互コンダクタンスが
得られる。
から、チャネル周囲から均等に空乏Ｎ４′が広がる。こ
の様な構造をとった結果、大きな相互コンダクタンスが
得られる。
第３図は本発明における第２の実施例のチャネル断面図
である。素子全体の外観は第１の実施例と同様である。
である。素子全体の外観は第１の実施例と同様である。
この電界効果トランジスタは、棒状の真性半導体２１と
この真性半導体より電子親和力の小さい棒状の不純物半
導体２２とが互いに平行に接した構造を持つ複数のチャ
ネルと、これらチャネル各個の両端に接続されるソース
電極およびドレイン電極と、チャネル各個の一部周囲を
取り囲む様に形成されるゲート電極５と、ゲート電極各
個を電気的に接続するゲート電圧供給線６とを有してい
る。真性半導体２１は無添加ガリウム砒素より成り、不
純物半導体２２はシリコン添加アルミニウムガリウム砒
素より成る。
この真性半導体より電子親和力の小さい棒状の不純物半
導体２２とが互いに平行に接した構造を持つ複数のチャ
ネルと、これらチャネル各個の両端に接続されるソース
電極およびドレイン電極と、チャネル各個の一部周囲を
取り囲む様に形成されるゲート電極５と、ゲート電極各
個を電気的に接続するゲート電圧供給線６とを有してい
る。真性半導体２１は無添加ガリウム砒素より成り、不
純物半導体２２はシリコン添加アルミニウムガリウム砒
素より成る。
この構造の製造方法について述べる。半絶縁性のガリウ
ム砒素基板上に無添加ガリウム砒素層とシリコン添加ア
ルミニウムガリウム砒素層を順次エピタキシャル成長す
る。エピタキシャル成長方法としては分子線エピタキシ
ー法などを用いればよい。その後の工程（チャネル形成
、ソース電極およびドレイン電極形成、ゲート電極形成
など）は、第１の実施例で示した製造方法と同様である
。
ム砒素基板上に無添加ガリウム砒素層とシリコン添加ア
ルミニウムガリウム砒素層を順次エピタキシャル成長す
る。エピタキシャル成長方法としては分子線エピタキシ
ー法などを用いればよい。その後の工程（チャネル形成
、ソース電極およびドレイン電極形成、ゲート電極形成
など）は、第１の実施例で示した製造方法と同様である
。
この構造の場合、電子供給領域（不純物半導体２２）と
電子走行領域（真性半導体２１）が空間的に分離されて
いるため、第１の実施例よりさらに大きな相互コンダク
タンスが得られる。
電子走行領域（真性半導体２１）が空間的に分離されて
いるため、第１の実施例よりさらに大きな相互コンダク
タンスが得られる。
第４図は本発明における第３の実施例のチャネル断面図
である。素子全体の外観は第１の実施例と同様である。
である。素子全体の外観は第１の実施例と同様である。
この電界効果トランジスタは、棒状の真性半導体３１の
周囲をこの真性半導体より電子親和力の小さい不純物半
導体層３２が取り囲んだ構造を持つ複数のチャネルと、
これらチャネル各個の両端に接続されるソース電極およ
びドレイン電極と、チャネル各個の一部周囲を取り囲む
様に形成されるゲート電極５と、ゲート電極各個を電気
的に接続するゲート電圧供給ｖＡ６とを有している。真
性半導体３１は無添加ガリウム砒素より成り、不純物半
導体層３２はシリコン添加アルミニウムガリウム砒素よ
り成る。
周囲をこの真性半導体より電子親和力の小さい不純物半
導体層３２が取り囲んだ構造を持つ複数のチャネルと、
これらチャネル各個の両端に接続されるソース電極およ
びドレイン電極と、チャネル各個の一部周囲を取り囲む
様に形成されるゲート電極５と、ゲート電極各個を電気
的に接続するゲート電圧供給ｖＡ６とを有している。真
性半導体３１は無添加ガリウム砒素より成り、不純物半
導体層３２はシリコン添加アルミニウムガリウム砒素よ
り成る。
この構造の製造方法について述べる。半絶縁性のガリウ
ム砒素基板上にノンドープガリウム砒素層をエピタキシ
ャル成長する。成長方法は第２の実施例と同様でよい。
ム砒素基板上にノンドープガリウム砒素層をエピタキシ
ャル成長する。成長方法は第２の実施例と同様でよい。
次に第１の実施例で説明した方法でエツチングし、ガリ
ウム砒素細線３１を形成する。その後、ガリウム砒素１
ｉＩｉ線３１の周囲にシリコン添加のアルミニウムガリ
ウム砒素３２をエピタキシャル成長する。このときのエ
ピタキシャル成長方法としては、原子層エピタキシー法
を用いればよい。分子線エピタキシャル法を用いた場合
にはガリウム砒素細線３１の上部のみ成長する傾向があ
るが、原子層エビクキシー法を用いた場合にはガリウム
砒素細線３１の周囲に均等に成長する。
ウム砒素細線３１を形成する。その後、ガリウム砒素１
ｉＩｉ線３１の周囲にシリコン添加のアルミニウムガリ
ウム砒素３２をエピタキシャル成長する。このときのエ
ピタキシャル成長方法としては、原子層エピタキシー法
を用いればよい。分子線エピタキシャル法を用いた場合
にはガリウム砒素細線３１の上部のみ成長する傾向があ
るが、原子層エビクキシー法を用いた場合にはガリウム
砒素細線３１の周囲に均等に成長する。
その後の工程は、第１の実施例で示した製造方法と同様
である。
である。
この構造の場合、電子走行領域（ガリウム砒素細線３１
）は周囲を電子供給領域（シリコン添加アルミニウムガ
リウム砒素層３２）で囲まれている為、チャネル中の電
子濃度が大きくなる。この結果、さらに大きな相互コン
ダクタンスが得られる。ただしこの構造の素子の製造方
法は、シリコン添加アルミニウムガリウム砒素を再成長
させる工程を含む為、再成長界面で不要な界面準位が生
じない様に注意を払う必要がある。
）は周囲を電子供給領域（シリコン添加アルミニウムガ
リウム砒素層３２）で囲まれている為、チャネル中の電
子濃度が大きくなる。この結果、さらに大きな相互コン
ダクタンスが得られる。ただしこの構造の素子の製造方
法は、シリコン添加アルミニウムガリウム砒素を再成長
させる工程を含む為、再成長界面で不要な界面準位が生
じない様に注意を払う必要がある。
以上の各実施例は、半導体材料としてガリウム砒素、ア
ルミニウムガリウム砒素を用いているが、適当な条件を
満たしていれば他の材料でも適用できる。また実施例を
説明する図面においてチャネル断面形状が三角形となっ
ているが、他の形状でも同様な特性向上が得られる。
ルミニウムガリウム砒素を用いているが、適当な条件を
満たしていれば他の材料でも適用できる。また実施例を
説明する図面においてチャネル断面形状が三角形となっ
ているが、他の形状でも同様な特性向上が得られる。
以上説明した様に、本発明で提供される電界効果トラン
ジスタにおいては、チャネル周囲がゲート電極で取り囲
まれている為、空乏層の制御性が向上し、相互コンダク
タンスの増大が図れる。
ジスタにおいては、チャネル周囲がゲート電極で取り囲
まれている為、空乏層の制御性が向上し、相互コンダク
タンスの増大が図れる。
また本発明で提供される電界効果トランジスタの製造方
法により、本発明で提供される電界効果トランジスタを
製造することが可能となる。
法により、本発明で提供される電界効果トランジスタを
製造することが可能となる。
第１図は本発明である電界効果トランジスタの第１の実
施例の外観斜視図および断面図、第２図はチャネルの空
乏領域を概念的に説明するチャネル断面図、 第３図は第２の実施例におけるチャネル断面図、第４図
は第３の実施例におけるチャネル断面図、第５図は従来
の電界効果トランジスタの外観斜視図および断面図、 第６図は従来の電界効果トランジスタのチャネルの空乏
領域を概念的に説明するチャネル断面図である。 ｌ・・・・・ガリウム砒素基板 ２・・・・・ソース電極 ３・・・・・ドレイン電極 ４・・・・・チャネル ４′ ・・・・空乏化したチャネル２１域５・・・・・
ゲート電極 ６・・・・・ゲート電圧供給線 ２１・・・・・無添加ガリウム砒素 ２２・・・・・シリコン添加アルミニウムガリウム砒素 ３１・・・・・無添加ガリウム砒素細線３２・・・・・
シリコン添加アルミニウムガリウム砒素層
施例の外観斜視図および断面図、第２図はチャネルの空
乏領域を概念的に説明するチャネル断面図、 第３図は第２の実施例におけるチャネル断面図、第４図
は第３の実施例におけるチャネル断面図、第５図は従来
の電界効果トランジスタの外観斜視図および断面図、 第６図は従来の電界効果トランジスタのチャネルの空乏
領域を概念的に説明するチャネル断面図である。 ｌ・・・・・ガリウム砒素基板 ２・・・・・ソース電極 ３・・・・・ドレイン電極 ４・・・・・チャネル ４′ ・・・・空乏化したチャネル２１域５・・・・・
ゲート電極 ６・・・・・ゲート電圧供給線 ２１・・・・・無添加ガリウム砒素 ２２・・・・・シリコン添加アルミニウムガリウム砒素 ３１・・・・・無添加ガリウム砒素細線３２・・・・・
シリコン添加アルミニウムガリウム砒素層
Claims (6)
- （１）棒状の導電性半導体で構成される複数のチャネル
と、 これら各チャネルの両端に接続されるソース電極および
ドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
イン電極と、 これら各ゲイン電極を電気的に接続するゲート電圧供給
線とを有する電界効果トランジスタ。 - （２）棒状の真性半導体とこの真性半導体より電子親和
力の小さい棒状の不純物半導体とが互いに平行に接した
構造を持つ複数のチャネルと、これら各チャネルの両端
に接続されるソース電極およびドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
ート電極と、 これら各ゲート電極を電気的に接続するゲート電圧供給
線とを有する電界効果トランジスタ。 - （３）棒状の真性半導体の周囲をこの真性半導体より電
子親和力の小さい不純物半導体層が取り囲んだ構造を持
つ複数のチャネルと、 これら各チャネルの両端に接続されるソース電極および
ドレイン電極と、 前記各チャネルの一部周囲を取り囲む様に形成されるゲ
ート電極と、 これら各ゲート電極を電気的に接続するゲート電圧供給
線とを有する電界効果トランジスタ。 - （４）半導体基板表面に対してイオン注入することによ
り前記半導体基板表面に導電層を形成する工程と、 逆メサ状にエッチングするエッチャントを用いて前記半
導体基板を過剰にエッチングすることにより棒状の導電
層から成りかつ空間的に独立しかつ両端で前記半導体基
板に支持された構造を有する棒状のチャネルを複数形成
する工程と、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有する電界効果トランジスタの製
造方法。 - （５）半導体基板の上方に真性半導体層をエピタキシャ
ル成長させる工程と、 前記真性半導体層の上方に接してこの真性半導体層より
電子親和力の小さい不純物半導体層をエピタキシャル成
長させる工程と、 逆メサ状にエッチングするエッチャントを用いて前記半
導体基板を過剰にエッチングすることにより棒状の真性
半導体および棒状の不純物半導体が互いに平行に接した
構造を有しかつ空間的に独立しかつ両端で前記半導体基
板に支えられた棒状のチャネルを複数形成する工程と、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有する電界効果トランジスタの製
造方法。 - （６）半導体基板の上方に真性半導体層をエピタキシャ
ル成長させる工程と、 逆メサ状にエッチングするエッチャントを用いて前記半
導体基板を過剰にエッチングすることにより空間的に独
立しかつ両端で前記半導体基板に支えられた棒状の真性
半導体を複数形成する工程と、 これら各棒状の真性半導体の周囲にこの真性半導体層よ
り電子親和力の小さい不純物半導体層をエピタキシャル
成長させることにより前記棒状の真性半導体および前記
不純物半導体層からなるチャネルを複数形成する工程と
、 これら各チャネルの両端にソース電極およびドレイン電
極を形成する工程と、 前記各チャネルの一部周囲を取り囲む様にゲート電極を
形成する工程と、 これら各ゲート電極の上部に接する様にゲート電圧供給
線を形成する工程とを有する電界効果トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27026289A JPH03133143A (ja) | 1989-10-19 | 1989-10-19 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27026289A JPH03133143A (ja) | 1989-10-19 | 1989-10-19 | 電界効果トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03133143A true JPH03133143A (ja) | 1991-06-06 |
Family
ID=17483804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27026289A Pending JPH03133143A (ja) | 1989-10-19 | 1989-10-19 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03133143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
-
1989
- 1989-10-19 JP JP27026289A patent/JPH03133143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61121369A (ja) | 半導体装置 | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
| KR920003799B1 (ko) | 반도체 장치 | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0324782B2 (ja) | ||
| JPH03133143A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3588988B2 (ja) | 半導体装置 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JPS6154673A (ja) | 電界効果型半導体装置 | |
| JPH0371774B2 (ja) | ||
| JP3746303B2 (ja) | 電界効果トランジスタ | |
| JPS63232374A (ja) | 半導体装置 | |
| JPH0789586B2 (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP3411511B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH0131314B2 (ja) | ||
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH04199644A (ja) | 半導体装置 | |
| JPH05102192A (ja) | 電界効果トランジスタ | |
| JPH0614551B2 (ja) | 熱電子放射型静電誘導トランジスタ | |
| JPH0239440A (ja) | 高速度トランジスタ | |
| JPH043433A (ja) | 化合物半導体接合型ｆｅｔ | |
| JPH0210747A (ja) | 半導体集積装置及びその製造方法 |