JP3588988B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3588988B2 JP3588988B2 JP25348897A JP25348897A JP3588988B2 JP 3588988 B2 JP3588988 B2 JP 3588988B2 JP 25348897 A JP25348897 A JP 25348897A JP 25348897 A JP25348897 A JP 25348897A JP 3588988 B2 JP3588988 B2 JP 3588988B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron supply
- composition ratio
- supply layer
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はショットキー接合型の電極を有する半導体装置に関するものである。
【０００２】
【従来の技術】
図６は従来のショットキー接合型の電極を有する半導体装置を示す要部断面図である。この図において、１は半絶縁性ＧａＡｓ基板、１８はこの基板１上に形成された高抵抗のアンドープＡｌ０．２０Ｇａ０．８０Ａｓバッファ層、１９はこのバッファ層１８上に形成されたｎ型不純物濃度が比較的高いＡｌ０．２０Ｇａ０．８０Ａｓからなる第１の電子供給層、４はこの第１の電子供給層１９上に形成されたアンドープＩｎ０．１５Ｇａ０．８５Ａｓチャネル層、２０はこのチャネル層４上に形成されたｎ型不純物濃度が比較的高いＡｌ０．２０Ｇａ０．８０Ａｓからなる第２の電子供給層、２１はこの第２の電子供給層２０上に形成されたアンドープＡｌ０．２０Ｇａ０．８０Ａｓショットキー接合形成層である。
【０００３】
又、７は上記ショットキー接合形成層２１上に所望の間隔を開けて形成された一対のｎ型不純物を有する（以下、「ｎ−」と記載する。）ＧａＡｓ層、８はこのｎ−ＧａＡｓ層７上にそれぞれ形成された高濃度にｎ型不純物を含有するＧａＡｓコンタクト層、９及び１０はそれぞれ上記コンタクト層８上に形成されたソース及びドレイン電極、１１は上記ショットキー接合形成層２１上に上記一対のｎ−ＧａＡｓ層７に挟まれて形成されたゲート電極である。
【０００４】
ここで、従来の半導体装置は、低不純物濃度のＩｎＧａＡｓチャンネル層４の上下に配置された電子親和力の小さな比較的高濃度のｎ−ＡｌＧａＡｓ電子供給層１９、２０から、電子親和力の大きなチャネル層４に電子が供給され、チャネル層４に蓄積した電子がキャリアとして動作するいわゆるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を構成しており、ゲート電極１１のバイアス電圧を変化させることによりチャネル層４の電子濃度を変調させてトランジスタ動作を行わせることができる。
【０００５】
ここで、高出力化のためには高い電子濃度が必要であり、そのためにｎ−ＡｌＧａＡｓ電子供給層１９、２０の不純物濃度を高くするとともに、そのＡｌ組成比を大きくして、チャネル層４との伝導帯のポテンシャル差を大きくすることが有効である。
【０００６】
又、高出力化のためにはゲートの高耐圧化が要求され、そのためにゲート電極１１の下にアンドープ又は比較的低濃度のＡｌＧａＡｓショットキー接合形成層２１が用いられている。
【０００７】
【発明が解決しようとする課題】
しかるに、従来のこの種の半導体装置では、ショットキー接合形成層２１と電子供給層１９、２０は同一Ａｌ組成比のＡｌＧａＡｓが用いられていたため、Ａｌ組成比を高くしていくとショットキー接合形成層２１とｎ−ＧａＡｓ層７とのヘテロ障壁も高くなり、ｎ−ＧａＡｓ７とチャネル層４間の抵抗が高くなり、結果としてソース及びドレインの抵抗が高くなり、デバイス特性を劣化させる要因となっていた。
【０００８】
加えて、上記のようにＡｌ組成比を高くすると、ゲート電極１１近傍に露出したＡｌＧａＡｓショットキー接合形成層２１の表面２２はより活性になるため、酸化等の影響によりキャリアをトラップする表面準位が増加し、デバイス特性が劣化することが問題となっていた。
【０００９】
この発明は上記した点に鑑みてなされたものであり、高い電子濃度を実現し、かつソース及びドレイン抵抗の上昇を抑制して、高性能で高出力化が実現できる半導体装置を得ることを目的とするものである。
【００１０】
【課題を解決するための手段】
この発明に係る半導体装置は、半絶縁性基板上に形成された比較的高い不純物濃度のＡｌｘＧａ１−ｘＡｓからなる第１の電子供給層と、この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、このチャネル層上に形成された比較的高い不純物濃度のＡｌｙＧａ１−ｙＡｓからなる第２の電子供給層と、この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＡｌｚＧａ１−ｚＡｓからなるショットキー接合形成層と、このショットキー接合形成層上に形成されたゲート電極と、このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備え、上記ショットキー接合形成層のＡｌ組成比ｚは、上記第１の電子供給層のＡｌ組成比ｘおよび上記第２の電子供給層のＡｌ組成比ｙよりも低いことを特徴とするものである。
【００１１】
又、上記ショットキー接合形成層のＡｌ組成比ｚは、０．１５以上０．２０以下であることを特徴とするものである。
【００１２】
又、上記第２の電子供給層のＡｌ組成比ｙは、第１の電子供給層のＡｌ組成比ｘよりも低いことを特徴とするものである。
【００１３】
又、上記第２の電子供給層のＡｌ組成比ｙは、０．１５以上０．２０以下であることを特徴とするものである。
【００１４】
又、上記第２の電子供給層のＡｌ組成比ｙは、第１の電子供給層のＡｌ組成比ｘと同じであることを特徴するものである。
【００１５】
又、上記第１の電子供給層のＡｌ組成比ｘは、０．２５以下であることを特徴とするものである。
【００１７】
【発明の実施の形態】
実施の形態１．
以下に、この発明の実施の形態１について図１に基づいて説明する。
図１はこの発明の実施の形態１における半導体装置の構造を示す要部断面図である。
【００１８】
図１において、１は半絶縁性ＧａＡｓ基板、２はこの基板１上に形成された高抵抗のアンドープＡｌ０．２４Ｇａ０．７６Ａｓバッファ層、３はこのバッファ層３上に形成されたｎ型不純物濃度が比較的高いＡｌ０．２４Ｇａ０．７６Ａｓからなる第１の電子供給層、４はこの第１の電子供給層３上に形成されたアンドープＩｎ０．１５Ｇａ０．８５Ａｓチャネル層、５はこのチャネル層４上に形成されたｎ型不純物濃度が比較的高いＡｌ０．１６Ｇａ０．８４Ａｓからなる第２の電子供給層、６はこの第２の電子供給層５上に形成されたアンドープＡｌ０．１６Ｇａ０．８４Ａｓショットキー接合形成層である。
ここで、上記チャネル層４及びショットキー接合形成層６のそれぞれにおいて、アンドープでなく比較的低濃度のｎ型不純物を含有していても良い。
【００１９】
又、７は上記ショットキー接合形成層６上に所望の間隔を開けて形成された一対のｎ−ＧａＡｓ層、８はこのｎ−ＧａＡｓ層７上にそれぞれ形成された高濃度にｎ型不純物を含有するＧａＡｓコンタクト層、９及び１０はそれぞれ上記コンタクト層８上に形成されたソース及びドレイン電極、１１は上記ショットキー接合形成層６上に上記一対のｎ−ＧａＡｓ層７に挟まれて形成されたゲート電極である。
【００２０】
このように、本実施の形態１においては、チャネル層４下のアンドープＡｌＧａＡｓバッファ層２及びｎ−ＡｌＧａＡｓ第１の電子供給層３のＡｌ組成比が０．２４、そしてチャネル層４上のｎ−ＡｌＧａＡｓ第２電子供給層５及びアンドープＡｌＧａＡｓショットキー接合形成層６のＡｌ組成比が０．１６と、チャネル層４の上層のＡｌＧａＡｓ層のＡｌ組成比が下層のＡｌ組成比より小さいことを特徴とする。
【００２１】
図２に本実施の形態１における製造方法を示す。
まず、図２（ａ）に示すように、ＭＯＣＶＤ法又はＭＢＥ法のようなエピタキシャル成長技術をもちいて半絶縁性ＧａＡｓ基板１上に、バッファ層２、第１の電子供給層３、チャネル層４、第２の電子供給層５、ショットキー接合形成層６、ｎ−ＧａＡｓ層７、コンタクト層８を順次成長する。そして、写真製版、蒸着、リフトオフ及びシンタリングにより、ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極９及びドレイン電極１０を形成する。
【００２２】
次に、図２（ｂ）に示すように、写真製版と例えばリン酸、過酸化水素水及び水の混合溶液を用いたウェットエッチングにより、コンタクト層８をエッチングして第１のリセス溝１２を形成する。
【００２３】
次に、図２（ｃ）に示すように、ゲート電極形成用のレジスト１３のパターニングを行い、例えばクエン酸、過酸化水素水及び水の混合溶液を用いたウェットエッチングにより第２のリセス溝１４を形成しショットキー接合形成層６を露出させる。上記クエン酸系のウェットエッチングにおいてはＡｌＧａＡｓのエッチング速度がＧａＡｓに比較して非常に遅いため、選択的にＧａＡｓのみエッチング可能であり、制御性良く均一にショットキー接合形成層６を露出させることが可能である。
【００２４】
最後に、蒸着により全面に例えばＴｉ／Ａｌからなるゲート金属を蒸着し、リフトオフすることによりゲート電極１１を形成し、図１に示した半導体装置を得る。
【００２５】
本実施の形態１においては、チャネル層４の下層の第１の電子供給層３のＡｌ組成比を大きくすることにより電子濃度を高めており、また、チャネル層４の上層の第２の電子供給層５及びショットキー接合形成層６のＡｌ組成比を小さくすることにより、ソース及びドレインの抵抗を低減するとともにゲート近傍の表面酸化を抑制しており、高性能で高出力化が実現できる半導体装置を得ることが可能となる。
【００２６】
ここで、第２の電子供給層５及びショットキー接合形成層６のＡｌ組成比を０．１６としたのは、Ａｌ組成比を０．１５未満にすると、上記クエン酸系のウェットエッチング時のＧａＡｓに対する選択性が急激に劣化するとともに、ＩｎＧａＡｓチャネル層４と第２の電子供給層５のヘテロ障壁が小さくなり実用的な電子濃度を得ることが困難になるためである。したがって、電子供給層５及びショットキー接合形成層６のＡｌ組成比は０．１５から０．２程度が望ましい。
【００２７】
又、第１の電子供給層３のＡｌ組成比を０．２４としたのは、Ａｌ組成比を０．２５より大きくすると活性化率が急激に低下してしまうからである。したがって第１の電子供給層３のＡｌ組成比は０．２２から０．２５程度が望ましい。
【００２８】
実施の形態２．
図３に本発明における実施の形態２を示す。本実施の形態における半導体装置の基本的構造は実施の形態１に示した構造と同一であるが、本実施の形態では、第１及び第２の電子供給層３、１５は同一でかつ比較的高いＡｌ組成比のＡｌＧａＡｓを用いており、それに対して、ショットキー接合形成層６のＡｌ組成比のみ低くすることを特徴としている。
具体的には、第１の電子供給層３はＡｌ０．２４Ｇａ０．７６Ａｓ、第２の電子供給層１５はＡｌ０．２４Ｇａ０．７６Ａｓ、ショットキー接合形成層６はＡｌ０．１６Ｇａ０．８４Ａｓとしている。
【００２９】
本実施の形態２においては、ショットキー接合形成層６は前述のとおりアンドープであるため、この層のＡｌ組成比を下げるだけでもヘテロ障壁に起因した抵抗成分を下げることが可能となり、ソース及びドレイン抵抗を低減できる。加えて、この場合は表面酸化も抑制可能となる。
【００３０】
又、本実施の形態２においては、第２の電子供給層１５も比較的高いＡｌ組成比を用いているため、実施の形態１に比較して高い電子濃度を実現できるという利点も有する。
【００３１】
実施の形態３．
図４に本発明における実施の形態３を示す。本実施の形態における半導体装置の基本的構造は実施の形態１の構造と同一であるが、本実施の形態では、第１の電子供給層３に比較的高いＡｌ組成比のＡｌＧａＡｓをもちいており、それに対して、第２の電子供給層１６及びショットキー接合形成層１７にはＩｎＧａＰをもちいている。
ここで、具体的な組成比として、Ａｌ０．２４Ｇａ０．７６Ａｓ及びＩｎ０．５３Ｇａ０．４７Ｐを用いている。
【００３２】
本実施の形態３においては、チャネル層４の下層の第１の電子供給層３のＡｌ組成比を大きくすることにより電子濃度を高めており、また、チャネル層４の上層の第２の電子供給層１６及びショットキー接合形成層１７をＩｎＧａＰで構成することにより、ＧａＡｓとの伝導帯のヘテロ障壁を小さくして、ソース及びドレイン抵抗を小さくするとともに、表面準位をＡｌＧａＡｓより小さくしているので、高性能で高出力化を実現できる半導体装置を得ることが可能となる。
【００３３】
実施の形態４．
図５に本発明における実施の形態４を示す。本実施の形態における半導体装置の基本的構造は実施の形態３の構造と同一であるが、本実施の形態では、第１及び第２の電子供給層３、１５は同一でかつ比較的高いＡｌ組成比のＡｌＧａＡｓをもちいており、それに対してショットキー接合形成層１７にＩｎＧａＰを用いていることを特徴とする。
ここで、具体的な組成比として、Ａｌ０．２４Ｇａ０．７６Ａｓ及びＩｎ０．５３Ｇａ０．４７Ｐを用いている。
【００３４】
本実施の形態４においては、前述のとおりショットキー接合形成層１７をＩｎＧａＰで構成することにより、ＧａＡｓとの伝導帯のヘテロ障壁を小さくでき、このヘテロ障壁に起因した抵抗成分を下げることで、ソース及びドレイン抵抗を低減するとともに、表面準位をＡｌＧａＡｓより小さくしているので、高性能で高出力化を実現できる半導体装置を得ることが可能となる。
【００３５】
又、本実施の形態４においては、第２の電子供給層１５も比較的高いＡｌ組成比を用いているため、実施の形態３に比較して高い電子濃度を実現できるという利点も有する。
【００３６】
【発明の効果】
この発明に係る半導体装置は、半絶縁性基板上に形成された比較的高い不純物濃度のＡｌｘＧａ１−ｘＡｓからなる第１の電子供給層と、この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、このチャネル層上に形成された比較的高い不純物濃度のＡｌｙＧａ１−ｙＡｓからなる第２の電子供給層と、この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＡｌｚＧａ１−ｚＡｓからなるショットキー接合形成層と、このショットキー接合形成層上に形成されたゲート電極と、このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備え、上記ショットキー接合形成層のＡｌ組成比ｚは、第１の電子供給層のＡｌ組成比ｘよりも低いことを特徴とするので、高い電子濃度を実現でき、かつソース及びドレイン抵抗の上昇を低減するとともにゲート近傍の表面酸化を抑制でき、そのため、高性能及び高出力化を実現できる。
【００３７】
又、半絶縁性基板上に形成された比較的高い不純物濃度のＡｌＧａＡｓからなる第１の電子供給層と、この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、このチャネル層上に形成された比較的高い不純物濃度のＡｌＧａＡｓからなる第２の電子供給層と、この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＰからなるショットキー接合形成層と、このショットキー接合形成層上に形成されたゲート電極と、このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備えたので、高い電子濃度を実現でき、かつ、ショットキー接合形成層とＧａＡｓとの伝導帯のヘテロ障壁を小さくでき、このヘテロ障壁に起因した抵抗成分を下げることで、ソース及びドレイン抵抗を低減するとともに、表面準位をＡｌＧａＡｓからなるショットキー接合形成層を用いた場合より小さくでき、そのため、高性能及び高出力化を実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置の構造を示す要部断面図である。
【図２】この発明の実施の形態１における半導体装置の製造方法を示す要部断面図である。
【図３】この発明の実施の形態２における半導体装置の構造を示す要部断面図である。
【図４】この発明の実施の形態３における半導体装置の構造を示す要部断面図である。
【図５】この発明の実施の形態４における半導体装置の構造を示す要部断面図である。
【図６】従来のＨＥＭＴの構造を示す要部断面図である。
【符号の説明】
１ 半絶縁性基板、 ３ 第１の電子供給層、 ４ チャネル層、
５ 第２の電子供給層、 ６ ショットキー接合形成層、
９ ソース電極、 １０ ドレイン電極、 １１ ゲート電極、
１５、１６ 第２の電子供給層、 １７ ショットキー接合形成層。
【発明の属する技術分野】
この発明はショットキー接合型の電極を有する半導体装置に関するものである。
【０００２】
【従来の技術】
図６は従来のショットキー接合型の電極を有する半導体装置を示す要部断面図である。この図において、１は半絶縁性ＧａＡｓ基板、１８はこの基板１上に形成された高抵抗のアンドープＡｌ０．２０Ｇａ０．８０Ａｓバッファ層、１９はこのバッファ層１８上に形成されたｎ型不純物濃度が比較的高いＡｌ０．２０Ｇａ０．８０Ａｓからなる第１の電子供給層、４はこの第１の電子供給層１９上に形成されたアンドープＩｎ０．１５Ｇａ０．８５Ａｓチャネル層、２０はこのチャネル層４上に形成されたｎ型不純物濃度が比較的高いＡｌ０．２０Ｇａ０．８０Ａｓからなる第２の電子供給層、２１はこの第２の電子供給層２０上に形成されたアンドープＡｌ０．２０Ｇａ０．８０Ａｓショットキー接合形成層である。
【０００３】
又、７は上記ショットキー接合形成層２１上に所望の間隔を開けて形成された一対のｎ型不純物を有する（以下、「ｎ−」と記載する。）ＧａＡｓ層、８はこのｎ−ＧａＡｓ層７上にそれぞれ形成された高濃度にｎ型不純物を含有するＧａＡｓコンタクト層、９及び１０はそれぞれ上記コンタクト層８上に形成されたソース及びドレイン電極、１１は上記ショットキー接合形成層２１上に上記一対のｎ−ＧａＡｓ層７に挟まれて形成されたゲート電極である。
【０００４】
ここで、従来の半導体装置は、低不純物濃度のＩｎＧａＡｓチャンネル層４の上下に配置された電子親和力の小さな比較的高濃度のｎ−ＡｌＧａＡｓ電子供給層１９、２０から、電子親和力の大きなチャネル層４に電子が供給され、チャネル層４に蓄積した電子がキャリアとして動作するいわゆるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を構成しており、ゲート電極１１のバイアス電圧を変化させることによりチャネル層４の電子濃度を変調させてトランジスタ動作を行わせることができる。
【０００５】
ここで、高出力化のためには高い電子濃度が必要であり、そのためにｎ−ＡｌＧａＡｓ電子供給層１９、２０の不純物濃度を高くするとともに、そのＡｌ組成比を大きくして、チャネル層４との伝導帯のポテンシャル差を大きくすることが有効である。
【０００６】
又、高出力化のためにはゲートの高耐圧化が要求され、そのためにゲート電極１１の下にアンドープ又は比較的低濃度のＡｌＧａＡｓショットキー接合形成層２１が用いられている。
【０００７】
【発明が解決しようとする課題】
しかるに、従来のこの種の半導体装置では、ショットキー接合形成層２１と電子供給層１９、２０は同一Ａｌ組成比のＡｌＧａＡｓが用いられていたため、Ａｌ組成比を高くしていくとショットキー接合形成層２１とｎ−ＧａＡｓ層７とのヘテロ障壁も高くなり、ｎ−ＧａＡｓ７とチャネル層４間の抵抗が高くなり、結果としてソース及びドレインの抵抗が高くなり、デバイス特性を劣化させる要因となっていた。
【０００８】
加えて、上記のようにＡｌ組成比を高くすると、ゲート電極１１近傍に露出したＡｌＧａＡｓショットキー接合形成層２１の表面２２はより活性になるため、酸化等の影響によりキャリアをトラップする表面準位が増加し、デバイス特性が劣化することが問題となっていた。
【０００９】
この発明は上記した点に鑑みてなされたものであり、高い電子濃度を実現し、かつソース及びドレイン抵抗の上昇を抑制して、高性能で高出力化が実現できる半導体装置を得ることを目的とするものである。
【００１０】
【課題を解決するための手段】
この発明に係る半導体装置は、半絶縁性基板上に形成された比較的高い不純物濃度のＡｌｘＧａ１−ｘＡｓからなる第１の電子供給層と、この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、このチャネル層上に形成された比較的高い不純物濃度のＡｌｙＧａ１−ｙＡｓからなる第２の電子供給層と、この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＡｌｚＧａ１−ｚＡｓからなるショットキー接合形成層と、このショットキー接合形成層上に形成されたゲート電極と、このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備え、上記ショットキー接合形成層のＡｌ組成比ｚは、上記第１の電子供給層のＡｌ組成比ｘおよび上記第２の電子供給層のＡｌ組成比ｙよりも低いことを特徴とするものである。
【００１１】
又、上記ショットキー接合形成層のＡｌ組成比ｚは、０．１５以上０．２０以下であることを特徴とするものである。
【００１２】
又、上記第２の電子供給層のＡｌ組成比ｙは、第１の電子供給層のＡｌ組成比ｘよりも低いことを特徴とするものである。
【００１３】
又、上記第２の電子供給層のＡｌ組成比ｙは、０．１５以上０．２０以下であることを特徴とするものである。
【００１４】
又、上記第２の電子供給層のＡｌ組成比ｙは、第１の電子供給層のＡｌ組成比ｘと同じであることを特徴するものである。
【００１５】
又、上記第１の電子供給層のＡｌ組成比ｘは、０．２５以下であることを特徴とするものである。
【００１７】
【発明の実施の形態】
実施の形態１．
以下に、この発明の実施の形態１について図１に基づいて説明する。
図１はこの発明の実施の形態１における半導体装置の構造を示す要部断面図である。
【００１８】
図１において、１は半絶縁性ＧａＡｓ基板、２はこの基板１上に形成された高抵抗のアンドープＡｌ０．２４Ｇａ０．７６Ａｓバッファ層、３はこのバッファ層３上に形成されたｎ型不純物濃度が比較的高いＡｌ０．２４Ｇａ０．７６Ａｓからなる第１の電子供給層、４はこの第１の電子供給層３上に形成されたアンドープＩｎ０．１５Ｇａ０．８５Ａｓチャネル層、５はこのチャネル層４上に形成されたｎ型不純物濃度が比較的高いＡｌ０．１６Ｇａ０．８４Ａｓからなる第２の電子供給層、６はこの第２の電子供給層５上に形成されたアンドープＡｌ０．１６Ｇａ０．８４Ａｓショットキー接合形成層である。
ここで、上記チャネル層４及びショットキー接合形成層６のそれぞれにおいて、アンドープでなく比較的低濃度のｎ型不純物を含有していても良い。
【００１９】
又、７は上記ショットキー接合形成層６上に所望の間隔を開けて形成された一対のｎ−ＧａＡｓ層、８はこのｎ−ＧａＡｓ層７上にそれぞれ形成された高濃度にｎ型不純物を含有するＧａＡｓコンタクト層、９及び１０はそれぞれ上記コンタクト層８上に形成されたソース及びドレイン電極、１１は上記ショットキー接合形成層６上に上記一対のｎ−ＧａＡｓ層７に挟まれて形成されたゲート電極である。
【００２０】
このように、本実施の形態１においては、チャネル層４下のアンドープＡｌＧａＡｓバッファ層２及びｎ−ＡｌＧａＡｓ第１の電子供給層３のＡｌ組成比が０．２４、そしてチャネル層４上のｎ−ＡｌＧａＡｓ第２電子供給層５及びアンドープＡｌＧａＡｓショットキー接合形成層６のＡｌ組成比が０．１６と、チャネル層４の上層のＡｌＧａＡｓ層のＡｌ組成比が下層のＡｌ組成比より小さいことを特徴とする。
【００２１】
図２に本実施の形態１における製造方法を示す。
まず、図２（ａ）に示すように、ＭＯＣＶＤ法又はＭＢＥ法のようなエピタキシャル成長技術をもちいて半絶縁性ＧａＡｓ基板１上に、バッファ層２、第１の電子供給層３、チャネル層４、第２の電子供給層５、ショットキー接合形成層６、ｎ−ＧａＡｓ層７、コンタクト層８を順次成長する。そして、写真製版、蒸着、リフトオフ及びシンタリングにより、ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極９及びドレイン電極１０を形成する。
【００２２】
次に、図２（ｂ）に示すように、写真製版と例えばリン酸、過酸化水素水及び水の混合溶液を用いたウェットエッチングにより、コンタクト層８をエッチングして第１のリセス溝１２を形成する。
【００２３】
次に、図２（ｃ）に示すように、ゲート電極形成用のレジスト１３のパターニングを行い、例えばクエン酸、過酸化水素水及び水の混合溶液を用いたウェットエッチングにより第２のリセス溝１４を形成しショットキー接合形成層６を露出させる。上記クエン酸系のウェットエッチングにおいてはＡｌＧａＡｓのエッチング速度がＧａＡｓに比較して非常に遅いため、選択的にＧａＡｓのみエッチング可能であり、制御性良く均一にショットキー接合形成層６を露出させることが可能である。
【００２４】
最後に、蒸着により全面に例えばＴｉ／Ａｌからなるゲート金属を蒸着し、リフトオフすることによりゲート電極１１を形成し、図１に示した半導体装置を得る。
【００２５】
本実施の形態１においては、チャネル層４の下層の第１の電子供給層３のＡｌ組成比を大きくすることにより電子濃度を高めており、また、チャネル層４の上層の第２の電子供給層５及びショットキー接合形成層６のＡｌ組成比を小さくすることにより、ソース及びドレインの抵抗を低減するとともにゲート近傍の表面酸化を抑制しており、高性能で高出力化が実現できる半導体装置を得ることが可能となる。
【００２６】
ここで、第２の電子供給層５及びショットキー接合形成層６のＡｌ組成比を０．１６としたのは、Ａｌ組成比を０．１５未満にすると、上記クエン酸系のウェットエッチング時のＧａＡｓに対する選択性が急激に劣化するとともに、ＩｎＧａＡｓチャネル層４と第２の電子供給層５のヘテロ障壁が小さくなり実用的な電子濃度を得ることが困難になるためである。したがって、電子供給層５及びショットキー接合形成層６のＡｌ組成比は０．１５から０．２程度が望ましい。
【００２７】
又、第１の電子供給層３のＡｌ組成比を０．２４としたのは、Ａｌ組成比を０．２５より大きくすると活性化率が急激に低下してしまうからである。したがって第１の電子供給層３のＡｌ組成比は０．２２から０．２５程度が望ましい。
【００２８】
実施の形態２．
図３に本発明における実施の形態２を示す。本実施の形態における半導体装置の基本的構造は実施の形態１に示した構造と同一であるが、本実施の形態では、第１及び第２の電子供給層３、１５は同一でかつ比較的高いＡｌ組成比のＡｌＧａＡｓを用いており、それに対して、ショットキー接合形成層６のＡｌ組成比のみ低くすることを特徴としている。
具体的には、第１の電子供給層３はＡｌ０．２４Ｇａ０．７６Ａｓ、第２の電子供給層１５はＡｌ０．２４Ｇａ０．７６Ａｓ、ショットキー接合形成層６はＡｌ０．１６Ｇａ０．８４Ａｓとしている。
【００２９】
本実施の形態２においては、ショットキー接合形成層６は前述のとおりアンドープであるため、この層のＡｌ組成比を下げるだけでもヘテロ障壁に起因した抵抗成分を下げることが可能となり、ソース及びドレイン抵抗を低減できる。加えて、この場合は表面酸化も抑制可能となる。
【００３０】
又、本実施の形態２においては、第２の電子供給層１５も比較的高いＡｌ組成比を用いているため、実施の形態１に比較して高い電子濃度を実現できるという利点も有する。
【００３１】
実施の形態３．
図４に本発明における実施の形態３を示す。本実施の形態における半導体装置の基本的構造は実施の形態１の構造と同一であるが、本実施の形態では、第１の電子供給層３に比較的高いＡｌ組成比のＡｌＧａＡｓをもちいており、それに対して、第２の電子供給層１６及びショットキー接合形成層１７にはＩｎＧａＰをもちいている。
ここで、具体的な組成比として、Ａｌ０．２４Ｇａ０．７６Ａｓ及びＩｎ０．５３Ｇａ０．４７Ｐを用いている。
【００３２】
本実施の形態３においては、チャネル層４の下層の第１の電子供給層３のＡｌ組成比を大きくすることにより電子濃度を高めており、また、チャネル層４の上層の第２の電子供給層１６及びショットキー接合形成層１７をＩｎＧａＰで構成することにより、ＧａＡｓとの伝導帯のヘテロ障壁を小さくして、ソース及びドレイン抵抗を小さくするとともに、表面準位をＡｌＧａＡｓより小さくしているので、高性能で高出力化を実現できる半導体装置を得ることが可能となる。
【００３３】
実施の形態４．
図５に本発明における実施の形態４を示す。本実施の形態における半導体装置の基本的構造は実施の形態３の構造と同一であるが、本実施の形態では、第１及び第２の電子供給層３、１５は同一でかつ比較的高いＡｌ組成比のＡｌＧａＡｓをもちいており、それに対してショットキー接合形成層１７にＩｎＧａＰを用いていることを特徴とする。
ここで、具体的な組成比として、Ａｌ０．２４Ｇａ０．７６Ａｓ及びＩｎ０．５３Ｇａ０．４７Ｐを用いている。
【００３４】
本実施の形態４においては、前述のとおりショットキー接合形成層１７をＩｎＧａＰで構成することにより、ＧａＡｓとの伝導帯のヘテロ障壁を小さくでき、このヘテロ障壁に起因した抵抗成分を下げることで、ソース及びドレイン抵抗を低減するとともに、表面準位をＡｌＧａＡｓより小さくしているので、高性能で高出力化を実現できる半導体装置を得ることが可能となる。
【００３５】
又、本実施の形態４においては、第２の電子供給層１５も比較的高いＡｌ組成比を用いているため、実施の形態３に比較して高い電子濃度を実現できるという利点も有する。
【００３６】
【発明の効果】
この発明に係る半導体装置は、半絶縁性基板上に形成された比較的高い不純物濃度のＡｌｘＧａ１−ｘＡｓからなる第１の電子供給層と、この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、このチャネル層上に形成された比較的高い不純物濃度のＡｌｙＧａ１−ｙＡｓからなる第２の電子供給層と、この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＡｌｚＧａ１−ｚＡｓからなるショットキー接合形成層と、このショットキー接合形成層上に形成されたゲート電極と、このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備え、上記ショットキー接合形成層のＡｌ組成比ｚは、第１の電子供給層のＡｌ組成比ｘよりも低いことを特徴とするので、高い電子濃度を実現でき、かつソース及びドレイン抵抗の上昇を低減するとともにゲート近傍の表面酸化を抑制でき、そのため、高性能及び高出力化を実現できる。
【００３７】
又、半絶縁性基板上に形成された比較的高い不純物濃度のＡｌＧａＡｓからなる第１の電子供給層と、この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、このチャネル層上に形成された比較的高い不純物濃度のＡｌＧａＡｓからなる第２の電子供給層と、この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＰからなるショットキー接合形成層と、このショットキー接合形成層上に形成されたゲート電極と、このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備えたので、高い電子濃度を実現でき、かつ、ショットキー接合形成層とＧａＡｓとの伝導帯のヘテロ障壁を小さくでき、このヘテロ障壁に起因した抵抗成分を下げることで、ソース及びドレイン抵抗を低減するとともに、表面準位をＡｌＧａＡｓからなるショットキー接合形成層を用いた場合より小さくでき、そのため、高性能及び高出力化を実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置の構造を示す要部断面図である。
【図２】この発明の実施の形態１における半導体装置の製造方法を示す要部断面図である。
【図３】この発明の実施の形態２における半導体装置の構造を示す要部断面図である。
【図４】この発明の実施の形態３における半導体装置の構造を示す要部断面図である。
【図５】この発明の実施の形態４における半導体装置の構造を示す要部断面図である。
【図６】従来のＨＥＭＴの構造を示す要部断面図である。
【符号の説明】
１ 半絶縁性基板、 ３ 第１の電子供給層、 ４ チャネル層、
５ 第２の電子供給層、 ６ ショットキー接合形成層、
９ ソース電極、 １０ ドレイン電極、 １１ ゲート電極、
１５、１６ 第２の電子供給層、 １７ ショットキー接合形成層。
Claims (6)
- 半絶縁性基板上に形成された比較的高い不純物濃度のＡｌｘＧａ１−ｘＡｓからなる第１の電子供給層と、
この第１の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＩｎＧａＡｓからなるチャネル層と、
このチャネル層上に形成された比較的高い不純物濃度のＡｌｙＧａ１−ｙＡｓからなる第２の電子供給層と、
この第２の電子供給層上に形成されたアンドープ又は比較的低い不純物濃度のＡｌｚＧａ１−ｚＡｓからなるショットキー接合形成層と、
このショットキー接合形成層上に形成されたゲート電極と、
このゲート電極を挟んで上記ショットキー接合形成層上に形成されたソース電極及びドレイン電極とを備え、
上記ショットキー接合形成層のＡｌ組成比ｚは、上記第１の電子供給層のＡｌ組成比ｘおよび上記第２の電子供給層のＡｌ組成比ｙよりも低いことを特徴とする半導体装置。 - ショットキー接合形成層のＡｌ組成比ｚは、０．１５以上０．２０以下であることを特徴とする請求項１記載の半導体装置。
- 第２の電子供給層のＡｌ組成比ｙは、第１の電子供給層のＡｌ組成比ｘよりも低いことを特徴とする請求項１又は２記載の半導体装置。
- 第２の電子供給層のＡｌ組成比ｙは、０．１５以上０．２０以下であることを特徴とする請求項３記載の半導体装置。
- 第２の電子供給層のＡｌ組成比ｙは、第１の電子供給層のＡｌ組成比ｘと同じであることを特徴とする請求項１又は２記載の半導体装置。
- 第１の電子供給層のＡｌ組成比ｘは、０．２５以下であることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25348897A JP3588988B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25348897A JP3588988B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197669A JPH1197669A (ja) | 1999-04-09 |
| JP3588988B2 true JP3588988B2 (ja) | 2004-11-17 |
Family
ID=17252088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25348897A Expired - Fee Related JP3588988B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588988B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271547B1 (en) * | 1999-08-06 | 2001-08-07 | Raytheon Company | Double recessed transistor with resistive layer |
| JP4610858B2 (ja) * | 2003-02-12 | 2011-01-12 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| US7183592B2 (en) * | 2004-05-26 | 2007-02-27 | Raytheon Company | Field effect transistor |
| JP2009295651A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置 |
-
1997
- 1997-09-18 JP JP25348897A patent/JP3588988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197669A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US7755108B2 (en) | Nitride-based semiconductor device | |
| JP2581452B2 (ja) | 電界効果トランジスタ | |
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| US5514883A (en) | Field effect transistor | |
| US7071499B2 (en) | Heterojunction field effect type semiconductor device having high gate turn-on voltage and low on-resistance and its manufacturing method | |
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2604349B2 (ja) | 半導体装置 | |
| JPH05160161A (ja) | 高電子移動度トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3588988B2 (ja) | 半導体装置 | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JPH11220121A (ja) | ヘテロ接合電界効果トランジスタ | |
| US6242765B1 (en) | Field effect transistor and its manufacturing method | |
| KR940006690B1 (ko) | 반도체장치 | |
| JPH0964341A (ja) | 高電子移動度トランジスタ | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JP3747391B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3633587B2 (ja) | 半導体装置の製造方法 | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2003045898A (ja) | 半導体装置およびその製造方法 | |
| JPH07297408A (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3411511B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2006319122A (ja) | 化合物半導体装置 | |
| JP2776825B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |