JPH04199644A

JPH04199644A - 半導体装置

Info

Publication number: JPH04199644A
Application number: JP33147590A
Authority: JP
Inventors: Junichiro Kobayashi; 純一郎小林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-11-29
Filing date: 1990-11-29
Publication date: 1992-07-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置特に逆ＨＥＭＴ（Ｈｉｇｈ　Ｅｌ
ｅｃｔｒｏｎＭｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ
　：高電子移動度トランジスタ）関する。

〔発明の概要〕

本発明は、逆ＨＥ？ＩＴにおいて、三角形状のりッジ部
を有する半導体基体上にエピタキシャル成長による電子
供給層及び２次元電子ガスを生成するチャンネル層を形
成し、電子供給層のりッジ部頂部に対応する部分の厚み
を他部より小となし、チャンネル層上にゲート電極を形
成して構成することにより、実効ゲート長の短縮化及び
ソース、ドレインとチャンネル間の寄生直列抵抗の低域
化を図るようにしたものである。

〔従来の技術〕

高速デバイスとしてのＨＥＭＴの開発が進められている
。第４図は従来の逆ＨＥＭＴの構成を示す。この逆ＨＥ
ＭＴ（１）は、半絶縁性ＧａＡｓ基板（２）上にノンド
ープＧａＡｓ層（３）、ｎ−ＡｌＧａＡｓによる電子供
給層（４）、２次元電子ガス（５）が生成されるノンド
ープＧａＡｓによるチャンネル層（６）及びｎ”−Ｇａ
ＡｓによるキャップＮ（７）を順次、エピタキシャル成
長して形成し、キャンプ層（７）からチャンネル層（６
）にゎたる凹部（リセス）（８）　ヲＭ　択エツチング
により形成した後、この凹部（８）の底面に臨むチャン
ネル層（６）にショットキー接触するゲート電極（９）
を形成すると共に、ゲート電極（９）を挟む両側のｎ’
−ＧａＡｓによるキャップ層（７）にオーミンク電極金
属（１１）を形成して合金化（１１）して夫々ソース電
極（１２）及びドレイン電極（１３）を形成して構成さ
れる。なお、ノンドープＧａＡｓのチャンネル層（６）
とｎ　−ＡＺＧａＡｓの電子供給層（４）の間にノドー
プＡｌＧａＡｓによるスペーサー層が形成されるを可と
する。この逆１（ＥＭＴ（１）ではチャンネル層（６）
と電子供給層（４）間のへテロ接合界面におけるチャン
ネル層（６）中の２次元電子ガス（５）をゲート電圧に
よって制御してオン、オフ動作がなされる。

［発明が解決しようとする課題］ところで、上述の逆ＨＥＭＴ（１）において、そのゲー
ト長り、の短縮にはゲート電極（９）の幅を細くするこ
とが必要である。しかし、これには高度な技術を必要と
すると共に、その微細化にも限界があった。

また逆）ＩＥＭＴ（１）では、正ＨＥＴＭのようなリセ
スエッチングや低抵抗キャップ層を設ける方法で、チャ
ンネル領域以外の電子供給層（４）での抵抗を下げるこ
とができず、ソース及びチャンネル間、ドレイン及びチ
ャンネル間の寄生直列抵抗を低減することが困難であっ
た。即ち、第５図に示すように、ｎ−ＡＺＧａＡｓの電
子供給層（４）の膜厚ｄ、が厚いと、チャンネルがピン
チオフして２次元電子ガス（５）が消滅した後も、中性
領域（パラレルコンダクションク）　（１５）の伝導成
分が残ってしまう。（１６）及び（１７）はへテロ接合
からのびた空乏層である。従って、電子供給層（４）と
してはこの中性領域（１５）が残らないような膜厚が求
められ、このため、電子供給層（４）の寄生直列抵抗成
分はあまり小さくできない。

さらに、第４図において、凹部（８）のゲート電極（９
）が接触されない両件側部Ｗ１の抵抗がデバイス特性を
左右するものであった。

本発明は、上述の点に鑑み、ゲート長の短縮を図り、且
つ寄生直列抵抗の低減化を可能にした逆ＨＥＭＴを提供
するものである。

〔課題を解決するための手段〕

本発明に係る半導体装置即ち逆１（Ｅ？ＩＴは、断面三
角形状のりッジ部（２３ａ）を有する半導体基体（２３
）上にエピタキシャル成長による電子供給層（２４）及
び２次元電子ガス（２６）を生成するチャンネル層（２
５）を形成し、電子供給層（２４）のリッジ部頂部Ａに
対応する部分の厚みＴ、ｌが他部より小となし、チャン
ネル層（２５）上にゲート電極（２９）を形成して構成
する。

〔作用〕

本発明の構成においては、断面三角形のりッジ部（２３
ａ）を有する半導体基体（２３）上にエピタキシャル成
長による電子供給層（２４）及びチャンネル層（２５）
を形成してリッジ部頂部Ａに対応する部分の電子供給層
（２４）の厚みも、を他部より小とすることにより、頂
部Ａに対応する領域での２次元電子ガスが最も少くなり
、この頂部Ａの幅がゲート長り、に相当することになり
、従って実効的なゲート長り、が小さくなる。また、チ
ャンネルがピンチオフして２次元電子ガスが消滅したの
ちに中性領域（３６）が残らないような条件は頂部Ａに
対応する部分であり、その両側では電子供給層（２４）
の厚さが大きいので中性領域（３６）が存在し、その分
、寄生直列抵抗が低減する。従って、ＦＥＴ特性の高性
能化が図れる。

〔実施例］以下、第１図乃至第３図を参照して本発明による逆ＯＥ
ＭＴの実施例を説明する。

本例においては、第１図に示すように、主面上に逆メサ
部（２１）を有する半絶縁性ＧａＡｓ基板（２２）上に
、エピタキシャル成長によってノンドープＧａＡｓ層（
２３）を形成して逆メサ部（２１）上にノンドープＧａ
Ａｓによる断面三角形状のりッジ部（細長い隆起部）　
（２３ａ）を形成する。このノンドープＧａＡｓ層（２
３）上ニｎ　−ＡＩ　ＧａＡｓの電子供給層（２４）を
エピタキシャル成長により形成して、リッジ部（２３ａ
）の頂部Ａに対応する部分の膜厚１．を他部の膜厚ｔ２
により小となるようにする。さらに、電子供給Ｎ　（２
４）上に２次元電子ガス（２６）が生成するノンドープ
ＧａＡｓのチャンネル層’（２５）、ｎ”−ＧａＡｓの
キャ７ブ層（２７）を順次エピタキシャル成長する。そ
して、ｎ゛−ＧａＡｓのキャップ層（２７）からノンド
ープＧａＡｓのチャンネル層（２５）にわたってリッジ
部（２３ａ）の頂部Ａを含む領域に凹部（リセス）　（
２８）を形成し、この凹部（２８）の底面即ちチャンネ
ル層（２５）の面にショットキ接触するゲート電極（２
９）を形成する。また、ゲート電極（２９）を挟む両側
のｎ”−ＧａＡｓのキャップ層（２７）上にオーミック
メタル（電極金属）　（３０）を被着し、合金化（３１
）を行って夫々ソース電極（３２）及びドレイン電極（
３３）を形成して逆ＨＥＭＴ　（３４）を構成する。

かかる構成の逆ＨＥＭＴ　（３４）の製法例を第２図に
示す。先ず、第２図Ａに示すように主面（２２Ａ）を（
１００）面とする半絶縁性ＧａＡｓ基板（２２）に（０
１１＞方向に沿うレジストマスクを介してＮＨ，ＯＨ系
溶液を用いたウェットエツチングにより逆メサ部（２１
）を形成する。逆メサ部（２１）の幅Ｗ２及び高さｄｏ
は任意のデバイス構造の設計により決定されるものであ
り、本例では幅Ｗ２を１μ川用度、高さｄ。

を２０００人とする。

次に、第２図Ｂに示すようにこの逆メサ部（２１）を有
する半絶縁性ＧａＡｓ基板（２２）上にノンドープＧａ
Ａｓ層（２３）をエピタキシャル成長する。このエピタ
キシャル成長で、逆メサ部（２１）上ではノンドープＧ
ａＡｓが頂部Ａとする三角形状に成長してリッジ部（２
３ａ）が形成される。頂部Ａが形成される膜厚ｄ、は逆
メサ部（２１）の幅Ｗ２とＺＡＢＣ＝５４．７から算出
されるのでその値以上とする。また、リッジ部（２３ａ
）の両側の成長点が頂部Ａに一致すると頂部Ａ上に成長
が始まるのでその膜厚以下とする。

設定は丁度頂部Ａが形成される膜厚ｄ１とする。

ｄ、は例えば１μｍ程度とする。

次に、第２図Ｃに示すように、ノンドープＧａＡｓ層（
２２）上にｎ　−ＡｆＧａＡｓ　（不純物濃度２　ＸＩ
Ｏ”ｃｍ−３程度）の電子供給層（２４）をエピタキシ
ャル成長する。リッジ部（２３ａ）の両側の成長点が頂
部Ａで一致するまでの膜厚６２分が寄生直列抵抗低減に
寄与する。その後は膜厚ｄ、の均一な成長となる。

但し、膜厚ｄ、は頂部Ａ上でＨ−Ａｔ　ＧａＡｓの電子
供給層（２４）中に中性領域（３６）　（第３図参照）
が存在しない膜厚とする。この膜厚限定は、２次元電子
ガス（２６）が頂部Ａ上で最も少くなり、ゲート長が実
効的に小さくなる効果を生む。なお、この電子供給層（
２４）の形成においてノンドープＧａＡｓ層（２３）に
接する側ではノンドープＡＺＧａＡｓを成長し、後述の
チャンネル層（２５）と接する側でｎ　−ＡｆＧａＡｓ
を成長するようになすを可とする。膜厚ｄ２は２０００
人程度１膜厚ｄ３は２００人程１に設定する。

次に、第２図りに示すように、電子供給層（２４）上に
、更に膜厚ｄ４のノンドープＧａＡｓによるチャンネル
層（２５）及び膜厚ｄ、のｎ”−ＧａＡｓ　（不純物濃
度２　ＸＩＯ”ｃｍ−’程度）によるキャップ層（２７
）をエピタキシャル成長する。膜厚ｄ４は２００人程１
に、膜厚ｄ、は５００人程１に設定する。

なお、ｎ−ＡｆＧａＡｓの電子供給層（２４）とノンド
ープＧａＡｓのチャンネル層（２５）との間に膜厚２０
人程度のノンドープＡＺＧａＡｓによるスペーサ層を形
成するを可とする。

次に、第２図已に示すようにキャップ層（２７）からチ
ャンネル層（２５）にわたってリッジ部（２３ａ）の頂
部Ａを含む領域に対応する部分に選択エツチング（所謂
リセスエンチング）により凹部（リセス）（２８）を形
成する。

そして、凹部（２８）の底面に臨むノンドープＧａＡｓ
のチャンネル層（２５）にショットキー接触するゲート
電極（２９）を形成し、また、凹部（２８）で２分され
たｎ”−ＧａＡｓのキャップ層（２７）上に夫々オーミ
ックメタル（３０）を蒸着し、合金化（３１）してソー
ス電極（３２）及びドレイン電極（３３）を形成して目
的の逆ＨＥＭＴ　（３４）を得る。

本実施例の逆ＨＥＭＴ　（３４）によれば、断面三角形
状のりッジ部（２３ａ）を有するノンドープＧａＡｓ１
ｉ　（２３）上にｎ−ＡｌＧａＡｓの電子供給層（２４
）、ノンドープＧａＡｓのチャンネル層（２５）を順次
エピタキシャル成長してリッジ部（２３ａ）の頂部Ａ上
で電子供給層（２４）の膜厚ｔ、を他部の膜厚Ｌ２より
小とすることにより、実効的なゲート長り、を短縮する
ことができる。すなわち、電子供給層（２４）の膜厚は
リッジ部（２３ａ）の頂部Ａ上で最も小さくなっており
、ここでの２次元電子ガス（２６）の濃度が最少となる
ことにより実効的にチャンネルとして動作寄与する幅は
頂部Ａに対応する部分であり、極めて短くなる（理論上
は零となる）。

従って、ゲー）を極（２９）の幅を小さくすることなく
、実効的なゲート長Ｌ９の短縮化を図ることができる。

また、本例構成によってチャンネル領域以外の寄生直列
抵抗（ソース及びチャンネル間、ドレイン及びチャンネ
ル間の寄生抵抗）を低減することができる。即ち、ｎ　
−ＡｆＧａＡｓの電子供給層（２４）においてリッジ部
の頂部Ａに対応する部分が薄く、他部が厚く形成されて
いるので、第３図に示すようにチャンネルがピンチオフ
して２次元電子ガス（２６）が消滅した後にリッジ部の
頂部Ａ上の部分では中性領域（３６）が残ら′ないが、
その両側部では中性領域（３６）が存在する。この中性
領域（３６）が存在する分、寄生直列抵抗が低減する。

なお、（３７）及び（３８）はへテロ接合からの空乏層
を示す。従って、ＦＥＴ特性が向上した逆ＨＥ？ＩＴを
提供することができる。

［発明の効果］本発明の半導体装置即ち逆ＨＥＭＴによれば、実効的ゲ
ート長をより短縮することかできると共に、寄生直列抵
抗を低減することができ、トランジスタ特性のより高性
能化を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る逆ＨＥＭＴの実施例を示す断面図
、第２図Ａ−Ｅはその製法例を示す製造工程図、第３図
は本実施例の説明に供する断面図、第４図は従来の逆Ｈ
ＥＭＴの例を示す断面図、第５図はその説明に供する断
面図である。（２２）は半絶縁性ＧａＡｓ基板、（２３）はノンドー
プＧａＡｓ層、（２３ａ）はりンジ部、（２４）はｎ　
−ＡｆＧａＡｓの電子供給層、（２５）はノンドープＧ
ａＡｓのチャンネル層、（２６）は２次元電子ガス、（
２７）はｎ”−ＧａＡｓのキャンプ層、（２９）はゲー
ト電極、（３２）はソース電極、（３３）はドレイン電
極である。

Claims

【特許請求の範囲】断面三角形状のリッジ部を有する半導体基体上にエピタ
キシャル成長による電子供給層及び２次元電子ガスを生
成するチャンネル層が形成され、上記電子供給層の上記
リッジ部頂部に対応する部分の厚みが他部より小となさ
れ、上記チャンネル層上にゲート電極が形成されて成る半導
体装置。