JPH0614551B2 - 熱電子放射型静電誘導トランジスタ - Google Patents
熱電子放射型静電誘導トランジスタInfo
- Publication number
- JPH0614551B2 JPH0614551B2 JP59153969A JP15396984A JPH0614551B2 JP H0614551 B2 JPH0614551 B2 JP H0614551B2 JP 59153969 A JP59153969 A JP 59153969A JP 15396984 A JP15396984 A JP 15396984A JP H0614551 B2 JPH0614551 B2 JP H0614551B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- channel region
- semiconductor
- thermionic emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006698 induction Effects 0.000 title claims description 12
- 230000003068 static effect Effects 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 239000002052 molecular layer Substances 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000837181 Andina Species 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は熱電子放射型静電トランジスタに関する。
静電誘導型トランジスタ（以下、ＳＩＴと略す）は、電
界効果トランジスタで、ゲート領域とゲート領域間で空
乏層がつながって生じている電位障壁の高さを変化させ
てソース領域・ドレイン領域間の電流を制御するトラン
ジスタである。このとき、電位の制御が空乏層の静電容
量を通して行なわれることから、バイポーラトランジス
タにおけるベース層の蓄積容量がないものに相等し、Ｆ
ＥＴと比べてみても非常に高速、低雑音で動作するとい
う優れた特性を有している。
界効果トランジスタで、ゲート領域とゲート領域間で空
乏層がつながって生じている電位障壁の高さを変化させ
てソース領域・ドレイン領域間の電流を制御するトラン
ジスタである。このとき、電位の制御が空乏層の静電容
量を通して行なわれることから、バイポーラトランジス
タにおけるベース層の蓄積容量がないものに相等し、Ｆ
ＥＴと比べてみても非常に高速、低雑音で動作するとい
う優れた特性を有している。
しかし、従来のＳＩＴはソース領域・ドレイン領域間、
特にソース領域・ゲート領域間の寸法が割合と大きな構
造になっているため、キャリアが結晶格子の散乱を受
け、上限周波数が制限される問題点があった。
特にソース領域・ゲート領域間の寸法が割合と大きな構
造になっているため、キャリアが結晶格子の散乱を受
け、上限周波数が制限される問題点があった。
本発明は、上記従来の問題点を解消し、キャリアが結晶
格子の散乱を受けずに熱電子速度で動くことのでき熱電
子放射型ＳＩＴを提供することを目的とする。
格子の散乱を受けずに熱電子速度で動くことのでき熱電
子放射型ＳＩＴを提供することを目的とする。
〔発明の概要〕 このため本願発明は、少なくとも第１導電型の半導体領
域を有するチャンネル領域と、このチャンネル領域の両
側に接触して形成される第２導電型の高不純物密度領域
よりなるソース領域およびドレイン領域と、前記チャン
ネル領域の第１導電型の半導体領域に接触して、この半
導体領域よりも禁制帯幅の大きい半導体よりなるヘテロ
接合ゲート領域とを具備すると共に、チャンネル領域幅
の寸法がチャンネル領域の不純物密度より決まるデバイ
長λDに対して、２λD以内であり、かつ、前記ソース領
域よりチャンネル領域の真のゲート領域までの寸法およ
びチャンネル領域の真のゲート領域からドレイン領域ま
での寸法が共にキャリアの平均自由行程以下に形成され
ていることを特徴とする。
域を有するチャンネル領域と、このチャンネル領域の両
側に接触して形成される第２導電型の高不純物密度領域
よりなるソース領域およびドレイン領域と、前記チャン
ネル領域の第１導電型の半導体領域に接触して、この半
導体領域よりも禁制帯幅の大きい半導体よりなるヘテロ
接合ゲート領域とを具備すると共に、チャンネル領域幅
の寸法がチャンネル領域の不純物密度より決まるデバイ
長λDに対して、２λD以内であり、かつ、前記ソース領
域よりチャンネル領域の真のゲート領域までの寸法およ
びチャンネル領域の真のゲート領域からドレイン領域ま
での寸法が共にキャリアの平均自由行程以下に形成され
ていることを特徴とする。
静電誘導トランジスタの高速化を図るために寸法を小さ
くしていくと、ソース領域前面の電位の山（真のゲート
領域と呼ぶ）を越えたものは全てドレイン側に走ると考
えたときに、キャリアの平均自由行程に近くなると、キ
ャリアは殆んど格子散乱によらず、非常に高速で走行す
るようになる。
くしていくと、ソース領域前面の電位の山（真のゲート
領域と呼ぶ）を越えたものは全てドレイン側に走ると考
えたときに、キャリアの平均自由行程に近くなると、キ
ャリアは殆んど格子散乱によらず、非常に高速で走行す
るようになる。
このときの電流密度Ｊは下記(１)式で与えられる。
ここで、ｑは単位電荷、ｋはボルツマン定数、Ｔは絶対
温度、ｍ*はキャリアの有効質量、ｎｓはソースの不純
物密度、φGSはゲート領域とソース領域の拡散電位、Ｖ
Gは、ゲートに加えた電位である。
温度、ｍ*はキャリアの有効質量、ｎｓはソースの不純
物密度、φGSはゲート領域とソース領域の拡散電位、Ｖ
Gは、ゲートに加えた電位である。
キャリアの注入状態が熱電子放射状態になったときのＳ
ＩＴのしゃ断周波数ｆｃは、電位障壁の幅をＷｇとした
ときに、ＳＩＴを従属接続して２段目の入力容量を考慮
したときには下記(２)式で与えられる。
ＩＴのしゃ断周波数ｆｃは、電位障壁の幅をＷｇとした
ときに、ＳＩＴを従属接続して２段目の入力容量を考慮
したときには下記(２)式で与えられる。
従って、ＧａＡｓを用いた場合で電位障壁の幅Ｗｇを
０．１μｍとしたときに、しゃ断周波数ｆｃはほぼ７８
０ＧＨｚ程度となる。
０．１μｍとしたときに、しゃ断周波数ｆｃはほぼ７８
０ＧＨｚ程度となる。
以上のことからソース領域からチャンネル領域の真のゲ
ート領域までの寸法及びチャンネル領域の真のゲート領
域からドレイン領域までの寸法をキャリアの平均自由行
程以下にしてＳＩＴを熱電子放射構造とすれば、そのし
ゃ断周波数ｆｃを非常に高くし得ることが判る。
ート領域までの寸法及びチャンネル領域の真のゲート領
域からドレイン領域までの寸法をキャリアの平均自由行
程以下にしてＳＩＴを熱電子放射構造とすれば、そのし
ゃ断周波数ｆｃを非常に高くし得ることが判る。
以下、その具体例を化合物半導体としてＧａＡｓを用い
た場合を例にとり、図面を参照して説明する。
た場合を例にとり、図面を参照して説明する。
第１図(ａ)は本発明の一実施例に係る熱電子放射型ＳＩ
Ｔの断面図を示したものである。図において、１はｎ+
のＧａＡｓ基板でドレイン領域となる領域、９はｐ層の
チャンネルとなる領域、３はチャンネル領域９に接して
設けられたｎ+層でソースとなる領域、４はＧａ1-xＡｌ
xＡｓで形成されるゲート領域である。５はドレイン電
極、６はソース電極、７は前記ゲート領域４のうち、表
面に露出された部分に形成されたゲート電極である。８
はゲート、ドレイン間容量Ｃｇｄを減少させるべく設け
られた絶縁物である。この絶縁物としてはＳｉＯ2、Ｓ
ｉ3Ｎ4膜またはポリイミド樹脂等が良い。ＧａＡｓの誘
導率１１に対してＳｉ3Ｎ4は５．５、ＳｉＯ2は３．
８、ポリイミドは３．２位であるので、Ｃｇｄは絶縁物
ではなくＧａＡｓが存在する場合にくらべて半分以下と
なる。
Ｔの断面図を示したものである。図において、１はｎ+
のＧａＡｓ基板でドレイン領域となる領域、９はｐ層の
チャンネルとなる領域、３はチャンネル領域９に接して
設けられたｎ+層でソースとなる領域、４はＧａ1-xＡｌ
xＡｓで形成されるゲート領域である。５はドレイン電
極、６はソース電極、７は前記ゲート領域４のうち、表
面に露出された部分に形成されたゲート電極である。８
はゲート、ドレイン間容量Ｃｇｄを減少させるべく設け
られた絶縁物である。この絶縁物としてはＳｉＯ2、Ｓ
ｉ3Ｎ4膜またはポリイミド樹脂等が良い。ＧａＡｓの誘
導率１１に対してＳｉ3Ｎ4は５．５、ＳｉＯ2は３．
８、ポリイミドは３．２位であるので、Ｃｇｄは絶縁物
ではなくＧａＡｓが存在する場合にくらべて半分以下と
なる。
この構成から判るように、ＧａＡｓのように良好な絶縁
膜が得られない化合物半導体においては、ゲート領域を
ＧａＡｓよりも禁制帯幅の大きな例えばＧａ1-xＡｌxＡ
ｓのような混晶で形成することによって、ゲートを絶縁
ゲート類似とすることができる。
膜が得られない化合物半導体においては、ゲート領域を
ＧａＡｓよりも禁制帯幅の大きな例えばＧａ1-xＡｌxＡ
ｓのような混晶で形成することによって、ゲートを絶縁
ゲート類似とすることができる。
動作時、ゲート領域に電圧を印加していくと、ゲート領
域４とｐ層のチャンネル領域９の界面が反転状態にな
り、そのチャンネル領域９のうちゲート領域４と接触し
ているｐ層領域がｎ層になったときに、ソース領域より
電子がドレイン領域へ注入されて動作するようになる。
域４とｐ層のチャンネル領域９の界面が反転状態にな
り、そのチャンネル領域９のうちゲート領域４と接触し
ているｐ層領域がｎ層になったときに、ソース領域より
電子がドレイン領域へ注入されて動作するようになる。
また、図の構成で、ゲート領域４の間を通り、ソース領
域３とドレイン領域１の間にできるチャンネル領域９
中、ソース領域３より真のゲート領域までの距離を電子
の平均自由行程よりも小さくすることによって、熱電子
放射型の静電誘導トランジスタ構造が得られる。このと
き、ゲート領域の間隔と厚み、チャンネル領域の不純物
密度の大きさを変化させることによって、ノーマリオン
とノーマリオフ型の動作とすることができる。ゲート領
域となるＧａ1-xＡｌxＡｓのｘ値は例えばｘ＝０．３と
する。不純物密度は電子の注入がおきないようにアンド
ープとして高抵抗半導体とすることが望ましい。
域３とドレイン領域１の間にできるチャンネル領域９
中、ソース領域３より真のゲート領域までの距離を電子
の平均自由行程よりも小さくすることによって、熱電子
放射型の静電誘導トランジスタ構造が得られる。このと
き、ゲート領域の間隔と厚み、チャンネル領域の不純物
密度の大きさを変化させることによって、ノーマリオン
とノーマリオフ型の動作とすることができる。ゲート領
域となるＧａ1-xＡｌxＡｓのｘ値は例えばｘ＝０．３と
する。不純物密度は電子の注入がおきないようにアンド
ープとして高抵抗半導体とすることが望ましい。
第１図(ｂ)は、ソース領域からチャンネル領域を経てド
レイン領域までの電位分布を示したものである。ゲート
領域4、ゲート電極7よりなるゲートによってソース領域
3の前面に電子に対してポテンシャルの一番高い点(山)
ができる。この点を真のゲート領域と呼ぶ。また、この
第1図(b)に示す真のゲート領域の形成状況は、チャンネ
ル領域がソース領域、ドレイン領域と反対導電型になっ
ても変わらない。
レイン領域までの電位分布を示したものである。ゲート
領域4、ゲート電極7よりなるゲートによってソース領域
3の前面に電子に対してポテンシャルの一番高い点(山)
ができる。この点を真のゲート領域と呼ぶ。また、この
第1図(b)に示す真のゲート領域の形成状況は、チャンネ
ル領域がソース領域、ドレイン領域と反対導電型になっ
ても変わらない。
ソース領域よりドレイン領域までの長さ即ちチャンネル
領域長は、例えば０．１μｍ(１０００Å)というような
値に制御することはできるが、ゲート間隔即ちチャンネ
ル領域幅は、デバイ長を目安として決定する必要があ
る。
領域長は、例えば０．１μｍ(１０００Å)というような
値に制御することはできるが、ゲート間隔即ちチャンネ
ル領域幅は、デバイ長を目安として決定する必要があ
る。
そのデバイ長は下式(３)式で与えられる。
ここで、ｎはチャンネル領域の不純物密度、εは誘電率
である。
である。
上式（３）式で、ｎが１０12cm-3のときにλDが３．９
５μｍ、１０14cm-3のときに０．４μｍ、１０16cm-3の
ときには０．０４μｍ位となる。
５μｍ、１０14cm-3のときに０．４μｍ、１０16cm-3の
ときには０．０４μｍ位となる。
ソース領域からドレイン領域に向かう電子をゲート領域
に印加する電圧によって有効に制御するためには、おお
まかに言ってチャンネル領域幅を２λD以下とする必要
がある。しかし、チャンネル領域長の寸法制御に比べ
て、チャンネル領域幅の寸法制御はフォトリソグラフィ
の精度で決まるので、チャンネル領域幅の寸法は製作技
術との兼ね合いで決定する必要がある。現状の電子ビー
ムリソグラフィでは０．０７μｍまでの加工が可能なの
で、不純物密度ｎ＝１０16cm-3のチャンネル領域幅０．
０８μｍは十分に製造可能であり、リソグラフィ技術の
進歩により更に高不純物密度の薄型のチャンネル領域の
製造も可能になることは言うまでもない。
に印加する電圧によって有効に制御するためには、おお
まかに言ってチャンネル領域幅を２λD以下とする必要
がある。しかし、チャンネル領域長の寸法制御に比べ
て、チャンネル領域幅の寸法制御はフォトリソグラフィ
の精度で決まるので、チャンネル領域幅の寸法は製作技
術との兼ね合いで決定する必要がある。現状の電子ビー
ムリソグラフィでは０．０７μｍまでの加工が可能なの
で、不純物密度ｎ＝１０16cm-3のチャンネル領域幅０．
０８μｍは十分に製造可能であり、リソグラフィ技術の
進歩により更に高不純物密度の薄型のチャンネル領域の
製造も可能になることは言うまでもない。
第２図はソース領域からの電子を、能率よく、ゲート領
域に制限するために第１図の実施例のｐチャンネル領域
中に高不純物密度の埋込領域１０を形成した実施例であ
る。
域に制限するために第１図の実施例のｐチャンネル領域
中に高不純物密度の埋込領域１０を形成した実施例であ
る。
埋込領域１０はソース領域側の電子に対して電子障壁が
高いので、電子はチャンネル領域の埋込領域の両側を通
るようになる。実際に動作する部分がほぼゲート領域と
接しているｐチャンネル領域の側面部分となるために、
ソース領域３とソース電極６は例えば０．５μｍ位とし
ても良いことになり製作は容易になる。
高いので、電子はチャンネル領域の埋込領域の両側を通
るようになる。実際に動作する部分がほぼゲート領域と
接しているｐチャンネル領域の側面部分となるために、
ソース領域３とソース電極６は例えば０．５μｍ位とし
ても良いことになり製作は容易になる。
第３図は本発明の更に別の実施例であって、ｐ層のチャ
ンネル領域９をｎ+層のソース領域３に接し、残りのｎ-
層のチャンネル領域２をｎ+層のドレイン領域１に接す
るように形成した構造である。
ンネル領域９をｎ+層のソース領域３に接し、残りのｎ-
層のチャンネル領域２をｎ+層のドレイン領域１に接す
るように形成した構造である。
また、第４図は、ｐ層のチャンネル領域９の両側にｎ-
のチャンネル領域２を形成し、上側のチャンネル領域２
はｎ+層のソース領域３に、また下側のチャンネル領域
２はｎ+層のドレイン領域１に接して形成したものであ
って、Ｃｇｓを更に小さくし、ゲート領域を小さく形成
できる実施例を示している。この実施例においては、真
のゲート領域はチャンネル領域９中のソース領域３寄り
にできるので、実質的にはソース領域３とゲート領域４
間の距離、即ち上側のチャンネル２の厚みをキャリアの
平均自由行程以下とすることにより、真のゲート領域と
ソース領域３間の寸法をキャリアの平均自由行程以下と
することができる。
のチャンネル領域２を形成し、上側のチャンネル領域２
はｎ+層のソース領域３に、また下側のチャンネル領域
２はｎ+層のドレイン領域１に接して形成したものであ
って、Ｃｇｓを更に小さくし、ゲート領域を小さく形成
できる実施例を示している。この実施例においては、真
のゲート領域はチャンネル領域９中のソース領域３寄り
にできるので、実質的にはソース領域３とゲート領域４
間の距離、即ち上側のチャンネル２の厚みをキャリアの
平均自由行程以下とすることにより、真のゲート領域と
ソース領域３間の寸法をキャリアの平均自由行程以下と
することができる。
このように、以上に説明した第１図〜第４図の実施例に
おいて、ソース領域より真のゲート領域までの距離を熱
電子放射が能率より良く起こるように、平均自由行程以
下にすることによって、高速の熱電子放射型ＳＩＴが得
られるようになる。
おいて、ソース領域より真のゲート領域までの距離を熱
電子放射が能率より良く起こるように、平均自由行程以
下にすることによって、高速の熱電子放射型ＳＩＴが得
られるようになる。
なお、ゲート領域のＧａ1-xＡｌxＡｓは、ＧａＡｓとの
間の表面準位をできるだけ減少させる必要があり、Ｇａ
Ａｓいとの間で格子定数が合うようにＧａ1-xＡｌxＡｓ
1-yＰyのように少量のＰ（リン）を添加し格子歪補償し
た混晶とすると良い。また、そのときの組成はｘ＝０．
３のときにｙ＝０．０１程度とすれば良い。
間の表面準位をできるだけ減少させる必要があり、Ｇａ
Ａｓいとの間で格子定数が合うようにＧａ1-xＡｌxＡｓ
1-yＰyのように少量のＰ（リン）を添加し格子歪補償し
た混晶とすると良い。また、そのときの組成はｘ＝０．
３のときにｙ＝０．０１程度とすれば良い。
ところで、真のゲートからドレイン領域までの距離Ｗｄ
ｇ′は、平均自由行程以内であれば次式でおおよその目
安が与えられる。
ｇ′は、平均自由行程以内であれば次式でおおよその目
安が与えられる。
ここで、ｖは電子の速度、ｆは動作周波数である。
電子の速度が１×１０7cm／secとしたときに１００ＧＨ
ｚ、３００ＧＨｚ、５００ＧＨｚ、７００ＧＨｚ、１０
００ＧＨｚ、（１ＴＨｚ）でのＷｄｇ′はそれぞれ１６
００Å、１１００Å、９５０Å、２２７Å、１６０Å程
度となる。ＧａＡｓの場合には、熱電子放射動作では、
電子速度は１×１０7cm／secより大きいことが予想さ
れ、Ｗｄｇ′は前記の計算値よりも更に大きくなること
は、従来の飽和速度で走行するＦＥＴよりも、素子製作
上は作り易いという利点が生じることとなる。
ｚ、３００ＧＨｚ、５００ＧＨｚ、７００ＧＨｚ、１０
００ＧＨｚ、（１ＴＨｚ）でのＷｄｇ′はそれぞれ１６
００Å、１１００Å、９５０Å、２２７Å、１６０Å程
度となる。ＧａＡｓの場合には、熱電子放射動作では、
電子速度は１×１０7cm／secより大きいことが予想さ
れ、Ｗｄｇ′は前記の計算値よりも更に大きくなること
は、従来の飽和速度で走行するＦＥＴよりも、素子製作
上は作り易いという利点が生じることとなる。
チャンネル領域の不純物密度は１０17cm-3程度、ソース
領域、ドレイン領域はキャリア注入のために１×１０18
〜１×１０20cm-3とすれば良い。ソース領域とドレイン
領域の電極材料としては、Ａｕ−Ｇｅ、Ａｕ−Ｇｅ−Ｎ
ｉ、Ａｕ−Ｓｅ、Ａｕ−Ｔｅ等のｎ+ＧａＡｓに対して
接触抵抗が１×１０-6Ω・cm2以下となるものが良い。
ゲート領域のＧａ1-xＡｌxＡｓの電極材料としては、前
記ソース領域、ドレイン領域用の電極材料の他に、Ｔ
ｉ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｈｆ、Ｎｉ等のＧａ1-xＡ
ｌxＡｓに対して抵抗性接触を形成しない高触点重金属
材料とすることが望ましい。
領域、ドレイン領域はキャリア注入のために１×１０18
〜１×１０20cm-3とすれば良い。ソース領域とドレイン
領域の電極材料としては、Ａｕ−Ｇｅ、Ａｕ−Ｇｅ−Ｎ
ｉ、Ａｕ−Ｓｅ、Ａｕ−Ｔｅ等のｎ+ＧａＡｓに対して
接触抵抗が１×１０-6Ω・cm2以下となるものが良い。
ゲート領域のＧａ1-xＡｌxＡｓの電極材料としては、前
記ソース領域、ドレイン領域用の電極材料の他に、Ｔ
ｉ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｈｆ、Ｎｉ等のＧａ1-xＡ
ｌxＡｓに対して抵抗性接触を形成しない高触点重金属
材料とすることが望ましい。
素子の製作に際しては、チャンネル領域、ソース領域
は、本願発明者等の発明によるＧａＡｓの一分子層ずつ
成長できる分子層エピタキシャル成長法、および広分子
層エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、
ＭＢＥ法、イオン注入法等が使用できる。ソース、ゲー
ト、ドレインの電極の形成は真空蒸着（抵抗加熱、電子
ビーム加熱、スパッタ法）法、プラズマエッチング、フ
ォトエッチング、フォトリソグラフィ等の組合せにより
形成できる。
は、本願発明者等の発明によるＧａＡｓの一分子層ずつ
成長できる分子層エピタキシャル成長法、および広分子
層エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、
ＭＢＥ法、イオン注入法等が使用できる。ソース、ゲー
ト、ドレインの電極の形成は真空蒸着（抵抗加熱、電子
ビーム加熱、スパッタ法）法、プラズマエッチング、フ
ォトエッチング、フォトリソグラフィ等の組合せにより
形成できる。
また、半導体材料はＧａＡｓに限らずＩｎＰ、ＩｎＡ
ｓ、II−VI族半導体その混晶等の半導体でも良いし、ゲ
ート領域はＩｎ1-xＧａxＰ、Ｉｎ1-xＧａxＡｓでも良い
ことは言うまでもない。
ｓ、II−VI族半導体その混晶等の半導体でも良いし、ゲ
ート領域はＩｎ1-xＧａxＰ、Ｉｎ1-xＧａxＡｓでも良い
ことは言うまでもない。
以上のように本発明によれば、従来のトランジスタでは
得られない高い周波数領域で増幅、発振等の三端子電子
デバイスで動作する機能を有する高速、低雑音、大電力
の熱電子放射型電誘導トランジスタが得られる。
得られない高い周波数領域で増幅、発振等の三端子電子
デバイスで動作する機能を有する高速、低雑音、大電力
の熱電子放射型電誘導トランジスタが得られる。
第１図は本発明の一実施例に係る熱電子放射型静電誘導
トランジスタの説明図で、(ａ)はその断面図、(ｂ)はそ
の動作説明図、第２図〜第４図はそれぞれ本発明の他の
各実施例に係る熱電子放射型電誘導トランジスタの断面
図である。 １……ドレインとなるべきｎ+基板、２、９……チャン
ネル領域、３……ソース領域、４……ＧａＡｓよりも禁
制帯幅の広い半導体で形成されるゲート領域、５……ド
レイン電極、６……ソース電極、７……ゲート電極、８
……絶縁物。
トランジスタの説明図で、(ａ)はその断面図、(ｂ)はそ
の動作説明図、第２図〜第４図はそれぞれ本発明の他の
各実施例に係る熱電子放射型電誘導トランジスタの断面
図である。 １……ドレインとなるべきｎ+基板、２、９……チャン
ネル領域、３……ソース領域、４……ＧａＡｓよりも禁
制帯幅の広い半導体で形成されるゲート領域、５……ド
レイン電極、６……ソース電極、７……ゲート電極、８
……絶縁物。
フロントページの続き (72)発明者 本谷 薫 宮城県仙台市米ヶ袋２丁目１番９号406 (56)参考文献 特開 昭57−186374（ＪＰ，Ａ) 昭和50年電気四学会連合大会講演論文集 第537〜540頁
Claims (5)
- 【請求項１】少なくとも第１導電型の半導体領域を有す
るチャンネル領域と、このチャンネル領域の両側に接触
して形成される第２導電型の高不純物密度領域よりなる
ソース領域およびドレイン領域と、前記チャンネル領域
の第１導電型の半導体領域に接触して、この半導体領域
よりも禁制帯幅の大きい半導体よりなるヘテロ接合ゲー
ト領域とを具備すると共に、チャンネル領域幅の寸法が
チャンネル領域の不純物密度より決まるデバイ長λDに
対して、２λD以内であり、かつ、前記ソース領域より
チャンネル領域の真のゲート領域までの寸法およびチャ
ンネル領域の真のゲート領域からドレイン領域までの寸
法が共にキャリアの平均自由行程以下に形成されている
ことを特徴とする熱電子放射型静電誘導トランジスタ。 - 【請求項２】特許請求の範囲第１項記載において、チャ
ンネル領域がＧａＡｓ、ゲート領域がＧａ1-xＡｌxＡｓ
で形成される熱電子放射型静電誘導トランジスタ。 - 【請求項３】特許請求の範囲第１項記載において、ゲー
ト領域の半導体の格子定数がチャンネル領域の半導体の
格子定数と一致するように格子定数補償されてなる熱電
子放射型静電誘導トランジスタ。 - 【請求項４】特許請求の範囲第１項または第３項記載に
おいて、ゲート領域がＧａ1-xＡｌxＡｓ1-yＰyである熱
電子放射型静電誘導トランジスタ。 - 【請求項５】特許請求の範囲第１項から第４項までのい
ずれかの記載において、ゲート領域に接して設けられる
ゲート電極がゲート領域に対して抵抗性接触とならない
金属材料で形成されてなる熱電子放射型静電誘導トラン
ジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59153969A JPH0614551B2 (ja) | 1984-07-26 | 1984-07-26 | 熱電子放射型静電誘導トランジスタ |
| US06/759,090 US4712122A (en) | 1984-07-26 | 1985-07-25 | Heterojunction gate ballistic JFET with channel thinner than Debye length |
| GB8518841A GB2162370B (en) | 1984-07-26 | 1985-07-25 | Static induction transistor and integrated circuit comprising such a transistor |
| FR8511514A FR2568410B1 (fr) | 1984-07-26 | 1985-07-26 | Transistor statique a induction et son circuit integre |
| DE19853526826 DE3526826A1 (de) | 1984-07-26 | 1985-07-26 | Statischer induktionstransistor und denselben enthaltenden integrierte schaltung |
| US07/469,226 US5117268A (en) | 1984-07-26 | 1990-01-24 | Thermionic emission type static induction transistor and its integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59153969A JPH0614551B2 (ja) | 1984-07-26 | 1984-07-26 | 熱電子放射型静電誘導トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6134979A JPS6134979A (ja) | 1986-02-19 |
| JPH0614551B2 true JPH0614551B2 (ja) | 1994-02-23 |
Family
ID=15574028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59153969A Expired - Lifetime JPH0614551B2 (ja) | 1984-07-26 | 1984-07-26 | 熱電子放射型静電誘導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614551B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0627761B1 (en) * | 1993-04-30 | 2001-11-21 | Texas Instruments Incorporated | Epitaxial overgrowth method and devices |
| JP2006196552A (ja) * | 2005-01-11 | 2006-07-27 | Toyota Central Res & Dev Lab Inc | 接合型電界効果トランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
-
1984
- 1984-07-26 JP JP59153969A patent/JPH0614551B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 昭和５０年電気四学会連合大会講演論文集第５３７〜５４０頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6134979A (ja) | 1986-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727403A (en) | Double heterojunction semiconductor device with injector | |
| US4933732A (en) | Heterojunction bipolar transistor | |
| JPH05275463A (ja) | 半導体装置 | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| EP0200933A1 (en) | Heterojunction transistor having bipolar characteristics | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP3141935B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0614551B2 (ja) | 熱電子放射型静電誘導トランジスタ | |
| JP2587722B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| US5455441A (en) | Semiconductor device having a structure for accelerating carriers | |
| JP2589062B2 (ja) | 熱電子放射型静電誘導サイリスタ | |
| US5172194A (en) | Structures of modulation doped base hot electron transistors | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JPH0620143B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| Liu | Heterostructure bipolar transistors | |
| JPH02123742A (ja) | ヘテロ構造バイポーラトランジスタ | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2541240B2 (ja) | 半導体装置 | |
| JP3113689B2 (ja) | 半導体装置 | |
| JPH0131314B2 (ja) | ||
| Liu | Heterostructure Bipolar Transistors (HBTs) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |