JPH02123742A - ヘテロ構造バイポーラトランジスタ - Google Patents
ヘテロ構造バイポーラトランジスタInfo
- Publication number
- JPH02123742A JPH02123742A JP25082889A JP25082889A JPH02123742A JP H02123742 A JPH02123742 A JP H02123742A JP 25082889 A JP25082889 A JP 25082889A JP 25082889 A JP25082889 A JP 25082889A JP H02123742 A JPH02123742 A JP H02123742A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- collector
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000002784 hot electron Substances 0.000 claims description 20
- 238000005215 recombination Methods 0.000 claims description 14
- 230000006798 recombination Effects 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000005693 optoelectronics Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- 229910002065 alloy metal Inorganic materials 0.000 claims 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000013590 bulk material Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 239000002772 conduction electron Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004698 pseudo-potential method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0895—Tunnel injectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本ｌ且五立班
本発明は能動半導体デバイスの分野に係る。特に、少く
ともある程度の電流が高温電子［ｈｏｔｅｌｅｃｔｒｏ
ｎ）によって運ばれるヘテロ接合バイポーラトランジス
タに係る。
ともある程度の電流が高温電子［ｈｏｔｅｌｅｃｔｒｏ
ｎ）によって運ばれるヘテロ接合バイポーラトランジス
タに係る。
本ヱ訓Ｂ化１旦
高温電子トランジスタは従来の（拡＃￥１）トランジス
タで得られる周波数を越える周波数で動作する可能性の
あることが、しばらく前から知られている。たとえば、
ティー・イー・ベル（Ｔ、Ｅｇ口ｅｌｌ）アイ・イーイ
ーイー・スペクトラム（ＩＥＥＥ陀匹江叩）、１９８６
年２月、３５−３８頁を参照のこと、各種の型の高温電
子トランジスタＴＩＩＥＴ＋が提案されてきた。本明細
書はそのようなトランジスタの特定の１つ、すなわち高
温電子へテロ接合バイポーラトランジスタｆｌｆＢＴｌ
に係る。
タで得られる周波数を越える周波数で動作する可能性の
あることが、しばらく前から知られている。たとえば、
ティー・イー・ベル（Ｔ、Ｅｇ口ｅｌｌ）アイ・イーイ
ーイー・スペクトラム（ＩＥＥＥ陀匹江叩）、１９８６
年２月、３５−３８頁を参照のこと、各種の型の高温電
子トランジスタＴＩＩＥＴ＋が提案されてきた。本明細
書はそのようなトランジスタの特定の１つ、すなわち高
温電子へテロ接合バイポーラトランジスタｆｌｆＢＴｌ
に係る。
簡単なレビューとしては、エル・エフ・イーストマン（
Ｌ、Ｆ、Ｅａｓｔｍａｎｌ 、上と同じ文献、４２−４
５頁を参照のこと。
Ｌ、Ｆ、Ｅａｓｔｍａｎｌ 、上と同じ文献、４２−４
５頁を参照のこと。
バイポーラトランジスタ中のエミッタからコレクタへの
電子の流れは、印加電圧Ｖｅｂにより、エミッタ／ベー
ス障壁電位を変えることにより制御され、ベース及びコ
レクタ間の外部印加電圧Ｖｂｃ の関数である。通常
の動作条件下で、Ｖｂｃはベース／コレクタ接合を逆バ
イアスする。バイポーラＦ（ＥＴのエミッタからベース
中へ注入される電子は、ベース中の周囲の電子の熱エネ
ルギーより本質的に大きなエネルギーをもつ、これらの
“高温”電子は理想的には著しい散乱を受けることなく
、ベース及びコレクタ空乏領域を横切り、コレクタ接触
領域中の伝導電子の海に入るべきである。
電子の流れは、印加電圧Ｖｅｂにより、エミッタ／ベー
ス障壁電位を変えることにより制御され、ベース及びコ
レクタ間の外部印加電圧Ｖｂｃ の関数である。通常
の動作条件下で、Ｖｂｃはベース／コレクタ接合を逆バ
イアスする。バイポーラＦ（ＥＴのエミッタからベース
中へ注入される電子は、ベース中の周囲の電子の熱エネ
ルギーより本質的に大きなエネルギーをもつ、これらの
“高温”電子は理想的には著しい散乱を受けることなく
、ベース及びコレクタ空乏領域を横切り、コレクタ接触
領域中の伝導電子の海に入るべきである。
当業者には容易に理解されるように、この型のデバイス
が実質的なＨＥＴとして機能する前に。
が実質的なＨＥＴとして機能する前に。
本質的な困難を克服しなければならない、これらの困難
さの中には、ベース及びコレクタの空乏領域を貫いての
本質的な高温電子の輸送を実現することがある。
さの中には、ベース及びコレクタの空乏領域を貫いての
本質的な高温電子の輸送を実現することがある。
最近申請された３つの米国特許出願及び特許（ジェイ・
アール・ヘイズ（Ｊ、 Ｉ（、［ＩａｙｅｓＪらにより
１９８６年６月６日に申請された出願番号８７１．４’
１４ 、特許筒４．８２９．３４３号、工、イ・エフ・
ジエイ・レビ（Ａ、Ｆ、Ｊ、Ｌｅｖｉ）により１９８８
年９月７日に申請された出願番号２４１．２７９１は、
改善されたＨＥＴを実現するための手段について述べて
いる。しかし、ＤＣ電流利得β（コレクタ電流１ｃをベ
ース電流Ｉｂで割ったものと定義される）をより大きく
し、遮断周波数ｆＴを高くするというような特性を改善
することが一般に望ましいため、ＨＥｇＴ特性を更に改
善するための手段がかなり重要である。
アール・ヘイズ（Ｊ、 Ｉ（、［ＩａｙｅｓＪらにより
１９８６年６月６日に申請された出願番号８７１．４’
１４ 、特許筒４．８２９．３４３号、工、イ・エフ・
ジエイ・レビ（Ａ、Ｆ、Ｊ、Ｌｅｖｉ）により１９８８
年９月７日に申請された出願番号２４１．２７９１は、
改善されたＨＥＴを実現するための手段について述べて
いる。しかし、ＤＣ電流利得β（コレクタ電流１ｃをベ
ース電流Ｉｂで割ったものと定義される）をより大きく
し、遮断周波数ｆＴを高くするというような特性を改善
することが一般に望ましいため、ＨＥｇＴ特性を更に改
善するための手段がかなり重要である。
従来技術のＨＢＴにおいて、エミッタストライプの幅は
比較的太き（、典型的な場合少くとも約１ｕｆｆｌで我
々が知る限り、非常に低いβをもつ研究室のデバイスで
すら、６μｍより小さくない（報告されたデータからは
、βは約１６と見積られる；エフ・ハヤマ（Ｎ、 Ｈａ
ｙａｍａ）ら、アイ・イーイーイー・エレクトロン・デ
バイス・レターズ（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ）第ＥＤＬ−８（５）巻１．
１９８７年５月、２４６−２４８頁を参照のこと）我々
の知る限り、従来技術は室温での大きなｆＴ（＞８０Ｇ
Ｈ２１、大きな（≧２５）β及び小さな（５１μｍ）の
エミッタストライプ幅を合せもつＨＢＴを作成すること
には成功していない。このことは高動作特性及び０．３
５μｍもの小さなストライプ幅が実現されているＳ、バ
イポーラトランジスタとは対照的である。（ニス・ホナ
カ（Ｓ、 Ｈｏｎａｋａｊら、アイ・イーイーイー・ト
ランスアクションズ・オン・エレクトロン・デバイセズ
（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｎｓ ｏｎＥｌｅｃｔ
ｒｏｎ Ｄｅｖｉｃｅｓ）第ＥＤ−３３，５２６−５３
１頁１９８６を参照のこと。
比較的太き（、典型的な場合少くとも約１ｕｆｆｌで我
々が知る限り、非常に低いβをもつ研究室のデバイスで
すら、６μｍより小さくない（報告されたデータからは
、βは約１６と見積られる；エフ・ハヤマ（Ｎ、 Ｈａ
ｙａｍａ）ら、アイ・イーイーイー・エレクトロン・デ
バイス・レターズ（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ）第ＥＤＬ−８（５）巻１．
１９８７年５月、２４６−２４８頁を参照のこと）我々
の知る限り、従来技術は室温での大きなｆＴ（＞８０Ｇ
Ｈ２１、大きな（≧２５）β及び小さな（５１μｍ）の
エミッタストライプ幅を合せもつＨＢＴを作成すること
には成功していない。このことは高動作特性及び０．３
５μｍもの小さなストライプ幅が実現されているＳ、バ
イポーラトランジスタとは対照的である。（ニス・ホナ
カ（Ｓ、 Ｈｏｎａｋａｊら、アイ・イーイーイー・ト
ランスアクションズ・オン・エレクトロン・デバイセズ
（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｎｓ ｏｎＥｌｅｃｔ
ｒｏｎ Ｄｅｖｉｃｅｓ）第ＥＤ−３３，５２６−５３
１頁１９８６を参照のこと。
当業者には周知のように、より狭いエミッタストライプ
幅は有利である。なぜなら、それによると一定の電流密
度において消費電力がより低くなり（従ってより大規模
の集積化が可能になり）あるいは一定の電流（従って一
定の電力において）速度が増す。
幅は有利である。なぜなら、それによると一定の電流密
度において消費電力がより低くなり（従ってより大規模
の集積化が可能になり）あるいは一定の電流（従って一
定の電力において）速度が増す。
従来技術の（拡散）バイポーラトランジスタにおいて、
電子はエミッタストライプからベース中に注入され、ベ
ースは典型的な場合本質的にエミッタストライプより広
い（バイポーラトランジスタ構造は概略的に第１図に描
かれている）。エミッタストライプの下にあるベース領
域はしばしば“真性パベース領域とよばれ、エミッタス
トライプのＦにないベース領域は“外因性”ベース領域
とよばれる。この“真性”という用語はベース領域中の
ドーパント濃度とは関係のないことに注意すべきである
。
電子はエミッタストライプからベース中に注入され、ベ
ースは典型的な場合本質的にエミッタストライプより広
い（バイポーラトランジスタ構造は概略的に第１図に描
かれている）。エミッタストライプの下にあるベース領
域はしばしば“真性パベース領域とよばれ、エミッタス
トライプのＦにないベース領域は“外因性”ベース領域
とよばれる。この“真性”という用語はベース領域中の
ドーパント濃度とは関係のないことに注意すべきである
。
（拡散）バイポーラトランジスタの真性ベース領域中に
注入された電子は、拡散され、これら少数キャリヤのあ
るものは再結合し、そのプロセスはβを減少させる。再
結合はバルクベース領域中でも（外因性）ベース領域の
表面上でも起る。どの半導体材料にも付随しているのが
、真性表面再結合速度Ｓｏである。たとえばシ１１コン
において、Ｓｏは約１０ ｃｍ／ｓｅｃであるが、Ｇａ
Ａｓ中においては約１０ ’ ｃｍ／’ｓｅｃである。
注入された電子は、拡散され、これら少数キャリヤのあ
るものは再結合し、そのプロセスはβを減少させる。再
結合はバルクベース領域中でも（外因性）ベース領域の
表面上でも起る。どの半導体材料にも付随しているのが
、真性表面再結合速度Ｓｏである。たとえばシ１１コン
において、Ｓｏは約１０ ｃｍ／ｓｅｃであるが、Ｇａ
Ａｓ中においては約１０ ’ ｃｍ／’ｓｅｃである。
当業者には容易に認識されるように、表面再結合は一般
にエミッタストライプ幅が増すにつれ。
にエミッタストライプ幅が増すにつれ。
重要さを増す。Ｓ、の８゜が比較的小さいため、小さな
ストライプ幅をもち、なおβの許容しつる値をもつトラ
ンジスタを作成することが可能である。しかし、少くと
も一部はＧａＡｓの８０がはるかに大きいため、βを許
容できないほど劣化させることなく、ＧａＡｓＨＢ Ｔ
のストライプ幅を同様に減すことが可能であった。周知
のように、ＨＢＴに対するほとんどの仕事は、ＧａＡｓ
を基礎としたデバイスについて行われてきた。上の議論
から、従来技術のＨＢＴの比較的大きなストライプ幅は
、穀に設計はよく考えられており、プロセス上の制限に
よるのではない。
ストライプ幅をもち、なおβの許容しつる値をもつトラ
ンジスタを作成することが可能である。しかし、少くと
も一部はＧａＡｓの８０がはるかに大きいため、βを許
容できないほど劣化させることなく、ＧａＡｓＨＢ Ｔ
のストライプ幅を同様に減すことが可能であった。周知
のように、ＨＢＴに対するほとんどの仕事は、ＧａＡｓ
を基礎としたデバイスについて行われてきた。上の議論
から、従来技術のＨＢＴの比較的大きなストライプ幅は
、穀に設計はよく考えられており、プロセス上の制限に
よるのではない。
■
もし、加速電界との可能な相互作用に加えて、電子が周
期的な格子電位の本質的に静電的部分とのみ相互作用す
るなら、結晶中の電子輸送はここでは、“弾道的”であ
ると定義する。電子はある程度の小角散乱又は小さなエ
ネルギーの変化を受けるが、電子輸送は弾道的であると
いってよい。
期的な格子電位の本質的に静電的部分とのみ相互作用す
るなら、結晶中の電子輸送はここでは、“弾道的”であ
ると定義する。電子はある程度の小角散乱又は小さなエ
ネルギーの変化を受けるが、電子輸送は弾道的であると
いってよい。
もしエネルギーＥが周囲の熱エネルギーに、Ｔより木質
的に大きいなら、与えられた半導体領域中で、伝導電子
はここでは゛高温″′電子と考えられる。Ｂｇ的な場合
Ｅ＞８に、Ｔで、ｋｌｌはポルツマン定数でＦは格子の
給体温度である。
的に大きいなら、与えられた半導体領域中で、伝導電子
はここでは゛高温″′電子と考えられる。Ｂｇ的な場合
Ｅ＞８に、Ｔで、ｋｌｌはポルツマン定数でＦは格子の
給体温度である。
“高温電子”トランジスタ（ＨＥＴ）はその動作特性が
、走行領域中での高温電子の散乱を最小にして、トラン
ジスタの走行領域を貫く高温電子の輸送により、その本
質的な部分が決るトランジスタである。
、走行領域中での高温電子の散乱を最小にして、トラン
ジスタの走行領域を貫く高温電子の輸送により、その本
質的な部分が決るトランジスタである。
ここでの）ｌ Ｅ Ｔの一走行領域一というのは、それ
を貫いて本質的な高温電子の輸送が行われ、あるいは行
われるように意図したＨ Ｅ Ｔの部分である。たとえ
ば、バイポーラトランジスタにおいて、走行領域はベー
スとコレクタ空乏領域から成る。ｌ（Ｅ Ｔ中の明らか
な高温電子輸送の可能性をもたすため、走行領域の幅は
材料中の高温電子の平均自由工程より小さい必要がある
。
を貫いて本質的な高温電子の輸送が行われ、あるいは行
われるように意図したＨ Ｅ Ｔの部分である。たとえ
ば、バイポーラトランジスタにおいて、走行領域はベー
スとコレクタ空乏領域から成る。ｌ（Ｅ Ｔ中の明らか
な高温電子輸送の可能性をもたすため、走行領域の幅は
材料中の高温電子の平均自由工程より小さい必要がある
。
゛周囲の一荷電キャリャは格子と本質的に熱的平衡にあ
る荷電キャリヤ（電子又は正孔）である。たとえば、ｎ
−ｐ−ｎＨＢＴにおいて、ベース中の周囲の荷電キャリ
ヤは正孔である。
る荷電キャリヤ（電子又は正孔）である。たとえば、ｎ
−ｐ−ｎＨＢＴにおいて、ベース中の周囲の荷電キャリ
ヤは正孔である。
艶ｌ皇Ω里刀
広く言うと、本明細書は改善されたデバイス特性、例外
的に高い電流利得、高い遮断周波数又は低電力分散をも
つＨＢＴを明らかにする。本発明に従うトランジスタは
典型的な場合従来技術のＨＢＴの形状と類似の形状をも
つ。（上で引用した米国特許出願２７９中で述べられて
いる比較的薄い走行領域を含むことが好ましい。）しか
し、典型的な場合本質的に小さくなったエミッタストラ
イプ幅といくつかの新しい定義にあったコレクタ材料を
含む。以下で述べる他の必要に応じた設計上の特徴があ
ってもよい。
的に高い電流利得、高い遮断周波数又は低電力分散をも
つＨＢＴを明らかにする。本発明に従うトランジスタは
典型的な場合従来技術のＨＢＴの形状と類似の形状をも
つ。（上で引用した米国特許出願２７９中で述べられて
いる比較的薄い走行領域を含むことが好ましい。）しか
し、典型的な場合本質的に小さくなったエミッタストラ
イプ幅といくつかの新しい定義にあったコレクタ材料を
含む。以下で述べる他の必要に応じた設計上の特徴があ
ってもよい。
本発明に従うＨＢＴはエミッタ領域に加え、エミッタ及
びコレクタ領域の中間にあり、それと接するコレクタ領
域及びベース領域を含み、更にエミッタ領域、ベース領
域及びコレクタ領域と電気的接触を作るための手段を含
む０本発明のトランジスタは高温電子トランジスタで、
それらは通常の動作条件下で、高温電子がエミッタから
ベース領域中に注入される型である。少くともある種の
好ましい実施例において、コレクタはＥ ｂｗ−Ｅｇが
約０．６ｅＶより大きな半導体材料から成る。
びコレクタ領域の中間にあり、それと接するコレクタ領
域及びベース領域を含み、更にエミッタ領域、ベース領
域及びコレクタ領域と電気的接触を作るための手段を含
む０本発明のトランジスタは高温電子トランジスタで、
それらは通常の動作条件下で、高温電子がエミッタから
ベース領域中に注入される型である。少くともある種の
好ましい実施例において、コレクタはＥ ｂｗ−Ｅｇが
約０．６ｅＶより大きな半導体材料から成る。
ここで、Ｅ工とＥｇは半導体材料の伝導帯幅及び禁制帯
エネルギーである。ある種の好ましい実施例において、
半導体材料は更にΔＦ−ｘ”Ｅｒ−８Ｅ８≧０をもつよ
うに選択される。ここでＥｒ、−ｘは材料の伝導帯中の
「−極小値とＸ−極小値間のエネルギー間隔である。経
験的にＩｎｏ５ｓ Ｇａｏ、 ４？Ａｓ、 ＩｎＡｓ及
びＩｎＰはそれぞれ約０．４ｅＶ、１．４５ｅＶ及び０
．４５のΔＦ、、Ｘをもつ。
エネルギーである。ある種の好ましい実施例において、
半導体材料は更にΔＦ−ｘ”Ｅｒ−８Ｅ８≧０をもつよ
うに選択される。ここでＥｒ、−ｘは材料の伝導帯中の
「−極小値とＸ−極小値間のエネルギー間隔である。経
験的にＩｎｏ５ｓ Ｇａｏ、 ４？Ａｓ、 ＩｎＡｓ及
びＩｎＰはそれぞれ約０．４ｅＶ、１．４５ｅＶ及び０
．４５のΔＦ、、Ｘをもつ。
少くともある種の好ましいデバイスにおいては、コレク
タ材料はまた八ｒ −Ｌ” ＥＩ−１，−Ｅｇ≧−０，
２ｅＶの条件を満す。ここで、Ｅ［”−Ｌは伝導帯中の
「−極小値とＬ−ｉ小値間のエネルギー差である。経験
的にＩｎｏ、ｓ＋ Ｇａｏ、＋ｔ Ａｓ、 ＩｎＡｓ及
びＩｎＰはそれぞれ約−０．２ｅＶ、０．５５ｅＶ及び
−０，２ｅＶのΔＦ−Ｌもつ。
タ材料はまた八ｒ −Ｌ” ＥＩ−１，−Ｅｇ≧−０，
２ｅＶの条件を満す。ここで、Ｅ［”−Ｌは伝導帯中の
「−極小値とＬ−ｉ小値間のエネルギー差である。経験
的にＩｎｏ、ｓ＋ Ｇａｏ、＋ｔ Ａｓ、 ＩｎＡｓ及
びＩｎＰはそれぞれ約−０．２ｅＶ、０．５５ｅＶ及び
−０，２ｅＶのΔＦ−Ｌもつ。
上の第１の条件（好ましくは両方）にあう半導体材料を
用いると、コレクタ空乏領域中の電子輸送の本質的な割
合が弾道的であるＨＢＴが得られる。現在の半導体技術
と両立する電圧範囲で、遮断周波数が本質的にＶ ｂｅ
に独立なデバイスも得られる。たとえば、Ｉ ｎｏ、
Ｓｓ Ｇａｏ、 ４？ Ａｓの場合この■ｌ、ｃの範囲
は、約０及び０．４ボルトの間で、スイッチング及び他
の技術的に重要な応用に対して便利な範囲である。
用いると、コレクタ空乏領域中の電子輸送の本質的な割
合が弾道的であるＨＢＴが得られる。現在の半導体技術
と両立する電圧範囲で、遮断周波数が本質的にＶ ｂｅ
に独立なデバイスも得られる。たとえば、Ｉ ｎｏ、
Ｓｓ Ｇａｏ、 ４？ Ａｓの場合この■ｌ、ｃの範囲
は、約０及び０．４ボルトの間で、スイッチング及び他
の技術的に重要な応用に対して便利な範囲である。
本発明の少くともある種の好ましい実施例においては、
通常の動作条件下で、ベース中に注入される高温電子の
少くともかなりの割合は、その中で本質的な散乱を受け
ることなくその中を横切り、デバイスは従来技術のＨＢ
Ｔで得られた動作特性（典型的な場合ｆ？ ＞８０Ｇ
）１．及びβ〉２５で両方とも室温においてである）が
得られ、エミッタストライプは約１μｍに等しいが小さ
い幅をもつ、別な言い方をすると、本発明のＨＢＴは同
じβをもつ拡散ＨＢＴのそれより小さいエミッタストラ
イプ幅をもつ。もし、本発明のＨＢＴのｆｖが任意の拡
Ｉ！（（ＨＢＴが整合できないほど大きいなら、比較の
対象とする拡散ＨＢＴは少くとも８０ＧＨ２のｒｌをも
つはずである。
通常の動作条件下で、ベース中に注入される高温電子の
少くともかなりの割合は、その中で本質的な散乱を受け
ることなくその中を横切り、デバイスは従来技術のＨＢ
Ｔで得られた動作特性（典型的な場合ｆ？ ＞８０Ｇ
）１．及びβ〉２５で両方とも室温においてである）が
得られ、エミッタストライプは約１μｍに等しいが小さ
い幅をもつ、別な言い方をすると、本発明のＨＢＴは同
じβをもつ拡散ＨＢＴのそれより小さいエミッタストラ
イプ幅をもつ。もし、本発明のＨＢＴのｆｖが任意の拡
Ｉ！（（ＨＢＴが整合できないほど大きいなら、比較の
対象とする拡散ＨＢＴは少くとも８０ＧＨ２のｒｌをも
つはずである。
本発明のトランジスタのベース中に注入される高温電子
はベース中には拡散せず、おおよそ弾道的に横切り、お
およそ規定された高温電子の（広がる）ビームの形で空
間的に閉じ込められる。この姿態の電子輸送では本発明
のトランジスタを本質的に横方向に縮尺すると明らかに
なるように、表面再結合の可能性が減少する。これによ
り従来技術のＧａＡｓ ＩＩＢＴに付随したβを本質的
に減すことなく、エミッタストライプ幅を本質的に減少
させられる。具体的な好ましい実施例において、ベース
領域は表面再結合速度が約１０ ’ ｃｍ／ｓｅｃより
本質的に小さい半導体材料から成る。それによって、表
面再結合はなお減少する。たとえばＩｎｏ５３Ｇａｏ、
４？ＡＳはそのような材料である。
はベース中には拡散せず、おおよそ弾道的に横切り、お
およそ規定された高温電子の（広がる）ビームの形で空
間的に閉じ込められる。この姿態の電子輸送では本発明
のトランジスタを本質的に横方向に縮尺すると明らかに
なるように、表面再結合の可能性が減少する。これによ
り従来技術のＧａＡｓ ＩＩＢＴに付随したβを本質的
に減すことなく、エミッタストライプ幅を本質的に減少
させられる。具体的な好ましい実施例において、ベース
領域は表面再結合速度が約１０ ’ ｃｍ／ｓｅｃより
本質的に小さい半導体材料から成る。それによって、表
面再結合はなお減少する。たとえばＩｎｏ５３Ｇａｏ、
４？ＡＳはそのような材料である。
本発明に従う狭いエミッタストライプをもつＨＢＴは与
えられた動作電流密度に対して比較的電力消費が小さく
、従って従来技術のＧａＡｓを基礎としたＦ（ＢＴより
大規模集積に適している。更に、表面再結合が小さいた
め、本発明に従うトランジスタは比較の対象とする従来
技術のデバイスで得られるより高いｆＴをもちつる６本
発明のトランジスタはたとえば高速計算機及びファイバ
光通信に適した高速、低電力、ディジタル及びアナログ
集積回路の用途を見出しつる。横方向のデバイス縮小が
改善されているため、本発明のＨＢＴはより小さなエミ
ッタストライプ幅が必要な比較的高い（＞１０ＧＨ２）
及び適度の（＜ １０６１１ｚｌ速度の用途に用いても
有利である。重要なことは、少くともある種の実施例に
おいて、本発明のＨＢＴは光又は光−電子デバイスと集
積化するのによ（適しているということである。特に、
たとえば１．３−１．６μｍの比較的長い波長で動作す
るよう設計されたデバイスと集積化するのに適している
。従って、本発明に従う工ないし複数のＨＢ Ｔ及び動
作波長が電磁波スペクトルの赤外部分にあり、たとえば
ＩｎＰウェハ又はチップのような共通の半導体基板上又
は中に機能的に集積されたＩないし複数の光又は光電子
デバイスを含む装置及びシステムが考えられる。
えられた動作電流密度に対して比較的電力消費が小さく
、従って従来技術のＧａＡｓを基礎としたＦ（ＢＴより
大規模集積に適している。更に、表面再結合が小さいた
め、本発明に従うトランジスタは比較の対象とする従来
技術のデバイスで得られるより高いｆＴをもちつる６本
発明のトランジスタはたとえば高速計算機及びファイバ
光通信に適した高速、低電力、ディジタル及びアナログ
集積回路の用途を見出しつる。横方向のデバイス縮小が
改善されているため、本発明のＨＢＴはより小さなエミ
ッタストライプ幅が必要な比較的高い（＞１０ＧＨ２）
及び適度の（＜ １０６１１ｚｌ速度の用途に用いても
有利である。重要なことは、少くともある種の実施例に
おいて、本発明のＨＢＴは光又は光−電子デバイスと集
積化するのによ（適しているということである。特に、
たとえば１．３−１．６μｍの比較的長い波長で動作す
るよう設計されたデバイスと集積化するのに適している
。従って、本発明に従う工ないし複数のＨＢ Ｔ及び動
作波長が電磁波スペクトルの赤外部分にあり、たとえば
ＩｎＰウェハ又はチップのような共通の半導体基板上又
は中に機能的に集積されたＩないし複数の光又は光電子
デバイスを含む装置及びシステムが考えられる。
実施例の詳細な３述
第１図は本発明に従うＨＢＴの例を概略的に示す。トラ
ンジスタ１０は基板１１、それぞれ隣接した領域又は基
板とエピタキシャル状態にあるコレクタ接触領域１８、
コレクタ空乏領域１４．ベース領域１３及びエミ・ンタ
領域１２を含む。典型的な場合、基板は半絶縁性半導体
材料で、コレクタ及びベース領域は基板と同じ半導体材
料から成ってもよく、（必要ではない）、エミッタはベ
スと異る半導体材料から成る。第１図は接触手段１５０
．１５１及び１５２と短絡を防上するために置かれた絶
縁体１７０及び１７１も示す。また、エミッタ、ベース
及びコレクタ領域とそれぞれ電気的接触を作るための手
段１６０．１６１及び１６２も示されている。多くの実
施例において、本発明のＨＢＴは幅Ｗをもつ細長いエミ
ッタ領域（エミッタ“ストライブ）をもつ。当業者には
認識されるように、第１図はｍに一例で、たとえば倒立
した構造をもつＨＢＴも可能である。
ンジスタ１０は基板１１、それぞれ隣接した領域又は基
板とエピタキシャル状態にあるコレクタ接触領域１８、
コレクタ空乏領域１４．ベース領域１３及びエミ・ンタ
領域１２を含む。典型的な場合、基板は半絶縁性半導体
材料で、コレクタ及びベース領域は基板と同じ半導体材
料から成ってもよく、（必要ではない）、エミッタはベ
スと異る半導体材料から成る。第１図は接触手段１５０
．１５１及び１５２と短絡を防上するために置かれた絶
縁体１７０及び１７１も示す。また、エミッタ、ベース
及びコレクタ領域とそれぞれ電気的接触を作るための手
段１６０．１６１及び１６２も示されている。多くの実
施例において、本発明のＨＢＴは幅Ｗをもつ細長いエミ
ッタ領域（エミッタ“ストライブ）をもつ。当業者には
認識されるように、第１図はｍに一例で、たとえば倒立
した構造をもつＨＢＴも可能である。
当業者は本明細書に関連した形の［（ＢＴを生成するの
に使える技術及びプロセスをよ（知っている。これらの
プロセスには分子線エピタキシー又は金属有機物化学気
相堆積、イオン注入、急速熱アニーリング、リソグラフ
ィ及び湿式又は乾式エツチングが含まれる。
に使える技術及びプロセスをよ（知っている。これらの
プロセスには分子線エピタキシー又は金属有機物化学気
相堆積、イオン注入、急速熱アニーリング、リソグラフ
ィ及び湿式又は乾式エツチングが含まれる。
第２図は一例の半導体のエネルギー帯構造の関連した部
分を示す。そのようなダイヤグラムは当業者にはよく理
解されており、従って詳細な説明は必要ない。特に、第
２図は伝導帯端２０及び価電子帯端２１を示し、前者は
「−極小値２２、Ｘ−極小値２３及びＬ−極小値２４を
示す。図はまた禁制帯エネルギーＥｇとエネルギー差Ｅ
ｒ、−ｘ及びＥＩ−１の重要さを示す。ここで対象とす
る多（の半導体は定性的には第２図に示されたものと同
様のエネルギー帯構造をもつ。現在の技術的感心がある
半導体のバンド構造はよく知られている。しかし、もし
半導体のバンド構造が現在知られていないから、それは
たとえば擬ポテンシャル法のような周知の方法により、
容易に計算される。
分を示す。そのようなダイヤグラムは当業者にはよく理
解されており、従って詳細な説明は必要ない。特に、第
２図は伝導帯端２０及び価電子帯端２１を示し、前者は
「−極小値２２、Ｘ−極小値２３及びＬ−極小値２４を
示す。図はまた禁制帯エネルギーＥｇとエネルギー差Ｅ
ｒ、−ｘ及びＥＩ−１の重要さを示す。ここで対象とす
る多（の半導体は定性的には第２図に示されたものと同
様のエネルギー帯構造をもつ。現在の技術的感心がある
半導体のバンド構造はよく知られている。しかし、もし
半導体のバンド構造が現在知られていないから、それは
たとえば擬ポテンシャル法のような周知の方法により、
容易に計算される。
ＨＥ Ｔの走行領域中の高温電子の散乱を最小する方法
を見い出すため、長い間技術が研究されてきた。先に引
用した゛２７９米国特許においては、もし走行領域が（
典型的な場合、ベース領域及びコレクタ領域が）Ｅｇ−
Ｅｇ＞０８６ｅＶをもつ半導体材料から成るなら、その
ような散乱が減少させられることについて、述べられて
いる。
を見い出すため、長い間技術が研究されてきた。先に引
用した゛２７９米国特許においては、もし走行領域が（
典型的な場合、ベース領域及びコレクタ領域が）Ｅｇ−
Ｅｇ＞０８６ｅＶをもつ半導体材料から成るなら、その
ような散乱が減少させられることについて、述べられて
いる。
本発明においてはＨＢＴのコレクタ空乏領域中の高温電
子の散乱を更に減すことができる別の条件を見出した。
子の散乱を更に減すことができる別の条件を見出した。
これらの条件の１つはΔｒ” −ｘ”Ｅ ｒ −ｘ
Ｅ ｇ ＞ Ｏである。この条件にあわないデバイスに
おいては、出力インピーダンスは典型的な場合低く、コ
レクタ空乏領域を走行する弾道電子の数も比較的低くな
る。この条件にあう半導体の例は、Ｉｎ。５ｓＧａｏ、
４？ＡＳ （Δ「−ｘ＝０．４ｅＶ）、ＩｎＡｓ （
１、４５ｅ Ｖ ）及びＩｎＰ （０，４５ｅＶ）で
ある。上の条件にあう半導体材料を、コレクタ領域を形
成するために用いると、■、の適切な値に対してコレク
タ空乏領域中の弾道輸送が本質的に改善され（それはβ
を改善することになる）、本発明に従う現在好ましいト
ランジスタの少くともある種のものは、上の条件にあう
半導体材料で作られたコレクタ材料及びベース領域を含
む。
Ｅ ｇ ＞ Ｏである。この条件にあわないデバイスに
おいては、出力インピーダンスは典型的な場合低く、コ
レクタ空乏領域を走行する弾道電子の数も比較的低くな
る。この条件にあう半導体の例は、Ｉｎ。５ｓＧａｏ、
４？ＡＳ （Δ「−ｘ＝０．４ｅＶ）、ＩｎＡｓ （
１、４５ｅ Ｖ ）及びＩｎＰ （０，４５ｅＶ）で
ある。上の条件にあう半導体材料を、コレクタ領域を形
成するために用いると、■、の適切な値に対してコレク
タ空乏領域中の弾道輸送が本質的に改善され（それはβ
を改善することになる）、本発明に従う現在好ましいト
ランジスタの少くともある種のものは、上の条件にあう
半導体材料で作られたコレクタ材料及びベース領域を含
む。
上の条件はコレクタ空乏領域中ではｒ−谷からＸ−谷へ
の散乱の割合が、Ｖ ｂｃの適切な値で小さくできるこ
とを保障している。「→Ｘの散乱は潜在的に非常に重要
な散乱機構であるため、それが無いか減少すると、電流
利得が本質的に改善される可能性をもつ。（典型的な場
合、より小さいが）ある程度重要な別の敗ａ機構は、ｒ
−Ｌ散乱である。Δｒ−Ｌ”Ｅｒ−Ｌ ”≧−０，２
ｅＶをもつコレクタ材料を選ぶことにより、ｒ−Ｌの散
乱は本質的に減少させられる。この条件にあわないと、
ΔＦ−ｘの条件にあわない場合と同様（典型的な場合重
要さは低いが）の結果になる。この条件にあう半導体材
料の例はＩｎｏ、 ｓｓ Ｇａｏ、 ４４ Ａｓ（ΔＩ
”−Ｌ、−、−０，２ｅＶ）、ＩｎＡｓ（０，５５ｅＶ
）及び（ｎＰ （−０，２ｅＶ）である。
の散乱の割合が、Ｖ ｂｃの適切な値で小さくできるこ
とを保障している。「→Ｘの散乱は潜在的に非常に重要
な散乱機構であるため、それが無いか減少すると、電流
利得が本質的に改善される可能性をもつ。（典型的な場
合、より小さいが）ある程度重要な別の敗ａ機構は、ｒ
−Ｌ散乱である。Δｒ−Ｌ”Ｅｒ−Ｌ ”≧−０，２
ｅＶをもつコレクタ材料を選ぶことにより、ｒ−Ｌの散
乱は本質的に減少させられる。この条件にあわないと、
ΔＦ−ｘの条件にあわない場合と同様（典型的な場合重
要さは低いが）の結果になる。この条件にあう半導体材
料の例はＩｎｏ、 ｓｓ Ｇａｏ、 ４４ Ａｓ（ΔＩ
”−Ｌ、−、−０，２ｅＶ）、ＩｎＡｓ（０，５５ｅＶ
）及び（ｎＰ （−０，２ｅＶ）である。
上の条件は（好ましくは先に述べたＥニーＥ。
〉０，６の条件とともに）高温電子ＨＢＴ中のコレクタ
材料として用いると有利な半導体材料の種類を規定する
。なぜなら、その選択によってコレクタ空乏領域中の電
子輸送の本質的な割合が、弾道的であるデバイスが得ら
れるからである。コレクタ材料をこのように選択するこ
とによって、遮断周波数がかなりの（かつ技術的に有用
な）電圧範囲において、Ｖ ｂｅに本質的に独立なトラ
ンジスタができる。従来のＨＢＴでは典型的な場合見出
せなかった特性が得られる、たとえば、ｌｌ１ｏ、８３
Ｇａｏ、４ｔ Ａｓの場合、Ｖ ｔ＋ｃのこの範囲は約
０ないし約０．４Ｖである。
材料として用いると有利な半導体材料の種類を規定する
。なぜなら、その選択によってコレクタ空乏領域中の電
子輸送の本質的な割合が、弾道的であるデバイスが得ら
れるからである。コレクタ材料をこのように選択するこ
とによって、遮断周波数がかなりの（かつ技術的に有用
な）電圧範囲において、Ｖ ｂｅに本質的に独立なトラ
ンジスタができる。従来のＨＢＴでは典型的な場合見出
せなかった特性が得られる、たとえば、ｌｌ１ｏ、８３
Ｇａｏ、４ｔ Ａｓの場合、Ｖ ｔ＋ｃのこの範囲は約
０ないし約０．４Ｖである。
βを許容できないほど減少させることなく、適切に設計
されたＨ Ｂ Ｔのエミッタサイズを本質的に減少させ
られることも発見した。本発明に従う少くともある種の
好ましいＨＢＴは、現在の技術の類似のＳ、デバイス中
のエミッタサイズと同程度で、現在高速ＧａＡｓベース
ＨＢＴ中で用いられているものより本質的に小さなエミ
ッタサイズをもつ。具体的には、これらの好ましいデバ
イスは典型的な場合的ｌｕｍより小さな、好ましくは約
０．５μ■以下でなおβ〉２５である。エミッタストラ
イプ幅Ｗ（第１図参照）をもつ。
されたＨ Ｂ Ｔのエミッタサイズを本質的に減少させ
られることも発見した。本発明に従う少くともある種の
好ましいＨＢＴは、現在の技術の類似のＳ、デバイス中
のエミッタサイズと同程度で、現在高速ＧａＡｓベース
ＨＢＴ中で用いられているものより本質的に小さなエミ
ッタサイズをもつ。具体的には、これらの好ましいデバ
イスは典型的な場合的ｌｕｍより小さな、好ましくは約
０．５μ■以下でなおβ〉２５である。エミッタストラ
イプ幅Ｗ（第１図参照）をもつ。
許容できないはどβを減すことな（Ｗを上で述べたよう
に減少させることは、エミッタからベース中に注入され
る電子が高温電子で（典型的な場合、Ｅ ＋ ＞ ０
、２ ｅ Ｖ、ここでＥｇは注入される高温電子の平均
エネルギー）、注入される高温電子の少くとも本質的な
部分がベース中に空間的に閉じ込められるなら可能とな
る。これを起させるのに必要な条件は、電子がベース領
域中で本質的な散乱を受ることなく、それを横切ること
が本質的にできるということである。ベース領域のバル
ク中での散乱を低くするいくつかの技術については、′
２７９米国特許に述べられている。
に減少させることは、エミッタからベース中に注入され
る電子が高温電子で（典型的な場合、Ｅ ＋ ＞ ０
、２ ｅ Ｖ、ここでＥｇは注入される高温電子の平均
エネルギー）、注入される高温電子の少くとも本質的な
部分がベース中に空間的に閉じ込められるなら可能とな
る。これを起させるのに必要な条件は、電子がベース領
域中で本質的な散乱を受ることなく、それを横切ること
が本質的にできるということである。ベース領域のバル
ク中での散乱を低くするいくつかの技術については、′
２７９米国特許に述べられている。
急峻なペテロ接合を越えてベース領域中に注入される高
温電子は“拡散”トランジスタ中の電子の速度（約１０
’ｃｔａ／ｓｅｃ ）に比べ高い速度（たとえば約１
０ ’ｃｉ＋／５ｅｃｌをもつ。更に、高温電子は“ビ
ーム”平均広がり角＜θ＞が約ｊａｎ−’ （ｋａＴ／
Ｅｇｌ”’をもつビーム状に、ベース中に注入される。
温電子は“拡散”トランジスタ中の電子の速度（約１０
’ｃｔａ／ｓｅｃ ）に比べ高い速度（たとえば約１
０ ’ｃｉ＋／５ｅｃｌをもつ。更に、高温電子は“ビ
ーム”平均広がり角＜θ＞が約ｊａｎ−’ （ｋａＴ／
Ｅｇｌ”’をもつビーム状に、ベース中に注入される。
典型的な場合、本発明のＨＢ Ｔの＜θ＞は約２０°よ
り小さい。
り小さい。
高速性、比較的小さな＜θ＞でビーム状に注入されるこ
と及びベースを貫いて本質的に弾道輸送されることによ
り、ベースのバルク中及び少くともある種の本発明のＨ
ＢＴの外因性ベース領域表面での非発光再結合は、拡散
デバイスより本質的に低（、拡散性のＨＢＴに比べその
ような弾道）ＨＢＴ中のβを著しく大きくできる可能性
がある１弾道ＨＢＴ中では、βの増加はＺゎ、すなわち
ベース層の厚さを減すこと、すなわち好ましくはＺｂ＜
ｌｏｏｎｍとすることによっても可能である。
と及びベースを貫いて本質的に弾道輸送されることによ
り、ベースのバルク中及び少くともある種の本発明のＨ
ＢＴの外因性ベース領域表面での非発光再結合は、拡散
デバイスより本質的に低（、拡散性のＨＢＴに比べその
ような弾道）ＨＢＴ中のβを著しく大きくできる可能性
がある１弾道ＨＢＴ中では、βの増加はＺゎ、すなわち
ベース層の厚さを減すこと、すなわち好ましくはＺｂ＜
ｌｏｏｎｍとすることによっても可能である。
更、ベース材料を適切に選ぶことによって、表面再結合
を更に本質的に減すことができる。ペース材料は約１０
５ｃｍ／ｓｅｃ以下、好ましくは１０分の１からさらに
小さいＳｏをもつのが有利である。たとえば、Ｉｎｏ、
ｓｊｌ Ｇａｏ、 ａｔ Ａｓは約１０３ｃｍ／ｓｅ
ｃの８０をもつ。ＩｎＰ及びＩｎＡｓも上の条件にあう
。多（の場合、ベース接触として非合金接触、縮退半導
体接触又はこれらの組合せを用いるのが有利である。な
ぜなら、もし接触が外因性ベース領域表面上の表面再結
合が、ベース材料の上のＳ。を本質的に増加させないよ
うに形成されるなら、外因性ベース領域中の少数キャリ
ヤ寿命が更に増すからである。金属層の蒸着は表面再結
合を本質的に増さない堆積方法と確信されるが、スパッ
タリングは増加させやすい。
を更に本質的に減すことができる。ペース材料は約１０
５ｃｍ／ｓｅｃ以下、好ましくは１０分の１からさらに
小さいＳｏをもつのが有利である。たとえば、Ｉｎｏ、
ｓｊｌ Ｇａｏ、 ａｔ Ａｓは約１０３ｃｍ／ｓｅ
ｃの８０をもつ。ＩｎＰ及びＩｎＡｓも上の条件にあう
。多（の場合、ベース接触として非合金接触、縮退半導
体接触又はこれらの組合せを用いるのが有利である。な
ぜなら、もし接触が外因性ベース領域表面上の表面再結
合が、ベース材料の上のＳ。を本質的に増加させないよ
うに形成されるなら、外因性ベース領域中の少数キャリ
ヤ寿命が更に増すからである。金属層の蒸着は表面再結
合を本質的に増さない堆積方法と確信されるが、スパッ
タリングは増加させやすい。
第３図において、エミッタストライプの幅Ｗを除いて同
一の３個のＨＢＴについての（小信号）電流利得対コレ
クタ電流の結果の例が示されている。トランジスタはＩ
ｎＰエミッタ（ｎ形、５×１０ ”ｃｍ−’ｌ 、
６５ ｒａｒｌｌの厚さのｐ′″（５Ｘ１０′９１ベ
ース、３００ｎｍ厚のｎ（１，５Ｘ１０１Ｆ′）コレク
タ空乏うＲ域及び５００口ｍ厚の ｎ” （５Ｘ１０
”ｌ コレクタ接触をもち、最後の３の領域はＩｎｏ
、 ａｓ Ｇａｏ４ｔ Ａｓである。
一の３個のＨＢＴについての（小信号）電流利得対コレ
クタ電流の結果の例が示されている。トランジスタはＩ
ｎＰエミッタ（ｎ形、５×１０ ”ｃｍ−’ｌ 、
６５ ｒａｒｌｌの厚さのｐ′″（５Ｘ１０′９１ベ
ース、３００ｎｍ厚のｎ（１，５Ｘ１０１Ｆ′）コレク
タ空乏うＲ域及び５００口ｍ厚の ｎ” （５Ｘ１０
”ｌ コレクタ接触をもち、最後の３の領域はＩｎｏ
、 ａｓ Ｇａｏ４ｔ Ａｓである。
３個すべてのデバイスは９．６ Ｘ １０−’ｃ＋＋＋
”のコレクタ面積をもつ。図かられかるように、Ｗが減
少すると電流利得は比較的わずか減少し、最小のＷをも
つトランジスタの最大（室温）小信号電流利得は、１０
０より著しく大きい。本発明のデバイスは一般に室温で
β〉２５をもつ。
”のコレクタ面積をもつ。図かられかるように、Ｗが減
少すると電流利得は比較的わずか減少し、最小のＷをも
つトランジスタの最大（室温）小信号電流利得は、１０
０より著しく大きい。本発明のデバイスは一般に室温で
β〉２５をもつ。
当業者には認識されるであろうが、βを著しく減少させ
ることなく、Ｗを減すと、大規模集積が可能になる。寸
法を小さくできるだけでなく、重要なことは電流消費が
本質的に低くなることで、熱負荷が著しく減少するから
である。エミッタの大きさを小さくすることは、もちろ
ん容量を小さくし、従って遮断周波数を潜在的により高
くする。ベース中の再結合が減少すると、電力消費も減
少する。
ることなく、Ｗを減すと、大規模集積が可能になる。寸
法を小さくできるだけでなく、重要なことは電流消費が
本質的に低くなることで、熱負荷が著しく減少するから
である。エミッタの大きさを小さくすることは、もちろ
ん容量を小さくし、従って遮断周波数を潜在的により高
くする。ベース中の再結合が減少すると、電力消費も減
少する。
我々は高温電子ＨＢＴの動作を改善できるなお別の（必
要に応じて用いる）手段を見出した。
要に応じて用いる）手段を見出した。
ＨＢ Ｔは典型的な場合、低インピーダンス電流源（エ
ミッタ電流）を高インピーダンス電流源（コレクタ電流
）に変換することにより動作する。拡散性のＨＢＴにお
いては、コレクタ空乏領域中で起る散乱は、このインピ
ーダンス変換の重要な点である。本発明の高温電子ＨＢ
Ｔにおいて、コレクタ空乏領域中の電流は本質的に弾道
性で、従ってコレクタ空乏領域中ではインピーダンス変
換は起らない。その代りに変換はコレクタ接触層中で起
らなければならない、これはもし接触領域に入る弾道性
電子が電子を高温にする（不可逆的）散乱を受けるなら
実現される。
ミッタ電流）を高インピーダンス電流源（コレクタ電流
）に変換することにより動作する。拡散性のＨＢＴにお
いては、コレクタ空乏領域中で起る散乱は、このインピ
ーダンス変換の重要な点である。本発明の高温電子ＨＢ
Ｔにおいて、コレクタ空乏領域中の電流は本質的に弾道
性で、従ってコレクタ空乏領域中ではインピーダンス変
換は起らない。その代りに変換はコレクタ接触層中で起
らなければならない、これはもし接触領域に入る弾道性
電子が電子を高温にする（不可逆的）散乱を受けるなら
実現される。
もし、接触領域層のプラズマ周波数（ｆ、）がｈｆ、＜
Ｅｃを満すなら、最も効果的な散乱（従って急速なイン
ピーダンス変換）が起る。ここで、ｈはブランク定数、
Ｅｃはコレクタ接触に到達する電子の平均エネルギーで
ある０弾道性１（ＢＴ中の通常の動作条件下でＥＣ−Ｅ
ｇである。従って条件はｈｆｐ＜Ｅｇとも書ける。周知
のように、プラズマ周波数はキャリヤ密度ｎとｆ、＝（
ｎｅ鵞／πＣｍ傘ｉｎ ａ ）””の関係にある。ここ
でｅは電子の電荷、εは媒体の誘電率、ｍｏ及びｍｏは
それぞれ有効質量及びキャリヤの裸の質量である。これ
はコレクタ接触領域中のドーパント濃度のほぼ上限を規
定する。それは、ｎ＜ （ｘ ８ｍ ’ ｍ ａ Ｅｇ
２） ／ｅ ２ｈ２である。
Ｅｃを満すなら、最も効果的な散乱（従って急速なイン
ピーダンス変換）が起る。ここで、ｈはブランク定数、
Ｅｃはコレクタ接触に到達する電子の平均エネルギーで
ある０弾道性１（ＢＴ中の通常の動作条件下でＥＣ−Ｅ
ｇである。従って条件はｈｆｐ＜Ｅｇとも書ける。周知
のように、プラズマ周波数はキャリヤ密度ｎとｆ、＝（
ｎｅ鵞／πＣｍ傘ｉｎ ａ ）””の関係にある。ここ
でｅは電子の電荷、εは媒体の誘電率、ｍｏ及びｍｏは
それぞれ有効質量及びキャリヤの裸の質量である。これ
はコレクタ接触領域中のドーパント濃度のほぼ上限を規
定する。それは、ｎ＜ （ｘ ８ｍ ’ ｍ ａ Ｅｇ
２） ／ｅ ２ｈ２である。
コレクタ接触のドーピング下限も定義できる。
本発明に従う高温電子ＨＢ Ｔの動作に付随して、エミ
ッタ／コレクタ走行時間℃、８がある。これはベースに
注入されてからコレクタ接触層に到達するまでの走行中
電子が費す平均時間である。この時間は典型的な場合非
常に短（，０，１ｐｓのオーダーである。（たとえば、
ベース層の厚さＺゎは３０ｎｍで、コレクタ空乏層の厚
さは７０ｎｍ、電子の速度はｌ Ｏ’ｃｍ／ｓｅｃと仮
定する。）コレクタ接触領域に付随して、高温電子が到
達するまでの応答時間があり、それはプラズマ周波数の
逆数である。デバイスを効率よく高周波で動作させるた
めには、この応答時間が著しく小さいことが望ましい。
ッタ／コレクタ走行時間℃、８がある。これはベースに
注入されてからコレクタ接触層に到達するまでの走行中
電子が費す平均時間である。この時間は典型的な場合非
常に短（，０，１ｐｓのオーダーである。（たとえば、
ベース層の厚さＺゎは３０ｎｍで、コレクタ空乏層の厚
さは７０ｎｍ、電子の速度はｌ Ｏ’ｃｍ／ｓｅｃと仮
定する。）コレクタ接触領域に付随して、高温電子が到
達するまでの応答時間があり、それはプラズマ周波数の
逆数である。デバイスを効率よく高周波で動作させるた
めには、この応答時間が著しく小さいことが望ましい。
（典型的な場合、て、より少くとも約１桁大きいが小さ
い。）この条件は先に述べた条件と組合さり、コレクタ
接触層のドーピング範囲を比較的狭くし、特に好ましい
本発明のデバイスは、これらのドーピング条件を満す。
い。）この条件は先に述べた条件と組合さり、コレクタ
接触層のドーピング範囲を比較的狭くし、特に好ましい
本発明のデバイスは、これらのドーピング条件を満す。
それは次のように書ける。
（ｈ／Ｅｇ−１） ＜ （ｎｅ”／ｘ ｃｍ ” ｍ
ｏ ） −””＜＜ｔ、ｃ経験的に、Ｉｎｏ、 ｓｓ
Ｇａｏ、 ４？ Ａｓの上の厚さの走行領域の場合、
この条件はコレクタ接触層のドーピングがほぼｌ Ｑ
ｌｌ−２Ｘ Ｉ ＯＮｏＣ１１−＠ の範囲にあるべ
きことを教えている。同様な範囲は他の可能性のあるコ
レクタ材料にも適用される。
ｏ ） −””＜＜ｔ、ｃ経験的に、Ｉｎｏ、 ｓｓ
Ｇａｏ、 ４？ Ａｓの上の厚さの走行領域の場合、
この条件はコレクタ接触層のドーピングがほぼｌ Ｑ
ｌｌ−２Ｘ Ｉ ＯＮｏＣ１１−＠ の範囲にあるべ
きことを教えている。同様な範囲は他の可能性のあるコ
レクタ材料にも適用される。
我々はまた、少くともある種の動作条件下で、ＨＢ Ｔ
中でｆ７が著しく改善されることを見出した。そのＨＢ
Ｔはエミッタ中に１ないし複数の適切に配置された本
質的にアンドープの薄いヘテロエピタキシャル半導体層
（すなわち、エミッタのバルク材料以外の半導体の層）
を組込み、その薄い層が適切なバンド構造をもつ限り、
これは実現される。
中でｆ７が著しく改善されることを見出した。そのＨＢ
Ｔはエミッタ中に１ないし複数の適切に配置された本
質的にアンドープの薄いヘテロエピタキシャル半導体層
（すなわち、エミッタのバルク材料以外の半導体の層）
を組込み、その薄い層が適切なバンド構造をもつ限り、
これは実現される。
ＨＢＴのエミッタ充電時間（τ。）はデバイスが動作で
きる最高周波数を規定し、τ、＝Ｒ，（：、で与えられ
る。ここでＲ６及びＣ＠はそれぞれエミッタ抵抗及び容
量である１周知のように、通常のＨＢ Ｔにおいてエミ
ッタ中のドーピングレベルを上ると、Ｒ１を減少させ・
るがＣ＠を増加させ、従って１ｃ、を減すにはあまり効
果的とはいえない。
きる最高周波数を規定し、τ、＝Ｒ，（：、で与えられ
る。ここでＲ６及びＣ＠はそれぞれエミッタ抵抗及び容
量である１周知のように、通常のＨＢ Ｔにおいてエミ
ッタ中のドーピングレベルを上ると、Ｒ１を減少させ・
るがＣ＠を増加させ、従って１ｃ、を減すにはあまり効
果的とはいえない。
我々は比較的薄い（たとえばｌｌ−１Ｏｎで、通常の動
作条件下で、ベースからエミッタ中に正孔がトンネルす
るのを防止するのに十分である）エミッタのバルクより
禁制帯が大きい半導体材料の層を、（オフセットは基本
的に価電子帯中にあり、伝導帯中のオフセットはせいぜ
いわずかなプラスか好ましくはゼロかマーｆナスである
ように）エミッタ中にベース層と近接させて導入すると
（例えばエミッタ／ベース界面がＯ−０−１Ｏｎ、高い
順方向エミッタ接合バイアス下で、ベース中への多数キ
ャリヤの閉じ込めを改善できることを見出した。
作条件下で、ベースからエミッタ中に正孔がトンネルす
るのを防止するのに十分である）エミッタのバルクより
禁制帯が大きい半導体材料の層を、（オフセットは基本
的に価電子帯中にあり、伝導帯中のオフセットはせいぜ
いわずかなプラスか好ましくはゼロかマーｆナスである
ように）エミッタ中にベース層と近接させて導入すると
（例えばエミッタ／ベース界面がＯ−０−１Ｏｎ、高い
順方向エミッタ接合バイアス下で、ベース中への多数キ
ャリヤの閉じ込めを改善できることを見出した。
我々はまた、低Ｒ，及びＣ，を同時に実現するために、
半導体材料（やはりエミッタバルク材料より広い禁制帯
をもつが、バンドのつながりは、オフセットが基本的に
伝導帯中にある）の薄い（たとえば１１−１Ｏｎ、厚さ
は層を貫（トンネルを可能にし、所望のＲ６を生じるよ
うに選ばれる）エピタキシャル層をエミッタ中につけ加
え。
半導体材料（やはりエミッタバルク材料より広い禁制帯
をもつが、バンドのつながりは、オフセットが基本的に
伝導帯中にある）の薄い（たとえば１１−１Ｏｎ、厚さ
は層を貫（トンネルを可能にし、所望のＲ６を生じるよ
うに選ばれる）エピタキシャル層をエミッタ中につけ加
え。
２つのへテロエピタキシャル層間の間隔が、層の厚さよ
り幾分大きいように、たとえばｔｏ−５Ｏｎｍにできる
ことを見出した。 ｌ’Ｊｌ隔は典型的な場合所望の比
較的低いＣ＠の値を生じるように選択される。ヘテロエ
ピタキシャル層間のバルク材料は、空間電荷効果を避け
るため、比較的低ドープ（たとえば約１０１″ｃｏ＋−
”）とする、後者の薄い層を導入すると、Ｒ１に独立に
Ｃ０の制御が可能になり、それによってτ、は著しく減
少する。この方式によれば非常に速い（遮断周波数が１
００ＧＨ，より著しく高い）ＨＢＴが得られ、特にもし
デバイスが高電流密度（たとえばエミッタ電流密度が約
１０ ’ Ａ／ｃｍ”以−ヒ）で動作するならそうであ
ることが予想される。しかし、低電流密度においては、
そのようなデバイスはエミッタ中に層を追加していない
最適化されたデバイスより、幾分低速度で動作するであ
ろう、これらの層を組入れることは必要に応じて行えば
よく、本発明に従うデバイスに必要な特徴ではない。
り幾分大きいように、たとえばｔｏ−５Ｏｎｍにできる
ことを見出した。 ｌ’Ｊｌ隔は典型的な場合所望の比
較的低いＣ＠の値を生じるように選択される。ヘテロエ
ピタキシャル層間のバルク材料は、空間電荷効果を避け
るため、比較的低ドープ（たとえば約１０１″ｃｏ＋−
”）とする、後者の薄い層を導入すると、Ｒ１に独立に
Ｃ０の制御が可能になり、それによってτ、は著しく減
少する。この方式によれば非常に速い（遮断周波数が１
００ＧＨ，より著しく高い）ＨＢＴが得られ、特にもし
デバイスが高電流密度（たとえばエミッタ電流密度が約
１０ ’ Ａ／ｃｍ”以−ヒ）で動作するならそうであ
ることが予想される。しかし、低電流密度においては、
そのようなデバイスはエミッタ中に層を追加していない
最適化されたデバイスより、幾分低速度で動作するであ
ろう、これらの層を組入れることは必要に応じて行えば
よく、本発明に従うデバイスに必要な特徴ではない。
第４図はエミッタ中にヘテロエピタキシャル層を含むＨ
Ｂ Ｔの例のバンドダイヤグラムを概略的に描く、たと
えば、エミッタはＩｎＰから成り、エピタキシャル層４
３（たとえば５ｎｍの厚さ）はＩｎｏ、５２Ａｌｏ、ｎ
ａ Ａｓから成り、エピタキシャル層４４（たとえばや
はり５ｎｍの厚さで、エミッタ／ベース界面から５ｎｎ
＋後に配置される。４３と４４の間隔は２５ｎｗ＋）は
Ｉｎｏ、４５ Ａｌｏ、ｓ＋ Ａｓから成る。
Ｂ Ｔの例のバンドダイヤグラムを概略的に描く、たと
えば、エミッタはＩｎＰから成り、エピタキシャル層４
３（たとえば５ｎｍの厚さ）はＩｎｏ、５２Ａｌｏ、ｎ
ａ Ａｓから成り、エピタキシャル層４４（たとえばや
はり５ｎｍの厚さで、エミッタ／ベース界面から５ｎｎ
＋後に配置される。４３と４４の間隔は２５ｎｗ＋）は
Ｉｎｏ、４５ Ａｌｏ、ｓ＋ Ａｓから成る。
ベース及びコレクタ接触４２は高ドープ（それぞれｐ及
びｎ形Ｉｎｏ、 ８３ Ｇａｏ、 ４？ Ａｓから成り
、コレクク空乏領域は同じ材料から成るが、低ドープか
アンドープである。エミッタ接触領域は高ドープである
。当業者には認識されるであろうが、層４３及び４４は
価電子帯／伝導帯オフセットを制御するため歪んでおり
、歪んだ層を用いることは薄いヘテロエピタキシャル層
の材料のバンド構造を調整し、一般にバンド構造を調整
するために有利な方式と現在考えられている。
びｎ形Ｉｎｏ、 ８３ Ｇａｏ、 ４？ Ａｓから成り
、コレクク空乏領域は同じ材料から成るが、低ドープか
アンドープである。エミッタ接触領域は高ドープである
。当業者には認識されるであろうが、層４３及び４４は
価電子帯／伝導帯オフセットを制御するため歪んでおり
、歪んだ層を用いることは薄いヘテロエピタキシャル層
の材料のバンド構造を調整し、一般にバンド構造を調整
するために有利な方式と現在考えられている。
第５図は以下の第１例で本質的に述べ、３０×３０ｕｍ
”のエミッタサイズをもつＩｎｏ、 ｍ５Ｇａｏ、 ａ
ｔ Ａｓ ／ ＩｎＰ高温ＨＢ Ｔの標準的なエミッタ
接地特性（ｌｃ−ＶＣ，、Ｉゎは１０μＡステツプで増
加）を示す。特性はトランジスタが約２００のβをもつ
ことを示す。
”のエミッタサイズをもつＩｎｏ、 ｍ５Ｇａｏ、 ａ
ｔ Ａｓ ／ ＩｎＰ高温ＨＢ Ｔの標準的なエミッタ
接地特性（ｌｃ−ＶＣ，、Ｉゎは１０μＡステツプで増
加）を示す。特性はトランジスタが約２００のβをもつ
ことを示す。
第６図は第５図のトランジスタとはエミッタサイズのみ
が異なり、前者は０．３Ｘ３μがである高温電子ＨＢ
Ｔの同様の特性を示す。ベース電流は１μＡステツプで
増加した。曲線はトランジスタが約１００のβをもつこ
とを示す、エミッタサイズは１０３分の１に減少してい
るが、Ｂはわずか２分の１減少しているだけで、横方向
の縮尺すなわち本発明に従うＦ（ＢＴではβがコレクタ
幅に対し比較的弱い依件性をもつ例を示している。
が異なり、前者は０．３Ｘ３μがである高温電子ＨＢ
Ｔの同様の特性を示す。ベース電流は１μＡステツプで
増加した。曲線はトランジスタが約１００のβをもつこ
とを示す、エミッタサイズは１０３分の１に減少してい
るが、Ｂはわずか２分の１減少しているだけで、横方向
の縮尺すなわち本発明に従うＦ（ＢＴではβがコレクタ
幅に対し比較的弱い依件性をもつ例を示している。
第７図は第１例で本質的に述べるＩｎｏ、 ５３Ｇａｏ
、 ４？ Ａｓ ／ ＩｎＰ ＨＢ Ｔのｆ７対ｖｅ、
のデータの例を示す。曲線７０はｖＩ、、＝ｏ、ｓｖで
得られ、曲線７１はＶｂ、＝０．９Ｖで得られた６図か
られかるように、デバイスはＶ ｂｅの木質的な範囲、
たとえばＯ，ｌないし０．７ボルトにおいて大きなＴ７
（たとえば＞１００Ｇ１１□）をもつ０本発明のＨＢ
Ｔのこの特性は、当業者には認識されるように、かなり
技術的に重要である。
、 ４？ Ａｓ ／ ＩｎＰ ＨＢ Ｔのｆ７対ｖｅ、
のデータの例を示す。曲線７０はｖＩ、、＝ｏ、ｓｖで
得られ、曲線７１はＶｂ、＝０．９Ｖで得られた６図か
られかるように、デバイスはＶ ｂｅの木質的な範囲、
たとえばＯ，ｌないし０．７ボルトにおいて大きなＴ７
（たとえば＞１００Ｇ１１□）をもつ０本発明のＨＢ
Ｔのこの特性は、当業者には認識されるように、かなり
技術的に重要である。
例 ｒｌｏｏ）面の半絶縁性ＩｎＰウェハ（第８図の８
０）上に、ガスソースＭＢＨにより以下の一連のエピタ
キシャル層を成長させた＊ ２５０ ｎｍの［ｎＧａＡ
ｓコレクタ接触層（ｎ４．３ Ｘ １０１９ｃｍ−”第
８図の）４つのエッチ停止層（５０ｎ１ＩｎＰ、５ ０
ｒｕｎ ＩｎＧａＡｓ ３ ０ ０ ｎｍ Ｉ
ｎＰ、 ５ ０ ｎｍ ＩｎＧａＡｓ、！ ４つの層すべてがｎｏ、３ Ｘ Ｉ Ｏ”ｃｍ−”、第
８図の８２．８３．８４．８５：３００ｎｍの１ｎＧａ
Ａｓコレクタ空乏層（ｎ−１約２．５ｘ １０１６ｃｍ
”３、第８図の８６）：６５ｎｍのｆ ｎＧａＡｓベー
ス層（約５０ｎｍ、ｐ”、５ Ｘ ｌ Ｏ１９ｃｒｎ−
３、残りの１５ｎｍはドバント源を閉じて成長させた。
０）上に、ガスソースＭＢＨにより以下の一連のエピタ
キシャル層を成長させた＊ ２５０ ｎｍの［ｎＧａＡ
ｓコレクタ接触層（ｎ４．３ Ｘ １０１９ｃｍ−”第
８図の）４つのエッチ停止層（５０ｎ１ＩｎＰ、５ ０
ｒｕｎ ＩｎＧａＡｓ ３ ０ ０ ｎｍ Ｉ
ｎＰ、 ５ ０ ｎｍ ＩｎＧａＡｓ、！ ４つの層すべてがｎｏ、３ Ｘ Ｉ Ｏ”ｃｍ−”、第
８図の８２．８３．８４．８５：３００ｎｍの１ｎＧａ
Ａｓコレクタ空乏層（ｎ−１約２．５ｘ １０１６ｃｍ
”３、第８図の８６）：６５ｎｍのｆ ｎＧａＡｓベー
ス層（約５０ｎｍ、ｐ”、５ Ｘ ｌ Ｏ１９ｃｒｎ−
３、残りの１５ｎｍはドバント源を閉じて成長させた。
第８図の８８：２００ｎｍのＩｎＧａＡｓエミッタ接触
層（ｎ”、７ｘ１０ ”ｃｍ−”、第８図の８９ ）
、 ＩｎＧａＡｓとよんだ層はすべて組成［ｎｏ、 ｓ
：＋Ｇａｏ、 ４？ＡＳをもつ。ｎ形ド〜パントはＳｌ
で、ベースはＢ、をドープし、エミッタ接触層にはＳ７
をドープした。
層（ｎ”、７ｘ１０ ”ｃｍ−”、第８図の８９ ）
、 ＩｎＧａＡｓとよんだ層はすべて組成［ｎｏ、 ｓ
：＋Ｇａｏ、 ４？ＡＳをもつ。ｎ形ド〜パントはＳｌ
で、ベースはＢ、をドープし、エミッタ接触層にはＳ７
をドープした。
エミッタ接触層上にシリコン窒化物を堆積させ、エミッ
タストライプ形状を規定するため、それは通常の手段で
パターン形成した。窒化物ストライプは４ｘ４μｍ２の
大きさを有した。次に、窒化物で保護されない部分を除
いてエミッタ接触層が除去されるまで、ウェハはｌ Ｈ
ｇＳＯ４：ＩＴ（ａＯ＋＋：１０Ｈ２０中、０℃でエッ
チされ、残った接触層材料はわずかにエッチバックされ
、アンダーカットが生じた。これに続いて０℃、 ３
１（Ｃ１：ｌＨ２Ｏ中でのエツチングが行われ、ｒｎＰ
エミッタ層がわずかにアンダーカットされるまで、エッ
チされた。次に窒化物をプラズマ除去し、フォトレジス
ト層を形成し、ベースメサを規定するためパターン形成
した。ベースメサは上で述べたように、１：ｌ：１０エ
ツチ液中でエッチされ、続いて３：１エツチ液中でのエ
ツチングが行われ、ＩｎＰ層８６を形成した。次に、パ
ターン形成したフォトレジストを除去し、コレクタ接触
層を標準的なりソグラフィでパターン形成し、ｔ ：
ｉ ： ｉｏエッチ液中でエツチングした。次に、パタ
ーン形成したレジストを除去した。上の一連の工程は、
得られたメサが本質的に第８図に概略を描かれた形状を
もち、いくつかの上の層が下の層からはみ出すように行
われた。
タストライプ形状を規定するため、それは通常の手段で
パターン形成した。窒化物ストライプは４ｘ４μｍ２の
大きさを有した。次に、窒化物で保護されない部分を除
いてエミッタ接触層が除去されるまで、ウェハはｌ Ｈ
ｇＳＯ４：ＩＴ（ａＯ＋＋：１０Ｈ２０中、０℃でエッ
チされ、残った接触層材料はわずかにエッチバックされ
、アンダーカットが生じた。これに続いて０℃、 ３
１（Ｃ１：ｌＨ２Ｏ中でのエツチングが行われ、ｒｎＰ
エミッタ層がわずかにアンダーカットされるまで、エッ
チされた。次に窒化物をプラズマ除去し、フォトレジス
ト層を形成し、ベースメサを規定するためパターン形成
した。ベースメサは上で述べたように、１：ｌ：１０エ
ツチ液中でエッチされ、続いて３：１エツチ液中でのエ
ツチングが行われ、ＩｎＰ層８６を形成した。次に、パ
ターン形成したフォトレジストを除去し、コレクタ接触
層を標準的なりソグラフィでパターン形成し、ｔ ：
ｉ ： ｉｏエッチ液中でエツチングした。次に、パタ
ーン形成したレジストを除去した。上の一連の工程は、
得られたメサが本質的に第８図に概略を描かれた形状を
もち、いくつかの上の層が下の層からはみ出すように行
われた。
次にフォトレジスト層を形成し、エミッタ、ベース及び
コレクタ接触を規定するためパターン形成され、２０ｎ
ｍのＴ１、続いて７０ｎｍのＡ ｕをパターン形成した
レジスト層上に蒸着した。不要な金属をリフトオフして
位置のあった自己整合金属接触（第８図の９０１，９０
２．９０３）が残り、接触は第８図に本質的に示される
ように、上の層から空間的に分離される。次に、２８０
ｎｍの５１０□層を通常の（低温）技術により堆積させ
、続いて下の接触への窓を開けるため、層をパターン形
成した。最後に金属を堆積させ、標準的な最終的な金属
リングラフィニ［程でパターン形成した。
コレクタ接触を規定するためパターン形成され、２０ｎ
ｍのＴ１、続いて７０ｎｍのＡ ｕをパターン形成した
レジスト層上に蒸着した。不要な金属をリフトオフして
位置のあった自己整合金属接触（第８図の９０１，９０
２．９０３）が残り、接触は第８図に本質的に示される
ように、上の層から空間的に分離される。次に、２８０
ｎｍの５１０□層を通常の（低温）技術により堆積させ
、続いて下の接触への窓を開けるため、層をパターン形
成した。最後に金属を堆積させ、標準的な最終的な金属
リングラフィニ［程でパターン形成した。
このようにして生成した）Ｔ Ｂ Ｔの中に、はぼ３．
２Ｘ３．２μｉ２のエミッタストライプ、６×１１μ１
ＩＩ２のベース領域、４Ｘ９μｍ”のコレクタ空乏領域
、ｌ５Ｘ２０μ１Ｔ１２のコレクタ接触領域をもつもの
があった。Ｖ 、ｂ＝ ０．９Ｖの場合、トランジスタ
はＥ ＋ 〜２００ｍｅＶをもった。Ｖ、、＝０．９Ｖ
及びＶｌ、ｃｍ０．４Ｖではではトランジスタは１！口
Ｇ）Ｉｚのｆｌと５０のＤＣ電流利得を有した。
２Ｘ３．２μｉ２のエミッタストライプ、６×１１μ１
ＩＩ２のベース領域、４Ｘ９μｍ”のコレクタ空乏領域
、ｌ５Ｘ２０μ１Ｔ１２のコレクタ接触領域をもつもの
があった。Ｖ 、ｂ＝ ０．９Ｖの場合、トランジスタ
はＥ ＋ 〜２００ｍｅＶをもった。Ｖ、、＝０．９Ｖ
及びＶｌ、ｃｍ０．４Ｖではではトランジスタは１！口
Ｇ）Ｉｚのｆｌと５０のＤＣ電流利得を有した。
上で述べたプロセスの例では、制御されてアンダーカッ
トされた領域（たとえば、エミッタストライプ及びコレ
クク空乏領域）を含むデバイスが出来る。そのようなア
ンダーカットは本発明の重要な特徴と我々は考える。な
ぜなら、それによって自己整合接触の形成が可能になり
、たとえばコレクタ容量が減少するため、一般に高速性
を得る上での重要な要因だからである。
トされた領域（たとえば、エミッタストライプ及びコレ
クク空乏領域）を含むデバイスが出来る。そのようなア
ンダーカットは本発明の重要な特徴と我々は考える。な
ぜなら、それによって自己整合接触の形成が可能になり
、たとえばコレクタ容量が減少するため、一般に高速性
を得る上での重要な要因だからである。
第１図は本発明に従うデバイスを概略的に描いた図：
第２図は半導体材料のバンド構造のいくつかの特徴を概
略的に示す図： 第３図は異なるエミッタストライプ幅をもつトランジス
タの小信号電流対コレクタ電流の曲線の例を示す図： 第４図は本発明に従うデバイスの例に関連した価電子帯
端と伝導帯端を概略的に示す図：第５及び６図はエミッ
タの大きさが異る２つの例のＨＢ Ｔについて、エミッ
タ接地特性を示す図： 第７図は本発明に従うＨＢ Ｔの例におけるｆｒ対Ｖ
ｃｍを示す図： 第８図は本発明のＨＢ ”Ｉ’の例を概略的に示す図で
ある。 〔主要部分の符号の説明Ｊ ２−一一一エミッタ領域 ４．１８−−−−コレクタ領域 ３−一一一ベース領域 ５０．１５１．１５２−−−−コレクタ領域ＦＩＧ、
１ ＦＩＧ、 ２ 波数ベクトル ＦＩＧ、 ３ コレクタ電流（アンペア） ＦＩＧ、５ ＦＩＧ、 ６ ｖｃｅ（５０軸Ｖ／１目盛） ＦＩＧ、 ７ ■ｄ■
略的に示す図： 第３図は異なるエミッタストライプ幅をもつトランジス
タの小信号電流対コレクタ電流の曲線の例を示す図： 第４図は本発明に従うデバイスの例に関連した価電子帯
端と伝導帯端を概略的に示す図：第５及び６図はエミッ
タの大きさが異る２つの例のＨＢ Ｔについて、エミッ
タ接地特性を示す図： 第７図は本発明に従うＨＢ Ｔの例におけるｆｒ対Ｖ
ｃｍを示す図： 第８図は本発明のＨＢ ”Ｉ’の例を概略的に示す図で
ある。 〔主要部分の符号の説明Ｊ ２−一一一エミッタ領域 ４．１８−−−−コレクタ領域 ３−一一一ベース領域 ５０．１５１．１５２−−−−コレクタ領域ＦＩＧ、
１ ＦＩＧ、 ２ 波数ベクトル ＦＩＧ、 ３ コレクタ電流（アンペア） ＦＩＧ、５ ＦＩＧ、 ６ ｖｃｅ（５０軸Ｖ／１目盛） ＦＩＧ、 ７ ■ｄ■
Claims (1)
- 【特許請求の範囲】 １、エミッタ領域（例えば１２）、コレクタ領域（例え
ば１４、１８）及びエミッタとコレクタ領域の中間でそ
れと接触するベース領域（例えば１３）を含み、更にエ
ミッタ、ベース及びコレクタ領域（例えば１５０、１５
１、１５２）のそれぞれと電気的接触を作るための手段
を含み、通常の動作条件下で、高温電子はエミッタ領域
からベース領域へ注入される型で、遮断周波数ｆ＿Ｔ、
ＤＣ電流利得β、ベースからエミッタ領域中へ注入され
る電子の平均エネルギーＥ＿ｉ、エミッタ領域の幅Ｗ及
びエミッタ領域に隣接し、エミッタ領域とは接触しない
外因性ベース領域をもち、少くともコレクタ領域はＥ＿
ｂ＿ｗ−Ｅ＿ｇ＞０．６ｅＶをもつように選択された半
導体材料から成 り、Ｅ＿ｂ＿ｗ及びＥ＿ｇはそれぞれ材料の伝導帯幅及
び禁制帯エネルギーであるヘテロ構造バイポーラトラン
ジスタにおいて、 コレクタの半導体材料に付随して伝導帯中 にΓ極小値とＸ極小値があり、コレクタの半導体材料は
更にＥ＿Г−Ｘ＾−Ｅ＿ｇ≧０をもつように選択され、
ここでＥ＿Г＿−＿ＸはΓ極小値とＸ極小値間のエネル
ギー差であることを特徴とするヘテロ構造バイポーラト
ランジスタ。 ２、エミッタ及びベース領域は通常の動作条件下におい
て、ベース中に注入される高温電子の少くとも本質的な
割合が、ベース領域中に空間的に閉じ込められ、注入さ
れた電子の相対的にごくわずかのものが外因性ベース領
域表面に到達するようにし、それによってベース領域中
に空間的に閉じ込められた電子は、本質的にビーム状に
ベース領域を横切り、ビームは平均広がり角＜θ＞であ
り、Ｅ＿ｉは＜θ＞が約２０゜を超えないような値であ
ることを特徴とする請求項１記載のトランジスタ。 ３、Ｗは約１μｍかそれより小さく、βは室温で２５よ
り大きく、ベース領域は真性表面再結合速度Ｓ＿ｏをも
つ半導体材料から成り、Ｓ＿ｏは約１０＾５ｃｍ／ｓｅ
ｃより小さいことを特徴とする請求項１又は２記載のト
ランジスタ。 ４、コレクタの半導体材料には伝導帯中のＬ極小値が付
随し、コレクタの半導体材料は更にＥ＿Г＿−＿Ｌ−Ｅ
＿ｇ≧−０．２ｅＶをもつように選択され、ここでＥ＿
Г＿−＿ＬはΓ極小値とＬ極小値間のエネルギー差であ
ることを特徴とする請求項１又は２記載のトランジスタ
。 ５、コレクタの半導体材料は、ＩｎＡｓＩｎＰ及びほぼ
Ｉｎ＿０＿．＿５＿３Ｇａ＿０＿．＿４＿７Ａｓの組成
のインジウム−ガリウム−ひ素から成るグループから選
択されることを特徴とする請求項４記載のトランジスタ
。 ６、エミッタは少くとも第１及び第２の半導体材料から
成り、第２の材料は第１の材料の禁制帯より広い禁制帯
をもち、第２の材料の比較的薄い層は、第１の材料とエ
ピタキシャルで、エミッタ／ベース領域界面に比較的近
接して配置され、アンドープか故意にはドープされてい
ないことを特徴とする請求項１又は２記載のトランジス
タ。 ７、比較的薄い層は１−１０ｎｍの範囲の厚さをもち、
エミッタ領域は更に比較的薄いアンドープ又は故意には
ドープしていない、第１の材料とエピタキシャルにある
第３の半導体材料の層を含み、第３の材料もまた第１の
材料の禁制帯より広い禁制帯をもち、２つの比較的薄い
層間の間隔はいずれの層の厚さより大きく、２つの層の
１つは界面から０−１０ｎｍの範囲の距離だけ離れ、２
つの層間の材料は低濃度ドープの第１の材料であること
を特徴とする請求項６記載のトランジスタ。 ８、ベース領域は真性表面再結合速度Ｓ＿ｏを有する半
導体材料から成り、ベース領域と電気的接触を作るため
の手段は、非合金金属接 触、縮退半導体接触又は非合金属接触と縮退半導体接触
の組合せから成り、接触は外因性ベース領域表面上の表
面結合速度が、本質的にＳ＿ｏより大きくないように形
成されることを特徴とする請求項１又は２記載のトラン
ジスタ。 ９、コレクタ領域はドーパント濃度ｎを含む領域から成
り、ｎは不等式 （ｈ／Ｅ＿ｇ）≒（ｎｅ＾２／πεｍ＾ｏｍ＿ｏ）＾−
＾１＾／＾２を満すように選択され、ここにｈはブラン
ク定数、Ｅ＿ｇは禁制帯エネルギー、ｅは電子の電荷、
εはコレクタ材料の誘電率、ｍ＾ｏはコレクタ材料中の
電子の有効質量、ｍ＿ｏは裸の電子の質量で、ｎは更に
、 （ｎｅ＾ｚ／πεｍ＾ｏｍ＿ｏ）＾−＾１＾／＾２が高
漏電子に付随したエミッタ／コレクタ走行時間 （τ■ｃ）よりはるかに小さいように選択されることを
特徴とする請求項１又は２記載のトランジスタ。 １０、ｎが１０＾１＾９−２×１０＾２＾０ｃｍ＾−＾
３の範囲にあることを特徴とする請求項９記載のトラン
ジスタ。 １１、Ｗは同じβ及びｆ＿γを有する拡散性ヘテロ接合
バイポーラトランジスタのエミッタストライプ幅より小
さく、あるいはもし拡散性トランジスタのｆ＿γが請求
項１に記載されたトランジスタのそれより小さいなら、
拡散性トランジスタは少くとも８０ＧＨ＿ｚのｆ＿γを
もつことを特徴とする請求項１又は２記載のトランジス
タ。 １２、Ｗが約１μｍかそれより小さく、トランジスタは
ｆ＿γ≒８０ＧＨ＿ｚ及びβ≒２５を有することを特徴
とする請求項１１記載のトランジスタ。 １３、ベース領域に電気的接触を作るための手段は非合
金接触、縮退半導体接触、又は非合金接触と縮退半導体
接触の組合せから成り、コレクタ領域の少くとも一部は
約１０■ｃｍ＾−＾３より大きなドーパント濃度を含み
、エミッタ層は第１の半導体材料及び第１の材料とエピ
タキシャルにある第２の半導体材料の比較的薄い層から
成り、第２の材料は第１の材料の禁制帯より広い禁制帯
を有し、比較的薄い層はエミッタ／ベース領域界面に近
接して配置され、アンドープか故意にはドープされてい
ないことを特徴とする請求項１又は２記載のトランジス
タ。 １４、前記のいずれかの請求項に記載されたトランジス
タの組合せにおいて、トランジスタは半導体基板上に配
置され、基板上又は中に配置された少くとも１つの他の
電子又は光−電子デバイスを伴い、トランジスタ及び少
くとも１つの他のデバイス間の導電路を形成するための
導電性手段を伴うことを特徴とするトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25079088A | 1988-09-28 | 1988-09-28 | |
| US250,790 | 1988-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123742A true JPH02123742A (ja) | 1990-05-11 |
| JPH0732163B2 JPH0732163B2 (ja) | 1995-04-10 |
Family
ID=22949158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25082889A Expired - Fee Related JPH0732163B2 (ja) | 1988-09-28 | 1989-09-28 | ヘテロ構造バイポーラトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0361759B1 (ja) |
| JP (1) | JPH0732163B2 (ja) |
| CA (1) | CA1318418C (ja) |
| DE (1) | DE68928670T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102504A (ja) * | 1995-06-06 | 1997-04-15 | He Holdings Inc Dba Hughes Electron | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924985B2 (ja) * | 1991-06-28 | 1999-07-26 | 日本ジーイープラスチックス株式会社 | ポリカーボネートの製造方法 |
| US5445976A (en) * | 1994-08-09 | 1995-08-29 | Texas Instruments Incorporated | Method for producing bipolar transistor having reduced base-collector capacitance |
| JPH08115921A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ，及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2547677B1 (fr) * | 1983-06-17 | 1986-10-31 | Ankri David | Transistor bipolaire a double heterojonction compatible avec des composants optoelectroniques pour l'integration monolithique |
| JPH0611056B2 (ja) * | 1985-12-03 | 1994-02-09 | 富士通株式会社 | 高速半導体装置 |
| CA1303754C (en) * | 1988-09-07 | 1992-06-16 | American Telephone And Telegraph Company | Bipolar hot electron transistor |
-
1989
- 1989-08-08 CA CA000607763A patent/CA1318418C/en not_active Expired - Fee Related
- 1989-09-19 EP EP89309501A patent/EP0361759B1/en not_active Expired - Lifetime
- 1989-09-19 DE DE1989628670 patent/DE68928670T2/de not_active Expired - Fee Related
- 1989-09-28 JP JP25082889A patent/JPH0732163B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102504A (ja) * | 1995-06-06 | 1997-04-15 | He Holdings Inc Dba Hughes Electron | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732163B2 (ja) | 1995-04-10 |
| EP0361759A3 (en) | 1990-11-22 |
| DE68928670D1 (de) | 1998-06-18 |
| EP0361759A2 (en) | 1990-04-04 |
| CA1318418C (en) | 1993-05-25 |
| EP0361759B1 (en) | 1998-05-13 |
| DE68928670T2 (de) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0445475B1 (en) | Heterojunction bipolar transistor | |
| US4958201A (en) | Resonant tunneling minority carrier transistor | |
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| US4794440A (en) | Heterojunction bipolar transistor | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| GB1598145A (en) | Semiconductor devices | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| US5436474A (en) | Modulation doped field effect transistor having built-in drift field | |
| EP0306258A2 (en) | Transistor | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| JPS63140570A (ja) | 半導体装置 | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JPH0817186B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JPH02123742A (ja) | ヘテロ構造バイポーラトランジスタ | |
| US5162891A (en) | Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| US5773842A (en) | Resonant-tunnelling hot electron transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |