JPH0732163B2 - ヘテロ構造バイポーラトランジスタ - Google Patents
ヘテロ構造バイポーラトランジスタInfo
- Publication number
- JPH0732163B2 JPH0732163B2 JP25082889A JP25082889A JPH0732163B2 JP H0732163 B2 JPH0732163 B2 JP H0732163B2 JP 25082889 A JP25082889 A JP 25082889A JP 25082889 A JP25082889 A JP 25082889A JP H0732163 B2 JPH0732163 B2 JP H0732163B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- region
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000002784 hot electron Substances 0.000 claims description 21
- 238000005215 recombination Methods 0.000 claims description 13
- 230000006798 recombination Effects 0.000 claims description 13
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 7
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical group [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 230000005693 optoelectronics Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910002065 alloy metal Inorganic materials 0.000 claims 2
- 238000000034 method Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000013590 bulk material Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 235000011511 Diospyros Nutrition 0.000 description 1
- 244000055850 Diospyros virginiana Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 244000269722 Thea sinensis Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004698 pseudo-potential method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0895—Tunnel injectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明の分野 本発明は能動半導体デバイスの分野に係る。特に、少く
ともある程度の電流が高温電子（hot electron）によっ
て運ばれるヘテロ接合バイポーラトランジスタに係る。
ともある程度の電流が高温電子（hot electron）によっ
て運ばれるヘテロ接合バイポーラトランジスタに係る。
本発明の背景 高温電子トランジスタは従来の（拡散）トランジスタで
得られる周波数を越える周波数で動作する可能性のある
ことが、しばらく前から知られている。たとえば、ティ
ー・イー・ベル（T.E.Bell）アイ・イーイーイー・スペ
クトラム（IEEE Spectrum）,1986年２月、36−38頁を
参照のこと。各種の型の高温電子トランジスタ（HET）
が提案されてきた。本明細書はそのようなトランジスタ
の特定の１つ、すなわち高温電子へテロ接合バイポーラ
トランジスタ（HBT）に係る。
得られる周波数を越える周波数で動作する可能性のある
ことが、しばらく前から知られている。たとえば、ティ
ー・イー・ベル（T.E.Bell）アイ・イーイーイー・スペ
クトラム（IEEE Spectrum）,1986年２月、36−38頁を
参照のこと。各種の型の高温電子トランジスタ（HET）
が提案されてきた。本明細書はそのようなトランジスタ
の特定の１つ、すなわち高温電子へテロ接合バイポーラ
トランジスタ（HBT）に係る。
簡単なレビューとしては、エル・エフ・イーストマン
（L.F.Eastman）、上と同じ文献、42−45頁を参照のこ
と。
（L.F.Eastman）、上と同じ文献、42−45頁を参照のこ
と。
バイポーラトランジスタ中のエミッタからコレクタへの
電子の流れは、印加電圧Vebにより、エミッタ／ベース
障壁電位を変えることにより制御され、ベース及びコレ
クタ間の外部印加電圧Vbcの関数である。通常の動作条
件下で、Vbcはベース／コレクタ接合を逆バイアスす
る。バイポーラHETのエミッタからベース中へ注入され
る電子は、ベース中の周囲の電子の熱エネルギーより本
質的に大きなエネルギーをもつ。これらの“高温”電子
は理想的には著しい散乱を受けることなく、ベース及び
コレクタ空乏領域を横切り、コレクタ接触領域中の伝導
電子の海に入るべきである。
電子の流れは、印加電圧Vebにより、エミッタ／ベース
障壁電位を変えることにより制御され、ベース及びコレ
クタ間の外部印加電圧Vbcの関数である。通常の動作条
件下で、Vbcはベース／コレクタ接合を逆バイアスす
る。バイポーラHETのエミッタからベース中へ注入され
る電子は、ベース中の周囲の電子の熱エネルギーより本
質的に大きなエネルギーをもつ。これらの“高温”電子
は理想的には著しい散乱を受けることなく、ベース及び
コレクタ空乏領域を横切り、コレクタ接触領域中の伝導
電子の海に入るべきである。
当業者には容易に理解されるように、この型のデバイス
が実質的にHETとして機能する前に、本質的な困難を克
服しなければならない。これらの困難さの中には、ベー
ス及びコレクタの空乏領域を貫いての本質的な高温電子
の輸送を実現することがある。
が実質的にHETとして機能する前に、本質的な困難を克
服しなければならない。これらの困難さの中には、ベー
ス及びコレクタの空乏領域を貫いての本質的な高温電子
の輸送を実現することがある。
最近申請された３つの米国特許出願及び特許（ジェイ・
アール・ヘイズ（J.R.Hayes）らにより1986年６月６日
に申請された出願番号871,494、特許第4,829,343号、エ
イ・エフ・ジェイ・レビ（A.F.J.Levi）により1988年９
月７日に申請された出願番号241,279）は、改善されたH
ETを実現するための手段について述べている。しかし、
DC電流利得β（コレクタ電流Icをベース電流Ibで割った
ものと定義される）をより大きくし、遮断周波数fTを高
くするというような特性を改善することが一般に望まし
いため、HET特性を更に改善するための手段がかなり重
要である。
アール・ヘイズ（J.R.Hayes）らにより1986年６月６日
に申請された出願番号871,494、特許第4,829,343号、エ
イ・エフ・ジェイ・レビ（A.F.J.Levi）により1988年９
月７日に申請された出願番号241,279）は、改善されたH
ETを実現するための手段について述べている。しかし、
DC電流利得β（コレクタ電流Icをベース電流Ibで割った
ものと定義される）をより大きくし、遮断周波数fTを高
くするというような特性を改善することが一般に望まし
いため、HET特性を更に改善するための手段がかなり重
要である。
従来技術のHBTにおいて、エミッタストライプの幅は比
較的大きく、典型的な場合少くとも約１μｍで我々が知
る限り、非常に低いβをもつ研究室のデバイスですら、
６μｍより小さくない（報告されたデータからは、βは
約16と見積られる；エヌ・ハヤマ（N.Hayama）ら、アイ
・イーイーイー・エレクトロン・デバイス・レターズ
（IEEE Electron Device Letters）第EDL−８（５）
巻、、1987年５月、246−248頁を参照のこと）我々の知
る限り、従来技術は室温での大きなfT（80GHz）、大
きな（25）β及び小さな（μｍ）のエミッタストラ
イプ幅を合せもつHBTを作成することには成功していな
い。このことは高動作特性及び0.35μｍもの小さなスト
ライプ幅が実現されているSiバイポーラトランジスタと
は対照的である。（エス・ホナカ（S.Honaka）ら、アイ
・イーイーイー・トランスアクションズ・オン・エレク
トロン・デバイセズ（IEEE Transactins on Electro
n Devices）第ED−33,526−531頁1986を参照のこと。
較的大きく、典型的な場合少くとも約１μｍで我々が知
る限り、非常に低いβをもつ研究室のデバイスですら、
６μｍより小さくない（報告されたデータからは、βは
約16と見積られる；エヌ・ハヤマ（N.Hayama）ら、アイ
・イーイーイー・エレクトロン・デバイス・レターズ
（IEEE Electron Device Letters）第EDL−８（５）
巻、、1987年５月、246−248頁を参照のこと）我々の知
る限り、従来技術は室温での大きなfT（80GHz）、大
きな（25）β及び小さな（μｍ）のエミッタストラ
イプ幅を合せもつHBTを作成することには成功していな
い。このことは高動作特性及び0.35μｍもの小さなスト
ライプ幅が実現されているSiバイポーラトランジスタと
は対照的である。（エス・ホナカ（S.Honaka）ら、アイ
・イーイーイー・トランスアクションズ・オン・エレク
トロン・デバイセズ（IEEE Transactins on Electro
n Devices）第ED−33,526−531頁1986を参照のこと。
当業者には周知のように、より狭いエミッタクトランプ
幅は有利である。なぜなら、それによると一定の電流密
度において消費電力がより低くなり（従ってより大規模
の集積化が可能になり）あるいは一定の電流（従って一
定の電力において）速度が増す。
幅は有利である。なぜなら、それによると一定の電流密
度において消費電力がより低くなり（従ってより大規模
の集積化が可能になり）あるいは一定の電流（従って一
定の電力において）速度が増す。
従来技術の（拡散）バイポーラトランジスタにおいて、
電子はエミッタストライプからベース中に注入され、ベ
ースは典型的な場合本質的にエミッタストライプより広
い（バイポーラトランジスタ構造は概略的に第１図に描
かれている）。エミッタストライプの下にあるベース領
域はしばしば“真性”ベース領域とよばれ、エミッタス
トライプの下にないベース領域は“外因性”ベース領域
とよばれる。この“真性”という用語はベース領域中の
ドーパント濃度とは関係のないことに注意すべきであ
る。
電子はエミッタストライプからベース中に注入され、ベ
ースは典型的な場合本質的にエミッタストライプより広
い（バイポーラトランジスタ構造は概略的に第１図に描
かれている）。エミッタストライプの下にあるベース領
域はしばしば“真性”ベース領域とよばれ、エミッタス
トライプの下にないベース領域は“外因性”ベース領域
とよばれる。この“真性”という用語はベース領域中の
ドーパント濃度とは関係のないことに注意すべきであ
る。
（拡散）バイポーラトランジスタの真性ベース領域中に
注入された電子は、拡散され、これら少数キャリヤのあ
るものは再結合し、そのプロセスはβを減少させる。再
結晶はバルクベース領域中でも（外因性）ベース領域の
表面上でも起る。どの半導体材料にも付随しているの
が、真性表面再結合速度Soである。たとえばシリコンに
おいて、Soは約10cm/secであるが、GaAs中においては約
106cm/secである。
注入された電子は、拡散され、これら少数キャリヤのあ
るものは再結合し、そのプロセスはβを減少させる。再
結晶はバルクベース領域中でも（外因性）ベース領域の
表面上でも起る。どの半導体材料にも付随しているの
が、真性表面再結合速度Soである。たとえばシリコンに
おいて、Soは約10cm/secであるが、GaAs中においては約
106cm/secである。
当業者には容易に認識されるように、表面再結合は一般
にエミッタストライプ幅が増すにつれ、重要さを増す。
SiのSoが比較的小さいため、小さなストライプ幅をも
ち、なおβの許容しうる値をもつトランジスタを作成す
ることが可能である。しかし、少くとも一部はGaAsのSo
がはるかに大きいため、βを許容できないほど劣化させ
ることなく、GaAsHBTのストライプ幅を同様に減すこと
が可能であった。周知のように、HBTに対するほとんど
の仕事は、GaAsを基礎としたデバイスについて行われて
きた。上の議論から、従来技術のHBTの比較的大きなス
トライプ幅は、一般に設計はよく考えられており、プロ
セス上の制限によるのではない。
にエミッタストライプ幅が増すにつれ、重要さを増す。
SiのSoが比較的小さいため、小さなストライプ幅をも
ち、なおβの許容しうる値をもつトランジスタを作成す
ることが可能である。しかし、少くとも一部はGaAsのSo
がはるかに大きいため、βを許容できないほど劣化させ
ることなく、GaAsHBTのストライプ幅を同様に減すこと
が可能であった。周知のように、HBTに対するほとんど
の仕事は、GaAsを基礎としたデバイスについて行われて
きた。上の議論から、従来技術のHBTの比較的大きなス
トライプ幅は、一般に設計はよく考えられており、プロ
セス上の制限によるのではない。
定義 もし、加速電界との可能な相互作用に加えて、電子が周
期的な格子電位の本質的に静電的部分とのみ相互作用す
るなら、結晶中の電子輸送はここでは、“弾道的”であ
ると定義する。電子はある程度の小角散乱又は小さなエ
ネルギーの変化を受けるが、電子輸送は弾道的であると
いってよい。
期的な格子電位の本質的に静電的部分とのみ相互作用す
るなら、結晶中の電子輸送はここでは、“弾道的”であ
ると定義する。電子はある程度の小角散乱又は小さなエ
ネルギーの変化を受けるが、電子輸送は弾道的であると
いってよい。
もしエネルギーＥが周囲の熱エネルギーKBTより本質的
に大きいなら、与えられた半導体領域中で、伝導電子は
ここでは、“高温”電子と考えられる。典型的な場合Ｅ
8KBTで、KBはボルツマン定数でＦは格子の絶対温度で
ある。
に大きいなら、与えられた半導体領域中で、伝導電子は
ここでは、“高温”電子と考えられる。典型的な場合Ｅ
8KBTで、KBはボルツマン定数でＦは格子の絶対温度で
ある。
“高温電子”トランジスタ（HET）はその動作特性が、
走行領域中での高温電子の散乱を最小にして、トランジ
スタの走行領域を貫く高温電子の輸送により、その本質
的な部分が決るトランジスタである。
走行領域中での高温電子の散乱を最小にして、トランジ
スタの走行領域を貫く高温電子の輸送により、その本質
的な部分が決るトランジスタである。
ここでのHETの“走行領域”というのは、それを貫いて
本質的な高温電子の輸送が行われ、あるいは行われるよ
うに意図したHETの部分である。たとえば、バイポーラ
トランジスタにおいて、走行領域はベースとコレクタ空
乏領域から成る。HET中の明らかな高温電子輸送の可能
性をもたすため、走行領域の幅は材料中の高温電子の平
均自由工程より小さい必要がある。
本質的な高温電子の輸送が行われ、あるいは行われるよ
うに意図したHETの部分である。たとえば、バイポーラ
トランジスタにおいて、走行領域はベースとコレクタ空
乏領域から成る。HET中の明らかな高温電子輸送の可能
性をもたすため、走行領域の幅は材料中の高温電子の平
均自由工程より小さい必要がある。
“周囲の”荷電キャリヤは格子と本質的に熱的平衡にあ
る荷電キャリヤ（電子又は正孔）である。たとえば、ｎ
−ｐ−n HBTにおいて、ベース中の周囲の荷電キャリヤ
は正孔である。
る荷電キャリヤ（電子又は正孔）である。たとえば、ｎ
−ｐ−n HBTにおいて、ベース中の周囲の荷電キャリヤ
は正孔である。
本発明の要約 広く言うと、本明細書は改善されたデバイス特性、例外
的に高い電流利得、高い遮断周波数又は低電力分散をも
つHBTを明らかにする。本発明に従うトランジスタは典
型的な場合従来技術のHBTの形状と類似の形状をもつ。
（上で引用した米国特許出願′279中で述べられている
比較的薄い走行領域を含むことが好ましい。）しかし、
典型的な場合本質的に小さくなったエミッタストライプ
幅といくつかの新しい定義にあったコレクタ材料を含
む。以下で述べる他の必要に応じた設計上の特徴があっ
てもよい。
的に高い電流利得、高い遮断周波数又は低電力分散をも
つHBTを明らかにする。本発明に従うトランジスタは典
型的な場合従来技術のHBTの形状と類似の形状をもつ。
（上で引用した米国特許出願′279中で述べられている
比較的薄い走行領域を含むことが好ましい。）しかし、
典型的な場合本質的に小さくなったエミッタストライプ
幅といくつかの新しい定義にあったコレクタ材料を含
む。以下で述べる他の必要に応じた設計上の特徴があっ
てもよい。
本発明に従うHBTはエミッタ領域に加え、エミッタ及び
コレクタ領域の中間にあり、それと接するコレクタ領域
及びベース領域を含み、更にエミッタ領域、ベース領域
及びコレクタ領域と電気的接触を作るための手段を含
む。本発明のトランジスタは高温電子トランジスタで、
それらは通常の動作条件下で、高温電子がエミッタから
ベース領域中に注入される型である。少くともある種の
好ましい実施例において、コレクタはEbW-Egが約0.6eV
より大きな半導体材料から成る。ここで、EbWとEgは半
導体材料の伝導帯幅及び禁制帯エネルギーである。ある
種の好ましい実施例において、半導体材料は更にΔ
Γ‐Ｘ＝ＥΓ‐Ｘ−Eg０をもつように選択される。こ
こでＥΓ−Ｘは材料の伝導帯中のΓ−極小値とＸ−極小
値間のエネルギー間隔である。典型的には、In0.53Ga
0.47AsおよびInAsはそれぞれ約0.4eVおよび1.45eVのΔ
Γ−Ｘをもつ。
コレクタ領域の中間にあり、それと接するコレクタ領域
及びベース領域を含み、更にエミッタ領域、ベース領域
及びコレクタ領域と電気的接触を作るための手段を含
む。本発明のトランジスタは高温電子トランジスタで、
それらは通常の動作条件下で、高温電子がエミッタから
ベース領域中に注入される型である。少くともある種の
好ましい実施例において、コレクタはEbW-Egが約0.6eV
より大きな半導体材料から成る。ここで、EbWとEgは半
導体材料の伝導帯幅及び禁制帯エネルギーである。ある
種の好ましい実施例において、半導体材料は更にΔ
Γ‐Ｘ＝ＥΓ‐Ｘ−Eg０をもつように選択される。こ
こでＥΓ−Ｘは材料の伝導帯中のΓ−極小値とＸ−極小
値間のエネルギー間隔である。典型的には、In0.53Ga
0.47AsおよびInAsはそれぞれ約0.4eVおよび1.45eVのΔ
Γ−Ｘをもつ。
少くともある種の好ましいデバイスにおいては、コレク
タ材料はまたΔΓ‐Ｌ＝ＥΓ‐Ｌ−Eg−0.2eVの条件
を満す。ここで、ＥΓ‐Ｌは伝導帯中のΓ−極小値とＬ
−極小値間のエネルギー差である。典型的には、In0.53
Ga0.47InAsおよびInAsはそれぞれ約0.2eVおよび0.55eV
のΔΓ−Ｘをもつ。
タ材料はまたΔΓ‐Ｌ＝ＥΓ‐Ｌ−Eg−0.2eVの条件
を満す。ここで、ＥΓ‐Ｌは伝導帯中のΓ−極小値とＬ
−極小値間のエネルギー差である。典型的には、In0.53
Ga0.47InAsおよびInAsはそれぞれ約0.2eVおよび0.55eV
のΔΓ−Ｘをもつ。
上の第１の条件（好ましくは両方）にあう半導体材料を
用いると、コレクタ空乏領域中の電子輸送の本質的な割
合が弾道的であるHBTが得られる。現在の半導体技術と
両立する電圧範囲で、遮断周波数が本質的にVbcに独立
なデバイスも得られる。たとえば、In0.53Ga0.47Asの場
合このVbcの範囲は、約０及び0.4ボルトの間で、スイッ
チング及び他の技術的に重要な応用に対して便利な範囲
である。
用いると、コレクタ空乏領域中の電子輸送の本質的な割
合が弾道的であるHBTが得られる。現在の半導体技術と
両立する電圧範囲で、遮断周波数が本質的にVbcに独立
なデバイスも得られる。たとえば、In0.53Ga0.47Asの場
合このVbcの範囲は、約０及び0.4ボルトの間で、スイッ
チング及び他の技術的に重要な応用に対して便利な範囲
である。
本発明の少くともある種の好ましい実施例においては、
通常の動作条件下で、ベース中に注入される高温電子の
少くともかなりの割合は、その中で本質的な散乱を受け
ることなくその中を横切り、デバイスは従来技術のHBT
で得られた動作特性（典型的な場合fT80GHz及びβ2
5で両方とも室温においてである）が得られ、エミッタ
ストライプは約１μｍに等しいが小さい幅をもつ。別な
言い方をすると、本発明のHBTは同じβをもつ拡散HBTの
それより小さいエミッタストライプ幅をもつ。もし、本
発明のHBTのfTが任意の拡散HBTが整合できないほど大き
いなら、比較の対象とする拡散HBTは少くとも80GHzのfT
をもつはずである。
通常の動作条件下で、ベース中に注入される高温電子の
少くともかなりの割合は、その中で本質的な散乱を受け
ることなくその中を横切り、デバイスは従来技術のHBT
で得られた動作特性（典型的な場合fT80GHz及びβ2
5で両方とも室温においてである）が得られ、エミッタ
ストライプは約１μｍに等しいが小さい幅をもつ。別な
言い方をすると、本発明のHBTは同じβをもつ拡散HBTの
それより小さいエミッタストライプ幅をもつ。もし、本
発明のHBTのfTが任意の拡散HBTが整合できないほど大き
いなら、比較の対象とする拡散HBTは少くとも80GHzのfT
をもつはずである。
本発明のトランジスタのベース中に注入される高温電子
はベース中には拡散せず、おおよそ弾道的に横切り、お
およそ規定された高温電子の（広がる）ビームの形で空
間的に閉じ込められる。この姿態の電子輸送では本発明
のトランジスタを本質的に横方向に縮尺すると明らかに
なるように、表面再結合の可能性が減少する。これによ
り従来技術のGaAs HBTに付随したβを本質的に減すこと
なく、エミッタストライプ幅を本質的に減少させられ
る。具体的な好ましい実施例において、ベース領域は表
面再結合速度が約105cm/secより本質的に小さい半導体
材料から成る。それによって、表面再結合はなお減少す
る。たとえばIn0.53Ga0.47Asはそのような材料である。
はベース中には拡散せず、おおよそ弾道的に横切り、お
およそ規定された高温電子の（広がる）ビームの形で空
間的に閉じ込められる。この姿態の電子輸送では本発明
のトランジスタを本質的に横方向に縮尺すると明らかに
なるように、表面再結合の可能性が減少する。これによ
り従来技術のGaAs HBTに付随したβを本質的に減すこと
なく、エミッタストライプ幅を本質的に減少させられ
る。具体的な好ましい実施例において、ベース領域は表
面再結合速度が約105cm/secより本質的に小さい半導体
材料から成る。それによって、表面再結合はなお減少す
る。たとえばIn0.53Ga0.47Asはそのような材料である。
本発明に従う狭いエミッタストライプをもつHBTは与え
られた動作電流密度に対して比較的電力消費が小さく、
従って従来技術のGaAsを基礎としたHBTより大規模集積
に適している。更に、表面再結合が小さいため、本発明
に従うトランジスタは比較の対象とする従来技術のデバ
イスで得られるより高いfTをもちうる。本発明のトラン
ジスタはたとえば高速計算機及びファイバ光通信に適し
た高速、低電力、ディジタル及びアナログ集積回路の用
途を見出しうる。横方向のデバイス縮小が改善されてい
るため、本発明のHBTはより小さなエミッタストライプ
幅が必要な比較的高い（＞10GHz）及び適度の（＜10GH
z）速度の用途に用いても有利である。重要なことは、
少くともある種の実施例において、本発明のHBTは光又
は光−電子デバイスと集積化するのによく適していると
いうことである。特に、たとえば1.3−1.6μｍの比較的
長い波長で動作するよう設計されたデバイスと集積化す
るのに適している。従って、本発明に従う１ないし複数
のHBT及び動作波長が電磁波スペクトルの赤外部分にあ
り、例えばInPウエハ又はチップのような共通の半導体
基板上又は中に機能的に集積された１ないし複数の光又
は光電子デバイスを含む装置及びシステムが考えられ
る。
られた動作電流密度に対して比較的電力消費が小さく、
従って従来技術のGaAsを基礎としたHBTより大規模集積
に適している。更に、表面再結合が小さいため、本発明
に従うトランジスタは比較の対象とする従来技術のデバ
イスで得られるより高いfTをもちうる。本発明のトラン
ジスタはたとえば高速計算機及びファイバ光通信に適し
た高速、低電力、ディジタル及びアナログ集積回路の用
途を見出しうる。横方向のデバイス縮小が改善されてい
るため、本発明のHBTはより小さなエミッタストライプ
幅が必要な比較的高い（＞10GHz）及び適度の（＜10GH
z）速度の用途に用いても有利である。重要なことは、
少くともある種の実施例において、本発明のHBTは光又
は光−電子デバイスと集積化するのによく適していると
いうことである。特に、たとえば1.3−1.6μｍの比較的
長い波長で動作するよう設計されたデバイスと集積化す
るのに適している。従って、本発明に従う１ないし複数
のHBT及び動作波長が電磁波スペクトルの赤外部分にあ
り、例えばInPウエハ又はチップのような共通の半導体
基板上又は中に機能的に集積された１ないし複数の光又
は光電子デバイスを含む装置及びシステムが考えられ
る。
実施例の詳細な記述 第１図は本発明に従うHBTの例を概略的に示す。トラン
ジスタ10は基板11、それぞれ隣接した領域又は基板とエ
ピタキシャル状態にあるコレクタ接触領域18、コレクタ
空乏領域14、ベース領域13及びエミッタ領域12を含む。
典型的な場合、基板は半絶縁性半導体材料で、コレクタ
及びベース領域は基板と同じ半導体材料から成ってもよ
く、（必要ではない）、エミッタはベースと異る半導体
材料から成る。第１図は接触手段150、151及び152と短
絡を防止するために置かれた絶縁体170及び171も示す。
また、エミッタ、ベース及びコレクタ領域とそれぞれ電
気的接触を作るための手段160、161及び162も示されて
いる。多くの実施例において、本発明のHBTは幅Ｗをも
つ細長いエミッタ領域（エミッタ“ストライプ”）をも
つ。当業者には認識されるように、第１図は単に一例
で、たとえば倒立した構造をもつHBTも可能である。
ジスタ10は基板11、それぞれ隣接した領域又は基板とエ
ピタキシャル状態にあるコレクタ接触領域18、コレクタ
空乏領域14、ベース領域13及びエミッタ領域12を含む。
典型的な場合、基板は半絶縁性半導体材料で、コレクタ
及びベース領域は基板と同じ半導体材料から成ってもよ
く、（必要ではない）、エミッタはベースと異る半導体
材料から成る。第１図は接触手段150、151及び152と短
絡を防止するために置かれた絶縁体170及び171も示す。
また、エミッタ、ベース及びコレクタ領域とそれぞれ電
気的接触を作るための手段160、161及び162も示されて
いる。多くの実施例において、本発明のHBTは幅Ｗをも
つ細長いエミッタ領域（エミッタ“ストライプ”）をも
つ。当業者には認識されるように、第１図は単に一例
で、たとえば倒立した構造をもつHBTも可能である。
当業者は本明細書に関連した形のHBTを生成するのに使
える技術及びプロセスをよく知っている。これらのプロ
セスには分子線エピタキシー又は金属有機物化学気相堆
積、イオン注入、急速熱アニーリング、リソグラフィ及
び湿式又は乾式エッチングが含まれる。
える技術及びプロセスをよく知っている。これらのプロ
セスには分子線エピタキシー又は金属有機物化学気相堆
積、イオン注入、急速熱アニーリング、リソグラフィ及
び湿式又は乾式エッチングが含まれる。
第２図は一例の半導体のエネルギー帯構造の関連した部
分を示す。そのようなダイヤグラムは当業者にはよく理
解されており、従って詳細な説明は必要ない。特に、第
２図は伝導帯端20及び価電子帯端21を示し、前者はΓ−
極小値22、Ｘ−極小値23及びＬ−極小値24を示す。図は
また禁制帯エネルギーEgとエネルギー差ＥΓ‐Ｘ及びＥ
Γ‐Ｌの重要さを示す。ここで対象とする多くの半導体
は定性的には第２図に示されたものと同様のエネルギー
帯構造をもつ。現在の技術的感心がある半導体のバンド
構造はよく知られている。しかし、もし半導体のバンド
構造が現在知られていないから、それはたとえば擬ポテ
ンシャル法のような周知の方法により、容易に計算され
る。
分を示す。そのようなダイヤグラムは当業者にはよく理
解されており、従って詳細な説明は必要ない。特に、第
２図は伝導帯端20及び価電子帯端21を示し、前者はΓ−
極小値22、Ｘ−極小値23及びＬ−極小値24を示す。図は
また禁制帯エネルギーEgとエネルギー差ＥΓ‐Ｘ及びＥ
Γ‐Ｌの重要さを示す。ここで対象とする多くの半導体
は定性的には第２図に示されたものと同様のエネルギー
帯構造をもつ。現在の技術的感心がある半導体のバンド
構造はよく知られている。しかし、もし半導体のバンド
構造が現在知られていないから、それはたとえば擬ポテ
ンシャル法のような周知の方法により、容易に計算され
る。
HETの走行領域中の高温電子の散乱を最小する方法を見
い出すため、長い間技術が研究されてきた。先に引用し
た′279米国特許においては、もし走行領域が（典型的
な場合、ベース領域及びコレクタ領域が）Ebw-Eg0.6e
Vをもつ半導体材料から成るなら、そのような散乱が減
少させられることについて、述べられている。
い出すため、長い間技術が研究されてきた。先に引用し
た′279米国特許においては、もし走行領域が（典型的
な場合、ベース領域及びコレクタ領域が）Ebw-Eg0.6e
Vをもつ半導体材料から成るなら、そのような散乱が減
少させられることについて、述べられている。
本発明においてはHBTのコレクタ空乏領域中の高温電子
の散乱を更に減すことができる別の条件を見出した。こ
れらの条件の１つはΔΓ‐Ｘ＝ＥΓ‐Ｘ−Ｅｇ０であ
る。この条件にあわないデバイスにおいては、出力イン
ピーダンスは典型的な場合低く、コレクタ空乏領域を走
行する弾道電子の数も比較的低くなる。この条件にあう
典型的な半導体は、In0.53Ga0.47As（ΔΓ‐Ｘ＝0.4e
V）およびInAs（1.45eV）である。上の条件にあう半導
体材料を、コレクタ領域を形成するために用いると、V
bcの適切な値に対してコレクタ空乏領域中の弾道輸送が
本質的に改善され（それはβを改善することになる）、
本発明に従う現在好ましいトランジスタの少くともある
種のものは、上の条件にある半導体材料で作られたコレ
クタ領域及びベース領域を含む。
の散乱を更に減すことができる別の条件を見出した。こ
れらの条件の１つはΔΓ‐Ｘ＝ＥΓ‐Ｘ−Ｅｇ０であ
る。この条件にあわないデバイスにおいては、出力イン
ピーダンスは典型的な場合低く、コレクタ空乏領域を走
行する弾道電子の数も比較的低くなる。この条件にあう
典型的な半導体は、In0.53Ga0.47As（ΔΓ‐Ｘ＝0.4e
V）およびInAs（1.45eV）である。上の条件にあう半導
体材料を、コレクタ領域を形成するために用いると、V
bcの適切な値に対してコレクタ空乏領域中の弾道輸送が
本質的に改善され（それはβを改善することになる）、
本発明に従う現在好ましいトランジスタの少くともある
種のものは、上の条件にある半導体材料で作られたコレ
クタ領域及びベース領域を含む。
上の条件はコレクタ空乏領域中ではΓ−谷からＸ−谷へ
の散乱の割合が、Vbcの適切な値で小さくできることを
保障している。Γ→Ｘの散乱は潜在的に非常に重要な散
乱機構であるため、それが無いか減少すると、電流利得
が本質的に改善される可能性をもつ。（典型的な場合、
より小さいが）ある程度重要な別の散乱機構は、Γ→Ｌ
散乱である。ΔΓ−Ｌ＝ＥΓ−Ｌ−Eg−0.2eVをもつ
コレクタ材料を選ぶことにより、Γ→Ｌの散乱は本質的
に減少させられる。この条件にあわないと、ΔΓ−Ｘの
条件にあわない場合と同様（典型的な場合重要さは低い
が）の結果になる。この条件にあう典型的な半導体材料
は、In0.53Ga0.47As（ΔΓ‐Ｌ＝‐0.2eV）およびInAs
（0.55eV）である。
の散乱の割合が、Vbcの適切な値で小さくできることを
保障している。Γ→Ｘの散乱は潜在的に非常に重要な散
乱機構であるため、それが無いか減少すると、電流利得
が本質的に改善される可能性をもつ。（典型的な場合、
より小さいが）ある程度重要な別の散乱機構は、Γ→Ｌ
散乱である。ΔΓ−Ｌ＝ＥΓ−Ｌ−Eg−0.2eVをもつ
コレクタ材料を選ぶことにより、Γ→Ｌの散乱は本質的
に減少させられる。この条件にあわないと、ΔΓ−Ｘの
条件にあわない場合と同様（典型的な場合重要さは低い
が）の結果になる。この条件にあう典型的な半導体材料
は、In0.53Ga0.47As（ΔΓ‐Ｌ＝‐0.2eV）およびInAs
（0.55eV）である。
上の条件は（好ましくは先に述べたEbw-Eg0.6の条件
とともに）高温電子HBT中のコレクタ材料として用いる
と有利な半導体材料の種類を規定する。なぜなら、その
選択によってコレクタ空乏領域中の電子輸送の本質的な
割合が、弾道的であるデバイスが得られるからである。
コレクタ材料をこのように選択することによって、遮断
周波数がかなりの（かつ技術的に有用な）電圧範囲にお
いて、Vbcに本質的に独立なトランジスタができる。従
来のHBTでは典型的な場合見出せなかった特性が得られ
る。たとえば、In0.53Ga0.47Asの場合、Vbcのこの範囲
は約０ないし約0.4Vである。
とともに）高温電子HBT中のコレクタ材料として用いる
と有利な半導体材料の種類を規定する。なぜなら、その
選択によってコレクタ空乏領域中の電子輸送の本質的な
割合が、弾道的であるデバイスが得られるからである。
コレクタ材料をこのように選択することによって、遮断
周波数がかなりの（かつ技術的に有用な）電圧範囲にお
いて、Vbcに本質的に独立なトランジスタができる。従
来のHBTでは典型的な場合見出せなかった特性が得られ
る。たとえば、In0.53Ga0.47Asの場合、Vbcのこの範囲
は約０ないし約0.4Vである。
βを許容できないほど減少させることなく、適切に設計
されたHBTのエミッタサイズを本質的に減少させられる
ことも発見した。本発明に従う少くともある種の好まし
いHBTは、現在の技術の類似のSiデバイス中のエミッタ
サイズと同程度で、現在高速GaAsベースHBT中で用いら
れているものより本質的に小さなエミッタサイズをも
つ。具体的には、これらの好ましいデバイスは典型的な
場合約１μｍより小さな、好ましくは約0.5μｍ以下で
なおβ25である。エミッタストライプ幅Ｗ（第１図参
照）をもつ。
されたHBTのエミッタサイズを本質的に減少させられる
ことも発見した。本発明に従う少くともある種の好まし
いHBTは、現在の技術の類似のSiデバイス中のエミッタ
サイズと同程度で、現在高速GaAsベースHBT中で用いら
れているものより本質的に小さなエミッタサイズをも
つ。具体的には、これらの好ましいデバイスは典型的な
場合約１μｍより小さな、好ましくは約0.5μｍ以下で
なおβ25である。エミッタストライプ幅Ｗ（第１図参
照）をもつ。
許容できないほどβを減すことなくＷを上で述べたよう
に減少させることは、エミッタからベース中に注入され
る電子が高温電子で（典型的な場合、Ei0.2eV、ここ
でEiは注入される高温電子の平均エネルギー）、注入さ
れる高温電子の少くとも本質的な部分がベース中に空間
的に閉じ込められるなら可能となる。これを起させるの
に必要な条件は、電子がベース領域中で本質的な散乱を
受ることなく、それを横切ることが本質的にできるとい
うことである。ベース領域のバルク中での散乱を低くす
るいくつかの技術については、′279米国特許に述べら
れている。
に減少させることは、エミッタからベース中に注入され
る電子が高温電子で（典型的な場合、Ei0.2eV、ここ
でEiは注入される高温電子の平均エネルギー）、注入さ
れる高温電子の少くとも本質的な部分がベース中に空間
的に閉じ込められるなら可能となる。これを起させるの
に必要な条件は、電子がベース領域中で本質的な散乱を
受ることなく、それを横切ることが本質的にできるとい
うことである。ベース領域のバルク中での散乱を低くす
るいくつかの技術については、′279米国特許に述べら
れている。
急峻なヘテロ接合を越えてベース領域中に注入される高
温電子は“拡散”トランジスタ中の電子の速度（約107c
m/sec）に比べ高い速度（たとえば約約108cm/sec）をも
つ。更に、高温電子は“ビーム”平均広がり角＜θ＞が
約tan-1(KBT／Ei)0.5をもつビーム状に、ベース中に注
入される。典型的な場合、本発明のHBTの＜θ＞は約20
°より小さい。
温電子は“拡散”トランジスタ中の電子の速度（約107c
m/sec）に比べ高い速度（たとえば約約108cm/sec）をも
つ。更に、高温電子は“ビーム”平均広がり角＜θ＞が
約tan-1(KBT／Ei)0.5をもつビーム状に、ベース中に注
入される。典型的な場合、本発明のHBTの＜θ＞は約20
°より小さい。
高速性、比較的小さな＜θ＞でビーム状に注入されるこ
と及びベースを貫いて本質的に弾道輸送されることによ
り、ベースのバルク中及び少くともある種の本発明のHB
Tの外因性ベース領域表面での非発光再結合は、拡散デ
バイスより本質的に低く、拡散性のHBTに比べそのよう
な弾道HBT中のβを著しく大きくできる可能性がある。
弾道HBT中では、βの増加はZb、すなわちベース層の厚
さを減すこと、すなわち好ましくはZb100nmとするこ
とによっても可能である。
と及びベースを貫いて本質的に弾道輸送されることによ
り、ベースのバルク中及び少くともある種の本発明のHB
Tの外因性ベース領域表面での非発光再結合は、拡散デ
バイスより本質的に低く、拡散性のHBTに比べそのよう
な弾道HBT中のβを著しく大きくできる可能性がある。
弾道HBT中では、βの増加はZb、すなわちベース層の厚
さを減すこと、すなわち好ましくはZb100nmとするこ
とによっても可能である。
更、ベース材料を適切に選ぶことによって、表面再結合
を更に本質的に減すことができる。ベース材料は約105c
m/sec以下、好ましくは10分の１からさらに小さいSoを
もつのが有利である。たとえば、In0.53Ga0.47Asは約10
3cm/secのSoをもつ。InAsも上の条件にあう。多くの場
合、ベース接触として非合金接触、縮退半導体接触又は
これらの組合せを用いるのが有利である。なぜなら、も
し接触が外因性ベース領域表面上の表面再結合が、ベー
ス材料の上のSoを本質的に増加させないように形成され
るなら、外因性ベース領域中の小数キャリヤ寿命が更に
増すからである。金属層の蒸着は表面再結合を本質的に
増さない堆積方法と確信されるが、スパッタリングは増
加させやすい。
を更に本質的に減すことができる。ベース材料は約105c
m/sec以下、好ましくは10分の１からさらに小さいSoを
もつのが有利である。たとえば、In0.53Ga0.47Asは約10
3cm/secのSoをもつ。InAsも上の条件にあう。多くの場
合、ベース接触として非合金接触、縮退半導体接触又は
これらの組合せを用いるのが有利である。なぜなら、も
し接触が外因性ベース領域表面上の表面再結合が、ベー
ス材料の上のSoを本質的に増加させないように形成され
るなら、外因性ベース領域中の小数キャリヤ寿命が更に
増すからである。金属層の蒸着は表面再結合を本質的に
増さない堆積方法と確信されるが、スパッタリングは増
加させやすい。
第３図において、エミッタストライプの幅Ｗを除いて同
一の３個のHBTについての（小信号）電流利得対コレク
タ電流の結果の例が示されている。トランジスタはInP
エミッタ（ｎ形、５×1017cm-3）、65nmの厚さのp+ （５×1019）ベース、300nm厚のn- （1.5×1016）コレクタ空乏領域及び500nm厚のn+（５×
1019）コレクタ接触をもち、最後の３の領域はIn0.53Ga
0.47Asである。３個すべてのデバイスは9.6×10-7cm2の
コレクタ面積をもつ。図からわかるように、Ｗが減少す
ると電流利得は比較的わずか減少し、最小のＷをもつト
ランジスタの最大（室温）小信号電流利得は、100より
著しく大きい。本発明のデバイスは一般に室温でβ25
をもつ。
一の３個のHBTについての（小信号）電流利得対コレク
タ電流の結果の例が示されている。トランジスタはInP
エミッタ（ｎ形、５×1017cm-3）、65nmの厚さのp+ （５×1019）ベース、300nm厚のn- （1.5×1016）コレクタ空乏領域及び500nm厚のn+（５×
1019）コレクタ接触をもち、最後の３の領域はIn0.53Ga
0.47Asである。３個すべてのデバイスは9.6×10-7cm2の
コレクタ面積をもつ。図からわかるように、Ｗが減少す
ると電流利得は比較的わずか減少し、最小のＷをもつト
ランジスタの最大（室温）小信号電流利得は、100より
著しく大きい。本発明のデバイスは一般に室温でβ25
をもつ。
当業者には認識されるであろうが、βを著しく減少させ
ることなく、Ｗを減すと、大規模集積が可能になる。寸
法を小さくできるだけでなく、重要なことは電流消費が
本質的に低くなることで、熱負荷が著しく減少するから
である。エミッタの大きさを小さくすることは、もちろ
ん容量を小さくし、従って遮断周波数を潜在的により高
くする。ベース中の再結合が減少すると、電力消費も減
少する。
ることなく、Ｗを減すと、大規模集積が可能になる。寸
法を小さくできるだけでなく、重要なことは電流消費が
本質的に低くなることで、熱負荷が著しく減少するから
である。エミッタの大きさを小さくすることは、もちろ
ん容量を小さくし、従って遮断周波数を潜在的により高
くする。ベース中の再結合が減少すると、電力消費も減
少する。
我々は高温電子HBTの動作を改善できるなお別の（必要
に応じて用いる）手段を見出した。HBTは典型的な場
合、低インピーダンス電流源（エミッタ電流）を高イン
ピーダンス電流源（コレクタ電流）に変換することによ
り動作する。拡散性のHBTにおいては、コレクタ空乏領
域中で起こる散乱は、このインピーダンス変換の重要な
点である。本発明の高温電子HBTにおいて、コレクタ空
乏領域中の電流は本質的に弾道性で、従ってコレクタ空
乏領域中ではインピーダンス変換は起らない。その代り
に変換はコレクタ接触層中で起らなければならない。こ
れはもし接触領域に入る弾道性電子が電子を高温にする
（不可逆的）散乱を受けるなら実現される。
に応じて用いる）手段を見出した。HBTは典型的な場
合、低インピーダンス電流源（エミッタ電流）を高イン
ピーダンス電流源（コレクタ電流）に変換することによ
り動作する。拡散性のHBTにおいては、コレクタ空乏領
域中で起こる散乱は、このインピーダンス変換の重要な
点である。本発明の高温電子HBTにおいて、コレクタ空
乏領域中の電流は本質的に弾道性で、従ってコレクタ空
乏領域中ではインピーダンス変換は起らない。その代り
に変換はコレクタ接触層中で起らなければならない。こ
れはもし接触領域に入る弾道性電子が電子を高温にする
（不可逆的）散乱を受けるなら実現される。
もし、接触領域層のプラズマ周波数（fp）がhfpEcを
満すなら、最も効果的な散乱（従って急速なインピーダ
ンス変換）が起る。ここで、ｈはプランク定数、Ecはコ
レクタ接触に到達する電子の平均エネルギーである。弾
道性HBT中の通常の動作条件下でEc〜Egである。従って
条件はhfpEgとも書ける。周知のように、プラズマ周
波数はキャリヤ密度ｎとfp＝（ne2／πεm*mo)1/2の関
係にある。ここでｅは電子の電荷、εは媒体の誘電率、
m*及びmoはそれぞれ有効質量及びキャリヤの裸の質量で
ある。これはコレクタ接触領域中のドーパント濃度のほ
ぼ上限を規定する。それは、 ｎ（πεm*moEg 2）／e2h2である。
満すなら、最も効果的な散乱（従って急速なインピーダ
ンス変換）が起る。ここで、ｈはプランク定数、Ecはコ
レクタ接触に到達する電子の平均エネルギーである。弾
道性HBT中の通常の動作条件下でEc〜Egである。従って
条件はhfpEgとも書ける。周知のように、プラズマ周
波数はキャリヤ密度ｎとfp＝（ne2／πεm*mo)1/2の関
係にある。ここでｅは電子の電荷、εは媒体の誘電率、
m*及びmoはそれぞれ有効質量及びキャリヤの裸の質量で
ある。これはコレクタ接触領域中のドーパント濃度のほ
ぼ上限を規定する。それは、 ｎ（πεm*moEg 2）／e2h2である。
コレクタ接触のドーピング下限も定義できる。本発明に
従う高温電子HBTの動作に付随して、エミッタ／コレク
タ走行時間τecがある。これはベースに注入されてから
コレクタ接触層に到達するまでの走行中電子が費す平均
時間である。この時間は典型的な場合非常に短く、O.lp
sのオーダーである。（たとえば、ベース層の厚さZbは3
0nmで、コレクタ空乏層の厚さは70nm、電子の速度は108
cm/secと仮定する。）コレクタ接触領域に付随して、高
温電子が到達するまでの応答時間があり、それはプラズ
マ周波数の逆数である。デバイスを効率よく高周波で動
作させるためには、この応答時間が著しく小さいことが
望ましい。（典型的な場合、τecより少くとも約１桁大
きいが小さい。）この条件は先に述べた条件と組合さ
り、コレクタ接触層のドーピング範囲を比較的狭くし、
特に好ましい本発明のデバイスは、これらのドーピング
条件を満す。それは次のように書ける。
従う高温電子HBTの動作に付随して、エミッタ／コレク
タ走行時間τecがある。これはベースに注入されてから
コレクタ接触層に到達するまでの走行中電子が費す平均
時間である。この時間は典型的な場合非常に短く、O.lp
sのオーダーである。（たとえば、ベース層の厚さZbは3
0nmで、コレクタ空乏層の厚さは70nm、電子の速度は108
cm/secと仮定する。）コレクタ接触領域に付随して、高
温電子が到達するまでの応答時間があり、それはプラズ
マ周波数の逆数である。デバイスを効率よく高周波で動
作させるためには、この応答時間が著しく小さいことが
望ましい。（典型的な場合、τecより少くとも約１桁大
きいが小さい。）この条件は先に述べた条件と組合さ
り、コレクタ接触層のドーピング範囲を比較的狭くし、
特に好ましい本発明のデバイスは、これらのドーピング
条件を満す。それは次のように書ける。
（h/Eg)）（ne2／πεm*mo)-1/2＜＜τec経験的に、I
n0.53Ga0.47Asの上の厚さの走行領域の場合、この条件
はコレクタ接触層のドーピングがほぼ1019−２×1020cm
-3の範囲にあるべきことを教えている。同様な範囲は他
の可能性のあるコレクタ材料にも適用される。
n0.53Ga0.47Asの上の厚さの走行領域の場合、この条件
はコレクタ接触層のドーピングがほぼ1019−２×1020cm
-3の範囲にあるべきことを教えている。同様な範囲は他
の可能性のあるコレクタ材料にも適用される。
我々はまた、少くともある種の動作条件下で、HBT中でf
Tが著しく改善されることを見出した。そのHBTはエミッ
タ中に１ないし複数の適切に配置された本質的にアンド
ープの薄いヘテロエピタキシャル半導体層（すなわち、
エミッタのバルク材料以外の半導体の層）を組込み、そ
の薄い層が適切なバンド構造をもつ限り、これは実現さ
れる。
Tが著しく改善されることを見出した。そのHBTはエミッ
タ中に１ないし複数の適切に配置された本質的にアンド
ープの薄いヘテロエピタキシャル半導体層（すなわち、
エミッタのバルク材料以外の半導体の層）を組込み、そ
の薄い層が適切なバンド構造をもつ限り、これは実現さ
れる。
HBTのエミッタ充電時間（τe）はデバイスが動作できる
最高周波数を規定し、τe＝ReCeで与えられる。ここでR
e及びCeはそれぞれエミッタ抵抗及び容量である。周知
のように、通常のHBTにおいてエミッタ中のドーピング
レベルを上ると、Reを減少させるがCeを増加させ、従っ
てτeを減すにはあまり効果的とはいえない。
最高周波数を規定し、τe＝ReCeで与えられる。ここでR
e及びCeはそれぞれエミッタ抵抗及び容量である。周知
のように、通常のHBTにおいてエミッタ中のドーピング
レベルを上ると、Reを減少させるがCeを増加させ、従っ
てτeを減すにはあまり効果的とはいえない。
我々は比較的薄い（たとえば１−10nmで、通常の動作条
件下で、ベースからエミッタ中に正孔がトンネルするの
を防止するのに十分である）エミッタのバルクより禁制
帯が大きい半導体材料の層を、（オフセットは基本的に
価電子帯中にあり、伝導帯中のオフセットはせいぜいわ
ずかなプラスが好ましくはゼロかマイナスであるよう
に）エミッタ中にベース層と近接させて導入すると（例
えばエミッタ／ベース界面が０−10nm）、高い順方向エ
ミッタ接合バイアス下で、ベース中への多数キャリヤの
閉じ込めを改善できることを見出した。
件下で、ベースからエミッタ中に正孔がトンネルするの
を防止するのに十分である）エミッタのバルクより禁制
帯が大きい半導体材料の層を、（オフセットは基本的に
価電子帯中にあり、伝導帯中のオフセットはせいぜいわ
ずかなプラスが好ましくはゼロかマイナスであるよう
に）エミッタ中にベース層と近接させて導入すると（例
えばエミッタ／ベース界面が０−10nm）、高い順方向エ
ミッタ接合バイアス下で、ベース中への多数キャリヤの
閉じ込めを改善できることを見出した。
我々はまた、低Re及びCeを同時に実現するために、半導
体材料（やはりエミッタバルク材料より広い禁制帯をも
つが、バンドのつながりは、オフセットが基本的に伝導
帯中にある）の薄い（たとえば１−10nm、厚さは層を貫
くトンネルを可能にし、所望のReを生じるように選ばれ
る）エピタキシャル層をエミッタ中につけ加え、２つの
ヘテロエピタキシャル層間の間隔が、層の厚さより幾分
大きいように、たとえば10−50nmにできることを見出し
た。間隔は典型的な場合所望の比較的低いCeの値を生じ
るように選択される。ヘテロエピタキシャル層間のバル
ク材料は、空間電荷効果を避けるため、比較的低ドープ
（たとえば約1016cm-3）とする。後者の薄い層を導入す
ると、Reに独立にCeの制御が可能になり、それによって
τeは著しく減少する。この方式によれば非常に速い
（遮断周波数が100GHzより著しく高い）HBTが得られ、
特にもしデバイスが高電流密度（たとえばエミッタ電流
密度が約104A／cm2以上）で動作するならそうであるこ
とが予想される。しかし、低電流密度においては、その
ようなデバイスはエミッタ中に層を追加していない最適
化されたデバイスより、幾分低速度で動作するであろ
う。これらの層を組入れることは必要に応じて行えばよ
く、本発明に従うデバイスに必要な特徴ではない。
体材料（やはりエミッタバルク材料より広い禁制帯をも
つが、バンドのつながりは、オフセットが基本的に伝導
帯中にある）の薄い（たとえば１−10nm、厚さは層を貫
くトンネルを可能にし、所望のReを生じるように選ばれ
る）エピタキシャル層をエミッタ中につけ加え、２つの
ヘテロエピタキシャル層間の間隔が、層の厚さより幾分
大きいように、たとえば10−50nmにできることを見出し
た。間隔は典型的な場合所望の比較的低いCeの値を生じ
るように選択される。ヘテロエピタキシャル層間のバル
ク材料は、空間電荷効果を避けるため、比較的低ドープ
（たとえば約1016cm-3）とする。後者の薄い層を導入す
ると、Reに独立にCeの制御が可能になり、それによって
τeは著しく減少する。この方式によれば非常に速い
（遮断周波数が100GHzより著しく高い）HBTが得られ、
特にもしデバイスが高電流密度（たとえばエミッタ電流
密度が約104A／cm2以上）で動作するならそうであるこ
とが予想される。しかし、低電流密度においては、その
ようなデバイスはエミッタ中に層を追加していない最適
化されたデバイスより、幾分低速度で動作するであろ
う。これらの層を組入れることは必要に応じて行えばよ
く、本発明に従うデバイスに必要な特徴ではない。
第４図はエミッタ中にヘテロエピタキシャル層を含むHB
Tの例のバンドダイヤグラムを概略的に描く。たとえ
ば、エミッタはInPから成り、エピタキシャル層43（た
とえば5nmの厚さ）は、In0.52Al0.48Asから成り、エピ
タキシャル層44（たとえばやはり5nmの厚さで、エミッ
タ／ベース界面から5nm後に配置される。43と44の間隔
は25nm）はIn0.45Al0.55Asから成る。ベース及びコレク
タ接触42は高ドープ（それぞれｐ及びｎ形In0.53Ga0.47
Asから成り、コレクタ空乏領域は同じ材料から成るが、
低ドープかアンドープである。エミッタ接触領域は高ド
ープである。当業者には認識されるであろうが、層43及
び44は価電子帯／伝導帯オフセットを制御するため歪ん
でおり、歪んだ層を用いることは薄いヘテロエピタキシ
ャル層の材料のバンド構造を調整し、一般にバンド構造
を調整するために有利な方式と現在考えられている。
Tの例のバンドダイヤグラムを概略的に描く。たとえ
ば、エミッタはInPから成り、エピタキシャル層43（た
とえば5nmの厚さ）は、In0.52Al0.48Asから成り、エピ
タキシャル層44（たとえばやはり5nmの厚さで、エミッ
タ／ベース界面から5nm後に配置される。43と44の間隔
は25nm）はIn0.45Al0.55Asから成る。ベース及びコレク
タ接触42は高ドープ（それぞれｐ及びｎ形In0.53Ga0.47
Asから成り、コレクタ空乏領域は同じ材料から成るが、
低ドープかアンドープである。エミッタ接触領域は高ド
ープである。当業者には認識されるであろうが、層43及
び44は価電子帯／伝導帯オフセットを制御するため歪ん
でおり、歪んだ層を用いることは薄いヘテロエピタキシ
ャル層の材料のバンド構造を調整し、一般にバンド構造
を調整するために有利な方式と現在考えられている。
第５図は以下の第１例で本質的に述べ、30×30μm2のエ
ミッタサイズをもつIn0.53Ga0.47As/InP高温HBTの標準
的なエミッタ接地特性（Ic−Vce、Ibは10μＡステップで
増加）を示す。特性はトランジスタが約200のβをもつ
ことを示す。
ミッタサイズをもつIn0.53Ga0.47As/InP高温HBTの標準
的なエミッタ接地特性（Ic−Vce、Ibは10μＡステップで
増加）を示す。特性はトランジスタが約200のβをもつ
ことを示す。
第６図は第５図のトランジスタとはエミッタサイズのみ
が異なり、前者は0.3×３μm2である高温電子HBTの同様
の特性を示す。ベース電流は１μＡステップで増加し
た。曲線はトランジスタが約100のβをもつことを示
す。エミッタサイズは103分の１に減少しているが、β
はわずか２分の１減少しているだけで、横方向の縮尺す
なわち本発明に従うHBTではβがコレクタ幅に対し比較
的弱い依存性をもつ例を示している。
が異なり、前者は0.3×３μm2である高温電子HBTの同様
の特性を示す。ベース電流は１μＡステップで増加し
た。曲線はトランジスタが約100のβをもつことを示
す。エミッタサイズは103分の１に減少しているが、β
はわずか２分の１減少しているだけで、横方向の縮尺す
なわち本発明に従うHBTではβがコレクタ幅に対し比較
的弱い依存性をもつ例を示している。
第７図は第１例で本質的に述べるIn0.53Ga0.47As/InP H
BTのfT対Vceのデータの例を示す。曲線70はVbe＝0.8Vで
得られ、曲線71はVbe＝0.9Vで得られた。図からわかる
ように、デバイスはVbcの本質的な範囲、たとえば0.1な
いし0.7ボルトにおいて大きなfT（たとえば＞100GHz）
をもつ。本発明のHBTのこの特性は、当業者には認識さ
れるように、かなり技術的に重要である。
BTのfT対Vceのデータの例を示す。曲線70はVbe＝0.8Vで
得られ、曲線71はVbe＝0.9Vで得られた。図からわかる
ように、デバイスはVbcの本質的な範囲、たとえば0.1な
いし0.7ボルトにおいて大きなfT（たとえば＞100GHz）
をもつ。本発明のHBTのこの特性は、当業者には認識さ
れるように、かなり技術的に重要である。
例（100）面の半絶縁性InPウエハ（第８図の80）上に、
ガスソースMBEにより以下の一連のエピタキシャル層を
成長させた。250nmのInGaAsコレクタ接触層（n+、３×1
019cm-3、第８図の）４つのエッチ停止層（50nmInP、50
nm InGaAs、300nm InP、50nm InGaAs、４つの層すべて
がn+、３×1019cm-3、第８図の82、83、84、85;300nmの
InGaAsコレクタ空乏層（n-、約2.5×1016cm-3、第８図
の86）;65nmのInGaAsベース層（約50nm、p+、５×1019c
m-3、残りの15nmはドーパント源を閉じて成長させた。
第８図の88;200nmのInGaAsエミッタ接触層（n+、７×10
19cm-3、第８図の89）。InGaAsとよんだ層はすべて組成
In0.53Ga0.47Asをもつ。ｎ形ドーパントはSiで、ベース
はBeをドープし、エミッタ接触層にはSnをドープした。
ガスソースMBEにより以下の一連のエピタキシャル層を
成長させた。250nmのInGaAsコレクタ接触層（n+、３×1
019cm-3、第８図の）４つのエッチ停止層（50nmInP、50
nm InGaAs、300nm InP、50nm InGaAs、４つの層すべて
がn+、３×1019cm-3、第８図の82、83、84、85;300nmの
InGaAsコレクタ空乏層（n-、約2.5×1016cm-3、第８図
の86）;65nmのInGaAsベース層（約50nm、p+、５×1019c
m-3、残りの15nmはドーパント源を閉じて成長させた。
第８図の88;200nmのInGaAsエミッタ接触層（n+、７×10
19cm-3、第８図の89）。InGaAsとよんだ層はすべて組成
In0.53Ga0.47Asをもつ。ｎ形ドーパントはSiで、ベース
はBeをドープし、エミッタ接触層にはSnをドープした。
エミッタ接触層上にシリコン窒化物を堆積させ、エミッ
タストライプ形状を規定するため、それは通常の手段で
パターン形成した。窒化物ストライプは４×４μm2の大
きさを有した。次に、窒化物で保護されない部分を除い
てエミッタ接触層が除去されるまで、ウエハは1H2SO4：
1H2O2：10H2O中、０℃でエッチされ、残った接触層材料
はわずかにエッチバックされ、アンダーカットが生じ
た。これに続いて０℃、3HCl:1H2O中でのエッチングが
行われ、InPエミッタ層がわずかにアンダーカットされ
るまで、エッチされた。次に窒化物をプラズマ除去し、
フォトレジスト層を形成し、ベースメサを規定するため
パターン形成した。ベースメサは上で述べたように、1:
1:10エッチ液中でエッチされ、続いて3:1エッチ液中で
のエッチングが行われ、InP層86を形成した。次に、パ
ターン形成したフォトレジストを除去し、コレクタ接触
層を標準的なリソグラフィでパターン形成し、1:1:10エ
ッチ液中でエッチングした。次に、パターン形成したレ
ジストを除去した。上の一連の工程は、得られたメサが
本質的に第８図に概略を描かれた形状をもち、いくつか
の上の層が下の層からはみ出すように行われた。
タストライプ形状を規定するため、それは通常の手段で
パターン形成した。窒化物ストライプは４×４μm2の大
きさを有した。次に、窒化物で保護されない部分を除い
てエミッタ接触層が除去されるまで、ウエハは1H2SO4：
1H2O2：10H2O中、０℃でエッチされ、残った接触層材料
はわずかにエッチバックされ、アンダーカットが生じ
た。これに続いて０℃、3HCl:1H2O中でのエッチングが
行われ、InPエミッタ層がわずかにアンダーカットされ
るまで、エッチされた。次に窒化物をプラズマ除去し、
フォトレジスト層を形成し、ベースメサを規定するため
パターン形成した。ベースメサは上で述べたように、1:
1:10エッチ液中でエッチされ、続いて3:1エッチ液中で
のエッチングが行われ、InP層86を形成した。次に、パ
ターン形成したフォトレジストを除去し、コレクタ接触
層を標準的なリソグラフィでパターン形成し、1:1:10エ
ッチ液中でエッチングした。次に、パターン形成したレ
ジストを除去した。上の一連の工程は、得られたメサが
本質的に第８図に概略を描かれた形状をもち、いくつか
の上の層が下の層からはみ出すように行われた。
次にフォトレジスト層を形成し、エミッタ、ベース及び
コレクタ接触を規定するためパターン形成され、20nmの
Ti、続いて70nmのAuをパターン形成したレジスト層上に
蒸着した。不要な金属をリフトオフして位置のあった自
己整合金属接触（第８図の901、902、903）が残り、接
触は第８図に本質的に示されるように、上の層から空間
的に分離される。次に、280nmのSiO2層を通常の（低
温）技術により堆積させ、続いて下の接触への窓を開け
るため、層をパターン形成した。最後に金属を堆積さ
せ、標準的な最終的な金属リソグラフィ工程でパターン
形成した。
コレクタ接触を規定するためパターン形成され、20nmの
Ti、続いて70nmのAuをパターン形成したレジスト層上に
蒸着した。不要な金属をリフトオフして位置のあった自
己整合金属接触（第８図の901、902、903）が残り、接
触は第８図に本質的に示されるように、上の層から空間
的に分離される。次に、280nmのSiO2層を通常の（低
温）技術により堆積させ、続いて下の接触への窓を開け
るため、層をパターン形成した。最後に金属を堆積さ
せ、標準的な最終的な金属リソグラフィ工程でパターン
形成した。
このようにして生成したHBTの中に、ほぼ3.2×3.2μm2
のエミッタストライプ、６×11μm2のベース領域、４×
９μm2のコレクタ空乏領域、15×20μm2のコレクタ接触
領域をもつものがあった。Veb＝0.9Vの場合、トランジ
スタはEi〜200meVをもった。Veb＝0.9V及びVbc＝0.4Vで
はではトランジスタは110GHzのfTと50のDC電流利得を有
した。
のエミッタストライプ、６×11μm2のベース領域、４×
９μm2のコレクタ空乏領域、15×20μm2のコレクタ接触
領域をもつものがあった。Veb＝0.9Vの場合、トランジ
スタはEi〜200meVをもった。Veb＝0.9V及びVbc＝0.4Vで
はではトランジスタは110GHzのfTと50のDC電流利得を有
した。
上で述べたプロセスの例では、制御されてアンダーカッ
トされた領域（たとえば、エミッタストライプ及びコレ
クタ空乏領域）を含むデバイスが出来る。そのようなア
ンダーカットは本発明の重要な特徴と我々は考える。な
ぜなら、それによって自己整合接触の形成が可能にな
り、たとえばコレクタ容量が減少するため、一般に高速
性を得る上での重要な要因だからである。
トされた領域（たとえば、エミッタストライプ及びコレ
クタ空乏領域）を含むデバイスが出来る。そのようなア
ンダーカットは本発明の重要な特徴と我々は考える。な
ぜなら、それによって自己整合接触の形成が可能にな
り、たとえばコレクタ容量が減少するため、一般に高速
性を得る上での重要な要因だからである。
第１図は本発明に従うデバイスを概略的に描いた図； 第２図は半導体材料のバンド構造のいくつかの特徴を概
略的に示す図； 第３図は異なるエミッタストライプ幅をもつトランジス
タの小信号電流対コレクタ電流の曲線の例を示す図； 第４図は本発明に従うデバイスの例に関連した価電子帯
端と伝導帯端を概略的に示す図； 第５及び６図はエミッタの大きさが異る２つの例のHBT
について、エミッタ接地特性を示す図； 第７図は本発明に従うHBTの例におけるfT対Vceを示す
図； 第８図は本発明のHBTの例を概略的に示す図である。 〔主要部分の符号の説明〕 12…エミッタ領域 14、18…コレクタ領域 13…ベース領域 150、151、152…コレクタ領域
略的に示す図； 第３図は異なるエミッタストライプ幅をもつトランジス
タの小信号電流対コレクタ電流の曲線の例を示す図； 第４図は本発明に従うデバイスの例に関連した価電子帯
端と伝導帯端を概略的に示す図； 第５及び６図はエミッタの大きさが異る２つの例のHBT
について、エミッタ接地特性を示す図； 第７図は本発明に従うHBTの例におけるfT対Vceを示す
図； 第８図は本発明のHBTの例を概略的に示す図である。 〔主要部分の符号の説明〕 12…エミッタ領域 14、18…コレクタ領域 13…ベース領域 150、151、152…コレクタ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード ノーマン ノッチンバーグ アメリカ合衆国 10014 ニューヨーク, ニューヨーク，ホラシオ ストリート 95 (72)発明者 モートン パニッシュ アメリカ合衆国 07081 ニュージャーシ ィ，スプリングフィールド，パーシモン ウェイ ９
Claims (13)
- 【請求項１】エミッタ領域（例えば12）、コレクタ領域
（例えば14、18）およびエミッタとコレクタ領域の中間
でそれと接触するベース領域（例えば13）を含み、さら
にエミッタ、ベースおよびコレクタ領域（例えば150、1
51、152）のそれぞれと電気的接触を作るための手段を
含み、通常の動作条件下で、高温電子はエミッタ領域か
らベース領域へ注入される型で、遮断周波数ｆγ、DC電
流利得β、ベースからエミッタ領域中へ注入される電子
の平均エネルギーEi、エミッタ領域の幅Ｗおよびエミッ
タ領域に隣接し、エミッタ領域とは接触しない外因性ベ
ース領域をもち、少なくともコレクタ領域はEbw-Eg0.
6eVをもつように選択された半導体材料からなり、Ebwお
よびEgはそれぞれ材料の伝導帯幅および禁制帯エネルギ
ーであるヘテロ構造バイポーラトランジスタにおいて、 コレクタの半導体材料に付随して伝導帯中にΓ極小値と
Ｘ極小値があり、コレクタの半導体材料はさらにＥ
Γ−ｘ‐Eg０をもつように選択され、ここでEΓ-xは
Γ極小値とＸ極小値間のエネルギー差であることを特徴
とするヘテロ構造バイポーラトランジスタ。 - 【請求項２】エミッタおよびベース領域は通常の動作条
件下において、ベース中に注入される高温電子の少なく
とも本質的な割合が、ベース領域中に空間的に閉じ込め
られ、注入された電子の相対的にごくわずかのものが外
因性ベース領域表面に到達するようにし、それによって
ベース領域中に空間的に閉じ込められた電子は、本質的
にビーム状にベース領域を横切り、ビームは平均広がり
角＜θ＞であり、Eiは＜θ＞が約20°を超えないような
値であることを特徴とする請求項１記載のトランジス
タ。 - 【請求項３】Ｗは約１μｍかそれより小さく、βは室温
で25より大きく、ベース領域は真性表面再結合速度Soを
もつ半導体材料からなり、Soは約105cm/secより小さい
ことを特徴とする請求項１または２記載のトランジス
タ。 - 【請求項４】コレクタの半導体材料には伝導帯中のＬ極
小値が付随し、コレクタの半導体材料はさらにＥΓ−Ｌ
‐Eg＞0.2eVをもつように選択され、ここでEΓ-LはΓ極
小値とＬ極小値間のエネルギー差であることを特徴とす
る請求項１または２記載のトランジスタ。 - 【請求項５】コレクタの半導体材料は、InAsおよびほぼ
In0.53Ga0.47Asの組成のインジウム−ガリウム−ひ素か
らなるグループから選択されることを特徴とする請求項
４記載のトランジスタ。 - 【請求項６】エミッタは少なくとも第１および第２の半
導体材料からなり、第２の材料は第１の材料の禁制帯よ
り広い禁制帯をもち、第２の材料の比較的薄い層は、第
１の材料とエピタキシャルで、エミッタ／ベース領域界
面に比較的近接して配置され、アンドープか故意にはド
ープされていないことを特徴とする請求項１または２記
載のトランジスタ。 - 【請求項７】比較的薄い層は1-10nmの範囲の厚さをも
ち、エミッタ領域はさらに比較的薄いアンドープまたは
故意にはドープしていない、第１の材料とエピタキシャ
ルにある第３の半導体材料の層を含み、第３の材料もま
た第１の材料の禁制帯より広い禁制帯をもち、２つの比
較的薄い層間の間隔はいずれの層の厚さより大きく、２
つの層の１つは界面から０−10nmの範囲の距離だけ離
れ、２つの層間の材料は低濃度ドープの第１の材料であ
ることを特徴とする請求項６記載のトランジスタ。 - 【請求項８】ベース領域は真性表面再結合速度Soを有す
る半導体材料からなり、ベース領域と電気的接触を作る
ための手段は、非合金金属接触、縮退半導体接触または
非合金金属接触と縮退半導体接触の組合せからなり、接
触は外因性ベース領域表面上の表面結合速度が、本質的
にSoより大きくないように形成されることを特徴とする
請求項１または２記載のトランジスタ。 - 【請求項９】コレクタ領域はドーパント濃度ｎを含む領
域からなり、ｎは不等式（h/Eg）（ne2／πεm*mo)
-1/2を満たすように選択され、ここにｈはプランク定
数、Egは禁制帯エネルギー、ｅは電子の電荷、εはコレ
クタ材料の誘電率、m*はコレクタ材料中の電子の有効質
量、moは裸の電子の質量で、ｎはさらに、 （ne2／πεm*mo)-1/2が高温電子に付随したエミッタ／
コレクタ走行時間（τec）よりはるかに小さいように選
択されることを特徴とする請求項１または２記載のトラ
ンジスタ。 - 【請求項１０】ｎが1019−２×1020cm-3の範囲にあるこ
とを特徴とする請求項９記載のトランジスタ。 - 【請求項１１】Ｗが約１μｍかそれより小さく、トラン
ジスタはfT80GHzおよびβ＞25を有することを特徴と
する請求項１または２記載のトランジスタ。 - 【請求項１２】ベース領域に電気的接触を作るための手
段は非合金接触、縮退半導体接触、または非合金接触と
縮退半導体接触の組合せからなり、コレクタ領域の少な
くとも一部は1019cm-3より大きなドーバント濃度を含
み、エミッタ層は第１の半導体材料および第１のエピタ
キシャルにある第２の半導体材料の比較的薄い層からな
り、第２の材料は第１の材料の禁制帯より広い禁制帯を
有し、比較的薄い層はエミッタ／ベース領域界面に近接
して配置され、アンドープか故意にはドープされていな
いことを特徴とする請求項１または２記載のトランジス
タ。 - 【請求項１３】前記のいずれかの請求項に記載されたト
ランジスタの組合せにおいて、トランジスタは半導体基
板上に配置され、基板上または中に配置された少なくと
も１つの他の電子または光−電子デバイスを伴い、トラ
ンジスタおよび少なくとも１つの他のデバイス間の導電
路を形成するための導電性手段を伴うことを特徴とする
トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25079088A | 1988-09-28 | 1988-09-28 | |
| US250,790 | 1988-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123742A JPH02123742A (ja) | 1990-05-11 |
| JPH0732163B2 true JPH0732163B2 (ja) | 1995-04-10 |
Family
ID=22949158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25082889A Expired - Fee Related JPH0732163B2 (ja) | 1988-09-28 | 1989-09-28 | ヘテロ構造バイポーラトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0361759B1 (ja) |
| JP (1) | JPH0732163B2 (ja) |
| CA (1) | CA1318418C (ja) |
| DE (1) | DE68928670T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924985B2 (ja) * | 1991-06-28 | 1999-07-26 | 日本ジーイープラスチックス株式会社 | ポリカーボネートの製造方法 |
| US5445976A (en) * | 1994-08-09 | 1995-08-29 | Texas Instruments Incorporated | Method for producing bipolar transistor having reduced base-collector capacitance |
| JPH08115921A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ，及びその製造方法 |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2547677B1 (fr) * | 1983-06-17 | 1986-10-31 | Ankri David | Transistor bipolaire a double heterojonction compatible avec des composants optoelectroniques pour l'integration monolithique |
| JPH0611056B2 (ja) * | 1985-12-03 | 1994-02-09 | 富士通株式会社 | 高速半導体装置 |
| CA1303754C (en) * | 1988-09-07 | 1992-06-16 | American Telephone And Telegraph Company | Bipolar hot electron transistor |
-
1989
- 1989-08-08 CA CA000607763A patent/CA1318418C/en not_active Expired - Fee Related
- 1989-09-19 EP EP89309501A patent/EP0361759B1/en not_active Expired - Lifetime
- 1989-09-19 DE DE1989628670 patent/DE68928670T2/de not_active Expired - Fee Related
- 1989-09-28 JP JP25082889A patent/JPH0732163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA1318418C (en) | 1993-05-25 |
| EP0361759B1 (en) | 1998-05-13 |
| EP0361759A2 (en) | 1990-04-04 |
| EP0361759A3 (en) | 1990-11-22 |
| JPH02123742A (ja) | 1990-05-11 |
| DE68928670T2 (de) | 1998-10-01 |
| DE68928670D1 (de) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466949A (en) | Silicon oxide germanium resonant tunneling | |
| US4958201A (en) | Resonant tunneling minority carrier transistor | |
| US6218677B1 (en) | III-V nitride resonant tunneling | |
| US4794440A (en) | Heterojunction bipolar transistor | |
| JPS6313355B2 (ja) | ||
| EP0979529A1 (en) | DESIGN AND FABRICATION OF ELECTRONIC DEVICES WITH InA1AsSb/A1Sb BARRIER | |
| KR910004315B1 (ko) | 열전자 유니폴라 트랜지스터 | |
| KR100277555B1 (ko) | 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조 방법 | |
| JPH07176539A (ja) | バイポーラトランジスタにおける多層広バンドギャップコレクタ構造 | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| JP3058345B2 (ja) | 半導体素子 | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| US5675157A (en) | Transferred electron effect device | |
| JPH0817186B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0732163B2 (ja) | ヘテロ構造バイポーラトランジスタ | |
| US4860064A (en) | Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate | |
| JPH0213831B2 (ja) | ||
| US5162891A (en) | Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same | |
| US5158896A (en) | Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions | |
| JPS61248561A (ja) | 半導体構造体 | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH0740570B2 (ja) | 共鳴トンネリング装置 | |
| US6953729B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
| US5773842A (en) | Resonant-tunnelling hot electron transistor | |
| US4926221A (en) | Bipolar hot electron transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |