JPH01179460A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01179460A JPH01179460A JP233188A JP233188A JPH01179460A JP H01179460 A JPH01179460 A JP H01179460A JP 233188 A JP233188 A JP 233188A JP 233188 A JP233188 A JP 233188A JP H01179460 A JPH01179460 A JP H01179460A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- channel
- recess
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000001451 molecular beam epitaxy Methods 0.000 abstract description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract 2
- 108091006146 Channels Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電界効果トランジスタ、特にInP動作層を用
いた電界効果トランジスタに関する。
いた電界効果トランジスタに関する。
(従来の技術)
InP半導体結晶は電子の飽和速度が大きく、また熱伝
導率がGaAsの1.5倍程度大きいことから超高速素
子、特に超高周波での高出力素子材料として注目され、
これを用いた電界効果トランジスタの検討がいくつか行
なわれている。
導率がGaAsの1.5倍程度大きいことから超高速素
子、特に超高周波での高出力素子材料として注目され、
これを用いた電界効果トランジスタの検討がいくつか行
なわれている。
第4図は従来技術によるAlGaAsエピタキシャル成
長層をゲート絶縁膜として用いたInP電界効果トラン
ジスタ(以下FETと記す)の基本構造を示す断面図で
1は半絶縁性InP基板、2はNチャネルInP動作層
、3はAlGaAsエピタキシャル成長層、4はゲート
電極、5はソース電極、6はドレイン電極である。
長層をゲート絶縁膜として用いたInP電界効果トラン
ジスタ(以下FETと記す)の基本構造を示す断面図で
1は半絶縁性InP基板、2はNチャネルInP動作層
、3はAlGaAsエピタキシャル成長層、4はゲート
電極、5はソース電極、6はドレイン電極である。
(発明が解決しようとする問題点)
ところで前記構造のAlGaAsエピタキシャル層を用
いたInP FETはプレーナ構造であるためゲート−
ドレイン間の電界集中が顕著であリドレイン耐圧が低い
、あるいはゲート・ソース間でのN型InPとアンドー
プAlGaAs層の界面に形成される空乏層の影響によ
りソース抵抗が高いという問題点があった? 本発明の目的は、この様な問題点を解消し高出力・高利
得の超高周波InP FETを提供することである。
いたInP FETはプレーナ構造であるためゲート−
ドレイン間の電界集中が顕著であリドレイン耐圧が低い
、あるいはゲート・ソース間でのN型InPとアンドー
プAlGaAs層の界面に形成される空乏層の影響によ
りソース抵抗が高いという問題点があった? 本発明の目的は、この様な問題点を解消し高出力・高利
得の超高周波InP FETを提供することである。
(問題点を解決するための手段)
本発明によれば、NチャネルInP動作層にリセスを有
し、該リセス部分を含む前記NチャネルInP動作層上
にアンドープのAlGaAsエピタキシャル結晶層を有
し、前記リセス部分に形成された前記アンドープAlG
aAsエピタキシャル結晶層上にチャネルを制御するゲ
ート電極を有し、前記NチャネルInP動作層にオーム
性接触するソース電極及びドレイン電極を設けたことを
特徴とする電界効果トランジスタが得られる。
し、該リセス部分を含む前記NチャネルInP動作層上
にアンドープのAlGaAsエピタキシャル結晶層を有
し、前記リセス部分に形成された前記アンドープAlG
aAsエピタキシャル結晶層上にチャネルを制御するゲ
ート電極を有し、前記NチャネルInP動作層にオーム
性接触するソース電極及びドレイン電極を設けたことを
特徴とする電界効果トランジスタが得られる。
(作用)
以下本発明の詳細な説明する。第1図は本発明によるF
ETの構造断面図である。1は半絶縁性InP基板、2
はNチャネルInP動作層、3はAlGaAsエピタキ
シャル層、4はゲート電極、5はソース電極、6はドレ
イン電極である。第1図に示される構造では、第4図に
示される従来の構造に比べて、高ドレイン電圧印加時に
おいて、ゲート、ドレイン間での電界集中が緩和される
ために、電界集中に伴なうアバランシェ破壊が起こりに
くくなり、結果としてドレイン耐圧が向上する。
ETの構造断面図である。1は半絶縁性InP基板、2
はNチャネルInP動作層、3はAlGaAsエピタキ
シャル層、4はゲート電極、5はソース電極、6はドレ
イン電極である。第1図に示される構造では、第4図に
示される従来の構造に比べて、高ドレイン電圧印加時に
おいて、ゲート、ドレイン間での電界集中が緩和される
ために、電界集中に伴なうアバランシェ破壊が起こりに
くくなり、結果としてドレイン耐圧が向上する。
また、NチャネルInP動作層とアンドープAlGaA
sエピタキシャル層界面には、InP動作層側に空乏層
が伸びており、第4図に示した従来構造において、は、
ゲートソース間のチャネル部分が空乏層の存在によって
狭められ、結果としてソース抵抗が高くなる。これに対
し第一図に示される構造ではゲート、ソース間の空乏層
の影響が低減され、ソース抵抗を小さくすることができ
る。すなわち本発明により耐圧が高く、ソース抵抗の小
さい特性の良好なInP FETが実現できる。
sエピタキシャル層界面には、InP動作層側に空乏層
が伸びており、第4図に示した従来構造において、は、
ゲートソース間のチャネル部分が空乏層の存在によって
狭められ、結果としてソース抵抗が高くなる。これに対
し第一図に示される構造ではゲート、ソース間の空乏層
の影響が低減され、ソース抵抗を小さくすることができ
る。すなわち本発明により耐圧が高く、ソース抵抗の小
さい特性の良好なInP FETが実現できる。
(実施例)
本実施例のFETの製造方法の一例を第1図を用いて説
明する。
明する。
まず半絶縁性InP基板1上に例えば気相エピタキシー
法(VPE法)により不純物濃度1×1o17cm−3
N形InPを0.2pm成長する。次にN形InP層に
通常のエツチング法により、適当な形状のリセスを形成
する。次に例えば分子線エピタキシー法(yBE法)に
ょリアンドープAlGaAs層を100o人成長する。
法(VPE法)により不純物濃度1×1o17cm−3
N形InPを0.2pm成長する。次にN形InP層に
通常のエツチング法により、適当な形状のリセスを形成
する。次に例えば分子線エピタキシー法(yBE法)に
ょリアンドープAlGaAs層を100o人成長する。
次にオーミックコンタクト部のアンドープAlGaAs
層をエツチング除去する。最後に通常の方法でゲート電
極及びソース・ドレイン電極を形成してFETが実現で
きる。
層をエツチング除去する。最後に通常の方法でゲート電
極及びソース・ドレイン電極を形成してFETが実現で
きる。
第2図は本発明によるFETの電流−電圧特性を示した
ものであり、第3図は従来構造によるFETの電流−電
圧特性を示したものである。図に示す様に従来技術に比
べて本発明によるFETはドレイン飽和電圧が小さく、
また、ゲート電圧Ovでの耐圧の高い良好な特性が得ら
れた。
ものであり、第3図は従来構造によるFETの電流−電
圧特性を示したものである。図に示す様に従来技術に比
べて本発明によるFETはドレイン飽和電圧が小さく、
また、ゲート電圧Ovでの耐圧の高い良好な特性が得ら
れた。
(発明の効果)
以上の説明から明らかな様に、本発明によれば高出力・
高利得の超高周波InP FETが実現でき、今後の通
信、情報技術に寄与するところがきわめて犬である。
高利得の超高周波InP FETが実現でき、今後の通
信、情報技術に寄与するところがきわめて犬である。
第1図は本発明によるFETの構造断面図、第2図は本
発明によるFETの電流−電圧特性図、第3図は従来技
術によるFETの電流−電圧特性図、第4図は従来技術
によるFETの構造断面図である。 図において 1・・・半絶縁性InP基板 2・・・NチャネルInP動作層 3・・・AlGaAsエピタキシャル層4・・・ゲート
電極 5・・・ソース電極 6・・・ドレイン電極 である。
発明によるFETの電流−電圧特性図、第3図は従来技
術によるFETの電流−電圧特性図、第4図は従来技術
によるFETの構造断面図である。 図において 1・・・半絶縁性InP基板 2・・・NチャネルInP動作層 3・・・AlGaAsエピタキシャル層4・・・ゲート
電極 5・・・ソース電極 6・・・ドレイン電極 である。
Claims (1)
- NチャネルInP動作層にリセスを有し、該リセス部
分を含む前記NチャネルInP動作層上にアンドープの
AlGaAsエピタキシャル結晶層を有し、前記リセス
部分に形成された前記アンドープAlGaAsエピタキ
シャル結晶層上にチャネルを制御するゲート電極を有し
、前記NチャネルInP動作層にオーム性接触するソー
ス電極及びドレイン電極を設けたことを特徴とする電界
効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP233188A JPH01179460A (ja) | 1988-01-07 | 1988-01-07 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP233188A JPH01179460A (ja) | 1988-01-07 | 1988-01-07 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01179460A true JPH01179460A (ja) | 1989-07-17 |
Family
ID=11526330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP233188A Pending JPH01179460A (ja) | 1988-01-07 | 1988-01-07 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01179460A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144049A (en) * | 1997-02-05 | 2000-11-07 | Nec Corporation | Field effect transistor |
-
1988
- 1988-01-07 JP JP233188A patent/JPH01179460A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144049A (en) * | 1997-02-05 | 2000-11-07 | Nec Corporation | Field effect transistor |
US6184547B1 (en) | 1997-02-05 | 2001-02-06 | Nec Corporation | Field effect transistor and method of fabricating the same |
US6448119B1 (en) | 1997-02-05 | 2002-09-10 | Nec Corporation | Field effect transistor and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2581452B2 (ja) | 電界効果トランジスタ | |
JPH0815213B2 (ja) | 電界効果トランジスタ | |
JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2758803B2 (ja) | 電界効果トランジスタ | |
JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
US5945695A (en) | Semiconductor device with InGaP channel layer | |
JPH01179460A (ja) | 電界効果トランジスタ | |
JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
GB2239557A (en) | High electron mobility transistors | |
JP3653652B2 (ja) | 半導体装置 | |
JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2861086B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP3102947B2 (ja) | ヘテロ接合型電界効果トランジスタの素子間分離方法 | |
JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2996267B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JPS6068661A (ja) | 半導体装置 | |
JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH0992818A (ja) | 電界効果トランジスタ | |
JPH0729917A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPS63281474A (ja) | 半導体装置 | |
JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
JPH05102192A (ja) | 電界効果トランジスタ | |
JPH1093075A (ja) | 化合物半導体装置 |