CN103545362B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103545362B
CN103545362B CN201310284714.5A CN201310284714A CN103545362B CN 103545362 B CN103545362 B CN 103545362B CN 201310284714 A CN201310284714 A CN 201310284714A CN 103545362 B CN103545362 B CN 103545362B
Authority
CN
China
Prior art keywords
groove
dielectric film
compound semiconductor
protection dielectric
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310284714.5A
Other languages
English (en)
Other versions
CN103545362A (zh
Inventor
牧山刚三
冈本直哉
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103545362A publication Critical patent/CN103545362A/zh
Application granted granted Critical
Publication of CN103545362B publication Critical patent/CN103545362B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

公开了一种化合物半导体器件及其制造方法，所述化合物半导体器件包括：化合物半导体层；保护绝缘膜，其覆盖化合物半导体层的顶部；以及栅电极，其在保护绝缘膜上形成，其中保护绝缘膜具有第一沟槽和与第一沟槽并列形成的第二沟槽，并且其中在化合物半导体层上残存了仅具有一定预定厚度的保护绝缘膜，以及其中栅电极填充进第一沟槽并且栅电极的一端离开第一沟槽并且至少定位在第二沟槽中。

Description

化合物半导体器件及其制造方法
技术领域
本文所讨论的实施方式关注于化合物半导体器件及其制造方法。
背景技术
半导体器件，尤其是氮化物半导体器件，通过利用它们的诸如高饱和电子速度、宽禁带等特性，已作为高耐压、高功率的半导体器件被积极地开发。对场效应晶体管，尤其是作为氮化物半导体器件的HEMT(高电子迁移率晶体管)已进行了许多报道。尤其，利用GaN作为电子渡越层(电子传输层，electrontransitlayer)并且利用AlGaN作为电子供给层(electronsupplylayer)的AlGaN/GaNHEMT已吸引了人们的关注。在AlGaN/GaNHEMT中，由GaN与AlGaN之间的晶格常数(latticeconstant)的差异导致的畸变在AlGaN中出现。由于由畸变造成的压电极化(piezoelectricpolarization)以及由于AlGaN的自发极化，获得了高浓度二维电子气(2DEG，two-dimensionalelectrongas)。这使得有可能实现高耐压和高输出功率。
专利文献1：日本已公开专利公布第2003-59944号
专利文献2：日本已公开专利公布第2000-100831号
对于HEMT，推进了针对能降低栅电容和栅电阻以改善高频特性的栅电极的研究和开发。设计了一种HEMT，其具有由窄细栅(narrowfinegate)和其上方的宽顶栅(wideovergate)组成的所谓的突出形状(overhangingshape)的栅电极。在此HEMT中，当施加了高漏极电压时，高电场施加在栅电极的周围。具体地，非常高的电场集中在细栅端与顶栅端。此高电场破坏在细栅端处的半导体晶体并且破坏在顶栅端处的覆盖半导体表面的保护性绝缘部。在任何一种情况下，高电场会造成器件特性的退化或击穿，从而显著降低器件的可靠性。
发明内容
考虑到上述的问题，产生了本实施方式，这些实施方式的一个目的是提供一种高可靠性化合物半导体器件及其制造方法，所述高可靠性化合物半导体器件通过相对简单的结构减轻电极周围的电场集中以抑制器件特性的退化或击穿从而实现高耐压和高输出功率。
化合物半导体器件的一方面包括：化合物半导体层；保护绝缘膜，其覆盖化合物半导体层的顶部；以及电极，其在保护绝缘膜上或者在保护绝缘膜的开口中形成，其中保护绝缘膜具有第一沟槽和与第一沟槽并列形成的第二沟槽，并且其中在第二沟槽的底部处的化合物半导体上残存了仅具有一定厚度的保护绝缘膜，以及其中电极填充进第一沟槽并且电极的一端离开第一沟槽并且至少定位在第二沟槽中。
制造化合物半导体器件的方法的方面包括：形成覆盖化合物半导体层的顶部并且具有第一沟槽和与第一沟槽并列形成的第二沟槽的保护绝缘膜，在保护绝缘膜上或者在保护绝缘膜的开口中形成填充进第一沟槽并且具有离开第一沟槽并且至少定位在第二沟槽中的一端的电极，以及其中在第二沟槽的底部处的化合物半导体上残存了仅具有一定厚度的保护绝缘膜。
附图说明
图1A至图1C是按照处理的顺序示出的制造根据第一实施方式的肖基特型(Schottky-type)AlGaN/GaNHEMT的方法的示意性截面示图；
图2A至图2C是按照处理的顺序示出的在图1A至图1C之后的制造根据第一实施方式的AlGaN/GaNHEMT的方法的示意性截面示图；
图3A至图3C是按照处理的顺序示出的在图2A至图2C之后的制造根据第一实施方式的AlGaN/GaNHEMT的方法的示意性截面示图；
图4A和图4B是示出作为比较实例的传统AlGaN/GaNHEMT的示图以及表示施加于其源电极和漏电极之间的区域的电场的强度的图表；
图5A和图5B是示出根据第一实施方式的AlGaN/GaNHEMT的示图以及表示施加于其源电极和漏电极之间的区域的电场的强度的图表；
图6A和图6B是表示基于与比较实例的比较所研究的根据第一实施方式的AlGaN/GaNHEMT的三端子特性的结果的特性图表；
图7是表示基于与比较实例的比较在根据第一实施方式的AlGaN/GaNHEMT上执行的高温导电测试的结果的特性图表；
图8A至图8C是示出制造根据第一实施方式的变形例1的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图9是示出在图8A至图8C之后的制造根据第一实施方式的变形例1的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图10A和图10B是示出根据第一实施方式的变形例1的AlGaN/GaNHEMT的示图以及表示施加于其源电极与漏电极之间的区域的电场的强度的图表；
图11A和图11B是表示基于与比较实例的比较所研究的根据第一实施方式的变形例1的AlGaN/GaNHEMT的三端子特性的结果的特性图表；
图12是表示基于与比较实例的比较在根据第一实施方式的变形例1的AlGaN/GaNHEMT上执行的高温导电测试的结果的特性图表；
图13A至图13C是示出制造根据第一实施方式的变形例2肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图14A和图14B是示出根据第一实施方式的变形例2的AlGaN/GaNHEMT的示图以及表示施加于其源电极与漏电极之间的区域的电场的强度的图表；
图15A和图15B是表示基于与比较实例的比较所研究的根据第一实施方式的变形例2的AlGaN/GaNHEMT的三端子特性的结果的特性图表；
图16是表示基于与比较实例的比较在根据第一实施方式变形例2的AlGaN/GaNHEMT上执行的高温导电测试的结果的特性图表；
图17A至17C是示出制造根据第一实施方式的变形例3的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图18是示出在图17A至图17C之后的制造根据第一实施方式的变形例3的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图19A和图19B是示出根据第一实施方式的变形例3的AlGaN/GaNHEMT的示图以及表示施加于其源电极与漏电极之间的区域的电场的强度的图表；
图20A和图20B是表示基于与比较实例的比较所研究的根据第一实施方式的变形例3的AlGaN/GaNHEMT的三端子特性的结果的特性图表；
图21是表示基于与比较实例的比较在根据第一实施方式变形例3的AlGaN/GaNHEMT上执行的高温导电测试的结果的特性图表；
图22A至图22C是示出制造根据第二实施方式的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图23A至图23C是示出制造根据第二实施方式的变形例1的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图24A至图24C是示出制造根据第二实施方式的变形例2的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图25A至图25C是示出制造根据第二实施方式的变形例3的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图26A至图26C是示出制造根据第三实施方式的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图27A至图27C是示出制造根据第三实施方式的变形例1的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图28A至图28C是示出制造根据第三实施方式的变形例2的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图29A至图29C是示出制造根据第三实施方式的变形例3的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图；
图30是示出根据第四实施方式的供电装置的示意性配置的连接示图；以及
图31是示出根据第五实施方式的高频放大器的示意性配置的连接示图。
具体实施方式
下文中，将参照附图来详细描述实施方式。在下面的实施方式中，化合物半导体器件的结构将与化合物半导体器件的制造方法一起描述。
应当注意，在下面的图示中，为了便于示出，某些构件并不是以相对准确的尺寸和厚度示出。
(第一实施方式)
在第一实施方式中，公开了肖基特型AlGaN/GaNHEMT作为化合物半导体器件。
图1A至图1C至图3A至图3C是按照处理的顺序示出制造根据第一实施方式的肖基特型AlGaN/GaNHEMT的方法的示意性截面示图。
首先，如图1A中所示，在例如作为生长衬底的半导体绝缘SiC衬底1上形成具有化合物半导体的层叠结构的化合物半导体层2。
可使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等代替SiC衬底来作为生长衬底。衬底的导电性可以是半绝缘的或导电的。
化合物半导体层2包括缓冲层2a、电子渡越层2b、中间层2c、电子供给层2d以及保护层2e。在AlGaN/GaNHEMT中，在电子渡越层2b与电子供给层2d(确切地说，中间层2c)的界面附近生成二维电子气(2DEG)。
更具体地，在SiC衬底1上，通过(例如)MOVPE(金属有机气相外延)方法来生长下面的化合物半导体。可以使用MBE(分子束外延)方法等代替MOVPE方法。
在SiC衬底1上，依次沉积AlN、i(有意地未掺杂)-GaN、i-AlGaN,n-AlGaN以及n-GaN，以堆叠并形成缓冲层2a、电子渡越层2b、中间层2c、电子供给层2d以及保护层2e。三甲基铝气体、三甲基镓气体以及氨气的混合气体用作气体源，作为AlN、GaN、AlGaN和GaN的生长条件。根据要生长的化合物半导体层，适当地设定是否提供作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体以及它们的流速。作为公共源的氨气的流速设定成从约100sccm至约10LM。此外，生长气压设定成从约50Torr至300Torr，而生长温度设定成从约1000℃至约1200℃。
例如，为了使GaN和AlGaN生长为n型，包含Si的气体SiH4作为n型杂质以预定的流速添加至气体源，从而用Si掺杂GaN和AlGaN。Si的掺杂浓度设定成从约1×1018/cm3至约1×1020/cm3，例如，设定成5×1018/cm3。
这里，形成厚度为约0.1μm的缓冲层2a，形成厚度为约3μm的电子渡越层2b，形成厚度为约5nm的中间层2c，形成厚度为约20nm并且Al比例为从约0.2至0.3的电子供给层2d，以及形成厚度为约10nm的保护层2e。
随后，如图1B中所示，形成元件隔离结构3。
更具体地，例如，将氩(Ar)注入化合物半导体层2的元件隔离区。因此，在化合物半导体层2中以及在SiC衬底1的表面层部分中形成元件隔离结构3。元件隔离结构3在化合物半导体层2上划分出有源区。
顺便提及，可使用(例如)STI(ShallowTrenchIsolation，浅沟槽隔离)方法代替上面的注入方法用于元件隔离。
接下来，如图1C中所示，形成源电极4和漏电极5。
更具体地，首先在化合物半导体层2的表面中的源电极和漏电极的预定形成位置处，在保护层2e中形成电极沟槽2A、2B。
在化合物半导体层2的表面中，在源电极和漏电极的预定形成位置处形成具有开口的抗蚀剂掩模。通过利用此抗蚀剂掩模，通过干蚀刻去除保护层2e。因此，形成了电极沟槽2A、2B。诸如Ar的惰性气体和诸如Cl2的氯气用作干蚀刻的蚀刻气体。这里，可通过干蚀刻以穿透保护层2e直至电子供给层2d的表面层部分来形成电极沟槽。
例如，使用Ti/Al作为电极材料。为了形成电极，使用适合于气相沉积方法和剥离(liftoff)方法的檐结构(eaves-structure)两层抗蚀剂。此抗蚀剂施加在化合物半导体层2上，以形成在电极沟槽2A、2B处具有开口的抗蚀剂掩模。通过利用此抗蚀剂掩模来沉积Ti/Al。Ti的厚度是约20nm，而Al的厚度是约200nm。通过剥离方法，去除具有檐结构的抗蚀剂掩模和其上沉积的Ti/Al。之后，在例如氮保护气氛中，在约500℃下对SiC衬底1进行热处理，并且使残留的Ti/Al与电子供给层2d欧姆接触。通过上面的处理，形成了具有嵌入在Ti/Al下面的电极沟槽2A、2B的源电极4和漏电极5。
随后，如图2A中所示，形成保护绝缘膜6。
更具体地，通过等离子体CVD方法等，在化合物半导体层2的整个表面上沉积(例如)厚度为约60nm的绝缘体，例如氮化硅(SiN)。因此，形成保护绝缘膜6。
可使用氧化铝(Al2O3)、氧化硅(SiO2)、氮氧化硅(SiON)等代替SiN作为保护绝缘膜的材料。
接下来，如图2B中所示，在保护绝缘膜6中形成第二沟槽6b。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司(SumitomoChemicalCo.,Ltd.)制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为400nm的开口执行曝光，并且对抗蚀剂进行显影(develop)。例如，由东京应化有限公司(TokyoOhkaKogyoCo.,Ltd.)制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口11a的抗蚀剂掩模11。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模11的干蚀刻，使得在开口11a的底部处残存仅具有预定厚度的保护绝缘膜6。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成了宽度为约400nm并且深度例如为约30nm(残存的保护绝缘膜6的厚度是约30nm)的第二沟槽6b。第二沟槽6b形成在偏向漏电极5的位置，这里，要形成的栅电极的顶栅的0.2μm以上的部位包含在此沟槽中。根据保护绝缘膜6的厚度、保护绝缘膜6的介电击穿耐压、漏极电压与栅电压之间的电势差、栅电压的摆幅的峰值等来决定第二沟槽6b的深度的校正值。
通过利用氧等离子体的灰化(ashing)或者利用化学制品的湿处理来去除抗蚀剂掩模11。
接下来，如图2C中所示，在保护绝缘膜6中形成第一沟槽6a。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口12a的抗蚀剂掩模12。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模12的干蚀刻，直到保护层2e的表面在开口12a的底部处被暴露。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成了第一沟槽6a，其是宽度为约600nm并且暴露保护层2e的表面的贯穿沟槽。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6b并列地形成第一沟槽6a。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模12。
在图2B和图2C中例示了在保护绝缘膜6中形成第二沟槽6b之后形成第一沟槽6a的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6a之后再形成第二沟槽6b。
接下来，如图3A中所示，形成用于形成栅电极的抗蚀剂掩模13。
更具体地，例如，通过旋转涂覆方法，在整个表面上首先施加下层抗蚀剂13A(例如，PMGI(商标名称)：由美国Micro-Che公司制造)和上层抗蚀剂13B(PFI-32(商标名称)：由住友化学有限公司制造)中的每一个。执行紫外线曝光，以在上层抗蚀剂13B中形成(例如)直径为约1.5μm的开口13Ba。接下来，在利用上层抗蚀剂13B作为掩模的同时在下层抗蚀剂13A上执行利用碱性显影溶液的湿蚀刻，以在下层抗蚀剂13A中形成开口13Aa。因此，形成了包括具有开口13Aa的下层抗蚀剂13A和具有开口13Ba的上层抗蚀剂13B的抗蚀剂掩模13。在抗蚀剂掩模13中，开口13Aa和开口13Ba彼此相通的开口表示为13a。
接下来，如图3B中所示，形成栅电极7。
更具体地，利用抗蚀剂掩模13使栅电极金属(Ni：厚度为约10nm；Au：厚度为约300nm)沉积在包括具有开口13a的内部的整个表面上。从而形成了栅电极7。
接下来，如图3C中所示，去除抗蚀剂掩模13。
更具体地，Si衬底1浸没在加热至80℃的N-甲基吡咯烷酮(N-methyl-pyrrolidinone)中，并且通过剥离方法去除抗蚀剂掩模13和不需要的栅电极金属。
栅电极7是所谓的突出形状，其中，在下部处的细栅7A填充进第一沟槽6a的内部并且与化合物半导体层2的表面处于肖基特接触，并且形成比细栅7A更宽的在上部处的顶栅7B。在栅电极7中，顶栅7B的一端(漏电极5侧上的电极端，定义为OG端7Ba)位于第二沟槽6b内。具体地，在第二沟槽6b内，在朝向漏电极5与第二沟槽6b的栅电极7侧上的端部相距为0.2μm以上的部位处形成OG端7Ba。细栅7A的在漏电极5侧上的电极端是FG端7Aa。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成肖特基型AlGaN/GaNHEMT。
下文中，将基于与比较实例的比较来描述根据此实施方式的AlGaN/GaNHEMT的操作和效果。
图4A和图4B是示出作为此实施方式的比较实例的传统AlGaN/GaNHEMT的示图以及表示施加于其源电极和漏电极之间的区域的电场的强度的图表。图4A是AlGaN/GaNHEMT的示意性截面示图，而图4B表示电场强度的特性图表。图5A和图5B是示出根据此实施方式的AlGaN/GaNHEMT的示图以及表示施加于其源电极和漏电极之间的区域的电场的强度的图表。图5A是对应于图3C的AlGaN/GaNHEMT的示意性截面示图，而图5B表示电场强度的特性图表。
在比较实例的肖特基型AlGaN/GaNHEMT中，形成了如图4A中所示的保护绝缘膜101，而不是图3C中的保护绝缘膜6，并且形成了栅电极102，而不是栅电极7。形成了比保护绝缘膜6更薄的保护绝缘膜101并且保护绝缘膜101的厚度为(例如)约50nm。在保护绝缘膜101中，形成了开口101a，但是没有形成对应于第二沟槽6b的沟槽，所述开口101a是对应于保护绝缘膜6中的第一沟槽6a的贯穿沟槽。栅电极102以突出形状来形成，其中窄细栅7A填充进开口101a并且与化合物半导体层2的表面处于肖特基接触并且集成有宽顶栅7B。
图4B和图5B表示图4A和图5A中所画出的虚线A与虚线B之间的电场强度，并且还表示由于电场集中在FG端和OG端处而导致的器件特性的击穿极限的电场强度。在FG端处击穿极限的电场强度定义为BE1，而在OG端处击穿极限的电场强度定义为BE2。
在具有突出形状的栅电极的HEMT中，高电场集中在FG端和OG端。在这种情况下，器件特性在FG端比在OG端更可能退化或击穿，从而BE1低于BE2。
在比较实例的AlGaN/GaNHEMT中，如图4B中所示，施加于OG端的电场的强度低于在OG端的击穿极限的电场强度BE2并且相对于BE2具有相当大的余量。相反，施加于FG端的电场的强度大致等于在FG端的击穿极限的电场强度BE1并且相对于BE1具有很小的余量或没有余量。
在比较实例中上面的情况的可能原因如下。在OG端，顶栅7B与保护绝缘膜101接触。因此，BE2由保护绝缘膜101的击穿极限来确定。另一方面，在FG端，细栅7A与化合物半导体层2和保护绝缘膜101接触。化合物半导体层2中的半导体晶体在关于电场的击穿极限方面远低于保护绝缘膜101的绝缘体。因此，由低于BE2的化合物半导体层2的击穿极限来确定的BE1。如上面所描述的，保护绝缘膜101在关于电场的击穿极限方面较高，并且即使电场集中在OG端，关于击穿极限仍相对地具有余量，而化合物半导体层2在关于电场的击穿极限方面较低并且如果电场集中在FG端则很可能到达击穿极限。
在施加预定的漏极电压的情况下，在栅电极周围产生的电场的总量具有几乎恒定的预定值。如上所述，由于电场集中而导致的器件特性的退化或击穿最可能出现在FG端，而就在OG端处的电场集中而言，作为击穿极限的BE2存在余量。在此实施方式中，将注意集中于这一点，在OG端的电场强度剧烈地增加至不会达到击穿极限的极限以减轻集中在FG端上的电场。通过减轻集中在最可能到达击穿极限的在FG端的电场，从而整体上抑制由于电场集中而导致的器件特性的退化或击穿。
上面的情况还与保护绝缘膜的厚度有密切的关系。保护绝缘膜越厚，集中在OG端上的电场减轻越多，以降低施加于OG端的电场的强度。与此同时，通过该降低，施加于FG端的电场的强度增加，从而造成了达到FG端的击穿极限的可能性的增加。为了更保险地保护化合物半导体层或者为了降低栅电极与化合物半导体层之间的耦合电容以便应对高频，要求形成厚保护绝缘膜。由于当形成厚的保护绝缘膜时在FG端达到击穿极限的可能性增加，所以应用此实施方式以减轻集中在FG端的电场的优越性更加突出。
在根据此实施方式的AlGaN/GaNHEMT中，在保护膜6中形成第二沟槽6b，从而在第二沟槽6b中的保护绝缘膜6变薄。形成栅电极7，使得OG端7Ba位于第二沟槽6b中保护膜6变薄的位置处。这促进了化合物半导体层2中耗尽层的延展。如图5B中所示，在OG端7Ba的电场强度增加至一个极限，该极限不会到达作为击穿极限的BE2，在FG端7Aa的电场强度通过该增加而降低，从而减轻了电场集中。因此，在FG端7Aa的电场强度变得大大低于作为击穿极限的BE1。如上面所描述的，整体上抑制了在栅电极与漏电极之间由于电场集中而导致的器件特性的退化或击穿。
基于与上面的比较实例的比较来研究根据此实施方式的AlGaN/GaNHEMT的三端子特性。结果在图6A和图6B中表示。图6A表示比较实例的结果，而图6B表示了此实施方式的结果。这里，实线指示在施加Vds＝20V时的IV特性，而虚线指示了在施加Vds＝50V时的IV特性。
在图6B中，与图6A相比证实了在电流崩塌(currentcollapse)上的改善。这意味着集中在FG端上的电场被减轻，从而抑制了通过电子陷阱的电子捕获。
此外，基于与上面的比较实例的比较，对根据此实施方式的AlGaN/GaNHEMT执行高温导电测试。结果在图7中表示。
经证实，在此实施方式中，在高温导电测试中栅电流较少变化并且与比较实例不同，没有出现击穿。换言之，在此实施方式中保护绝缘膜6和栅电极7的应用实现了具有极好输出特性的高可靠AlGaN/GaNHEMT。
如上所述，根据此实施方式，实现了高可靠AlGaN/GaNHEMT，其通过相对简单的结构减轻栅电极7周围的电场集中以抑制器件特性的退化或击穿从而实现高耐压和高输出功率。
(变形例)
下文中，将描述根据第一实施方式的肖特基型AlGaN/GaNHEMT的变形例。
–变形例1-
变形例1不同于第一实施方式之处在于，要形成在保护绝缘膜中的第二沟槽是不同的。应当注意，与根据第一实施方式的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同附图标记表示，并且将省略其详细描述。
图8A至图8C和图9是示出制造根据第一实施方式的变形例1的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2A中的处理，形成覆盖化合物半导体层2的顶部的保护绝缘膜6。在图8A中示出此处理结果的样子。
随后，如图8B中所示，在保护绝缘膜6中形成第二沟槽6c。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为400nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口14a的抗蚀剂掩模14。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模14的干蚀刻，使得在开口14a中残存仅具有预定厚度的保护绝缘膜6。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成了宽度为约400nm并且深度为(例如)约30nm(残存的保护绝缘膜6的厚度是约30nm)的第二沟槽6c。第二沟槽6c形成在偏向漏电极5的位置处，这里，在整个沟槽包含在待形成的栅电极的顶栅中的位置处。根据保护绝缘膜6的厚度、保护绝缘膜6的介电击穿耐压、漏极电压与栅电压之间的电势差、栅电压的摆幅的峰值等来决定第二沟槽6c的深度的校正值。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模14。
接下来，如图8C中所示，在保护绝缘膜6中形成第一沟槽6a。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口12a的抗蚀剂掩模12。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模12的干蚀刻，直到保护层2e的表面在开口12a的底部被暴露。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成第一沟槽6a，其是宽度为约600nm并且暴露保护层2e的表面的贯穿沟槽。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6c并列地形成第一沟槽6a。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模12。
在图8B和图8C中例示了在保护绝缘膜6中形成了第二沟槽6c之后形成第一沟槽6a的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6a之后再形成第二沟槽6c。
随后，执行第一实施方式的图3A至图3C中的处理。在图9中示出了对应于图3C中状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A填充进第一沟槽6a的内部并且与化合物半导体层2的表面处于肖基特接触。顶栅7B填充进第二沟槽6c的内部并且具有在朝向漏电极5与第二沟槽6c的漏电极5侧上的端部相距为约0.1μm的位置处的OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接的处理，形成肖特基型AlGaN/GaNHEMT。
下文中，将基于与比较实例的比较来描述根据变形例1的AlGaN/GaNHEMT的操作和效果。
图10A和图10B是示出根据此实施方式的变形例1的AlGaN/GaNHEMT的示图以及表示施加于其源电极与漏电极之间的区域的电场的强度的图表。图10A是对应于图9的AlGaN/GaNHEMT的示意性截面图，而图10B是表示电场强度的特性图表。应当注意，比较实例中的AlGaN/GaNHEMT与图4A中的AlGaN/GaNHEMT相同，并且其电场强度的特性曲线与图4B中的电场强度的特性曲线相同。
图10B表示图10A中所画出的虚线A与虚线B之间的电场强度，还表示由于电场集中在FG端和OG端处而导致的器件特性的击穿极限的电场强度。在FG端处的击穿极限的电场强度定义为BE1，而在OG端处的击穿极限的电场强度定义为BE2。
在具有突出形状的栅电极的HEMT中，高电场集中在FG端和OG端。在这种情况下，器件特性在FG端比在OG端更可能退化或击穿，使得BE1低于BE2。
在施加预定的漏极电压的情况下，在栅电极周围产生的电场的总量具有几乎恒定的预定值。如上所述，由于电场集中而导致的器件特性的退化或击穿最可能出现在FG端。相比之下，在FG端与OG端之间的区域中并未找到接近击穿极限的电场强度。在变形例1中，将注意集中于这一点，在OG端与OG端之间的区域中的电场强度剧烈地增加至不会达到击穿极限的极限以通过该增加来减轻集中在FG端上的电场。换言之，在FG端的一部分电场强度分布至FG端与OG端之间的区域。这减轻了集中在最可能达到击穿极限的FG端上的电场，从而整体上抑制由于电场集中而导致的器件特性的退化或击穿。
在根据变形例1的AlGaN/GaNHEMT中，在保护绝缘膜6中形成第二沟槽6c，从而使在第二沟槽6c中的保护绝缘膜6变薄。形成栅电极7，使得顶栅7B填充并包含保护绝缘膜6较薄处的第二沟槽6c。这促进了化合物半导体层2中耗尽层的延展。如图10B中所示，在FG端7Aa与OG端7Ba之间的区域中的电场强度增加至不会到达击穿极限的极限，与此同时，在FG端7Aa的电场强度的峰值降低以减轻电场集中。因此，在FG端7Aa的电场强度变得大大低于作为击穿极限的BE1。在变形例1中，由于在FG端7Aa与OG端7Ba之间的区域中有助于增加电场强度的部分相对较大，所以还在OG端7Ba处电场强度的峰值低于比较实例中的电场强度的峰值，以减轻电场集中。如上面所描述的，整体上抑制了在栅电极与漏电极之间由于电场集中而导致的器件特性的退化或击穿。
基于与上面的比较实例的比较来研究根据变形例1的AlGaN/GaNHEMT的三端子特性。结果在图11A和图11B中表示。图11A表示比较实例的结果，而图11B表示了变形例1的结果。这里，实线指示在施加Vds＝20V时的IV特性，而虚线指示了在施加Vds＝50V时的IV特性。
在图11B中，与图11A相比证实了在电流崩塌上的改善。这意味着在变形例1中，集中在FG端上的电场被减轻以抑制电子捕获进电子陷阱内。
此外，基于与上面的比较实例的比较，对根据变形例1的AlGaN/GaNHEMT执行高温导电测试。结果在图12中表示。
经证实，在变形例1中，在高温导电测试中栅电流较少变化并且与比较实例不同的是未出现击穿。换言之，在变形例1中保护绝缘膜6和栅电极7的应用实现了具有极好输出特性的高可靠AlGaN/GaNHEMT。
如上所述，根据变形例1，实现了高可靠AlGaN/GaNHEMT，其通过相对简单的结构减轻在栅电极7周围的电场集中以抑制器件特性的退化或击穿从而实现高耐压和高输出功率。
–变形例2-
变形例2不同于第一实施方式之处在于保护绝缘膜的局部的形状。应当注意，与根据第一实施方式的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同的附图标记表示，并且将省略其详细描述。
图13A至图13C是示出制造根据第一实施方式的变形例2的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2B中的处理，形成覆盖化合物半导体层2的顶部的保护绝缘膜6。在图13A中示出此处理结果的样子。
随后，如图13B中所示，在保护绝缘膜6中形成第一沟槽6d。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口15a的抗蚀剂掩模15。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模15的湿蚀刻，直到保护层2e的表面在开口15a的底部被暴露。例如，缓冲氢氟酸用作蚀刻剂。因此，在保护绝缘膜6中形成了第一沟槽6d，其是暴露保护层2e的表面的贯穿沟槽。形成第一沟槽6d，使得其侧壁表面通过湿蚀刻形成倾斜表面，底部的宽度是约600nm，而上部比底部宽。对于第一沟槽6d，保护绝缘膜6在第一沟槽6d与第二沟槽6b之间的位置处从第二沟槽6b朝着第一沟槽6d厚度逐渐减小。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6b并列地形成第一沟槽6d。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模15。
在图2B和图13B中例示了在保护绝缘膜6中形成了第二沟槽6b之后形成第一沟槽6d的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6d之后再形成第二沟槽6b。
随后，执行第一实施方式的图3A至图3C中的处理。在图13C中示出了对应于图3C中状态。
栅电极7是所谓的突出形状，其中，由在下部的细栅7A填充第一沟槽6d的内部并且与化合物半导体层2的表面处于肖基特接触，并且形成比细栅7A更宽的在上部处的顶栅7B。在栅电极7中，顶栅7B的一端(在漏电极5侧上的电极端，定义为OG端7Ba)位于第二沟槽6b内。具体地，在第二沟槽6b内、在朝向漏电极5与第二沟槽6b的栅电极7侧上的端部相距为0.2μm以上(这里，约0.2μm)的位置处形成OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成肖特基型AlGaN/GaNHEMT。
下文中，将基于与比较实例的比较来描述根据变形例2的AlGaN/GaNHEMT的操作和效果。
图14A和图14B是示出根据此实施方式的变形例2的AlGaN/GaNHEMT的示图以及表示施加于其源电极与漏电极之间的区域的电场的强度的图表。图14A是对应于图13C的AlGaN/GaNHEMT的示意性截面图，而图14B是表示电场强度的特性图表。应当注意，比较实例中的AlGaN/GaNHEMT与图4A中的AlGaN/GaNHEMT相同，并且其电场强度的特性曲线与图4B中的电场强度的特性曲线相同。
图14B表示图14A中所画出的虚线A与虚线B之间的电场强度，还表示由于电场集中在FG端和OG端处而导致的器件特性的击穿极限的电场强度。在FG端处击穿极限的电场强度定义为BE1，而在OG端处击穿极限的电场强度定义为BE2。
在具有突出形状的栅电极的HEMT中，高电场集中在FG端和OG端。在这种情况下，器件特性在FG端比在OG端更可能退化或击穿，使得BE1低于BE2。
在施加预定的漏极电压的情况下，在栅电极周围产生的电场的总量具有几乎恒定的预定值。如上所述，由于电场集中而导致的器件特性的退化或击穿最可能出现在FG端。相反，就集中在OG端的电场而言，相对于击穿极限具有余量。此外，在FG端与OG端之间的区域中并未找到接近击穿极限的电场强度。在变形例2中，将注意集中于这一点，在OG端的电场强度剧烈地增加至不会达到击穿极限的极限并且在FG端与OG端之间的区域中的电场强度逐渐地增加至不会达到击穿极限的极限以通过该增加减轻集中在FG端上的电场。换言之，在FG端的一部分电场强度分布至OG端和FG端与OG端之间的区域。这减轻了集中在最可能达到击穿极限的FG端上的电场，从而整体上抑制了由于电场集中而导致的器件特性的退化或击穿。
在根据变形例2的AlGaN/GaNHEMT中，在保护绝缘膜6中形成第二沟槽6b，并且在第一沟槽6d与第二沟槽6b之间形成倾斜表面，所述第一沟槽6d处于要形成细栅7A的位置。因此，保护绝缘膜6的厚度在第二沟槽6b中减小并且其厚度从第二沟槽6b朝着第一沟槽6d逐渐减小，使得耗尽层在化合物半导体层2内逐渐延展。如图14B中所示，在OG端7Ba处的电场强度增加至不会到达击穿极限的极限并且在FG端7Aa与OG端7Ba之间的区域中的电场强度增加至不会到达击穿极限的极限，与此同时，在FG端7Aa的电场强度降低以减轻电场集中。因此，在FG端7Aa的电场强度变得大大低于作为击穿极限的BE1。在变形例2中，由于在FG端7Aa与OG端7Ba之间的区域中有助于增加电场强度的部分相对较大，所以在OG端7Ba处电场强度的增加量低于在第一实施方式中的在OG端7Ba处电场强度的增加量。如上面所描述的，整体上抑制了在栅电极与漏电极之间由于电场集中而导致的器件特性的退化或击穿。
基于与上面的比较实例的比较来研究根据变形例2的AlGaN/GaNHEMT的三端子特性。结果在图15A和图15B中表示。图15A表示比较实例的结果，而图15B表示了变形例2的结果。这里，实线指示在施加Vds＝20V时的IV特性，而虚线指示了在施加Vds＝50V时的IV特性。
在图15B中，与图15A相比证实了在电流崩塌上的改善。这意味着在变形例2中，集中在FG端上的电场减轻，以抑制电子捕获进电子陷阱内。
此外，基于与上面的比较实例的比较，对根据变形例2的AlGaN/GaNHEMT执行高温导电测试。结果在图16中表示。
经证实，在变形例2中，在高温导电测试中栅电流较少变化并且与比较实例不同的是未出现击穿。换言之，在变形例2中保护绝缘膜6和栅电极7的应用实现了具有极好输出特性的高可靠AlGaN/GaNHEMT。
如上所述，根据变形例2，实现了高可靠AlGaN/GaNHEMT，其通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿，从而实现高耐压和高输出功率。
–变形例3-
变形例3不同于第一实施方式之处在于，在保护绝缘膜中形成的第二沟槽以及保护绝缘膜的局部的形状不同。应当注意，与根据第一实施方式的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同附图标记表示，并且将省略其详细描述。
图17A至图17C和图18是示出制造根据第一实施方式的变形例3的肖基特型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2A中的处理，形成覆盖化合物半导体层2的顶部的保护绝缘膜6。在图17A中示出此处理结果的样子。
随后，如图17B中所示，在保护绝缘膜6中形成第一沟槽6c。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为400nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口14a的抗蚀剂掩模14。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模14的干蚀刻，使得在开口14a中残存仅具有预定厚度的保护绝缘膜6。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成了宽度为约400nm并且深度为例如约30nm(残存的保护绝缘膜6的厚度是约30nm)的第二沟槽6c。第二沟槽6c形成在偏向漏电极5的位置，这里，在整个沟槽包含在要形成的栅电极的顶栅中的位置处。根据保护绝缘膜6的厚度、保护绝缘膜6的介电击穿耐压、漏极电压与栅电压之间的电势差、栅电压的摆幅的峰值等来决定第二沟槽6c的深度的校正值。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模14。
接下来，如图17C中所示，在保护绝缘膜6中形成第一沟槽6d。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口15a的抗蚀剂掩模15。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模15的湿蚀刻，直到保护层2e的表面在开口15a的底部被暴露。例如，缓冲氢氟酸用作蚀刻剂。因此，在保护绝缘膜6中形成了第一沟槽6d，其是暴露保护层2e的表面的贯穿沟槽。形成第一沟槽6d，使得其侧壁表面通过湿蚀刻形成为倾斜表面，底部的宽度是约600nm，而上部比底部宽。通过第一沟槽6d，保护绝缘膜6的厚度在第一沟槽6d与第二沟槽6c之间的位置处从第二沟槽6c朝着第一沟槽6d逐渐减小。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6c并列地形成第一沟槽6d。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模15。
在图17B和图17C中例示了在保护绝缘膜6中形成第二沟槽6c之后形成第一沟槽6d的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6d之后再形成第二沟槽6c。
随后，执行第一实施方式的图3A至图3C中的处理。在图18中示出了对应于图3C中状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A填充进第一沟槽6d的内部并且与化合物半导体层2的表面处于肖基特接触。顶栅7B填充进第二沟槽6c的内部并且具有朝向漏电极5与第二沟槽6c的漏电极5侧上的端部相距为约0.1μm的位置处的OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成肖特基型AlGaN/GaNHEMT。
下文中，将基于与比较实例的比较来描述根据变形例3的肖基特型AlGaN/GaNHEMT的操作和效果。
图19A和图19B是示出根据此实施方式的变形例3的肖基特型AlGaN/GaNHEMT的示图以及表示施加于其源电极与漏电极之间的区域的电场的强度的图表。图19A是对应于图18的AlGaN/GaNHEMT的示意性截面图，而图19B是表示电场强度的特性图表。应当注意，比较实例中的AlGaN/GaNHEMT与图4A中的AlGaN/GaNHEMT相同，并且其电场强度的特性曲线与图4B中的电场强度的特性曲线相同。
图19B表示图19A中所画出的虚线A与虚线B之间的电场强度，还表示在FG端和OG端处由于电场集中而导致的器件特性的击穿极限的电场强度。在FG端处的击穿极限的电场强度定义为BE1，而在OG端处的击穿极限的电场强度定义为BE2。
在具有突出形状的栅电极的HEMT中，高电场集中在FG端和OG端。在这种情况下，器件特性在FG端比在OG端更可能退化或击穿，使得BE1低于BE2。
在施加预定的漏极电压的情况下，在栅电极周围产生的电场的总量具有几乎恒定的预定值。如上所述，由于电场集中而导致的器件特性的退化或击穿最可能出现在FG端。相反，在FG端与OG端之间的区域中并未找到接近击穿极限的电场强度。在变形例3中，将注意集中于这一点，在OG端与OG端之间的区域中的电场强度逐渐地增加至不会达到击穿极限的极限，以通过该增加减轻集中在FG端上的电场。换言之，在FG端的一部分电场强度分布至FG端与OG端之间的区域。这减轻了集中在最可能达到击穿极限的FG端上的电场，从而整体上抑制了由于电场集中而导致的器件特性的退化或击穿。
在根据变形例3的AlGaN/GaNHEMT中，在保护绝缘膜6中形成第二沟槽6c，并且在第一沟槽6d与第二沟槽6c之间形成倾斜表面，所述第一沟槽6d处于要形成细栅7A的位置。因此，保护绝缘膜6的厚度在第二沟槽6c中减小并且其厚度从第二沟槽6c朝着第一沟槽6d逐渐减小。栅电极7形成为使得顶栅7B填充并包含保护绝缘膜6的倾斜表面部分和第二沟槽6c，在所述第二沟槽6c处保护绝缘膜6较薄。通过此结构，化合物半导体层2中的耗尽层逐渐延展。如图19B中所示，在FG端7Aa与OG端7Ba之间的区域中的电场强度逐渐地增加至不会到达击穿极限的极限，与此同时，在FG端7Aa的电场强度降低以减轻电场集中。因此，在FG端7Aa的电场强度变得大大低于作为击穿极限的BE1。在变形例3中，由于在FG端7Aa与OG端7Ba之间的区域中有助于增加电场强度的部分大于变形例1、2中的那些部分，所以在FG端7Aa的电场强度低于在变形例2中的在FG端7Aa的电场强度，并且在OG端7Ba处的电场强度低于在变形例1中的在OG端7Ba处电场强度。如上面所描述的，整体上抑制了在栅电极与漏电极之间由于电场集中而导致的器件特性的退化或击穿。
基于与上面的比较实例的比较来研究根据变形例3的AlGaN/GaNHEMT的三端子特性。结果在图20A和图20B中表示。图20A表示比较实例的结果，而图20B表示了变形例3的结果。这里，实线指示在施加Vds＝20V时的IV特性，而虚线指示了在施加Vds＝50V时的IV特性。
在图20B中，与图20A相比证实了在电流崩塌上的改善。这意味着在变形例3中，集中在FG端上的电场减轻，从而抑制了电子捕获进电子陷阱内。
此外，基于与上面的比较实例的比较，对根据变形例3的AlGaN/GaNHEMT执行高温导电测试。结果在图21中表示。
经证实，在变形例3中，在高温导电测试中栅电流较少变化并且与比较实例不同的是未出现击穿。换言之，在变形例3中保护绝缘膜6和栅电极7的应用实现了具有极好输出特性的高可靠AlGaN/GaNHEMT。
如上所述，根据变形例3，实现了高可靠AlGaN/GaNHEMT，其通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿，从而实现高耐压和高输出功率。
(第二实施方式)
下文中将描述根据第二实施方式的MIS型AlGaN/GaNHEMT。此实施方式不同于第一实施方式之处在于，在第一实施方式的AlGaN/GaNHEMT中形成栅绝缘膜。应当注意，与根据第一实施方式的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同附图标记表示，并且将省略其详细描述。
图22A至图22C是示出制造根据第二实施方式的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2C中的处理，在覆盖化合物半导体层2的顶部的保护绝缘膜6中形成第一沟槽6a和第二沟槽6b。在图22A中示出此处理结果的样子。
随后，如图22B中所示，形成了覆盖第一沟槽6a的内部的栅绝缘膜21。
更具体地，以覆盖第一沟槽6a的内部的方式在保护绝缘膜6上形成栅绝缘膜21。例如，通过原子层沉积法、ALD方法沉积Al2O3至厚度为约20nm。从而形成栅绝缘膜21。
顺便提及，可使用(例如)等离子体CVD方法、溅射方法等代替ALD方法用于沉积Al2O3。此外，可使用Al的氮化物或氮氧化物来代替沉积Al2O3。此外，可沉积Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物、氮氧化物或从这些中适当选择的几个的多层来形成栅绝缘膜。
栅绝缘膜21在保护绝缘膜6上形成并因此形成为还覆盖第二沟槽6b的内部。因此，通过在第二沟槽6b中的栅绝缘膜21，绝缘体厚度增加。在此实施方式中，将这一点考虑在内，在图2B的处理中，在第二沟槽6b的底部处残存的厚度被减小了有效的厚度(该厚度转换成保护绝缘膜6)，该厚度是此后在栅绝缘膜21的形成中所期望的。
接下来，执行第一实施方式的图3A至图3C中的处理。在图22C中示出对应于图3C的状态。
栅电极7是所谓的突出形状，其中，在下部的细栅7A经由(via)栅绝缘膜21填充进第一沟槽6d的内部，并且形成比细栅7A更宽的在上部的顶栅7B。在栅电极7中，顶栅7B的一端(在漏电极5侧上的电极端，定义为OG端7Ba)经由栅绝缘膜21定位在第二沟槽6b内。具体地，在第二沟槽6b内、在朝向漏电极5与第二沟槽6b的栅电极7侧上的端部相距为0.2μm以上的位置处形成OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据此实施方式，实现了高可靠AlGaN/GaNHEMT，其与第一实施方式中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿，从而实现高耐压和高输出功率。
(变形例)
下文中，将描述根据第二实施方式的MIS型AlGaN/GaNHEMT的变形例。
–变形例1-
变形例1具有这样的结构：其中，在根据第一实施方式的变形例1的AlGaN/GaNHEMT中形成栅绝缘膜。应当注意，与根据第一实施方式等的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同的附图标记表示，并且将省略其详细描述。
图23A至图23C是示出制造根据第二实施方式的变形例1的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2A以及图8B至图8C中的处理，在覆盖化合物半导体层2的整个表面的保护绝缘膜6中形成第一沟槽6a和第二沟槽6c。在图23A中示出此处理结果的样子。
随后，如图23B中所示，形成了覆盖第一沟槽6a的内部的栅绝缘膜22。
更具体地，以覆盖第一沟槽6a的内部的方式在保护绝缘膜6上形成栅绝缘膜22。例如，可以通过ALD方法沉积Al2O3至厚度约20nm。从而形成栅绝缘膜22。
顺便提及，可使用例如等离子体CVD方法、溅射方法等代替ALD方法用于沉积Al2O3。此外，可使用Al的氮化物或氮氧化物来代替沉积Al2O3。此外，可沉积Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物、氮氧化物或从这些中适当选择的几个的多层来形成栅绝缘膜。
栅绝缘膜22在保护绝缘膜6上形成并因此形成为还覆盖第二沟槽6c的内部。因此，通过在第二沟槽6c中的栅绝缘膜22，绝缘体的厚度增加。在此实施方式中，将这一点考虑在内，在图8B的处理中，在第二沟槽6c的底部处残存的厚度被减小了有效的厚度(该厚度转换成保护绝缘膜6)，该厚度是此后在栅绝缘膜22的形成中所期望的。
接下来，执行第一实施方式的图3A至图3C中的处理。在图23C中示出对应于图3C的状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A经由栅绝缘膜22填充进第一沟槽6a的内部。顶栅7B经由栅绝缘膜22填充进第二沟槽6c的内部并且具有在朝向漏电极5与第二沟槽6c的漏电极5侧上的端部相距为约0.1μm位置处的OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据变形例1，与在第一实施方式的变形例1中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠AlGaN/GaNHEMT。
–变形例2-
变形例2具有这样的结构：其中，在根据第一实施方式的变形例2的AlGaN/GaNHEMT中形成栅绝缘膜。应当注意，与根据第一实施方式等的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同的附图标记表示，并且将省略其详细描述。
图24A至图24C是示出制造根据第二实施方式的变形例2的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2B以及第一实施方式的变形例2中的图13B中的处理，在覆盖化合物半导体层2的整个表面的保护绝缘膜6中形成第一沟槽6d和第二沟槽6b。在图24A中示出此处理结果的样子。
随后，如图24B中所示，形成了覆盖第一沟槽6d的内部的栅绝缘膜23。
更具体地，以覆盖第一沟槽6d的内部的方式在保护绝缘膜6上形成栅绝缘膜23。例如，通过原子层沉积法、ALD方法沉积Al2O3至厚度约20nm。从而形成栅绝缘膜23。
顺便提及，可使用(例如)等离子体CVD方法、溅射方法等代替ALD方法用于沉积Al2O3。此外，可使用Al的氮化物或氮氧化物来代替沉积Al2O3。此外，可沉积Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物、氮氧化物或从这些中适当选择的几个的多层来形成栅绝缘膜。
栅绝缘膜23在保护绝缘膜6上形成并因此形成为还覆盖第二沟槽6b的内部。因此，通过在第二沟槽6b中的栅绝缘膜23，绝缘体的厚度增加。在此实施方式中，将这一点考虑在内，在图2B的处理中，在第二沟槽6b的底部处残存的厚度被减小了有效的厚度(该厚度转换成保护绝缘膜6)，该厚度是此后在栅绝缘膜23的形成中所期望的。
接下来，执行第一实施方式的图3A至图3C中的处理。在图24C中示出对应于图3C的状态。
栅电极7是所谓的突出形状，其中，在下部处的细栅7A经由栅绝缘膜23填充进第一沟槽6d的内部并且形成比细栅7A更宽的在上部处的顶栅7B。在栅电极7中，顶栅7B的一端(在漏电极5侧上的电极端，定义为OG端7Ba)经由栅绝缘膜23定位在第二沟槽6b内。具体地，在第二沟槽6b内、在朝向漏电极5与第二沟槽6b的栅电极7侧上的端部相距为0.2μm以上(这里，约0.2μm)的位置处形成OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据变形例2，与在第一实施方式的变形例2中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠AlGaN/GaNHEMT。
–变形例3-
变形例3具有这样的结构：其中，在根据第一实施方式的变形例3的AlGaN/GaNHEMT中形成栅绝缘膜。应当注意，与根据第一实施方式等的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同的附图标记表示，并且将省略其详细描述。
图25A至图25C是示出制造根据第二实施方式的变形例3的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2A以及第一实施方式的变形例3中的图17B和图17C中的处理，在覆盖化合物半导体层2的整个表面的保护绝缘膜6中形成第一沟槽6d和第二沟槽6c。在图25A中示出此处理结果的样子。
随后，如图25B中所示，形成了覆盖第一沟槽6d的内部的栅绝缘膜24。
更具体地，以覆盖第一沟槽6d的内部的方式在保护绝缘膜6上形成栅绝缘膜24。例如，通过原子层沉积法、ALD方法来沉积Al2O3至厚度约20nm。从而形成栅绝缘膜24。
顺便提及，可使用例如等离子体CVD方法、溅射方法等代替ALD方法用于沉积Al2O3。此外，可使用Al的氮化物或氮氧化物来代替沉积Al2O3。此外，可沉积Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物、氮氧化物或从这些中适当选择的几个的多层来形成栅绝缘膜。
栅绝缘膜24在保护绝缘膜6上形成并因此形成为还覆盖第二沟槽6c的内部。因此，通过在第二沟槽6c中的栅绝缘膜24，绝缘体的厚度增加。在此实施方式中，将这一点考虑在内，在图17B的处理中，在第二沟槽6c的底部处残存的厚度被减小了有效的厚度(该厚度转换成保护绝缘膜6)，该厚度是此后在栅绝缘膜24的形成中所期望的。
接下来，执行第一实施方式的图3A至图3C中的处理。在图25C中示出对应于图3C的状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A经由栅绝缘膜24填充进第一沟槽6d的内部。顶栅7B经由栅绝缘膜24填充进第二沟槽6c的内部并且具有在朝向漏电极5与第二沟槽6c的漏电极5侧上的端部相距为约0.1μm位置处的OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据变形例3，与在第一实施方式的变形例3中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠AlGaN/GaNHEMT。
(第三实施方式)
下文中将描述根据第三实施方式的MIS型AlGaN/GaNHEMT。此实施方式不同于第一实施方式之处在于在第一实施方式的AlGaN/GaNHEMT中形成栅绝缘膜。应当注意，与根据第一实施方式的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同的附图标记表示，并且将省略其详细描述。
图26A至图26C是示出制造根据第三实施方式的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式的图1A至图2B中的处理，在覆盖化合物半导体层2的顶部的保护绝缘膜6中形成第二沟槽6b。在图26A中示出此处理结果的样子。
随后，如图26B中所示，在保护绝缘膜6中形成第一沟槽6e。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口25a的抗蚀剂掩模25。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模25的干蚀刻，使得在开口25a的底部残存了仅具有预定厚度的保护绝缘膜6。保护绝缘膜6的残存部分用作栅绝缘膜，因此预定厚度设定成例如约20nm。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成了宽度为约600nm并且深度为例如约40nm的第一沟槽6e。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6b并列地形成第一沟槽6e。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模25。
在图2B和图26B中例示了在保护绝缘膜6中形成第二沟槽6b之后形成第一沟槽6e的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6e之后再形成第二沟槽6b。
随后，执行第一实施方式的图3A至图3C中的处理。在图26C中示出了对应于图3C中的状态。
栅电极7是所谓的突出形状，其中，在下部处的细栅7A填充进第一沟槽6e的内部并且形成比细栅7A更宽的在上部处的顶栅7B。在栅电极7中，细栅7A经由在第一沟槽6e的底部的保护绝缘膜6和保护层2e来定位，而顶栅7B的一端(在漏电极5侧上的电极端，定义为OG端7Ba)位于第二沟槽6b内。具体地，在第二沟槽6b内、在朝向漏电极5与第二沟槽6b的栅电极7侧上的端部相距为0.2μm以上(这里，约0.2μm)的位置处形成OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据此实施方式，实现了高可靠AlGaN/GaNHEMT，其与在第一实施方式中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿，从而实现高耐压和高输出功率。此外，由于在形成产生MIS型的栅绝缘膜时，保护绝缘膜6的一部分用作栅绝缘膜，所以减小了制造工艺。
(变形例)
下文中，将描述根据第三实施方式的MIS型AlGaN/GaNHEMT的变形例。
–变形例1-
变形例1具有这样的结构：其中，保护绝缘膜的一部分还用作在根据第一实施方式的变形例1的AlGaN/GaNHEMT中的栅绝缘膜。应当注意，与根据第一实施方式等的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同附图标记表示，并且将省略其详细描述。
图27A至图27C是示出制造根据第三实施方式的变形例1的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式中的图1A至图2A以及第一实施方式的变形例1中图8B的处理，在覆盖化合物半导体层2的整个表面的保护绝缘膜6中形成第二沟槽6c。在图27A中示出此处理结果的样子。
随后，如图27B中所示，在保护绝缘膜6中形成第一沟槽6e。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口25a的抗蚀剂掩模25。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模25的干蚀刻，使得在开口25A中残存仅具有预定厚度的保护绝缘膜6。保护绝缘膜6的残存部分用作栅绝缘膜，因此预定厚度设定成例如约20nm。例如，SF6用作蚀刻气体。因此，在保护绝缘膜6中形成了宽度为约600nm并且深度为例如约40nm的第一沟槽6e。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6c并列地形成第一沟槽6e。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模25。
在图8B和图27B中例示了在保护绝缘膜6中形成第二沟槽6c之后形成第一沟槽6e的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6e之后再形成第二沟槽6c。
随后，执行第一实施方式的图3A至图3C中的处理。在图27C中示出了对应于图3C中状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A经由在第一沟槽6e的底部的保护绝缘膜6和保护层2e填充进第一沟槽6e的内部。顶栅7B填充进第二沟槽6c的内部并且具有在朝向漏电极5与第二沟槽6c的漏电极5侧上的端部相距为0.1μm的位置处的OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据变形例1，与在第一实施方式的变形例1中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠AlGaN/GaNHEMT。此外，由于在形成产生MIS型的栅绝缘膜时，保护绝缘膜6的一部分用作栅绝缘膜，所以减小了制造工艺。
–变形例2-
变形例2具有这样的结构：其中，保护绝缘膜的一部分还用作在根据第一实施方式的变形例2的AlGaN/GaNHEMT中的栅绝缘膜。应当注意，与根据第一实施方式等的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同附图标记表示，并且将省略其详细描述。
图28A至图28C是示出制造根据第三实施方式的变形例2的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式中的图1A至图2B的处理，在覆盖化合物半导体层2的整个表面的保护绝缘膜6中形成第二沟槽6b。在图28A中示出此处理结果的样子。
随后，如图28B中所示，在保护绝缘膜6中形成第一沟槽6f。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口26a的抗蚀剂掩模26。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模26的湿蚀刻，使得在开口26a的底部残存仅具有预定厚度的保护绝缘膜6。保护绝缘膜6的残存部分用作栅绝缘膜，因此预定厚度设定成例如约20nm。例如，缓冲氢氟酸用作蚀刻剂。因此，在保护绝缘膜6中形成了第一沟槽6f。第一沟槽6f形成为深度为(例如)40nm，其侧壁表面通过湿蚀刻形成倾斜表面，底部的宽度是约600nm，而上部比底部宽。对于第一沟槽6f，保护绝缘膜6的厚度在第一沟槽6f与第二沟槽6b之间的位置处从第二沟槽6b朝着第一沟槽6f逐渐减小。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与在保护绝缘膜6中的第二沟槽6b并列地形成第一沟槽6f。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模26。
在图2B和图28B中例示了在保护绝缘膜6中形成第二沟槽6b之后形成第一沟槽6f的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6f之后再形成第二沟槽6b。
随后，执行第一实施方式的图3A至图3C中的处理。在图28C中示出了对应于图3C中状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A经由在第一沟槽6f的底部的保护绝缘膜6和保护层2e填充进第一沟槽6f的内部。顶栅7B具有定位在第二沟槽6b内的一端(漏电极5侧的电极端，定义为OG端7Ba)。具体地，在第二沟槽6b内、在朝向漏电极5与第二沟槽6b的栅电极7侧上的端部相距为0.2μm以上(这里，约0.2μm)的位置处形成OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据此变形例2，与在第一实施方式中的变形例2一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠AlGaN/GaNHEMT。此外，由于在形成产生MIS型的栅绝缘膜时，保护绝缘膜6的一部分用作栅绝缘膜，所以减小了制造工艺。
–变形例3-
变形例3具有这样的结构：其中，保护绝缘膜的一部分还用作在根据第一实施方式的变形例3的AlGaN/GaNHEMT中的栅绝缘膜。应当注意，与根据第一实施方式等的AlGaN/GaNHEMT的构件等相同的那些构件将通过相同的附图标记表示，并且将省略其详细描述。
图29A至图29C是示出制造根据第三实施方式的变形例3的MIS型AlGaN/GaNHEMT的方法中的主要处理的示意性截面示图。
首先，通过第一实施方式中的图1A至图2A和第一实施方式的变形例3的图17B的处理，在覆盖化合物半导体层2的整个表面的保护绝缘膜6中形成第二沟槽6c。在图29A中示出此处理结果的样子。
随后，如图29B中所示，在保护绝缘膜6中形成第一沟槽6f。
更具体地，首先在保护绝缘膜6的整个表面上施加抗蚀剂。例如，由住友化学有限公司制造的PFI-32(商标名称)用作抗蚀剂。例如，紫外线方法用于对在所施加的抗蚀剂上的宽度为600nm的开口执行曝光，并且对抗蚀剂进行显影。例如，由东京应化有限公司制造的NMD-W(商标名称)用作显影溶液。因此，形成了具有开口26a的抗蚀剂掩模26。
接下来，在保护绝缘膜6上执行利用抗蚀剂掩模26的湿蚀刻，使得在开口26a的底部处残存了仅具有预定厚度的保护绝缘膜6。保护绝缘膜6的残存部分用作栅绝缘膜，因此预定厚度设定成例如约20nm。例如，缓冲氢氟酸用作蚀刻剂。因此，在保护绝缘膜6中形成了第一沟槽6f。第一沟槽6f形成为深度为例如40nm，其侧壁表面通过湿蚀刻形成倾斜表面，底部的宽度是约600nm，而上部比底部宽。对于第一沟槽6f，保护绝缘膜6的厚度在第一沟槽6f与第二沟槽6c之间的位置处从第二沟槽6c朝着第一沟槽6f逐渐减小。在随后的处理中待形成的栅电极的细栅的预定形成位置处，与保护绝缘膜6中的第二沟槽6b并列地形成第一沟槽6f。
通过利用氧等离子体的灰化或者利用化学制品的湿处理来去除抗蚀剂掩模26。
在图17B和图29B中例示了在保护绝缘膜6中形成第二沟槽6c之后形成第一沟槽6f的情况，但是处理的顺序可以是颠倒的，使得可在保护绝缘膜6中形成第一沟槽6f之后再形成第二沟槽6c。
随后，执行第一实施方式的图3A至图3C中的处理。在图29C中示出了对应于图3C中的状态。
栅电极7是包括在下部处的细栅7A和比细栅7A更宽的在上部处的顶栅7B的突出形状。细栅7A经由在第一沟槽6f的底部处的保护绝缘膜6和保护层2e填充进第一沟槽6f的内部。顶栅7B填充进第二沟槽6c的内部并且具有在朝向漏电极5与第二沟槽6c的漏电极5侧上的端部相距为约0.1μm的位置处的OG端7Ba。
之后，通过源电极4、漏电极5以及栅电极7等的电连接处理，形成MIS型AlGaN/GaNHEMT。
如上所述，根据变形例3，与在第一实施方式的变形例3中一样，通过相对简单的结构来减轻栅电极7周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠AlGaN/GaNHEMT。此外，由于在形成产生MIS型的栅绝缘膜时，保护绝缘膜6的一部分用作栅绝缘膜，所以减小了制造工艺。
(第四实施方式)
此实施方式公开了包括从根据第一至第三实施方式及其变形例的AlGaN/GaNHEMT中选出的一种AlGaN/GaNHEMT的供电装置。
图30是示出根据第四实施方式的供电装置的示意性构造的连接示图。
根据此实施方式的供电装置包括高压初级侧电路31、低压次级侧电路32以及设置在初级侧电路31与次级侧电路32之间的变压器33。
初级侧电路31包括AC电源34、所谓的桥式整流电路35以及多个(此处四个)开关元件36a、36b、36c、36d。此外，桥式整流电路35具有开关元件36e。
次级侧电路32包括多个(此处三个)开关元件37a、37b、37c。
在此实施方式中，初级侧电路31的开关元件36a、36b、36c、36d均是从根据第一至第三实施方式及其变形例的AlGaN/GaNHEMT中选出的一种AlGaN/GaNHEMT。另一方面，次级侧电路32的开关元件37a、37b、37c均是利用硅的普通MIS·FET。
在此实施方式中，通过相对简单的结构来减轻栅电极7周围的电场集中以抑制器件特性的退化或击穿的AlGaN/GaNHEMT被应用于高压电路。这实现了高可靠大功率供电电路。
(第五实施方式)
此实施方式公开了包括从根据第一至第三实施方式及其变形例的AlGaN/GaNHEMT中选出的一种AlGaN/GaNHEMT的高频放大器。
图31是示出根据第五实施方式的高频放大器的示意性构造的连接示图。
根据此实施方式的高频放大器包括数字预失真电路41、混频器42a、42b以及功率放大器43。
数字预失真电路41补偿输入信号的非线性失真。混频器42a将补偿了非线性失真的输入信号与AC信号混合。功率放大器43将与AC信号混合的输入信号放大并且具有从根据第一至第三实施方式及其变形例的AlGaN/GaNHEMT中选出的一种AlGaN/GaNHEMT。在图31中，通过例如改变开关，输出信号可通过混频器42b与AC信号混合，并且结果可传送至数字预失真电路41。
在此实施方式中，通过相对简单的结构来减轻栅电极7周围的电场集中以抑制器件特性的退化或击穿的AlGaN/GaNHEMT被应用于高频放大器。这实现了高可靠高耐压高频放大器。
(其他实施方式)
在第一至第三实施方式及其变形例以及第四和第五实施方式中，AlGaN/GaNHEMT例示为化合物半导体器件。除了AlGaN/GaNHEMT之外，下面的HEMT可作为化合物半导体器件来应用。
其他HEMT实例1
此实例公开了InAlN/GaNHEMT，作为化合物半导体器件。
InAlN和GaN是能够通过它们的组合来使其晶格常数彼此接近的化合物半导体。在这种情况下，在上述的第一至第三实施方式及其变形例以及第四至第五实施方式中，电子渡越层由i-GaN形成，中间层由AlN形成、电子供给层由n-InAlN形成以及保护层由n-GaN形成。可根据需要省略保护层的n-GaN。此外，由于在此情况中几乎没有压电极化出现，所以二维电子气主要通过InAlN的自然极化产生。
根据此实例，与在上述的AlGaN/GaNHEMT中一样，通过相对简单的结构来减轻栅电极周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠InAlN/GaNHEMT。
其他HEMT实例2
此实例公开了InAlGaN/GaNHEMT，作为化合物半导体器件。
GaN和InAlGaN是后者的晶格常数小于前者的晶格常数的化合物半导体。在这种情况下，在上述的第一至第三实施方式及其变形例以及第四至第五实施方式中，电子渡越层由i-GaN形成，中间层由i-InAlGaN形成、电子供给层由n-InAlGaN形成以及保护层由n+-GaN形成。可根据需要省略保护层的n+-GaN。
根据此实例，与在上述的AlGaN/GaNHEMT中一样，通过相对简单的结构来减轻栅电极周围的电场集中，以抑制器件特性的退化或击穿。这实现了具有高耐压和高输出功率的高可靠InAlN/GaNHEMT。
根据上面描述的方面，可实现通过相对简单的结构来减轻电极周围的电场集中以抑制器件特性的退化或击穿从而实现高耐压和高输出功率的高可靠化合物半导体器件。

Claims (14)

1.一种化合物半导体器件，包括：
化合物半导体层；
保护绝缘膜，所述保护绝缘膜覆盖所述化合物半导体层的顶部；以及
栅电极，在所述栅电极中在下部处的第一部分和在上部处的比所述第一部分更宽的第二部分一体形成，并且所述第一部分的下表面形成在所述保护绝缘膜上或者在所述化合物半导体层上，
其中，所述保护绝缘膜具有第一沟槽和与所述第一沟槽并列形成的非贯通的第二沟槽，以及
其中，所述栅电极的第一部分填充进所述第一沟槽，所述栅电极的第二部分覆盖所述保护绝缘膜的上表面的一部分，并且所述第二部分的一端离开所述第一沟槽并且至少定位在所述第二沟槽中。
2.根据权利要求1所述的化合物半导体器件，
其中，所述保护绝缘膜的厚度在所述第一沟槽与所述第二沟槽之间的位置处从所述第二沟槽朝着所述第一沟槽逐渐减小。
3.根据权利要求1或2所述的化合物半导体器件，
其中，所述栅电极填充进所述第二沟槽，并且所述一端在远离所述第一沟槽的方向上定位成远于所述第二沟槽。
4.根据权利要求1或2所述的化合物半导体器件，
其中，所述栅电极具有定位在所述第二沟槽中的一端。
5.根据权利要求1所述的化合物半导体器件，
其中，所述栅电极填充进被形成为穿透所述保护绝缘膜的贯穿沟槽的所述第一沟槽并且与所述化合物半导体层接触。
6.根据权利要求1所述的化合物半导体器件，
其中，形成所述第一沟槽，使得在所述第一沟槽的底部残存了仅具有预定厚度的保护绝缘膜，以及
其中，在所述化合物半导体层上经由所述保护绝缘膜的底部形成所述栅电极。
7.根据权利要求1所述的化合物半导体器件，
其中，所述第一沟槽被形成为穿透所述保护绝缘膜的贯穿沟槽，
其中，所述化合物半导体器件进一步包括以覆盖所述第一沟槽的内壁表面的方式在所述保护绝缘膜上形成的栅绝缘膜，并且
其中，在所述化合物半导体层上经由所述栅绝缘膜形成所述栅电极。
8.一种制造化合物半导体器件的方法，包括：
形成覆盖化合物半导体层的顶部并且具有第一沟槽和与所述第一沟槽并列形成的非贯通的第二沟槽的保护绝缘膜，以及
形成栅电极，在所述栅电极中在下部处的第一部分和在上部处的比所述第一部分更宽的第二部分一体形成，所述第一部分的下表面形成在所述保护绝缘膜上或者在所述化合物半导体层上，以及
其中，所述栅电极的第一部分填充进所述第一沟槽，所述栅电极的第二部分覆盖所述保护绝缘膜的上表面的一部分，并且所述第二部分的一端离开所述第一沟槽并且至少定位在所述第二沟槽中。
9.根据权利要求8所述的制造化合物半导体器件的方法，
其中，所述保护绝缘膜被形成为厚度在所述第一沟槽与所述第二沟槽之间的位置从所述第二沟槽朝着所述第一沟槽逐渐减小。
10.根据权利要求8或9所述的制造化合物半导体器件的方法，
其中，所述栅电极被形成为填充进所述第二沟槽并且具有在远离所述第一沟槽的方向上定位成远于所述第二沟槽的一端。
11.根据权利要求8或9所述的制造化合物半导体器件的方法，
其中，所述栅电极被形成为具有定位在所述第二沟槽中的一端。
12.根据权利要求8所述的制造化合物半导体器件的方法，
其中，所述第一沟槽被形成为穿透所述保护绝缘膜的贯穿沟槽，以及
其中，所述栅电极被形成为填充进所述第一沟槽并且与所述化合物半导体层接触。
13.根据权利要求8所述的制造化合物半导体器件的方法，
其中，所述第一沟槽被形成为使得在所述第一沟槽的底部处残存了仅具有预定厚度的保护绝缘膜，以及
其中，在所述化合物半导体层上经由所述保护绝缘膜的底部形成所述栅电极。
14.根据权利要求8所述的制造化合物半导体器件的方法，
其中，所述第一沟槽被形成为穿透所述保护绝缘膜的贯穿沟槽，
其中，所述制造化合物半导体器件的方法进一步包括以覆盖所述第一沟槽的内壁表面的方式在所述保护绝缘膜上形成栅绝缘膜，以及
其中，在所述化合物半导体层上经由所述栅绝缘膜形成所述栅电极。
CN201310284714.5A 2012-07-10 2013-07-08 化合物半导体器件及其制造方法 Expired - Fee Related CN103545362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012155084A JP2014017423A (ja) 2012-07-10 2012-07-10 化合物半導体装置及びその製造方法
JP2012-155084 2012-07-10

Publications (2)

Publication Number Publication Date
CN103545362A CN103545362A (zh) 2014-01-29
CN103545362B true CN103545362B (zh) 2016-07-06

Family

ID=49913860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310284714.5A Expired - Fee Related CN103545362B (zh) 2012-07-10 2013-07-08 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US9184272B2 (zh)
JP (1) JP2014017423A (zh)
CN (1) CN103545362B (zh)
TW (1) TWI533452B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6534791B2 (ja) * 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
CN105390540A (zh) * 2015-10-21 2016-03-09 西安电子科技大学 一种基于GaN异质结材料的Fin-HEMT器件
WO2017087197A1 (en) * 2015-11-19 2017-05-26 Hrl Laboratories, Llc Iii-nitride field-effect transistor with dual gates
CN105355557A (zh) * 2015-11-26 2016-02-24 西安电子科技大学 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法
JP6705219B2 (ja) * 2016-03-08 2020-06-03 サンケン電気株式会社 半導体装置
KR102261740B1 (ko) * 2016-11-10 2021-06-09 한국전자통신연구원 고주파 소자 및 이의 제조 방법
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
US20210126120A1 (en) * 2019-10-23 2021-04-29 Analog Devices, Inc. Modification of electric fields of compound semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166694A (zh) * 1996-02-21 1997-12-03 冲电气工业株式会社 固态天线开关和场效应晶体管
CN1638143A (zh) * 2003-12-24 2005-07-13 松下电器产业株式会社 场效应晶体管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP3715557B2 (ja) 2001-08-08 2005-11-09 日本電信電話株式会社 電界効果トランジスタの製造方法
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP2007250910A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2008034522A (ja) * 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
WO2008027593A2 (en) * 2006-09-01 2008-03-06 Bae Systems Information And Electronic Systems Integration Inc. Improved structure and method for fabrication of field effect transistor gates with or without field plates
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
JP2010118556A (ja) 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5534701B2 (ja) * 2009-04-14 2014-07-02 三菱電機株式会社 半導体装置
JP2011204717A (ja) * 2010-03-24 2011-10-13 Sanken Electric Co Ltd 化合物半導体装置
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5801560B2 (ja) * 2011-01-21 2015-10-28 株式会社豊田中央研究所 半導体装置
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US8901604B2 (en) * 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166694A (zh) * 1996-02-21 1997-12-03 冲电气工业株式会社 固态天线开关和场效应晶体管
CN1638143A (zh) * 2003-12-24 2005-07-13 松下电器产业株式会社 场效应晶体管及其制造方法

Also Published As

Publication number Publication date
TW201417279A (zh) 2014-05-01
US9368359B2 (en) 2016-06-14
US20150333135A1 (en) 2015-11-19
US9184272B2 (en) 2015-11-10
TWI533452B (zh) 2016-05-11
CN103545362A (zh) 2014-01-29
JP2014017423A (ja) 2014-01-30
US20140016360A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
CN103545362B (zh) 化合物半导体器件及其制造方法
US9570600B2 (en) Semiconductor structure and recess formation etch technique
CN103325822B (zh) 化合物半导体器件及其制造方法
US8912571B2 (en) Compound semiconductor device including first film on compound semiconductor layer and second film on first film and method of manufacturing the same
US8937337B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
CN103367424B (zh) 化合物半导体器件及其制造方法
US8624260B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US9165851B2 (en) Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
EP2575179B1 (en) Compound semiconductor device and manufacturing method therefor
EP2575180A2 (en) Compound semiconductor device and method of manufacturing the same
US20130105810A1 (en) Compound semiconductor device, method for manufacturing the same, and electronic circuit
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
US20160225886A1 (en) Semiconductor device and method for manufacturing the same
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
CN103700700A (zh) 化合物半导体器件及其制造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP7308593B2 (ja) 窒化物半導体装置
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP7100241B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20180708