JP3715557B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3715557B2 JP3715557B2 JP2001241071A JP2001241071A JP3715557B2 JP 3715557 B2 JP3715557 B2 JP 3715557B2 JP 2001241071 A JP2001241071 A JP 2001241071A JP 2001241071 A JP2001241071 A JP 2001241071A JP 3715557 B2 JP3715557 B2 JP 3715557B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- opening
- gate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、リセスゲート構造を備えた電界効果トランジスタおよびこの製造方法に関する。
【0002】
【従来の技術】
MES構造の電界効果トランジスタ(FET)において、ソース・ドレイン間に電圧を印加すると、ソース・ドレイン間のチャネル中を電子などのキャリアが移動する。このとき、チャネルを構成している半導体層に存在するイオン化したドナーの存在により、キャリアとしての電子の移動度は影響を受ける。
これに対し、ヘテロ構造型電界効果トランジスタ(HFET)は、キャリアとしての電子が走行する層と、電子を供給する層とをヘテロ接合により空間的に分離し、電子がドナーによって散乱されるのを抑制し、電子移動度を増大させて高速性を向上させたトランジスタである。
【0003】
このHFETの代表的な構造の一例を図6に示す。このHFETは、まず、半絶縁性のInPからなる基板601上に、InAlAsからなる膜厚200nmのバッファ層602,InGaAsからなる膜厚15nmのチャネル層603,InAlAsからなる膜厚3nmのスペーサ層604,不純物としてSiが1×1019cm-3ドープされたInAlAsからなる膜厚5nmのキャリア供給層605,InAlAsからなる膜厚10nmのショットキー接合形成層606,Siが高濃度(2×1019cm-3)にドープされたInGaAsからなるコンタクト層607が、有機金属気相成長法などにより結晶成長されて順次積層されている。
【0004】
また、コンタクト層607上には、AuGe合金などの金属からなるソース電極608,ドレイン電極609が形成され、各々コンタクト層607とオーミック接合されている。
一方、コンタクト層607上のソース電極608とドレイン電極609との間には、図6の紙面の法線方向に延在するストライプ状の開口部611を備えた絶縁膜610を備え、コンタクト層607を開口部611よりエッチング除去して空間を形成し、また、開口部611より上記空間に進入してショットキー接合形成層606にショットキー接続するWSiなどの金属からなるゲート電極612を備え、リセスゲート構造としている。
【0005】
上記空間を形成するためのコンタクト層607のエッチングを再現性よく行うために、選択エッチングがしばしば用いられる。選択エッチングは、コンタクト層とショットキー接合形成層とを別材料とすることで、各々異なるエッチング特性を持たせ、コンタクト層がよりエッチングされやすい条件とするものである。あるいは、コンタクト層とショットキー接合形成層との間に、これらとは別材料でエッチング停止層を形成して挿入し、コンタクト層のエッチングでは、ショットキー接合層がエッチングされないようにするものである。
【0006】
以上のようにして作製されたHFETは、ゲート電極612に印加した電圧により、チャネル層603の2次元電子ガスの濃度を変化させ、ソース電極608とドレイン電極609との間に流れる電流を制御することにより、トランジスタ動作を得る。また、図6に示すHFETは、リセスゲート構造とすることで寄生抵抗を低減させ、また、断面視「T」字形のゲート電極とすることで、ゲート電極の抵抗を低減させたものである。
【0007】
【発明が解決しようとする課題】
ところで、上述した従来のHFETでは、つぎに示すような問題がある。ゲート電極を形成するためのコンタクト層除去の際、ゲート電極の両脇にはショットキー接合形成層の表面が露出する領域、すなわち、リセス領域613a,613bが形成される。このリセス領域の大きさは、トランジスタ特性に大きな影響を与える。リセス領域が広くなると、トランジスタの寄生抵抗を大きくする。特に、ソース・ゲート間の寄生抵抗が大きくなると、トランジスタの相互コンダクタンスを低下させることになり、これを用いた回路の増幅特性や周波数特定を律速する要因となる。
【0008】
一方、リセス領域が小さくなると、ゲート・ドレイン間に電界集中を起こしやすくなり、僅かなドレイン電圧でトランジスタを破壊に至らしめる。また、電界集中により生じるホットキャリアが、ゲート・ドレイン間の電流経路にダメージを与え、トランジスタの劣化の要因となりうる。
以上のことから、リセス領域の広がりについては、ソース側とドレイン側で異なる要求があることが判る。ソース側では寄生抵抗を押さえるためにリセス広がりは小さくし、ドレイン側では電界集中を押さえるために、ある程度リセス広がりを大きめにするのが理想である。
【0009】
このような、ソース・ドレイン非対称構造は、シリコン半導体を用いたMOSFETなど、イオン注入によりソースおよびドレインのオーミック領域を形成するトランジスタでは、LDD(Lightly-Doped Drain)構造として知られている。ところが、LDD構造のように不純物濃度のプロファイル制御によって非対称構造を形成することは、結晶成長により活性層を形成するHFETには適用できない。
【0010】
リセス形成によるゲート構造で非対称構造を実現する手法として考えられるのは、まず1回目の露光工程によりリセス領域を形成した後、2回目の露光工程によりゲート電極を形成するものである。しかしながら、リセス領域の大きさは、通常0.05〜0.5μm程度であり、非対称構造を再現性よく実現するためには、この2回の露光の位置合わせ精度として0.01μmオーダーという極めて厳しい値が要求され、実現的ではない。
【0011】
本発明は、以上のような問題点を解消するためになされたものであり、より容易にリセス形成によるゲート構造で非対称構造を実現できるようにすることを目的とする。
【0012】
【課題を解決するための手段】
本発明の一形態における電界効果トランジスタの製造方法は、半導体基板の上にチャネル層を形成する工程と、チャネル層の上にショットキー接合層を形成する工程と、ショットキー接合層上にコンタクト層を形成する工程と、コンタクト層の上にソース電極およびドレイン電極を形成する工程と、コンタクト層の上のソース電極とドレイン電極の間に絶縁膜を形成する工程と、絶縁膜にゲート開口部およびこのゲート開口部のドレイン電極が配置された側に配置されてゲート長方向の開口寸法が絶縁膜の膜厚より小さい非対称リセス形成用開口部を形成する工程と、ゲート開口部および非対称リセス形成用開口部を備えた絶縁膜をマスクとしてコンタクト層をエッチングし、ゲート開口部および非対称リセス形成用開口部下の領域に、ショットキー接合層表面が連続して露出したリセス領域を形成する工程と、このリセス領域を形成する工程に引き続き、絶縁膜上のゲート開口部及び非対称リセス形成用開口部を含む領域に金属を堆積して金属膜を形成し、この金属膜の一部がゲート開口部のみよりリセス領域に嵌入してショットキー接合層にショットキー接続した状態とする工程と、金属膜を加工して、絶縁膜上に配置されて一部がゲート開口部よりリセス領域に嵌入してショットキー接合層にショットキー接続したゲート電極を形成する工程とを備え、コンタクト層のエッチングでは、コンタクト層を等方的にエッチングするようにしたものである。
この発明によれば、ドレイン側のリセス領域がソース側のリセス領域より広く形成されるようになる。
【0015】
また、本発明の一形態における電界効果トランジスタの製造方法は、半導体基板上にチャネル層を形成する工程と、チャネル層の上にショットキー接合層を形成する工程と、ショットキー接合層の上にコンタクト層を形成する工程と、コンタクト層の上にソース電極およびドレイン電極を形成する工程と、コンタクト層の上のソース電極とドレイン電極の間に絶縁膜を形成する工程と、絶縁膜にゲート開口部およびこのゲート開口部のドレイン電極が配置された側に配置されてゲート長方向の開口寸法が絶縁膜の膜厚より小さい非対称リセス形成用開口部を形成する工程と、ゲート開口部および非対称リセス形成用開口部を備えた絶縁膜をマスクとしてコンタクト層をエッチングし、ゲート開口部および非対称リセス形成用開口部下の領域に、ショットキー接合層表面が連続して露出したリセス領域を形成する工程と、リセス領域を形成する工程に引き続き、絶縁膜の上のゲート開口部及び非対称リセス形成用開口部を含む領域が開口してこれ以外のソース電極及びドレイン電極を含む領域が被覆されたマスク層を形成し、マスク層の上より金属を堆積した後、マスク層を除去することで、絶縁膜上のゲート開口部及び非対称リセス形成用開口部を含む領域に金属膜を形成し、この金属膜の一部がゲート開口部のみよりリセス領域に嵌入してショットキー接合層にショットキー接続した状態とする工程と、金属膜を加工して、絶縁膜上に配置されて一部がゲート開口部よりリセス領域に嵌入してショットキー接合層にショットキー接続したゲート電極を形成する工程とを備え、エッチングでは、コンタクト層を等方的にエッチングするようにしたものである。
上記電界効果トランジスタの製造方法において、ゲート電極を形成した後、絶縁膜を除去するようにしても良い。また、上記電界効果トランジスタの製造方法において、半導体基板上に電子走行層を形成する工程と、電子走行層にヘテロ接合する電子供給層を形成する工程とによりチャネル層を形成するようにしてもよい。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
<実施の形態1>
はじめに、本発明の第1の実施の形態について説明する。図1は、第1の実施の形態における電界効果トランジスタの一例である、ヘテロ構造型電界効果トランジスタ(HFET)の構成例を示す模式的な断面図である。このHFETの形成では、まず、半絶縁性のInPからなる基板101上に、InAlAsからなる膜厚200nmのバッファ層102,InGaAsからなる膜厚15nmのチャネル層103,InAlAsからなる膜厚3nmのスペーサ層104,不純物としてSiが1×1019cm-3ドープされたInAlAsからなる膜厚5nmのキャリア供給層105,InAlAsからなる膜厚10nmのショットキー接合形成層106,Siが高濃度(2×1019cm-3)にドープされたInGaAsからなるコンタクト層107を、有機金属気相成長法などにより結晶成長することで順次積層する。
【0017】
この後、コンタクト層107上に、Ti/Pt/Auを堆積して金属膜を形成した後、この金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、図2(a)に示すように、ソース電極108とドレイン電極109とが形成された状態とする。コンタクト層107が存在するので、ソース電極108,ドレイン電極109は、オーミック接合する。
【0018】
次いで、ソース電極108,ドレイン電極109の形成により露出したショットキー接合形成層106表面に、酸化シリコンからなる膜厚50nmの絶縁膜110を形成し、これに、公知の電子線リソグラフィ技術とエッチング技術とにより、図2(b)の紙面の法線方向に延在するストライプ状のゲート開口部111a,非対称リセス形成用開口部111bを形成する。ゲート開口部111aは、幅100nmに形成し、非対称リセス形成用開口部111bは、ゲート開口部111aよりドレイン側100nm離れて幅20nmに形成する。
【0019】
絶縁膜110を形成したら、図2(c)に示すように、ゲート開口部111a,非対称リセス形成用開口部111bをリセス形成用の開口領域とし、この開口領域よりコンタクト層107を、クエン酸などのエッチング液を用いたウエットエッチングで等方的にエッチングする。このエッチングで、エッチング種であるクエン酸(エッチング液)は、2つの開口部からコンタクト層107を浸食し、エッチングの横方向の広がりによって1つのつながった空間を形成し、ゲート開口部111aを堺に異なる広さのリセス領域113a,リセス領域113bを形成する。
【0020】
このとき、ゲート開口部111aを中心にゲート長方向を見ると、ゲート開口部111aからドレイン側に形成されている空間は、ゲート開口部111aからソース側に側に形成されているより広く形成される。従って、本実施の形態によれば、ゲート開口部を形成するときに、新たな工程を追加することなく、ゲート開口部を中心にした非対称なリセス領域が形成されることになる。
【0021】
この後、絶縁膜110の所定領域が開口してこれ以外のソース電極108,ドレイン電極109を含む領域が被覆されたマスク層を形成し、このマスク層上よりTi/Pt/Auを堆積して金属膜を形成した後、マスク層を除去することで、図2(d)に示すように、ゲート電極112を形成する。金属膜の形成において、堆積した金属の一部が、ゲート開口部111aより望めるショットキー接合形成層106の露出面にショットキー接合する。従って、形成したゲート電極112は、一部がゲート開口部111aを通過してショットキー接続形成層106に到達してショットキー接合する。
【0022】
一方、非対称リセス形成用開口部111bは、開口寸法が狭いので、金属を堆積するときにこの一部が空間内部にあまり進入することが無く、この領域において、ゲート電極112の一部がショットキー接合形成層106に接触する部分が形成されることがない。また、非対称リセス形成用開口部111bを通過してショットキー接合形成層106上に形成された金属部分は、ゲート電極とは絶縁分離された状態となっている。
【0023】
従って、ゲート電極112に印加された電圧は、ゲート開口部111a直下のショットキー接合形成層106にのみ印加されるので、ゲート長はゲート開口部111aの、図1の紙面横方向の寸法によって定義される。また、非対称リセス形成用開口部111bの存在により、ゲート開口部111aを堺に分けられたリセス領域113a,リセス領域113bは、ドレイン側のリセス領域113bの方が広く形成され、非対称のリセス領域が形成される。
【0024】
ここで、非対称リセス形成用開口部111bは、ゲート開口部111aよりドレイン側に配置する。かつ、前述した金属の堆積時に、非対称リセス形成用開口部111bより進入する金属の堆積量を抑制し、この堆積部分がゲート電極112に接触しないように、非対称リセス形成用開口部111bの開口広さを小さくする。
図3(a)に示すように、開口部の寸法が絶縁膜110aの厚さ相当、あるいは絶縁膜110aの厚さより大きい場合、開口部より見込めるショットキー接合形成層106上に堆積する金属部分301の上部は、絶縁膜110aに堆積する金属部分302に接触した状態となる。
【0025】
これに対し、図3(b)に示すように、開口部の寸法が絶縁膜110の厚さに比べて十分に小さい場合、金属部分311が大きく成長する前に、開口部側部への横方向の金属の成長により、開口部が塞がれる。この結果、絶縁膜110下への金属の供給が無くなり、ショットキー接合形成層106上に堆積する金属部分311の成長が停止する。
このため、図3(b)の場合、金属部分311は、金属部分312、すなわちゲート電極に接触することがない。
【0026】
ところで、前述した実施の形態においては、図4(a)の断面図に示すように、絶縁膜110に対してゲート開口部111a,非対称リセス形成用開口部111bを形成した。従って、形成したゲート開口部111aと非対称リセス形成用開口部111bの間の部分は、図4(b)の平面図に示すように、リセス領域上では何ら支持されている部分が無く、リセス領域端部の絶縁膜110に連続している部分で支持されているのみである。
この場合、トランジスタの最大許容電流を増加させるために、ゲート幅Wgを増加させると、ゲート開口部111aと非対称リセス形成用開口部111bの間の部分の強度が不十分となる可能性がある。
【0027】
これを解消するため、ゲート幅方向に連続した非対称リセス形成用開口部111bではなく、図4(c),図4(d)に示すように、絶縁膜110に、部分的に開口した複数の非対称リセス形成用開口部410b,420bを備えるようにしても良い。
非対称リセス形成用開口部410bは、ゲート長方向の幅が20nm,ゲート幅方向の長さが100nmであり、ゲート開口部111aより100nmドレイン側に、ゲート幅方向に100nm毎に周期的に配置されている。
【0028】
また、非対称リセス形成用開口部420bは、ゲート長方向の幅が10nm,ゲート幅方向の長さが100nmであり、まずこれが、ゲート開口部111aより100nmドレイン側にゲート幅方向に100nm毎に周期的に配置されて第1の列を構成している。加えて、非対称リセス形成用開口部420bは、第1の列より50nmドレイン側に、第1の列の周期より50nmずれて100nm毎に周期的に配置されて第2の列を構成している。このように非対称リセス形成用開口部420bを配列することで、非対称リセス形成用開口部410bの配列に比較して、ドレイン側のリセス領域の広がりを、ゲート幅方向により均一に形成することができる。
【0029】
<実施の形態2>
つぎに、本発明の他の形態について説明する。
本実施の形態におけるHFETの製造方法について説明すると、まず、図1にも示したように、半絶縁性のInPからなる基板101上に、InAlAsからなる膜厚200nmのバッファ層102,InGaAsからなる膜厚15nmのチャネル層103,InAlAsからなる膜厚3nmのスペーサ層104,不純物としてSiが1×1019cm-3ドープされたInAlAsからなる膜厚5nmのキャリア供給層105,InAlAsからなる膜厚10nmのショットキー接合形成層106,Siが高濃度(2×1019cm-3)にドープされたInGaAsからなるコンタクト層107を、有機金属気相成長法などにより結晶成長することで順次積層する。
【0030】
この後、図5(a)に示すように、コンタクト層107上に、前述した実施の形態と同様にしてソース電極108,ドレイン電極109を形成した後、これらを含むコンタクト層107上に、ポリメタクリル酸メチル(PMMA)からなる電子線レジスト層501と、PMGIからなる電子線レジスト層502とを、塗布することで順次形成する。
【0031】
塗布した電子線レジストを、加熱して溶媒などを除去した後、ゲート電極形成領域が開口するように、電子線レジスト層502に電子線を露光して潜像を形成し、これを現像することで、図5(b)に示すように、電子線レジスト層502に開口部502aを形成する。
つぎに、電子線レジスト層501に電子線を露光して所定のパターンの潜像を形成し、これを現像することで、図5(c)に示すように、ゲート開口部501aと、非対称リセス形成用開口部501bとを、電子線レジスト層501に形成する。この後、電子線レジスト層501をマスクパターンとし、クエン酸溶液を用いてコンタクト層107をエッチングしてリセス領域を形成する。
【0032】
この後、電子線レジスト層501,電子線レジスト層502上に、例えば蒸着法などによりTi/Pt/Auを堆積し、図5(d)に示すように、ゲート電極112および金属層503を形成する。次いで、電子線レジスト層502および電子線レジスト層501を、レジスト剥離液によって除去し、図5(e)に示すように、コンタクト素107のリセス領域内に露出するショットキー接合形成層106にショットキー接合するゲート電極112が形成された状態とする。このようにリセスゲート構造を形成した場合、ゲート電極112を形成した後、半導体層の露出している表面に、改めて保護膜を形成することができるようになる。
【0033】
なお、上述した実施の形態では、ヘテロ構造型電界効果トランジスタを例に説明したが、これに限るものではなく、ゲートリセス構造を備えた他の電界効果トランジスタに対しても、本発明が適用できることは言うまでもない。
【0034】
【発明の効果】
以上説明したように、本発明によれば、新たな工程を付加することなく、ドレイン側のリセス領域がソース側のリセス領域より広く形成されるようになるので、より容易にリセス形成によるゲート構造で非対称構造を実現できるというすぐれた効果が得られる。
【図面の簡単な説明】
【図1】 本発明の実施の形態における電界効果トランジスタ(ヘテロ構造型電界効果トランジスタ)の構成例を示す模式的な断面図である。
【図2】 本発明の実施の形態における電界効果トランジスタの製造方法を説明するための工程図である。
【図3】 開口部の開口寸法と進入する金属の状態との関係を示す説明図である。
【図4】 本発明の電界効果トランジスタの一部構成を示す断面図と平面図である。
【図5】 本発明の他の形態における電界効果トランジスタの製造方法を説明するための工程図である。
【図6】 従来よりあるヘテロ構造型電界効果トランジスタの構成例を示す模式的な断面図である。
【符号の説明】
101…基板、102…バッファ層、103…チャネル層、104…スペーサ層、105…キャリア供給層、106…ショットキー接合形成層、107…コンタクト層、108…ソース電極、109…ドレイン電極、110…絶縁膜、111a…ゲート開口部、111b…非対称リセス形成用開口部、112…ゲート電極、113a,113b…リセス領域。
Claims (4)
- 半導体基板上にチャネル層を形成する工程と、
前記チャネル層の上にショットキー接合層を形成する工程と、
前記ショットキー接合層の上にコンタクト層を形成する工程と、
前記コンタクト層の上にソース電極およびドレイン電極を形成する工程と、
前記コンタクト層の上の前記ソース電極とドレイン電極の間に絶縁膜を形成する工程と、
前記絶縁膜にゲート開口部およびこのゲート開口部の前記ドレイン電極が配置された側に配置されてゲート長方向の開口寸法が前記絶縁膜の膜厚より小さい非対称リセス形成用開口部を形成する工程と、
前記ゲート開口部および非対称リセス形成用開口部を備えた絶縁膜をマスクとして前記コンタクト層をエッチングし、前記ゲート開口部および非対称リセス形成用開口部下の領域に、前記ショットキー接合層表面が連続して露出したリセス領域を形成する工程と、
前記リセス領域を形成する工程に引き続き、前記絶縁膜上の前記ゲート開口部及び非対称リセス形成用開口部を含む領域に金属を堆積して金属膜を形成し、この金属膜の一部が前記ゲート開口部のみより前記リセス領域に嵌入して前記ショットキー接合層にショットキー接続した状態とする工程と、
前記金属膜を加工して、前記絶縁膜上に配置されて一部が前記ゲート開口部より前記リセス領域に嵌入して前記ショットキー接合層にショットキー接続したゲート電極を形成する工程と
を備え、
前記エッチングでは、前記コンタクト層を等方的にエッチングする
ことを特徴とする電界効果トランジスタの製造方法。 - 半導体基板上にチャネル層を形成する工程と、
前記チャネル層の上にショットキー接合層を形成する工程と、
前記ショットキー接合層の上にコンタクト層を形成する工程と、
前記コンタクト層の上にソース電極およびドレイン電極を形成する工程と、
前記コンタクト層の上の前記ソース電極とドレイン電極の間に絶縁膜を形成する工程と、
前記絶縁膜にゲート開口部およびこのゲート開口部の前記ドレイン電極が配置された側に配置されてゲート長方向の開口寸法が前記絶縁膜の膜厚より小さい非対称リセス形成用開口部を形成する工程と、
前記ゲート開口部および非対称リセス形成用開口部を備えた絶縁膜をマスクとして前記コンタクト層をエッチングし、前記ゲート開口部および非対称リセス形成用開口部下の領域に、前記ショットキー接合層表面が連続して露出したリセス領域を形成する工程と、
前記リセス領域を形成する工程に引き続き、前記絶縁膜の上の前記ゲート開口部及び非対称リセス形成用開口部を含む領域が開口してこれ以外の前記ソース電極及び前記ドレイン電極を含む領域が被覆されたマスク層を形成し、前記マスク層の上より金属を堆積した後、前記マスク層を除去することで、前記絶縁膜上の前記ゲート開口部及び非対称リセス形成用開口部を含む領域に金属膜を形成し、この金属膜の一部が前記ゲート開口部のみより前記リセス領域に嵌入して前記ショットキー接合層にショットキー接続した状態とする工程と、
前記金属膜を加工して、前記絶縁膜上に配置されて一部が前記ゲート開口部より前記リセス領域に嵌入して前記ショットキー接合層にショットキー接続したゲート電極を形成する工程と
を備え、
前記エッチングでは、前記コンタクト層を等方的にエッチングする
ことを特徴とする電界効果トランジスタの製造方法。 - 請求項1または2記載の電界効果トランジスタの製造方法において、
前記ゲート電極を形成した後、前記絶縁膜を除去することを特徴とする電界効果トランジスタの製造方法。 - 請求項1〜3のいずれか1項に記載の電界効果トランジスタの製造方法において、
前記半導体基板上に電子走行層を形成する工程と、
前記電子走行層にヘテロ接合する電子供給層を形成する工程と
により前記チャネル層を形成する
ことを特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241071A JP3715557B2 (ja) | 2001-08-08 | 2001-08-08 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241071A JP3715557B2 (ja) | 2001-08-08 | 2001-08-08 | 電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003059944A JP2003059944A (ja) | 2003-02-28 |
JP3715557B2 true JP3715557B2 (ja) | 2005-11-09 |
Family
ID=19071581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241071A Expired - Fee Related JP3715557B2 (ja) | 2001-08-08 | 2001-08-08 | 電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3715557B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022249391A1 (ja) | 2021-05-27 | 2022-12-01 | 日本電信電話株式会社 | 半導体装置 |
US11784232B2 (en) | 2019-06-04 | 2023-10-10 | Nippon Telegraph And Telephone Corporation | Field effect transistor and method for manufacturing the same |
US11888053B2 (en) | 2018-10-31 | 2024-01-30 | Nippon Telegraph And Telephone Corporation | Field-effect transistor and manufacturing method therefor |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017423A (ja) | 2012-07-10 | 2014-01-30 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP6810014B2 (ja) * | 2017-10-26 | 2021-01-06 | 日本電信電話株式会社 | 電界効果型トランジスタおよびその製造方法 |
US11387332B2 (en) * | 2018-06-27 | 2022-07-12 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
-
2001
- 2001-08-08 JP JP2001241071A patent/JP3715557B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11888053B2 (en) | 2018-10-31 | 2024-01-30 | Nippon Telegraph And Telephone Corporation | Field-effect transistor and manufacturing method therefor |
US11784232B2 (en) | 2019-06-04 | 2023-10-10 | Nippon Telegraph And Telephone Corporation | Field effect transistor and method for manufacturing the same |
WO2022249391A1 (ja) | 2021-05-27 | 2022-12-01 | 日本電信電話株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003059944A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100532564B1 (ko) | 다중 게이트 모스 트랜지스터 및 그 제조 방법 | |
JP2702338B2 (ja) | 半導体装置、及びその製造方法 | |
JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
US9356129B2 (en) | Tunnel junction field effect transistors having self-aligned source and gate electrodes and methods of forming the same | |
JP2003203930A (ja) | ショットキーゲート電界効果型トランジスタ | |
JP3715557B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2735718B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2912187B2 (ja) | 電界効果型トランジスタ | |
US6069375A (en) | Field effect transistor | |
KR100383663B1 (ko) | 계단형 리쎄스 게이트 구조를 갖는 자기 정렬 화합물반도체 소자 제조 방법 | |
US6150245A (en) | Method of manufacturing a field effect transistor | |
JPS622666A (ja) | 電界効果トランジスタ | |
JP2591436B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2893776B2 (ja) | 半導体装置の製造方法 | |
JP2001102354A (ja) | 半導体素子およびその製造方法 | |
JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 | |
JP2024049166A (ja) | 半導体装置の製造方法 | |
KR100554967B1 (ko) | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 | |
JP3312613B2 (ja) | 化合物半導体装置の製造方法 | |
JPH05315368A (ja) | 電界効果トランジスタ | |
JP2629639B2 (ja) | 半導体装置及びその製造方法 | |
JPH04212428A (ja) | 半導体装置の製造方法 | |
JPH03250741A (ja) | 半導体装置の製造方法 | |
JPH02191345A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |