KR100554967B1 - 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 - Google Patents
음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 Download PDFInfo
- Publication number
- KR100554967B1 KR100554967B1 KR1020040057014A KR20040057014A KR100554967B1 KR 100554967 B1 KR100554967 B1 KR 100554967B1 KR 1020040057014 A KR1020040057014 A KR 1020040057014A KR 20040057014 A KR20040057014 A KR 20040057014A KR 100554967 B1 KR100554967 B1 KR 100554967B1
- Authority
- KR
- South Korea
- Prior art keywords
- negative differential
- differential resistance
- gate
- electron mobility
- mobility transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000000694 effects Effects 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 230000001629 suppression Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000609 electron-beam lithography Methods 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 3
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 3
- 230000027756 respiratory electron transport chain Effects 0.000 claims description 3
- IWVKTOUOPHGZRX-UHFFFAOYSA-N methyl 2-methylprop-2-enoate;2-methylprop-2-enoic acid Chemical compound CC(=C)C(O)=O.COC(=O)C(C)=C IWVKTOUOPHGZRX-UHFFFAOYSA-N 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000004891 communication Methods 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 abstract description 2
- 230000001276 controlling effect Effects 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009699 differential effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 마이크로파 및 밀리미터파 대역의 높은 주파수를 이용하는 통신 시스템의 능동 소자로 사용되는 고전자이동도 트랜지스터(high electron mobility transistor, HEMT) 소자에 조절용 게이트(control gate)를 추가함으로써 음성미분저항(Negative Differential Resistance) 효과를 억제하고 소자의 선형특성을 향상시키는 방법이다. PHEMT에서 일반적인 음성미분저항 효과는 InGaAs 층과 같이 높은 전자이동도를 가지는 층에서 AlGaAs와 같이 낮은 전자이동도를 갖는 층으로 여기된 전자가 이동하면서 속도가 감소되거나, 건 효과(Gunn effect)로 인하여 전류-전압 특성에서 음성미분저항 효과가 나타난다. 전력 소자와 같은 응용 소자의 안정적인 동작을 위해서는 높은 드레인 인가전압에서 음성미분저항 효과에 의해 발생하는 마이크로파 발진을 억제하여야 한다.
본 발명은 일반적인 부정합 고전자이동도 트랜지스터 구조에서 소스, 드레인, 게이트 외에 2개의 조절용 게이트를 형성함으로써 조절 게이트의 영역에서 매우 높은 전계가 형성된다. 이렇게 형성된 전계로 인하여 캐리어들의 충돌(scattering) 현상이 발생하지 않게 되어 음성미분저항 효과가 없어지게 한다. 이러한 효과로 부정합 고전자이동도 트랜지스터의 선형특성을 향상시켜 전력 소자와 같은 응용 소자의 안정적인 동작을 가능하게 한다.
PHEMT, 음성미분저항(negative differential resistance), 게이트, 선형특성
Description
도 1 은 종래의 부정합 고전자이동도 트랜지스터(PHEMT)의 표면사진,
도 2 는 부정합 고전자이동도 트랜지스터 제조에 사용된 에피 구조,
도 3 은 본 발명의 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 제조 공정도,
(a)는 MESA 격리 식각 공정
(b)는 오믹 금속 형성 공정
(c)는 1차 리세스식각 및 음성미분저항 억제 조절용 게이트 형성공정
(d)는 2차 리세스 식각 및 중앙 0.1 ㎛ T-게이트 형성 공정
(e)는 Si3N4 패시베이션 공정
도 4 는 MESA 식각 계면 사진,
도 5 는 본 발명의 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 단면 구조를 나타낸 도,
도 6 은 본 발명의 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스 터의 단면 사진,
도 7 은 본 발명의 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 표면 사진,
도 8 은 기준 부정합 고전자이동도 트랜지스터의 직류 특성을 나타낸 도,
도 9 는 본 발명의 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 직류 특성을 나타낸 도.
＜도면의 주요 부분에 대한 부호의 설명＞
11, 62 : 소스 12, 63 : 드레인
13 : 게이트 31 : MESA
32 : GaAs 33 : 오믹 금속
34, 52, 64 : 음성미분저항 효과 억제 조절용 게이트
35, 51, 61 : 0.1 ㎛ T-게이트
36 : Si3N4 41 : MESA 계면
본 발명은 마이크로파 및 밀리미터파 대역의 높은 주파수를 이용하는 통신 시스템의 능동 소자로 사용되는 부정합 고전자이동도 트랜지스터(pseudomorphic high electron mobility transistor; PHEMT) 소자에 있어서, 조절용 게이트(control gate)를 추가함으로써 음성미분저항(Negative Differential Resistance) 효과를 억제하고 소자의 선형특성을 향상시킬 수 있는 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및 제조 방법에 관한 것이다.
일반적인 부정합 고전자이동도 트랜지스터는 반절연성 GaAs(gallium-arsenide) 기판 위에 InAlAs/ InGaAs (Indium-aluminium-arsenide/Indium-gallium-arsenide) 또는 AlGaAs/InGaAs(aluminium-gallium-arsenide/Indium-gallium-arsenide) 등을 성장시켜 소스(source)(11), 드레인(drain)(12) 및 게이트(gate)(13)를 갖는 도 1과 같은 구조를 가지고 있다.
본 발명은 부정합 고전자이동도 트랜지스터에 높은 드레인 인가전압에 나타나는 음성미분저항 효과를 억제하고 소자의 선형특성을 향상하여 전력 소자와 같은 소자의 안정적인 동작을 가능하게 하는 발명이다.
부정합 고전자이동도 트랜지스터에서 일반적인 음성미분저항 효과는 InGaAs층과 같이 높은 전자이동도를 가지는 층에서 AlGaAs와 같이 낮은 전자이동도를 갖는 층으로 여기된 전자가 이동하면서 속도가 감소되거나, 건 효과(Gunn effect)로 인하여 전류-전압 특성에서 음성미분저항 효과가 나타난다. 이러한 음성미분저항 효과는 InGaP/ InGaAs/AlGaAs와 같은 에피 구조를 가지는 부정합 HEMT(psuedomorphic HEMT, PHEMT) 또는 InAlAs/InGaAs와 같은 에피구조를 가지는 2단자 다이오드에서 흔히 나타난다.
전력 소자와 같은 응용 소자의 안정적인 동작을 위해서는 높은 드레인 인가 전압에서 음성미분저항 효과에 의해 발생하는 마이크로파 발진을 억제하여야 한다.
따라서, 본 발명에서는 높은 드레인 인가전압에서 발생하는 음성미분저항 효과를 억제하기 위하여 3개의 게이트를 가지는 부정합 고전자이동도 트랜지스터 구조의 소자를 제조하였으며, 추가로 제조된 2개의 게이트 특히, 음성미분저항 효과억제 조절용 게이트를 사용함으로써, 소스와 드레인 전압을 각각 독립적으로 제어하게 되어 음성미분저항을 억제하게 된다.
본 발명에 따른 음성미분저항 억제용 부정합 고전자이동도 트랜지스터는 게이트, 소스, 드레인으로 구성된 부정합 고전자이동도 트랜지스터에 있어서, 상기 게이트와 소스의 사이 및 게이트와 드레인의 사이에 각각 위치하고, InGaAs 층에서 AlGaAs 층으로 전자의 여기로 인해 전자 이동 속도 감소와 건 효과(Gunn effect)로 인하여 나타나는 음성미분저항 효과 억제 조절용 게이트가 구비되는 것을 특징으로 한다.
또한 본 발명에서는 소자간의 전기적 격리를 위해 MESA 구조를 형성하는 제 1단계; 반도체와 금속 전극간의 원할한 전류 흐름을 위해 오믹 금속층을 형성하는 제 2단계; 1차 리세스(recess) 공정을 수행하고 전자선 묘화 공정(electron beam lithography)을 이용하여 음성미분저항 현상을 억제하기 위한 측면 조절용 게이트(side control gate)를 형성하는 제 3단계; 2차 리세스 공정을 수행하고 전자선 묘화 공정을 이용하여 중앙 T-게이트를 형성하는 제 4단계; 노출된 채널층 보호인 패시베이션(passivation)을 위해 PE-CVD(plasma enhanced chemical vapor deposition)를 이용하여 Si3N4를 적층하는 제 5단계를 포함하는 공정에 의하여 음성 미분저항 억제용 부정합 고전자이동도 트랜지스터를 제조하는 것을 특징으로 한다.
본 발명의 특징을 보다 명확하게 이해할 수 있도록 첨부된 도면을 참조하여 본 발명을 상세히 기술하면 다음과 같다.
본 발명에 사용된 웨이퍼는 4인치 반절연 GaAs 기판 위에 MBE(molecular beam epitaxy)를 사용하여 디플리션모드(depletion-mode) 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 제조를 위한 에피를 성장한 것이다. 본 발명을 위해 사용된 반도체재료의 에피 구조는 도 2에 도시한다.
본 발명에서는 2가지의 0.1 ㎛ T-게이트 부정합 고전자이동도 트랜지스터를 제시하며, 기준이 되는 PHEMT는 도 1과 같이 게이트(13), 소스(11) 및 드레인(12)만으로 구성되어 있으며, 게이트(13)는 소스(11)와 드레인(12)의 중앙에 위치하게 형성하였다. 소스(11)와 드레인(12)의 간격은 2.5 ㎛이며, 게이트 머리(head)와 다리(foot)의 길이는 각각 0.7 ㎛와 0.1㎛이다.
본 발명에 따른 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터는 기준이 되는 소자와 비교하기 위해 T-게이트에서 0.5 ㎛ 떨어진 양쪽에 0.4 ㎛ 길이의 음성미분저항 효과 억제 조절용 게이트(64)형성하며, 음성미분저항 효과 억제 조절용 게이트(64)의 쇼트키 접합(Schottky contact) 형성으로 인해 채널 영역으로 과도한 공핍 영역의 침투를 막기 위하여 일부의 캡(cap)층(도시안됨)을 남겨두고 그 위에 음성미분저항 효과 억제 조절용 게이트(64)를 형성한다.
도 3은 본 발명의 일실시예에 따른 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터 제조 과정을 설명하기 위한 공정도이다.
도 3(a)는 소자간의 전기적인 격리와 능동소자 영역을 형성하기 위한 1단계로, H2SO4/H2O2/H2O (1:8:160) 용액을 사용하여 3500 Å 식각을 하여 메사(31) 격리(MESA isolation) 공정을 수행하며, 식각된 MESA 계면에서 게이트 금속이 얇아져서 저항이 높아지는 것을 방지하기 위해 식각 공정과 레지스트 패턴 현상 공정을 각각 20초와 60초씩 교대로 반복적으로 수행함으로써 계단식 구조의 MESA 계면을 만든다. 도 4는 이러한 공정 방법을 이용하여 형성된 MESA 계면 사진이다.
도 3(b)는 반도체와 금속 전극간의 원활한 전류 흐름을 위한 오믹(Ohmic) 금속(33)을 형성하는 제 2단계로, 오믹 금속(33) 형성을 위해 AuGe/Ni/Au를 각각 1250/280/1600 A의 두께로 증착한 후 RTA(rapid thermal annealing) 장비를 사용하여 200 ℃에서 10초, 270℃에서 20초의 2단계로 열처리 공정을 진행하면 1 ~ 2×10-7 cm2 의 접촉 저항을 얻는다.
도 3(c)는 1차 리세스(recess) 공정을 수행하고 전자선 묘화 공정(electron beam lithography)을 이용하여 음성미분저항 현상을 억제하기 위한 측면 조절용 게이트(34)를 형성하는 제 3단계로, NH4OH/H2O2/H2O (1:1:2000)용액을 사용하여 1차 게이트 리세스(recess) 공정을 수행한 후 음성미분저항 효과 억제 조절용 게이트를 형성한 그림이다. 음성미분저항 효과 억제 조절용 게이트를 형성하기 위해 캡(cap) 층 두께의 절반 정도로 첫 번째 리세스 식각 공정을 수행한다.
도 3(d)는 2차 리세스 공정 수행하고 전자선 묘화 공정을 이용하여 중앙 T-게이트(35)를 형성하는 제 4단계로, 게이트가 위치할 중앙부분의 길이 0.7 ㎛의 cap층을 두 번째 리세스 공정을 수행하여 제거한 후, 전자가속도 50 keV, 빔 전류 1 nA, 빔 크기 50 nm의 전자선 묘화 장비(electron beam lithography)를 이용하여 중앙 0.1 ㎛ T-게이트를 형성한 그림이다. 0.1 ㎛ T-게이트 패터닝을 위해 PMMA 4%+MCB / P(MMA-MAA) / PMMA 4 %의 3층 감광막 구조를 가지는 전자선 묘화용 레지스트를 사용한다.
도 3(e)는 노출된 채널 보호용 Si3N4(36) 박막 형성 공정인 패시베이션(passivation)을 하는 제 5단계로, PE-CVD장비를 사용하여 900 Å 두께의 Si3N4(36) 박막을 형성한 도면이다.
상기의 방법을 이용하여 제조되는 3개의 게이트를 가지는 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 구조를 도 5에 나타내고, 도 6은 실제 제조된 소자의 단면 주사전자 현미경(scanning electron microscope) 사진이다.
음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터는 상기 도 6에서 소스(62), 드레인(63), 게이트(61) 및 음성미분저항 효과 억제 조절용 게이트(64)로 구성되어있다. 소스(62)와 드레인(63)은 상기 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터 제조 과정의 제 2단계에 의해 형성된 오믹 금속으로, 금속 전극과 반도체간의 전자 흐름을 원활하게 한다. 게이트(61)는 상기 음성미분저 항 효과 억제용 부정합 고전자이동도 트랜지스터 제조 과정의 제 4단계에 의해 형성되어, 소스(62)와 드레인(63) 사이에 존재하는 채널의 전자 흐름을 제어하는 역할을 한다. 음성미분저항 효과 억제 조절용 게이트(64)는 상기 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터 제조 과정의 제 3단계에 의해 형성되어 소스(62)와 게이트(61) 사이 및 게이트(61)와 드레인(63) 사이에 각각 위치하여, InGaAs 층에서 AlGaAs 층으로 전자의 여기로 인해 전자 이동 속도 감소와 건 효과(Gunn effect)로 인하여 나타나는 음성미분저항 효과를 억제한다. 도 7은 상기의 구조로 이루어진 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 표면 사진이다.
본 발명은 부정합 고전자이동도 트랜지스터의 선형특성을 향상하여 전력 소자와 같은 응용 소자의 안정적인 동작을 가능하게 하는 발명이다.
도 8은 제조된 기준 부정합 고전자이동도 트랜지스터를 측정한 직류 특성 그래프이다. 실험의 기준이 되는 부정합 고전자이동도 트랜지스터의 드레인 전압 3.5 V 이상에서는 도 8에서와 같이 음성미분저항 효과가 발생한다.
도 9는 본 발명에 의해 제조된 3개의 게이트를 가지는 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터의 드레인단 조절 게이트 인가전압의 영향에 대한 직류 특성 그래프 이다. 기준 부정합 고전자이동도 트랜지스터와는 달리 드레인 인가전압이 3.5 V 이상에서 음성미분저항 효과가 나타나지 않았다.
본 발명은 일반적인 부정합 고전자이동도 트랜지스터에 음성미분저항 효과를 억제하기 위한 조절용 게이트를 추가함으로써 소자의 선형성을 증가시킨 음성미분저항 효과 억제용 부정합 고전자이동도 트랜지스터에 대한 것이다. 일반적인 부정합 고전자이동도 트랜지스터에서 일반적인 음성미분저항 효과는 InGaAs 층과 같이 높은 전자이동도를 가지는 층에서 AlGaAs와 같이 낮은 전자이동도를 갖는 층으로 여기된 전자가 이동하면서 속도가 감소되거나, 건 효과(Gunn effect)로 인하여 전류-전압 특성에서 음성미분저항 효과가 나타나지만, 본 발명에 따른 음성미분저항 효과 억제용 트랜지스터는 조절 게이트를 형성함으로써 드레인 조절 게이트의 영역에서 매우 높은 전계가 형성되고 이렇게 형성된 전계로 인하여 캐리어들의 충돌(scattering) 현상이 발생하지 않게 되어 음성미분저항 효과가 없어지게 된다.
본 발명에 따른 음성미분저항 효과 억제용 트랜지스터는 소자의 선형성을 증가시킴으로써 전력증폭기 등의 전력소자에 응용에 안정적인 동작을 가능케 할 수 있다.
Claims (4)
- 게이트(61), 소스(62), 드레인(63)으로 구성된 부정합 고전자이동도 트랜지스터에 있어서, 상기 게이트(61)와 소스(62)의 사이 및 게이트(61)와 드레인(63)의 사이에 각각 위치하고, InGaAs 층에서 AlGaAs 층으로 전자의 여기로 인해 전자 이동 속도 감소와 건 효과(Gunn effect)로 인하여 나타나는 음성미분저항 효과 억제 조절용 게이트(64)가 구비되는 것을 특징으로 하는 음성미분저항 억제용 부정합 고전자이동도 트랜지스터.
- 소자간의 전기적 격리를 위해 MESA 구조를 형성하는 제 1단계;반도체와 금속 전극간의 원할한 전류 흐름을 위해 오믹 금속층을 형성하는 제 2단계;1차 리세스(recess) 공정을 수행하고 전자선 묘화 공정(electron beam lithography)을 이용하여 음성미분저항 현상을 억제하기 위한 측면 조절용 게이트(side control gate)를 형성하는 제 3단계;2차 리세스 공정을 수행하고 전자선 묘화 공정을 이용하여 중앙 T-게이트를 형성하는 제 4단계;노출된 채널층 보호인 패시베이션(passivation)을 위해 PE-CVD(plasma enhanced chemical vapor deposition)를 이용하여 Si3N4를 적층하는 제 5단계로 이 루어진 것을 특징으로 하는 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 제조 방법.
- 제 2항에 있어서, 상기 1단계는 식각과 현상 과정을 교대로 실시하여 MESA 계면을 계단식 구조로 형성하는 것을 특징으로 하는 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 제조 방법.
- 제 2항 또는 제 3항에 있어서, 상기 3단계는 1차 리세스 식각을 수행한 후 PMMA/ P(MMA-MAA)의 2층 레지스트 구조와 전자선 묘화 공정을 이용하여 음성 미분저항 억제 조절용 게이트(34)를 형성하는 것을 특징으로 하는 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040057014A KR100554967B1 (ko) | 2004-07-21 | 2004-07-21 | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040057014A KR100554967B1 (ko) | 2004-07-21 | 2004-07-21 | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060008355A KR20060008355A (ko) | 2006-01-26 |
| KR100554967B1 true KR100554967B1 (ko) | 2006-03-03 |
Family
ID=37119393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040057014A KR100554967B1 (ko) | 2004-07-21 | 2004-07-21 | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100554967B1 (ko) |
-
2004
- 2004-07-21 KR KR1020040057014A patent/KR100554967B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060008355A (ko) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2599381B2 (ja) | Ｆｅｔデバイスの製造方法 | |
| US4984036A (en) | Field effect transistor with multiple grooves | |
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| US5344788A (en) | Method of making field effect transistor | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| JP7348842B2 (ja) | ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ | |
| JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5448086A (en) | Field effect transistor | |
| JP3651964B2 (ja) | 半導体装置の製造方法 | |
| US8288260B1 (en) | Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5231040A (en) | Method of making a field effect transistor | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| KR100554967B1 (ko) | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 | |
| JP2008511980A (ja) | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ | |
| US9583589B1 (en) | Self-aligned double gate recess for semiconductor field effect transistors | |
| JP3077599B2 (ja) | 電界効果トランジスタ | |
| EP0394590B1 (en) | Field effect transistors and method of making a field effect transistor | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP2837036B2 (ja) | ゲート電極の形成方法 | |
| JP3141931B2 (ja) | 電界効果トランジスタ | |
| JPH04291732A (ja) | 電界効果トランジスタの製造方法 | |
| KR100349368B1 (ko) | 초고주파 반도체 소자 및 그의 제조방법 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130212 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170213 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |