CN103367426A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103367426A
CN103367426A CN201310100377XA CN201310100377A CN103367426A CN 103367426 A CN103367426 A CN 103367426A CN 201310100377X A CN201310100377X A CN 201310100377XA CN 201310100377 A CN201310100377 A CN 201310100377A CN 103367426 A CN103367426 A CN 103367426A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
compound semiconductor
inert element
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310100377XA
Other languages
English (en)
Other versions
CN103367426B (zh
Inventor
吉川俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103367426A publication Critical patent/CN103367426A/zh
Application granted granted Critical
Publication of CN103367426B publication Critical patent/CN103367426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer

Abstract

本发明涉及化合物半导体器件及其制造方法。一种AlGaN/GaN·HEMT，包括：化合物半导体层叠结构；形成在化合物半导体层叠结构上的p型半导体层；以及形成在p型半导体层上的栅电极，其中，将作为p-GaN的惰性元素的Mg引入到p型半导体层中的栅电极的两侧并且Mg的引入部分被钝化。

Description

化合物半导体器件及其制造方法
技术领域
本文讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
氮化物半导体已经被认为通过使用特性如高饱和电子速率和宽带隙而适用于高耐受电压和高功率半导体器件。例如，作为氮化物半导体的GaN的带隙为3.4eV，并且该带隙大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，并且GaN具有高击穿电场强度。因此，GaN非常有望作为用于高电压操作并且获得高功率的电源的半导体器件的材料。
作为使用氮化物半导体的器件，关于场效应晶体管-特别是高电子迁移率晶体管(HEMT)，已有大量报道。例如，在GaN基HEMT(GaN-HEMT)中，将GaN用作电子传输层并且将AlGaN用作电子供给层的AlGaN/GaN·HEMT吸引了注意。在AlGaN/GaN·HEMT中，在AlGaN处产生由GaN与AlGaN之间晶格常数的差异引起的畸变。通过由此产生的压电极化和AlGaN的自发极化来获得高浓度二维电子气(2DEG)。因此，期望将AlGaN/GaN·HEMT作为高耐受电功率器件如高效率开关元件和电动车辆。
[专利文献1]日本公开特许公报第2009-289827号
[专利文献2]日本公开特许公报第2005-243727号
在氮化物半导体器件中，需要对2DEG的产生量进行局部控制的技术。例如，在HEMT的情况下，期望的是在电压关断的情况下电流不流过，即，从所谓故障安全的观点来看的所谓常断型操作。在电压关断以实现以上的情况下，器件有必要对在栅电极下方的2DEG的产生量进行抑制。
作为使GaN·HEMT能够进行常断操作的方法之一，提出了在电子供给层上形成p型GaN的方法，将存在于与p型GaN层的下方对应的部分处的2DEG停止以得到常断操作。在这个方法中，在例如待成为电子供给层的AlGaN上的整个表面处生长p型GaN，对p型GaN进行干法蚀刻以在栅电极的形成部分处保留来形成p型GaN层，并且在其上形成栅电极。
如上所述，将干法蚀刻用于p型GaN的图案化。干法蚀刻使设置在p型GaN下方的电子供给层的表面层受损，从而，薄层电阻(Rsh)和接触电阻(ρc)增大，并且导通电阻减小。在这种情况下，即使施加栅极电压，也不能获得足够的导通电流(漏极电流)。另外，存在漏极电流发生大的变化的问题。
发明内容
对应于上述问题做出本实施方案，并且本实施方案的一个目的在于通过确保稳定且大的漏极电流而无任何变化来改进器件特性并且能够实现确定的常断来提供高可靠性化合物半导体器件及其制造方法。
半导体器件的一个方面包括：化合物半导体层叠结构；形成在化合物半导体层叠结构上方的p型半导体层；以及形成在p型半导体层上方的电极，其中在p型半导体层中惰性元素被引入到电极的两侧中并且惰性元素的引入部分被钝化。
制造半导体器件的方法的一个方面包括：形成化合物半导体层叠结构；在化合物半导体层叠结构上方的电极形成区域处形成p型半导体层；以及通过将惰性元素引入到p型半导体层的电极形成区域的两侧中来使p型半导体层的惰性元素的引入部分钝化。
附图说明
图1A至图1C是按工艺次序示出根据第一实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图2A和图2B是继图1A至图1C之后按工艺次序示出根据第一实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图3A和图3B是继图2A至图2B之后按工艺次序示出根据第一实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图4是描述在AlGaN/GaN·HEMT处的栅极电压与漏极电流之间关系的特性曲线图；
图5A和图5B是按工艺次序示出根据第一实施方案的修改实施例的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图6A和图6B是继图5A至图5B之后按工艺次序示出根据第一实施方案的修改实施例的AlGaN/GaN·HEMT的制造方法的示意性截面图；
图7是示出使用根据第一实施方案或修改实施例的AlGaN/GaN·HEMT的HEMT芯片的示意性俯视图；
图8是示出使用根据第一实施方案或修改实施例的AlGaN/GaN·HEMT的HEMT的分立封装件的示意性俯视图；
图9是示出根据第二实施方案的PFC电路的接线图；
图10是示出根据第三实施方案的电源装置的示意性构造的接线图；以及
图11是示出根据第四实施方案的高频放大器的示意性构造的接线图。
具体实施方式
在下文中，将参照附图详细说明优选实施方案。在以下各个实施方案中，描述化合物半导体器件的构造及其制造方法。
注意，在以下附图中，存在为了示出方便而未以相对精确的尺寸和厚度示出的部件。
(第一实施方案)
在第一实施方案中，公开了作为化合物半导体器件的AlGaN/GaN·HEMT。
图1A至图3B是按工艺次序示出根据第一实施方案的AlGaN/GaN·HEMT的制造方法的示意性截面图。
首先，如图1A所示，在例如作为生长衬底的半绝缘Si衬底1上形成化合物半导体层叠结构2和p型半导体层3。蓝宝石衬底、GaAs衬底、SiC衬底、GaN衬底等可以用作生长衬底替代Si衬底。此外，衬底的导电性是半绝缘的或导电的。
化合物半导体层叠结构2通过包括成核层2a、电子传输层2b、中间层(间隔层)2c以及电子供给层2d构成。在电子供给层2d上形成有p型半导体层3。
详细地，通过例如金属有机气相外延(MOVPE)法在Si衬底1上外延生长以下各个化合物半导体。可以使用分子束外延(MBE)法等代替MOVPE法。
在Si衬底1上依次生长待成为成核层2a、电子传输层2b、中间层(间隔层)2c、电子供给层2d以及p型半导体层3的各个化合物半导体。通过在Si衬底1上生长例如约0.1μm的厚度的AlN来形成成核层2a。通过生长例如约300nm的厚度的i(有意未掺杂的)-GaN来形成电子传输层2b。通过生长例如约5nm的厚度的i-AlGaN来形成中间层2c。通过生长约30nm的厚度的n-AlGaN来形成电子供给层2d。通过生长例如约30nm的厚度的p-GaN来形成半导体层3。存在其中不形成中间层2c的情况。可以通过形成i-AlGaN来形成电子供给层。
将氨(NH3)气和作为Ga源的三甲基镓(TMGa)气体的混合气体用作生长GaN的源气体。将三甲基铝(TMAl)气体、TMGa气体以及NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层，适当地设定TMAl气体、TMGa气体、TMIn气体的供给的存在/不存在和其流量。将作为共用源的NH3气体的流量设定为约100sccm至10slm。此外，将生长压力设定为约50托至300托，并且将生长温度设定为约800℃至1200℃。
在AlGaN生长为n型的情况下，也就是说，在形成电子供给层2d(n-AlGaN)的情况下，将n型杂质添加到AlGaN的源气体中。在此，例如，以预定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以将Si掺杂至AlGaN中。将Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3，例如，约1×1018/cm3。
在GaN生长为p型的情况下，也就是说，在形成p型半导体层3(p-GaN)的情况下，将p型杂质例如从Mg、C中选择的一种添加到GaN的源气体中。在本实施方案中，Mg用作p型杂质。以预定的流量将Mg添加到源气体以将Mg掺杂至GaN中。将Mg的掺杂浓度设定为例如约1×1016/cm3至1×1021/cm3。当掺杂浓度低于约1×1016/cm3时，GaN未完全变为p型，并且它变为常通的。当掺杂浓度高于约1×1021/cm3时，结晶性劣化，并且无法获得足够的特性。因此，Mg的掺杂浓度设定为约1×1016/cm3至1×1021/cm3，并且由此其变为能够获得足够特性的p型半导体。在本实施方案中，将p型半导体层3的Mg的掺杂浓度设定为约5×1019/cm3。
在化合物半导体层叠结构2中，如果不形成p型半导体层3，则在电子传输层2b与电子供给层2d之间的界面处(准确地，与中间层2c的界面。在下文中，称其为GaN/AlGaN界面)产生由GaN晶格常数与AlGaN晶格常数之间的差异导致的畸变而引起的压电极化。由于电子传输层2b和电子供给层2d的自发极化效应和压电极化效应二者，因此，在GaN/AlGaN界面的整个区域处产生高电子浓度的2DEG。
在化合物半导体层叠结构2上形成有p型半导体层3，并且由此，在GaN/AlGaN界面处的2DEG停止并且消失。在图1A中，示出了其中2DEG消失的现象。
随后，如图1B所示，形成保护绝缘膜4。
详细地，通过等离子体CVD法等在p型半导体层3上沉积绝缘膜例如氮化硅膜(SiN膜)从而以例如约40nm的膜厚度覆盖p型半导体层3。由此形成覆盖在p型半导体层3上的保护绝缘膜4。例如，可以沉积氧化硅膜(SiO2膜)等作为保护绝缘膜。
随后，如图1c所示，形成元件隔离结构5。在图2A及后面的图中不示出元件隔离结构5。
详细地，例如，将氩(Ar)注入化合物半导体层叠结构2的元件隔离区中。由此，在化合物半导体层叠结构2处形成有元件隔离结构5。通过元件隔离结构5在化合物半导体层叠结构2上限定有源区域。
注意，例如，可以通过使用另一已知的方法如STI(浅沟槽隔离)法代替上述的注入法来进行元件隔离。此时，例如，将氯蚀刻气体用于化合物半导体层叠结构2的干法蚀刻。
随后，如图2A所示，在保护绝缘膜4上形成抗蚀剂掩模11。
详细地，在保护绝缘膜4的表面上涂覆抗蚀剂，通过光刻法处理抗蚀剂，并且形成在与保护绝缘膜4的栅电极的预定形成部分的两侧对应的部分处开口的抗蚀剂掩模11。将抗蚀剂掩模11的开口设定为开口11a。
随后，如图2B所示，将惰性元素引入到p型半导体层3中。
详细地，通过使用抗蚀剂掩模11将使p-GaN钝化的惰性元素注入p型半导体层3中。例如，氩(Ar)、铁(Fe)、磷(P)、氧(O2)或硼(B)或其任意组合，在此，将Ar用作惰性元素。例如，在加速度能量约10keV并且剂量约1×1014/cm2的条件下将Ar注入。Ar穿过保护绝缘膜4的通过开口11a露出的部分，并且通过抗蚀剂掩模11在开口部分下方处将Ar仅引入到p型半导体层3。在上述的注入条件下引入Ar，并且由此，将Ar引入到p型半导体层的表面层部分中，并且在表面层部分下方留有未引入Ar的部分。将p型半导体层3的引入Ar的表面层部分设定为Ar引入区域3a。如上所述形成有Ar引入区域3a，并且由此，在表面层部分处留有Ar，Ar未到达电子供给层2d，并且防止了由Ar的注入引起的电子供给层2d的损坏。
通过抛光工艺、化学溶液处理等移除抗蚀剂掩模11。
将作为使p-GaN钝化的惰性元素的Ar注入p型半导体层3中，并且由此，2DEG再次出现在GaN/AlGaN界面处的在位置上与Ar引入区域3a下方的部分相匹配的部分处。由此可以在需要的部分处确保高浓度2DEG，以仅在位置上与栅电极的预定形成部分相匹配的部分处有效地停止2DEG，并且可以实现确定的常断。
能够使用以上列举的物质，例如，用Fe代替Ar作为惰性元素。Fe是相对重的元素，并且可以以低的加速度能量确定地仅使p型半导体层3的表面层部分钝化。
随后，如图3A所示，形成源电极7和漏电极8。
详细地，首先，在源电极和漏电极的预定形成部分处形成电极凹部6a、6b。
在化合物半导体层叠结构2的表面上涂覆抗蚀剂。通过光刻法处理抗蚀剂以形成对应于源电极和漏电极的预定形成部分的露出保护绝缘膜4的表面的开口。由此在抗蚀剂处形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模，通过干法蚀刻将保护绝缘膜4及p型半导体层3的源电极和漏电极的预定形成部分移除直到使电子供给层2d的表面露出。由此形成使电子供给层2d的表面的源电极和漏电极的预定形成部分露出的电极凹部6a、6b。作为蚀刻条件，将惰性气体如Ar和氯气如Cl2用作蚀刻气体，并且例如设定为：Cl2的流量为30sccm，压力为2Pa，并且RF输入功率为20W。注意，可以通过蚀刻至比电子供给层2d的表面更深处来形成电极凹部6a、6b。
通过抛光工艺、化学溶液处理等移除抗蚀剂掩模。
形成抗蚀剂掩模以形成源电极和漏电极。在此，例如，使用适合于气相沉积法和剥离法的檐式结构的双层抗蚀剂。在化合物半导体层叠结构2的表面上涂覆该抗蚀剂，并且形成有使电极凹部6a、6b露出的开口。由此形成具有开口的抗蚀剂掩模。
通过使用抗蚀剂掩模通过例如气相沉积法在包括使电极凹部6a、6b露出的开口的内侧的抗蚀剂掩模上沉积例如Ta/Al作为电极材料。Ta的厚度为约30nm，并且Al的厚度为约200nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ta/Al。之后，例如在氮气氛中、在约400℃至1000℃的温度下例如在约600℃下对Si衬底1进行热处理，并且使保留的Ta/Al与电子供给层2d欧姆接触。存在不需要热处理的情况，只要获得Ta/Al与电子供给层2d的欧姆接触即可。由此形成有其中电极凹部6a、电极凹部6b被电极材料的一部分包埋的源电极7和漏电极8。
随后，如图3B所示，形成栅电极9。
详细地，首先，在栅电极的预定形成部分处形成电极凹部6c。
在化合物半导体层叠结构2的表面上涂覆抗蚀剂。通过光刻法处理抗蚀剂以在抗蚀剂处形成对应于栅电极的预定形成部分的露出保护绝缘膜4的表面的开口。由此形成具有开口的抗蚀剂掩模。
通过使用该抗蚀剂掩模通过干法蚀刻移除保护绝缘膜4的预定形成部分直到使p型半导体层3的表面露出。由此在保护绝缘膜4处形成使栅电极的在p型半导体层3的表面处的预定形成部分露出的电极凹部4a。作为蚀刻条件，将惰性气体如Ar和氯气如Cl2用作蚀刻气体，并且例如设定为：Cl2的流量为30sccm，压力为2Pa，并且RF输入功率为20W。
通过抛光工艺、化学溶液处理等移除抗蚀剂掩模。
形成用于形成栅电极的抗蚀剂掩模。在此，例如，使用适合于气相沉积法和剥离法的檐式结构的双层抗蚀剂。在化合物半导体层叠结构2的表面上涂覆该抗蚀剂，并且形成露出作为p型半导体层3的栅电极的预定形成部分的电极凹部4a的开口。由此形成具有开口的抗蚀剂掩模。
通过例如使用抗蚀剂掩模，通过气相沉积法在包括通过开口露出的电极凹部4a的内侧的抗蚀剂掩模上沉积例如Ni/Au作为电极材料。Ni的厚度为约30nm，并且Au的厚度为约400nm。通过剥离法移除抗蚀剂掩模和沉积在其上的Ni/Au。由此在p型半导体层3处的Ar引入区域3a之间的部分上形成栅电极9。使栅电极9与p型半导体层处于肖特基接触。
注意，将保护绝缘膜4用作栅极绝缘膜，并且因此，可以经由保护绝缘膜4在p型半导体层3上形成栅电极9而不在保护绝缘膜4处形成电极凹部4a。在这种情况下，形成MIS型AlGaN/GaN·HEMT。
之后，通过进行相应的过程如形成连接至源电极7、漏电极8以及栅电极9的布线来形成根据本实施方案的AlGaN/GaN·HEMT。
基于与根据比较例的AlGaN/GaN·HEMT的比较，对于根据本实施方案的AlGaN/GaN·HEMT，研究了栅极电压与漏极电流之间的关系。在图4中表示其结果。在根据比较例的AlGaN/GaN·HEMT中，不进行根据本实施方案的惰性元素的引入，并且在通过干法蚀刻图案化的p型半导体层上形成栅电极。对于本实施方案和比较例二者，将制造的AlGaN/GaN·HEMT的多个试样作为对象进行研究。
如图4所示，通过比较例中的每个试样证实漏极电流值低并且漏极电流发生了大的变化。另一方面，通过本实施方案中的每个试样证实漏极电流值高于比较例的漏极电流值并且漏极电流很少发生变化。
在根据比较例的AlGaN/GaN·HEMT中，p型半导体层的干法蚀刻使电子供给层的AlGaN严重受损，并且由此，漏极电流极大地减小。此外，难以控制p型半导体层的干法蚀刻，并且每一个产品的蚀刻状态(例如，电子供给层的AlGaN的蚀刻量)不同，并且由此，漏极电流发生变化。
在根据本实施方案的AlGaN/GaN·HEMT中，通过注入惰性元素来恢复仅必要的2DEG而不进行p型半导体层的干法蚀刻。在惰性元素的注入过程中，可以以期望的浓度将惰性元素准确地注入期望的区域中。因此，可以进行惰性元素的注入而不使电子供给层的AlGaN受损并且每一个产品无任何变化。由此在本实施方案中可以获得其中漏极电流值高并且漏极电流几乎没有任何变化的AlGaN/GaN·HEMT。
如上所述，本实施方案中可以实现其中通过确保稳定的和大的漏极电流而无任何变化来改进器件特性并且实现确定的常断的具有高可靠性的AlGaN/GaN·HEMT。
(修改实施例)
在下文中描述第一实施方案的修改实施例。在该修改实施例中，公开了与第一实施方案类似的AlGaN/GaN·HEMT，但是其制造方法与第一实施方案部分地不同。
图5A、5B和图6A、6B是示出根据第一实施方案的修改实施例的AlGaN/GaN·HEMT的制造方法中的主要工艺的示意性截面图。注意，使用与第一实施方案相同的附图标记来标明类似的元件等并且不给出其详细描述。
在修改实施例中，首先，在通过第一实施方案的图1A的工艺形成化合物半导体层叠结构2和p型半导体层3之后，通过图1C的工艺形成元件隔离结构5。
随后，如图5A所示，在p型半导体层3上形成抗蚀剂掩模11。
详细地，在p型半导体层3的表面上涂覆抗蚀剂，通过光刻法处理抗蚀剂，并且形成在对应于p型半导体层3的栅电极的预定形成部分两侧的部分处开口的抗蚀剂掩模11。将抗蚀剂掩模11的开口设定为开口11a。
随后，如图5B所示，将惰性元素引入到p型半导体层3中。
详细地，通过使用抗蚀剂掩模11，将使p-GaN钝化的惰性元素直接注入p型半导体层3中。例如，氩(Ar)、铁(Fe)、磷(P)、氧(O2)或硼(B)或其任意组合，在此，将Ar用作惰性元素。例如，在加速度能量约15keV并且剂量约1×1014/cm2的条件下注入Ar。通过抗蚀剂掩模11仅在p型半导体层3的通过开口11a露出的部分处引入Ar。在上述的注入条件下引入Ar，并且由此，将Ar引入到p型半导体层的表面层部分中，并且在表面层部分下方留有未引入Ar的部分。将p型半导体层3的引入Ar的表面层部分设定为Ar引入区域3a。如上所述形成Ar引入区域3a，并且由此在表面层部分处留有Ar，不到达电子供给层2d，并且防止了由Ar的注入引起的电子供给层2d的受损。
通过抛光工艺、化学溶液处理等移除抗蚀剂掩模11。
将作为使p-GaN钝化的惰性元素的Ar注入p型半导体层3中，并且由此，2DEG再次出现在GaN/AlGaN界面处的位置上与Ar引入区域3a下方的部分相匹配的部分处。由此能够确保在需要的部分处的高浓度2DEG，以仅在位置上与栅电极的预定形成部分相匹配的部分处有效地停止2DEG，并且可以实现确定的常断。
可以使用以上列举的物质，例如，用Fe代替Ar作为惰性元素。Fe是相对重的元素，并且可以以低的加速度能量确定地仅对p型半导体层3的表面层部分钝化。
通过抛光工艺、化学溶液处理等移除抗蚀剂掩模11。
随后，如图6A所示，形成保护绝缘膜12。
详细地，通过等离子体CVD法等在p型半导体层3上沉积绝缘膜例如氮化硅膜(SiN膜)从而以例如约40nm的膜厚度覆盖p型半导体层3。由此形成覆盖p型半导体层3的保护绝缘膜12。作为保护绝缘膜，例如，可以沉积氧化硅膜(SiO2膜)等。
之后，通过进行图3A和图3B中的工艺，如图6B所示，形成源电极7、漏电极8以及栅电极9。
注意，将保护绝缘膜12用作栅极绝缘膜，并且因此可以经由保护绝缘膜12在p型半导体层3上形成栅电极9而不在保护绝缘膜12处形成电极凹部。在这种情况下，形成MIS型AlGaN/GaN·HEMT。
之后，通过进行相应的过程如形成连接至源电极7、漏电极8以及栅电极9的布线来形成根据修改实施例的AlGaN/GaN·HEMT。
在修改实施例中，可以实现其中通过确保稳定的和大的漏极电流而无任何变化来改进器件特性并且实现确定的常断的具有高可靠性的AlGaN/GaN·HEMT。
将根据第一实施方案或修改实施例的AlGaN/GaN·HEMT应用于所谓的分立封装件。
在该分立封装件中，安装有根据第一实施方案或修改实施例的AlGaN/GaN·HEMT芯片。在下文中，举例说明根据第一实施方案或修改实施例的AlGaN/GaN·HEMT芯片的分立封装件(在下文中，称为HEMT芯片)。
在图7中示出了HEMT芯片的示意性构造。
在HEMT芯片100中，在其表面处设置有：AlGaN/GaN·HEMT晶体管区域101，连接至漏电极的漏电极焊垫102，连接至栅电极的栅电极焊垫103以及连接至源电极的源电极焊垫104。
图8是示出分立封装件的示意性俯视图。
首先，通过使用管芯粘合剂111如钎料将HEMT芯片100固定至引线框112来制造分立封装件。在引线框112处一体地形成漏极引线112a，并且栅极引线112b和源极引线112c布置成与引线框112分离以作为各个主体。
随后，通过使用Al导线113的接合将漏电极焊垫102和漏极引线112a、栅电极焊垫103和栅极引线112b以及源电极焊垫104和源极引线112c中的每一个电连接。
之后，通过使用模制树脂114的传递模制法对HEMT芯片100进行树脂密封，并且拆下引线框112。由此形成分立封装件。
(第二实施方案)
在本实施方案中，公开了包括根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT的PFC(功率因子校正)电路。
图9是示出PFC电路的接线图。
PFC电路20通过包括开关元件(晶体管)21、二极管22、扼流圈23、电容器24、电容器25、二极管电桥26以及交流电源(AC)27构成。将根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT应用于开关元件21。
在PFC电路20中，开关元件21的漏电极、二极管22的阳极端子以及扼流圈23的一个端子连接。开关元件21的源电极、电容器24的一个端子以及电容器25的一个端子连接。电容器24的另一端子和扼流圈23的另一端子连接。电容器25的另一端子与二极管22的阴极端子连接。AC27经由二极管电桥26连接在电容器24的两个端子之间。直流电源(DC)连接在电容器25的两个端子之间。注意，未示出的PFC控制器连接至开关元件21。
在本实施方案中，将根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT应用于PFC电路20。由此实现高可靠性PFC电路。
(第三实施方案)
在本实施方案中，公开了包括根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT的电源装置。
图10是示出根据第三实施方案的电源装置的示意性构造的接线图。
根据本实施方案的电源装置通过包括高压一次侧电路31、低压二次侧电路32以及设置在一次侧电路31与二次侧电路32之间的变压器33构成。
一次侧电路31包括根据第二实施方案的PFC电路20以及连接在PFC电路20的电容器25的两个端子之间的逆变电路，例如全桥逆变电路30。全桥逆变电路30由多个(在此为四个)开关元件34a、34b、34c以及34d组成。
二次侧电路32由多个(在此为三个)开关元件35a、35b以及35c组成。
在本实施方案中，组成一次侧电路31的PFC电路是根据第二实施方案的PFC电路20，并且全桥逆变电路30的开关元件34a、34b、34c以及34d是根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT。另一方面，二次侧电路32的开关元件35a、35b以及35c是使用硅的普通MIS·FET。
在本实施方案中，将根据第二实施方案的PFC电路20和根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT应用于作为高压电路的一次侧电路31。由此实现高可靠性和高功率电源装置。
(第四实施方案)
在本实施方案中，公开了包括根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT的高频放大器。
图11是示出根据第四实施方案的高频放大器的示意性构造的接线图。
根据本实施方案的高频放大器通过包括数字预失真电路41、混频器42a、42b以及功率放大器43构成。
数字预失真电路41补偿输入信号的非线性失真。混频器42a将非线性失真已经得到补偿的输入信号与AC信号进行混合。功率放大器43将与AC信号混合的输入信号放大并且包括根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT。注意，在图11中构成为使得可以用混频器42b将在输出端的信号与AC信号进行混合并且通过例如开关的切换来传输至数字预失真电路41。
在本实施方案中，将根据从第一实施方案和修改实施例中选出的一种的AlGaN/GaN·HEMT应用于高频放大器。由此实现高可靠性、高耐受电压以及高频放大器。
(其它实施方案)
在第一实施方案和修改实施例中，将AlGaN/GaN·HEMT作为化合物半导体器件进行举例说明。适用于以下的HEMT而不是作为化合物半导体器件的AlGaN/GaN·HEMT。
其它器件实施例1
在本实施例中，公开了作为化合物半导体器件的InAlN/GaN·HEMT。
InAlN和GaN是能够通过其组成来接近晶格常数的化合物半导体。在这种情况下，在第一实施方案和修改实施例中，电子传输层由i-GaN形成，中间层由AlN形成，电子供给层由n-InAlN形成，并且p型半导体层由p-GaN形成。此外，在这种情况下很少产生压电极化，并且因此主要通过InAlN的自发极化产生二维电子气。
根据本实施例，与上述AlGaN/GaN·HEMT一样，可以实现通过确保稳定的和大的漏极电流而无任何变化来改进器件特性并且实现确定的常断的高可靠性InAlN/GaN·HEMT。
其它器件实施例2
在本实施例中，公开了作为化合物半导体器件的InAlGaN/GaN·HEMT。
GaN和InAlGaN是能够通过其组成使后者的晶格常数小于前者的晶格常数的化合物半导体。在这种情况下，在第一实施方案和修改实施例中，电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成，并且p型半导体层由p-GaN形成。
根据本实施例，与上述AlGaN/GaN·HEMT一样，可以实现通过确保稳定的和大的漏极电流而无任何变化来改进器件特性的并且实现确定的常断的高可靠性InAlGaN/GaN·HEMT。
根据每一个方面，可以实现通过确保稳定的和大的漏极电流而无任何变化来改进器件特性并且实现确定的常断的高可靠性InAlN/GaN·HEMT。

Claims (9)

1.一种化合物半导体器件，包括：
化合物半导体层叠结构；
形成在所述化合物半导体层叠结构上方的p型半导体层；以及
形成在所述p型半导体层上方的电极，
其中在所述p型半导体层中惰性元素被引入到所述电极的两侧中并且所述惰性元素的引入部分被钝化。
2.根据权利要求1所述的化合物半导体器件，
其中在所述p型半导体层中所述惰性元素被引入到表面层部分中，并且在所述表面层部分的下方留有未引入所述惰性元素的部分。
3.根据权利要求1或2所述的化合物半导体器件，还包括：
覆盖所述p型半导体层的所述惰性元素的所述引入部分的保护绝缘膜。
4.根据权利要求1或2所述的化合物半导体器件，
其中所述惰性元素为氩(Ar)、铁(Fe)、磷(P)、氧(O2)或硼(B)或其任意组合。
5.一种制造化合物半导体器件的方法，包括：
形成化合物半导体层叠结构；
在所述化合物半导体层叠结构上方的电极形成区域处形成p型半导体层；以及
通过在所述p型半导体层的所述电极形成区域的两侧处引入惰性元素来使所述p型半导体层的惰性元素的引入部分钝化。
6.根据权利要求5所述的制造化合物半导体器件的方法，
其中将所述惰性元素引入到所述p型半导体层的表面层部分中，并且在所述表面层部分的下方留有未引入所述惰性元素的部分。
7.根据权利要求5或6所述的制造化合物半导体器件的方法，还包括：
形成覆盖在所述p型半导体层上的保护绝缘膜，
其中经由所述保护绝缘膜将所述惰性元素引入到所述p型半导体层中。
8.根据权利要求5或6所述的制造化合物半导体器件的方法，还包括：
在将所述惰性元素引入到所述p型半导体层之后，形成覆盖所述p型半导体层的所述惰性元素的所述引入部分的保护绝缘膜。
9.根据权利要求5或6所述的制造化合物半导体器件的方法，
其中所述惰性元素为氩(Ar)、铁(Fe)、磷(P)、氧(O2)或硼(B)或其任意组合。
CN201310100377.XA 2012-03-29 2013-03-26 化合物半导体器件及其制造方法 Active CN103367426B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-077624 2012-03-29
JP2012077624A JP6054620B2 (ja) 2012-03-29 2012-03-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103367426A true CN103367426A (zh) 2013-10-23
CN103367426B CN103367426B (zh) 2016-07-20

Family

ID=49234814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310100377.XA Active CN103367426B (zh) 2012-03-29 2013-03-26 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US8933489B2 (zh)
JP (1) JP6054620B2 (zh)
KR (1) KR101455926B1 (zh)
CN (1) CN103367426B (zh)
TW (1) TWI559536B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
CN112786686A (zh) * 2021-02-08 2021-05-11 西安电子科技大学 一种具有势垒层表面P型掺杂的AlGaN/GaN高电子迁移率晶体管

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
TWI641133B (zh) * 2015-03-31 2018-11-11 晶元光電股份有限公司 半導體單元
US20190115448A1 (en) * 2016-05-12 2019-04-18 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation
JP6974049B2 (ja) * 2017-06-28 2021-12-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10431557B2 (en) 2018-03-05 2019-10-01 International Business Machines Corporation Secure semiconductor chip by piezoelectricity
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
US20100047976A1 (en) * 2007-03-12 2010-02-25 Rohm Co., Ltd Method for forming nitride semiconductor laminated structure and method for manufacturing nitride semiconductor element
JP2012028707A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
CN102386221A (zh) * 2010-08-31 2012-03-21 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789949B2 (ja) * 1994-03-07 2006-06-28 本田技研工業株式会社 半導体装置
JP3341948B2 (ja) * 1994-07-14 2002-11-05 三菱電線工業株式会社 ｐ型ＧａＮ系半導体の製造方法
US5778018A (en) * 1994-10-13 1998-07-07 Nec Corporation VCSELs (vertical-cavity surface emitting lasers) and VCSEL-based devices
US5920105A (en) * 1996-09-19 1999-07-06 Fujitsu Limited Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2005243727A (ja) 2004-02-24 2005-09-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2007335508A (ja) * 2006-06-13 2007-12-27 Nec Electronics Corp 電界効果トランジスタおよびその製造方法
US7504679B2 (en) * 2006-07-20 2009-03-17 International Rectifier Corporation Enhancement mode GaN FET with piezoelectric gate
TW200830550A (en) * 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US9059081B2 (en) * 2006-11-10 2015-06-16 University Of South Carolina Selectively doped semi-conductors and methods of making the same
WO2008062800A1 (fr) * 2006-11-20 2008-05-29 Panasonic Corporation Dispositif à semi-conducteur et son procédé d'entraînement
US8476125B2 (en) * 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
US7935985B2 (en) * 2007-03-29 2011-05-03 The Regents Of The University Of Califonia N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
US20080247203A1 (en) 2007-04-09 2008-10-09 Tim Cassidy Energy Efficient Power Converter
JP5397825B2 (ja) * 2007-05-18 2014-01-22 サンケン電気株式会社 電界効果半導体装置
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
TWI512831B (zh) * 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
EP2887402B1 (en) * 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
WO2009038809A1 (en) * 2007-09-20 2009-03-26 International Rectifier Corporation Enhancement mode iii-nitride semiconductor device with reduced electric field between the gate and the drain
JP2009111035A (ja) * 2007-10-26 2009-05-21 Panasonic Electric Works Co Ltd 発光ダイオード駆動装置、発光ダイオード駆動装置を用いた照明装置、車室内用照明装置、車両用照明装置
US8159003B2 (en) * 2007-11-26 2012-04-17 International Rectifier Corporation III-nitride wafer and devices formed in a III-nitride wafer
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
CN101897029B (zh) * 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP2009289827A (ja) 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc へテロ接合を有する半導体装置とその製造方法
JPWO2009147774A1 (ja) * 2008-06-05 2011-10-20 パナソニック株式会社 半導体装置
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5468286B2 (ja) * 2009-04-07 2014-04-09 株式会社東芝 半導体装置およびその製造方法
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US9306050B2 (en) * 2009-06-26 2016-04-05 Cornell University III-V semiconductor structures including aluminum-silicon nitride passivation
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
WO2011024367A1 (ja) * 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
KR20110032845A (ko) * 2009-09-24 2011-03-30 삼성전자주식회사 전력 전자소자 및 그 제조방법
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
WO2011100304A1 (en) * 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
KR101626463B1 (ko) * 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
JP5892607B2 (ja) * 2010-03-12 2016-03-23 国立大学法人 千葉大学 光電変換装置及びその特性検査方法
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
US8440519B2 (en) * 2010-05-12 2013-05-14 International Business Machines Corporation Semiconductor structures using replacement gate and methods of manufacture
JP5751404B2 (ja) * 2010-08-23 2015-07-22 サンケン電気株式会社 半導体装置
JP5742159B2 (ja) * 2010-10-05 2015-07-01 サンケン電気株式会社 半導体装置
CN103229283B (zh) * 2010-11-26 2016-01-20 富士通株式会社 半导体装置及半导体装置的制造方法
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
US8742460B2 (en) * 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
JP2012182438A (ja) * 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
US8937338B2 (en) * 2011-06-20 2015-01-20 The Regents Of The University Of California Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown P-type gallium nitride as a current blocking layer
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5825017B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5629669B2 (ja) * 2011-10-11 2014-11-26 株式会社東芝 半導体発光素子の製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
JP2013105898A (ja) * 2011-11-14 2013-05-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2015026629A (ja) * 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
KR20130063833A (ko) * 2011-12-07 2013-06-17 삼성전기주식회사 모노리식 반도체 소자 및 그 제조 방법
US10290614B2 (en) * 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US9379191B2 (en) * 2011-12-28 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an isolation region
US20130240894A1 (en) * 2012-03-13 2013-09-19 Hans Joachim Würfl Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors
US9064722B2 (en) * 2012-03-13 2015-06-23 International Business Machines Corporation Breakdown voltage multiplying integration scheme
JP5950643B2 (ja) * 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5607096B2 (ja) * 2012-03-23 2014-10-15 株式会社東芝 窒化物半導体装置
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5895651B2 (ja) * 2012-03-28 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP5888064B2 (ja) * 2012-03-29 2016-03-16 富士通株式会社 化合物半導体装置及びその製造方法
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
KR20130128281A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6017248B2 (ja) * 2012-09-28 2016-10-26 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP6161887B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP6136571B2 (ja) * 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6179266B2 (ja) * 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
US20100047976A1 (en) * 2007-03-12 2010-02-25 Rohm Co., Ltd Method for forming nitride semiconductor laminated structure and method for manufacturing nitride semiconductor element
JP2012028707A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
CN102386221A (zh) * 2010-08-31 2012-03-21 富士通株式会社 化合物半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
CN112786686A (zh) * 2021-02-08 2021-05-11 西安电子科技大学 一种具有势垒层表面P型掺杂的AlGaN/GaN高电子迁移率晶体管

Also Published As

Publication number Publication date
JP6054620B2 (ja) 2016-12-27
TWI559536B (zh) 2016-11-21
US20130258719A1 (en) 2013-10-03
US9224848B2 (en) 2015-12-29
US8933489B2 (en) 2015-01-13
CN103367426B (zh) 2016-07-20
TW201349492A (zh) 2013-12-01
KR101455926B1 (ko) 2014-10-28
US20150078038A1 (en) 2015-03-19
JP2013207245A (ja) 2013-10-07
KR20130111404A (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
CN103367426B (zh) 化合物半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103367422B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
JP2014072360A (ja) 化合物半導体装置及びその製造方法
CN103035701A (zh) 半导体器件及其制造方法
KR20130048688A (ko) 화합물 반도체 장치 및 그 제조 방법
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
CN103681833A (zh) 化合物半导体器件及其制造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
KR101437274B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103022122B (zh) 化合物半导体器件及其制造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
CN103035699A (zh) 化合物半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant