JP6054621B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6054621B2
JP6054621B2 JP2012081975A JP2012081975A JP6054621B2 JP 6054621 B2 JP6054621 B2 JP 6054621B2 JP 2012081975 A JP2012081975 A JP 2012081975A JP 2012081975 A JP2012081975 A JP 2012081975A JP 6054621 B2 JP6054621 B2 JP 6054621B2
Authority
JP
Japan
Prior art keywords
layer
gan
compound semiconductor
algan
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012081975A
Other languages
English (en)
Other versions
JP2013211481A (ja
Inventor
多木　俊裕
俊裕 多木
Original Assignee
トランスフォーム・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム・ジャパン株式会社 filed Critical トランスフォーム・ジャパン株式会社
Priority to JP2012081975A priority Critical patent/JP6054621B2/ja
Priority to US13/771,413 priority patent/US8883581B2/en
Priority to TW102107787A priority patent/TWI517382B/zh
Priority to CN201310073197.7A priority patent/CN103367422B/zh
Priority to KR1020130025106A priority patent/KR101560443B1/ko
Publication of JP2013211481A publication Critical patent/JP2013211481A/ja
Application granted granted Critical
Publication of JP6054621B2 publication Critical patent/JP6054621B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の二次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
特公平７−９３４２８号公報 特開２００８−１１２８６８号公報
窒化物半導体デバイスを電力用途に用いる場合には、安全動作及び既存システムとの整合性の観点から、いわゆるノーマリオフが強く求められる。ところが、例えばＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その強いピエゾ分極及び自発分極の作用により電子走行層の電子濃度が非常に高く、ノーマリオフの実現が比較的難しい。現在、ノーマリオフ化のためには様々な手法が検討されており、化合物半導体層に形成したリセスを埋め込むようにゲート電極を形成したゲートリセス構造、化合物半導体層とゲート電極との間にｐ−ＧａＮ層を形成したｐ−ＧａＮキャップ構造等の様々な構造が提案されている。その中でも、ｐ−ＧａＮキャップ構造は、ｐ型半導体層によるエネルギーバンドの持ち上げ効果を用いることにより、閾値の正方向へのシフトが大きく、ノーマリオフ化に適していることが知られている。
しかしながら、ｐ−ＧａＮキャップ構造においては、ｐ−ＧａＮ層の挿入により、必ずゲート電極と２ＤＥＧの生成部位との距離が増加するため、ピンチオフ特性の劣化、ｇｍの低下を惹起するという問題があった。また更に、横方向の導電性を確保するため、ゲート電極の直下以外に位置するｐ−ＧａＮ層を除去する必要があるところ、この除去時のエッチングダメージにより、電流コラプス等のトラップ起因の特性劣化を惹起するという問題があった。
本発明は、上記の課題に鑑みてなされたものであり、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、二次元電子ガスが生成される化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された電極とを含み、前記化合物半導体積層構造は、前記二次元電子ガスの生成部位の下方にｐ型半導体層を有しており、前記ｐ型半導体層は、前記電極の下方に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多い。
化合物半導体装置の製造方法の一態様は、二次元電子ガスが生成される化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造の上方に電極を形成する工程とを含み、前記化合物半導体積層構造を形成する際に、前記二次元電子ガスの生成部位の下方に相当する部分にｐ型半導体層を形成し、前記ｐ型半導体層は、前記電極の下方に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多い。
上記の諸態様によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高い化合物半導体装置が得られる。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける代表的な伝達特性（ドレイン電流−ゲート電圧特性）について、従来のｐ−ＧａＮキャップ構造を採用した比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて調べた結果を示す特性図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図４に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図６に引き続き、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図８に引き続き、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１０に引き続き、第５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１２に引き続き、第６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第７の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１４に引き続き、第７の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第８の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１６に引き続き、第８の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第９の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１８に引き続き、第９の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２０に引き続き、第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１〜第１０の実施形態から選ばれたＨＥＭＴを用いたＨＥＭＴチップを示す概略平面図である。 第１〜第１０の実施形態から選ばれたＨＥＭＴを用いたＨＥＭＴチップのディスクリートパッケージを示す概略平面図である。 第１１の実施形態によるＰＦＣ回路を示す結線図である。 第１２の実施形態による電源装置の概略構成を示す結線図である。 第１３の実施形態による高周波増幅器の概略構成を示す結線図である。
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
（第１の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、ｉ（インテンショナリ・アンドープ）−ＧａＮ層２ａ及びｐ−ＧａＮ部２ｂ１となるｐ−ＧａＮ層を順次形成する。
成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、ｉ−ＧａＮ層２ａ及びｐ−ＧａＮ部２ｂ１となるｐ−ＧａＮ層を順次成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ｉ−ＧａＮ層２ａは、ｉ−ＧａＮを例えば３μｍ程度の厚みに成長することで形成される。ｐ−ＧａＮ部２ｂ１となるｐ−ＧａＮ層は、ｐ−ＧａＮを例えば５０ｎｍ程度の厚みに成長することで形成される。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＴＭＧａガスの流量は適宜設定し、ＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＧａＮをｐ型として成長する際、即ちｐ−ＧａＮ部２ｂ１となるｐ−ＧａＮ層の形成には、ｐ型不純物であるＭｇ、Ｃ、Ｚｎ等、例えばＭｇをＧａＮの原料ガスに添加する。ここでは、例えばＭｇを含む例えばＣｐ２Ｍｇガスを所定の流量で原料ガスに添加し、ＧａＮにＭｇをドーピングする。Ｍｇのドーピング濃度は、１×１０16／ｃｍ3程度〜１×１０21／ｃｍ3程度、例えば１×１０19／ｃｍ3程度とする。
ｐ−ＧａＮ層を形成した後、４００℃〜１２００℃程度、例えば８００℃程度でｐ−ＧａＮ層を熱処理し、ｐ型不純物であるＭｇを活性化する。
続いて、図１（ｂ）に示すように、バックバリア層２ｂを形成する。
先ず、ｐ−ＧａＮ層上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｐ−ＧａＮ層のゲート電極の形成予定位置の下方に位置整合する部分（ｐ−ＧａＮ部２ｂ１となる部分）を覆い、他の部分を開口するレジストマスクが形成される。
このレジストマスクを用いて、ｐ−ＧａＮのｐ型不純物を不活性する不純物、例えばアルゴン（Ａｒ）を加速エネルギー１５ｋｅＶ、ドーズ量１×１０14／ｃｍ2の条件でイオン注入する。不活性不純物として、Ａｒ以外にホウ素（Ｂ），酸素（Ｏ），リン（Ｐ），鉄（Ｆｅ）等を用いても良い。このイオン注入により、ｐ−ＧａＮ層のゲート電極の形成予定位置以外の部分が不活性し、ｐ-−ＧａＮとなってｐ-−ＧａＮ部２ｂ２，２ｂ３が形成される。ｐ-−ＧａＮ部２ｂ２，２ｂ３は、イオン化アクセプタ濃度がｐ−ＧａＮ部２ｂ１よりも低濃度である。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
以上により、ゲート電極の形成予定位置の下方に位置整合する部分に形成されたｐ−ＧａＮ部２ｂ１と、ｐ−ＧａＮ部２ｂ１の両側に形成されたｐ-−ＧａＮ部２ｂ２，２ｂ３とを有するバックバリア層２ｂが形成される。バックバリア層２ｂでは、ｐ−ＧａＮ部２ｂ１は、ｐ-−ＧａＮ部２ｂ２，２ｂ３よりもイオン化アクセプタ量が多い、ここではイオン化アクセプタ濃度が高い部分となる。
続いて、図１（ｃ）に示すように、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを順次形成する。
ＭＯＶＰＥ法により、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成する。
詳細には、化合物半導体積層構造２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
続いて、図２（ａ）に示すように、ソース電極３及びドレイン電極４を形成する。
電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図２（ｂ）に示すように、化合物半導体積層構造２の表面に、開口５ａを有する保護膜５を形成する。
詳細には、先ず、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。
次に、保護膜５の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、保護膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、保護膜５のゲート電極の形成予定位置に開口５ａが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
続いて、図２（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ内を含む保護膜５上に塗布し、開口５ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ内をゲートメタルで埋め込み化合物半導体積層構造２の表面とショットキー接触する、ゲート電極６が形成される。ゲート電極６は、開口５ａ内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体積層構造２の２ＤＥＧの生成部位の下方にバックバリア層２ｂが形成されている。バックバリア層２ｂのイオン化アクセプタ濃度の比較的高いｐ−ＧａＮ部２ｂ１により、確実なノーマリオフが実現する。更に、バックバリア層２ｂの形成位置が２ＤＥＧの生成部位の下方であることから、ゲート電極６と２ＤＥＧとの距離が短く保持され、ｇｍが向上する。また、化合物半導体積層構造２の表面には、ドライエッチングしないためにエッチングダメージはなく、エッチングダメージに起因したトラップ起因の現象（電流コラプス等）も抑制される。
バックバリア層２ｂは、ｐ−ＧａＮ部２ｂ１の両側にｐ-−ＧａＮ部２ｂ２，２ｂ３を有している。従来のｐ−ＧａＮキャップ構造、即ちチャネル直下にｐ−ＧａＮを埋め込み、水平方向の濃度変調を施す構造においては、構造的に必ず再成長のプロセスが必須であり、再成長界面が存在する。この界面は、一旦結晶成長装置の外の雰囲気に曝されることもあり、様々な欠陥の原因となる。デバイスの高電圧動作時には、この欠陥がリークパスとなり、電源オフ時のリーク電流が増加することが懸念される。本実施形態では、電極間（即ちゲート電極６の直下以外の、ソース電極３−ゲート電極６間、ゲート電極６−ドレイン電極４間）の下方に位置整合するｐ-−ＧａＮ部２ｂ２，２ｂ３の存在により、再成長界面のリークパスが低減され、良好なピンチオフ特性を得ることができる。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける代表的な伝達特性（ドレイン電流−ゲート電圧特性）について、従来のｐ−ＧａＮキャップ構造を採用した比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて調べた。その結果を図３に示す。
比較例では、ピンチオフ時のリーク電流が大きく、最大ドレイン電流（Ｉｄmax）が小さいという問題がある。これに対して本実施形態では、ゲート電極と２ＤＥＧとの距離低減及び再成長界面のリークパス低減により、良好なピンチオフ特性が得られていることが判る。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第２の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図４及び図５は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図４（ａ）〜図５（ａ）に示すように、第１の実施形態の図１（ａ）〜図２（ａ）の諸工程を経る。このとき、図５（ａ）に示すように、ソース電極３及びドレイン電極４が形成される。
続いて、図５（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図５（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、保護膜５上にゲート電極６が形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第３の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図６及び図７は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図６（ａ）〜図６（ｃ）に示すように、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経る。このとき、図６（ｃ）に示すように、化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図７（ａ）に示すように、電子供給層４ｅに電極用リセス４ｅ１を形成した後、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表層の一部を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｅのゲート電極の形成予定位置に電極用リセス４ｅ１が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図７（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図７（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極用リセス４ｅ１内を保護膜５を介してゲートメタルで埋め込むゲート電極６が形成される。ゲート電極６は、保護膜５を介して電極用リセス４ｅ１内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第４の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図８及び図９は、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図８（ａ）〜図８（ｂ）に示すように、第１の実施形態の図１（ａ）〜図１（ｂ）の諸工程を経る。このとき、図８（ｂ）に示すように、バックバリア層２ｂが形成される。
続いて、図８（ｃ）に示すように、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅ、キャップ層２ｆを順次形成する。
ＭＯＶＰＥ法により、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。キャップ層２ｆは、ｎ−ＧａＮを１０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮ、ＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）及びキャップ層２ｆ（ｎ−ＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮ、ＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮ、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図９（ａ）に示すように、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるソース電極及びドレイン電極の各形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表面が露出するまで、例えばフッ素系ガスをエッチングガスとして用いてキャップ層２ｆをドライエッチングする。これにより、キャップ層２ｆソース電極及びドレイン電極の各形成予定位置に電極用リセス２ｆ１，２ｆ２が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２ｆ１，２ｆ２を露出する開口を有するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、電極用リセス２ｆ１，２ｆ２を埋め込むように、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図９（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図９（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、保護膜５上にゲート電極６が形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第５の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１０及び図１１は、第５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図１０（ａ）に示すように、第１の実施形態の図１（ａ）の工程を実行し、ＳｉＣ基板１上に、ｉ−ＧａＮ層２ａ及びｐ−ＧａＮ部２ｂ１となるｐ−ＧａＮ層が順次形成される。
続いて、図１０（ｂ）に示すように、バックバリア層２ｂを形成する。
先ず、ｐ−ＧａＮ層上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｐ−ＧａＮ層のゲート電極の形成予定位置の下方に位置整合する部分（ｐ−ＧａＮ部２ｂ１となる部分）を覆い、他の部分を開口するレジストマスクが形成される。本実施形態では、レジストマスクで覆われるｐ−ＧａＮ層の部分は、ゲート電極の形成予定位置の下方に位置整合する部分を含み、ドレイン電極の形成予定位置に位置整合する部分に偏倚するように延在している。
このレジストマスクを用いて、ｐ−ＧａＮのｐ型不純物を不活性する不純物、例えばアルゴン（Ａｒ）を加速エネルギー１５ｋｅＶ、ドーズ量１×１０14／ｃｍ2の条件でイオン注入する。不活性不純物として、Ａｒ以外にホウ素（Ｂ），酸素（Ｏ），リン（Ｐ），鉄（Ｆｅ）等を用いても良い。このイオン注入により、ｐ−ＧａＮ層のゲート電極の形成予定位置以外の部分が不活性し、ｐ-−ＧａＮとなってｐ-−ＧａＮ部２ｂ４，２ｂ５が形成される。ｐ-−ＧａＮ部２ｂ５，２ｂ５は、イオン化アクセプタ濃度がｐ−ＧａＮ部２ｂ１よりも低濃度である。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
以上により、ゲート電極の形成予定位置の下方に位置整合する部分に形成されたｐ−ＧａＮ部２ｂ１と、ｐ−ＧａＮ部２ｂ１の両側に形成されたｐ-−ＧａＮ部２ｂ４，２ｂ５とを有するバックバリア層２ｂが形成される。バックバリア層２ｂでは、ｐ−ＧａＮ部２ｂ１は、ｐ-−ＧａＮ部２ｂ４，２ｂ５よりもイオン化アクセプタ量が多い、ここではイオン化アクセプタ濃度が高い部分となる。ｐ−ＧａＮ部２ｂ１は、ゲート電極の形成予定位置の下方に位置整合する部分を含み、ドレイン電極の形成予定位置に位置整合する部分に偏倚するように延在している。
続いて、図１０（ｃ）に示すように、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを順次形成する。
ＭＯＶＰＥ法により、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図１１（ａ）に示すように、電子供給層４ｅに電極用リセス４ｅ１を形成した後、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表層の一部を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｅのゲート電極の形成予定位置に電極用リセス４ｅ１が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図１１（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図１１（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極用リセス４ｅ１内を保護膜５を介してゲートメタルで埋め込むゲート電極６が形成される。ゲート電極６は、保護膜５を介して電極用リセス４ｅ１内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第６の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１２及び図１３は、第６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図１２（ａ）〜図１２（ｂ）に示すように、第１の実施形態の図１（ａ）〜図１（ｂ）の諸工程を経る。このとき、図１２（ｂ）に示すように、バックバリア層２ｂが形成される。
続いて、図１２（ｃ）に示すように、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層１１を順次形成する。
ＭＯＶＰＥ法により、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層１１となる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層１１は、ｉ−ＩｎＡｌＮを２０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＩｎＡｌＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。ＩｎＡｌＮの成長には、原料ガスとしてＩｎ源であるトリメチルインジウム（ＴＭＩｎ）ガス、ＴＭＡｌガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層１１が順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図１３（ａ）に示すように、ソース電極３及びドレイン電極４を形成する。
電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層１１とオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層１１とオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図１３（ｂ）に示すように、化合物半導体積層構造２の表面に、開口５ａを有する保護膜５を形成する。
詳細には、先ず、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。
次に、保護膜５の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、保護膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、保護膜５のゲート電極の形成予定位置に開口５ａが形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
続いて、図１３（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ内を含む保護膜５上に塗布し、開口５ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ内をゲートメタルで埋め込み化合物半導体積層構造２の表面とショットキー接触する、ゲート電極６が形成される。ゲート電極６は、開口５ａ内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが得られる。
なお、本実施形態では、電子供給層１１としてｉ−ＩｎＡｌＮ層を形成したが、ｉ−ＩｎＡｌＮ層の代わりに、例えばＩｎＡｌＧａＮ層を形成しても良い。
（第７の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１４及び図１５は、第７の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図１４（ａ）に示すように、第１の実施形態の図１（ａ）の工程を実行し、ＳｉＣ基板１上に、ｉ−ＧａＮ層２ａ及びｐ−ＧａＮ部２ｂ１となるｐ−ＧａＮ層（例えば、Ｍｇ濃度１×１０19／ｃｍ3程度、膜厚５０ｎｍ程度）が順次形成される。
続いて、図１４（ｂ）に示すように、バックバリア層２ｂを形成する。
先ず、ｐ−ＧａＮ層上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｐ−ＧａＮ層のゲート電極の形成予定位置の下方に位置整合する部分（ｐ−ＧａＮ部２ｂ１となる部分）を覆い、他の部分を開口するレジストマスクが形成される。
このレジストマスクを用いて、ｐ−ＧａＮ層の他の部分を、塩素系ガスをエッチングガスとしてドライエッチングし、当該他の部分の膜厚を減少させる。ここでは、当該他の部分の膜厚を１０ｎｍ程度とする。
以上により、ゲート電極の形成予定位置の下方に位置整合する部分に形成されたｐ−ＧａＮ部２ｂ１と、ｐ−ＧａＮ部２ｂ１の両側でｐ−ＧａＮ部２ｂ１よりも薄いｐ-−ＧａＮ部２ｂ６，２ｂ７とを有するバックバリア層２ｂが形成される。バックバリア層２ｂでは、ｐ−ＧａＮ部２ｂ１とｐ-−ＧａＮ部２ｂ６，２ｂ７とではイオン化アクセプタ濃度は同一であるが、ｐ−ＧａＮ部２ｂ１がｐ-−ＧａＮ部２ｂ６，２ｂ７よりも厚くイオン化アクセプタ量が多い部分となる。
続いて、図１４（ｃ）に示すように、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを順次形成する。
ＭＯＶＰＥ法により、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図１５（ａ）に示すように、電子供給層４ｅに電極用リセス４ｅ１を形成した後、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表層の一部を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｅのゲート電極の形成予定位置に電極用リセス４ｅ１が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図１５（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図１５（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極用リセス４ｅ１内を保護膜５を介してゲートメタルで埋め込むゲート電極６が形成される。ゲート電極６は、保護膜５を介して電極用リセス４ｅ１内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第８の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１６及び図１７は、第８の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図１６（ａ）に示すように、ＳｉＣ基板１上に、ｉ−ＧａＮ層２ａ及びｐ−ＡｌＧａＮ部１２ａとなるｐ−ＡｌＧａＮ層を順次形成する。
詳細には、ＳｉＣ基板１上に、ＭＯＶＰＥ法により、ｉ−ＧａＮ層２ａ及びｐ−ＡｌＧａＮ部１２ａとなるｐ−ＡｌＧａＮ層を順次成長する。
ｉ−ＧａＮ層２ａは、ｉ−ＧａＮを例えば３μｍ程度の厚みに成長することで形成される。ｐ−ＡｌＧａＮ部１２ａとなるｐ−ＡｌＧａＮ層は、ｐ−ＡｌＧａＮを例えば５０ｎｍ程度の厚みに成長することで形成される。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス、Ａｌ源であるＴＭＡｌガス、及びＮＨ3ガスの混合ガスを用いる。ＴＭＧａガス、ＴＭＡｌガスの流量は適宜設定し、ＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｐ型として成長する際、即ちｐ−ＡｌＧａＮ部１２ａとなるｐ−ＡｌＧａＮ層の形成には、ｐ型不純物であるＭｇ、Ｃ、Ｚｎ等、例えばＭｇをＡｌＧａＮの原料ガスに添加する。ここでは、例えばＭｇを含む例えばＣｐ２Ｍｇガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＭｇをドーピングする。Ｍｇのドーピング濃度は、１×１０16／ｃｍ3程度〜１×１０21／ｃｍ3程度、例えば１×１０19／ｃｍ3程度とする。
ｐ−ＡｌＧａＮ層を形成した後、４００℃〜１２００℃程度、例えば８００℃程度でｐ−ＡｌＧａＮ層を熱処理し、ｐ型不純物であるＭｇを活性化する。
続いて、図１６（ｂ）に示すように、バックバリア層１２を形成する。
先ず、ｐ−ＡｌＧａＮ層上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｐ−ＡｌＧａＮ層のゲート電極の形成予定位置の下方に位置整合する部分（ｐ−ＡｌＧａＮ部１２ａとなる部分）を覆い、他の部分を開口するレジストマスクが形成される。
このレジストマスクを用いて、ｐ−ＡｌＧａＮのｐ型不純物を不活性する不純物、例えばアルゴン（Ａｒ）を加速エネルギー１５ｋｅＶ、ドーズ量１×１０14／ｃｍ2の条件でイオン注入する。不活性不純物として、Ａｒ以外にホウ素（Ｂ），酸素（Ｏ），リン（Ｐ），鉄（Ｆｅ）等を用いても良い。このイオン注入により、ｐ−ＡｌＧａＮ層のゲート電極の形成予定位置以外の部分が不活性し、ｐ-−ＡｌＧａＮとなってｐ-−ＡｌＧａＮ部１２ｂ，１２ｃが形成される。ｐ-−ＡｌＧａＮ部１２ｂ，１２ｃは、イオン化アクセプタ濃度がｐ−ＡｌＧａＮ部１２ａよりも低濃度である。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
以上により、ゲート電極の形成予定位置の下方に位置整合する部分に形成されたｐ−ＡｌＧａＮ部１２ａと、ｐ−ＡｌＧａＮ部１２ａの両側に形成されたｐ-−ＡｌＧａＮ部１２ｂ，１２ｃとを有するバックバリア層１２が形成される。バックバリア層１２では、ｐ−ＡｌＧａＮ部１２ａは、ｐ-−ＡｌＧａＮ部１２ｂ，１２ｃよりもイオン化アクセプタ量が多い、ここではイオン化アクセプタ濃度が高い部分となる。
続いて、図１６（ｃ）に示すように、バックバリア層１２上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを順次形成する。
ＭＯＶＰＥ法により、バックバリア層１２上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層１２、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図１７（ａ）に示すように、電子供給層４ｅに電極用リセス４ｅ１を形成した後、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表層の一部を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｅのゲート電極の形成予定位置に電極用リセス４ｅ１が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図１７（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図１７（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極用リセス４ｅ１内を保護膜５を介してゲートメタルで埋め込むゲート電極６が形成される。ゲート電極６は、保護膜５を介して電極用リセス４ｅ１内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第９の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１８及び図１９は、第９の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図１８（ａ）に示すように、ＳｉＣ基板１上に、ｉ−ＧａＮ層２ａ及びｐ−ＩｎＡｌＮ部１３ａとなるｐ−ＩｎＡｌＮ層を順次形成する。
詳細には、ＳｉＣ基板１上に、ＭＯＶＰＥ法により、ｉ−ＧａＮ層２ａ及びｐ−ＩｎＡｌＮ部１３ａとなるｐ−ＩｎＡｌＮ層を順次成長する。
ｉ−ＧａＮ層２ａは、ｉ−ＧａＮを例えば３μｍ程度の厚みに成長することで形成される。ｐ−ＩｎＡｌＮ部１３ａとなるｐ−ＩｎＡｌＮ層は、ｐ−ＩｎＡｌＮを例えば５０ｎｍ程度の厚みに成長することで形成される。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。ＩｎＡｌＮの成長には、原料ガスとしてＩｎ源であるＴＭＩｎガス、Ａｌ源であるＴＭＡｌガス、及びＮＨ3ガスの混合ガスを用いる。ＴＭＩｎガス、ＴＭＡｌガスの流量は適宜設定し、ＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＩｎＡｌＮをｐ型として成長する際、即ちｐ−ＩｎＡｌＮ部１３ａとなるｐ−ＩｎＡｌＮ層の形成には、ｐ型不純物であるＭｇ、Ｃ、Ｚｎ等、例えばＭｇをＩｎＡｌＮの原料ガスに添加する。ここでは、例えばＭｇを含む例えばＣｐ２Ｍｇガスを所定の流量で原料ガスに添加し、ＩｎＡｌＮにＭｇをドーピングする。Ｍｇのドーピング濃度は、１×１０16／ｃｍ3程度〜１×１０21／ｃｍ3程度、例えば１×１０19／ｃｍ3程度とする。
ｐ−ＩｎＡｌＮ層を形成した後、４００℃〜１２００℃程度、例えば８００℃程度でｐ−ＩｎＡｌＮ層を熱処理し、ｐ型不純物であるＭｇを活性化する。
続いて、図１８（ｂ）に示すように、バックバリア層１３を形成する。
先ず、ｐ−ＩｎＡｌＮ層上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｐ−ＩｎＡｌＮ層のゲート電極の形成予定位置の下方に位置整合する部分（ｐ−ＩｎＡｌＮ部１３ａとなる部分）を覆い、他の部分を開口するレジストマスクが形成される。
このレジストマスクを用いて、ｐ−ＩｎＡｌＮのｐ型不純物を不活性する不純物、例えばアルゴン（Ａｒ）を加速エネルギー１５ｋｅＶ、ドーズ量１×１０14／ｃｍ2の条件でイオン注入する。不活性不純物として、Ａｒ以外にホウ素（Ｂ），酸素（Ｏ），リン（Ｐ），鉄（Ｆｅ）等を用いても良い。このイオン注入により、ｐ−ＡｌＧａＮ層のゲート電極の形成予定位置以外の部分が不活性し、ｐ-−ＩｎＡｌＮとなってｐ-−ＩｎＡｌＮ部１３ｂ，１３ｃが形成される。ｐ-−ＩｎＡｌＮ部１３ｂ，１３ｃは、イオン化アクセプタ濃度がｐ−ＩｎＡｌＮ部１３ａよりも低濃度である。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
以上により、ゲート電極の形成予定位置の下方に位置整合する部分に形成されたｐ−ＩｎＡｌＮ部１３ａと、ｐ−ＩｎＡｌＮ部１３ａの両側に形成されたｐ-−ＩｎＡｌＮ部１３ｂ，１３ｃとを有するバックバリア層１３が形成される。バックバリア層１３では、ｐ−ＩｎＡｌＮ部１３ａは、ｐ-−ＩｎＡｌＮ部１３ｂ，１３ｃよりもイオン化アクセプタ量が多い、ここではイオン化アクセプタ濃度が高い部分となる。
続いて、図１８（ｃ）に示すように、バックバリア層１３上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを順次形成する。
ＭＯＶＰＥ法により、バックバリア層１３上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層１３、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図１９（ａ）に示すように、電子供給層４ｅに電極用リセス４ｅ１を形成した後、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表層の一部を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｅのゲート電極の形成予定位置に電極用リセス４ｅ１が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図１９（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図１９（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極用リセス４ｅ１内を保護膜５を介してゲートメタルで埋め込むゲート電極６が形成される。ゲート電極６は、保護膜５を介して電極用リセス４ｅ１内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
なお、本実施形態では、バックバリア層としてｐ−ＩｎＡｌＮ層（ｐ−ＩｎＡｌＮ及びｐ-−ＩｎＡｌＮ）を形成したが、ｐ−ＩｎＡｌＮ層の代わりにｐ−ＡｌＮ層（ｐ−ＡｌＮ及びｐ-−ＡｌＮ）を形成しても良い。
（第１０の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２０及び図２１は、第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、図２０（ａ）に示すように、ＳｉＣ基板１上に、ｉ−ＧａＮ層２ａを形成する。
詳細には、ＳｉＣ基板１上に、ＭＯＶＰＥ法により、ｉ−ＧａＮを例えば３μｍ程度の厚みに成長し、ｉ−ＧａＮ層２ａを形成する。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス、Ａｌ源であるＴＭＡｌガス、及びＮＨ3ガスの混合ガスを用いる。ＴＭＧａガス、ＴＭＡｌガスの流量は適宜設定し、ＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
続いて、図２０（ｂ）に示すように、バックバリア層２ｂを形成する。
先ず、ｉ−ＧａＮ層２ａ上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｉ−ＧａＮ層２ａのゲート電極の形成予定位置の下方に位置整合する部分（ｐ−ＧａＮ部となる部分）を開口し、ｉ−ＧａＮ層２ａの他の部分を覆うレジストマスクが形成される。
このレジストマスクを用いて、ｐ型不純物であるＭｇ、Ｃ、Ｚｎ等、例えばＭｇをｉ−ＧａＮ層２ａの表層部分にイオン注入する。４００℃〜１２００℃程度、例えば８００℃程度で熱処理し、ｐ型不純物であるＭｇを活性化する。以上により、ｉ−ＧａＮ層２ａの表層には、ゲート電極の形成予定位置の下方に位置整合する部分にｐ−ＧａＮ部２ｂ１が形成される。ｐ−ＧａＮ部２ｂ１は、イオン化アクセプタ濃度が１×１０16／ｃｍ3程度〜１×１０21／ｃｍ3程度、例えば１×１０19／ｃｍ3程度となる。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、ｐ−ＧａＮ部２ｂ１上を含むｉ−ＧａＮ層２ａ上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ｐ−ＧａＮ部２ｂ１を覆い、ｉ−ＧａＮ層２ａの他の部分を開口するレジストマスクが形成される。
このレジストマスクを用いて、ｐ型不純物であるＭｇ、Ｃ、Ｚｎ等、例えばＭｇをｉ−ＧａＮ層２ａの表層部分にイオン注入する。４００℃〜１２００℃程度、例えば８００℃程度で熱処理し、ｐ型不純物であるＭｇを活性化する。以上により、ｉ−ＧａＮ層２ａの表層には、ｐ−ＧａＮ部２ｂ１の両側にｐ-−ＧａＮ部２ｂ８，２ｂ９が形成される。ｐ-−ＧａＮ部２ｂ８，２ｂ９は、厚みがｐ−ＧａＮ部２ｂ１と同一であり、イオン化アクセプタ濃度がｐ−ＧａＮ部２ｂ１よりも低濃度である。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
以上により、ゲート電極の形成予定位置の下方に位置整合する部分に形成されたｐ−ＧａＮ部２ｂ１と、ｐ−ＧａＮ部２ｂ１の両側に形成されたｐ-−ＧａＮ部２ｂ８，２ｂ９とを有するバックバリア層２ｂが形成される。バックバリア層２ｂでは、ｐ−ＧａＮ部２ｂ１は、ｐ-−ＧａＮ部２ｂ８，２ｂ９よりもイオン化アクセプタ量が多い、ここではイオン化アクセプタ濃度が高い部分となる。
続いて、図２０（ｃ）に示すように、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを順次形成する。
ＭＯＶＰＥ法により、バックバリア層２ｂ上に、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅとなる各化合物半導体を順次成長する。電子走行層２ｃは、ｉ−ＧａＮを１００ｎｍ程度の厚みに成長することで形成される。中間層２ｄは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｅは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｄは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
ＧａＮの成長には、原料ガスとしてＧａ源であるＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｅ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
以上により、ｉ−ＧａＮ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが順次積層されてなる化合物半導体積層構造２が形成される。
続いて、素子分離構造を形成した後、図２１（ａ）に示すように、電子供給層４ｅに電極用リセス４ｅ１を形成した後、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体積層構造２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層４ｅにおけるゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｅの表層の一部を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｅのゲート電極の形成予定位置に電極用リセス４ｅ１が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
次に、電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。なお、Ｔａ／Ａｌが熱処理を行わずとも電子供給層２ｅとオーミックコンタクトする場合には、当該熱処理を行わなくても良い。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
続いて、図２１（ｂ）に示すように、化合物半導体積層構造２の表面に保護膜５を形成する。
詳細には、ソース電極３上及びドレイン電極４上を含む化合物半導体積層構造２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積する。以上により、保護膜５が形成される。本実施形態では、保護膜５はゲート絶縁膜としても機能する。
続いて、図２１（ｃ）に示すように、ゲート電極６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護膜５上に塗布し、ゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極用リセス４ｅ１内を保護膜５を介してゲートメタルで埋め込むゲート電極６が形成される。ゲート電極６は、保護膜５を介して電極用リセス４ｅ１内を埋め込み保護膜５上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
しかる後、ソース電極３及びドレイン電極４、ゲート電極６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、電流コラプス等のトラップ起因の特性劣化を防止し、ピンチオフ特性及びｇｍを向上させるも、確実なノーマリオフを実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
以上、第１〜第１０の実施形態を説明したが、これらの実施形態では、その特徴を適宜組み合わせることができる。数例を以下に示す。
例えば、第６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴにおいて、第３の実施形態の特徴であるゲートリセス構造（電子供給層１１に形成された電極リセスに（保護膜５を介して）ゲート電極６が形成される構造）を採用することができる。
また例えば、第６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴにおいて、第１の実施形態の特徴であるショットキー接触の構造（保護膜５の開口５ａを通じてゲート電極６が化合物半導体積層構造２とショットキー接触する）構造）を採用することができる。
また例えば、第９又は第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、第５の実施形態の特徴であるバックバリア層のイオン化アクセプタ量の多い部分の偏倚延在構造を採用することができる。
また例えば、第９又は第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、第７の実施形態の特徴であるバックバリア層の膜厚を部分的に変えた構造を採用することができる。
第１〜第１０の実施形態によるＨＥＭＴは、いわゆるディスクリートパッケージに適用される。
このディスクリートパッケージでは、第１〜第１０の実施形態によるＨＥＭＴのチップが搭載される。以下、第１〜第１０の実施形態によるＨＥＭＴのチップ（以下、ＨＥＭＴチップと言う）のディスクリートパッケージについて例示する。
ＨＥＭＴチップの概略構成を図２２に示す。
ＨＥＭＴチップ１００では、その表面に、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴのトランジスタ領域１０１と、ドレイン電極が接続されたドレインパッド１０２と、ゲート電極が接続されたゲートパッド１０３と、ソース電極が接続されたソースパッド１０４とが設けられている。
図２３は、ディスクリートパッケージを示す概略平面図である。
ディスクリートパッケージを作製するには、先ず、ＨＥＭＴチップ１００を、ハンダ等のダイアタッチ剤１１１を用いてリードフレーム１１２に固定する。リードフレーム１１２にはドレインリード１１２ａが一体形成されており、ゲートリード１１２ｂ及びソースリード１１２ｃがリードフレーム１１２と別体として離間して配置される。
続いて、Ａｌワイヤ１１３を用いたボンディングにより、ドレインパッド１０２とドレインリード１１２ａ、ゲートパッド１０３とゲートリード１１２ｂ、ソースパッド１０４とソースリード１１２ｃをそれぞれ電気的に接続する。
その後、モールド樹脂１１４を用いて、トランスファーモールド法によりＨＥＭＴチップ１００を樹脂封止し、リードフレーム１１２を切り離す。以上により、ディスクリートパッケージが形成される。
（第１１の実施形態）
本実施形態では、第１〜第１０の実施形態から選ばれたＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路を開示する。
図２４は、ＰＦＣ回路を示す結線図である。
ＰＦＣ回路２０は、スイッチ素子（トランジスタ）２１と、ダイオード２２と、チョークコイル２３と、コンデンサ２４，２５と、ダイオードブリッジ２６と、交流電源（ＡＣ）２７とを備えて構成される。スイッチ素子２１に、第１〜第１０の実施形態から選ばれたＨＥＭＴが適用される。
ＰＦＣ回路２０では、スイッチ素子２１のドレイン電極と、ダイオード２２のアノード端子及びチョークコイル２３の一端子とが接続される。スイッチ素子２１のソース電極と、コンデンサ２４の一端子及びコンデンサ２５の一端子とが接続される。コンデンサ２４の他端子とチョークコイル２３の他端子とが接続される。コンデンサ２５の他端子とダイオード２２のカソード端子とが接続される。コンデンサ２４の両端子間には、ダイオードブリッジ２６を介してＡＣ２７が接続される。コンデンサ２５の両端子間には、直流電源（ＤＣ）が接続される。なお、スイッチ素子２１には不図示のＰＦＣコントローラが接続される。
本実施形態では、第１〜第１０の実施形態から選ばれたＨＥＭＴをＰＦＣ回路２０に適用する。これにより、信頼性の高いＰＦＣ回路３０が実現する。
（第１２の実施形態）
本実施形態では、第１〜第１０の実施形態から選ばれたＨＥＭＴを備えた電源装置を開示する。
図２５は、第１２の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、第１１の実施形態によるＰＦＣ回路２０と、ＰＦＣ回路２０のコンデンサ２５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路３０とを有している。フルブリッジインバータ回路３０は、複数（ここでは４つ）のスイッチ素子３４ａ，３４ｂ，３４ｃ，３４ｄを備えて構成される。
二次側回路３２は、複数（ここでは３つ）のスイッチ素子３５ａ，３５ｂ，３５ｃを備えて構成される。
本実施形態では、一次側回路３１を構成するＰＦＣ回路が第２の実施形態によるＰＦＣ回路２０であると共に、フルブリッジインバータ回路３０のスイッチ素子３４ａ，３４ｂ，３４ｃ，３４ｄが、第１〜第１０の実施形態から選ばれたＨＥＭＴとされている。一方、二次側回路３２のスイッチ素子３５ａ，３５ｂ，３５ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、第１１の実施形態によるＰＦＣ回路２０と、第１〜第１０の実施形態から選ばれたＨＥＭＴとを、高圧回路である一次側回路３１に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
（第１３の実施形態）
本実施形態では、第１〜第１０の実施形態から選ばれたＨＥＭＴを備えた高周波増幅器を開示する。
図２６は、第１３の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及び変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図２６では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、第１〜第１０の実施形態から選ばれたＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）二次元電子ガスが生成される化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造は、前記二次元電子ガスの生成部位の下方にｐ型半導体層を有しており、
前記ｐ型半導体層は、前記電極の下方に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多いことを特徴とする化合物半導体装置。
（付記２）前記ｐ型半導体層は、ｐ−ＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＩｎＡｌＮ、及びｐ−ＡｌＮから選ばれた１種を材料とすることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記ｐ型半導体層は、前記その他の部分が不活性不純物を含有することを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記ｐ型半導体層は、前記その他の部分が前記イオン化アクセプタ量の多い部分よりも薄いことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記５）前記ｐ型半導体層は、前記その他の部分が前記イオン化アクセプタ量の多い部分よりもイオン化アクセプタ濃度が低いことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記６）前記ｐ型半導体層は、前記イオン化アクセプタ量の多い部分が前記電極の片方側に偏倚するように延在することを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記電極は、前記化合物半導体積層構造に接触して形成されることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記８）前記電極は、前記化合物半導体積層構造上で絶縁膜を介して形成されることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記９）前記電極は、前記化合物半導体積層構造に形成されたリセスを前記絶縁膜を介して埋め込むように形成されることを特徴とする付記８に記載の化合物半導体装置。
（付記１０）二次元電子ガスが生成される化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の上方に電極を形成する工程と
を含み、
前記化合物半導体積層構造を形成する際に、前記二次元電子ガスの生成部位の下方に相当する部分にｐ型半導体層を形成し、
前記ｐ型半導体層は、前記電極の下方に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多いことを特徴とする化合物半導体装置の製造方法。
（付記１１）前記ｐ型半導体層は、ｐ−ＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＩｎＡｌＮ、及びｐ−ＡｌＮから選ばれた１種を材料とすることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）前記ｐ型半導体層は、前記その他の部分が不活性不純物を含有することを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
（付記１３）前記ｐ型半導体層は、前記その他の部分が前記イオン化アクセプタ量の多い部分よりも薄いことを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
（付記１４）前記ｐ型半導体層は、前記その他の部分が前記イオン化アクセプタ量の多い部分よりもイオン化アクセプタ濃度が低いことを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
（付記１５）前記ｐ型半導体層は、前記イオン化アクセプタ量の多い部分が前記電極の片方側に偏倚するように延在することを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）前記電極は、前記化合物半導体積層構造に接触して形成されることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１７）前記電極は、前記化合物半導体積層構造上で絶縁膜を介して形成されることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１８）前記電極は、前記化合物半導体積層構造に形成されたリセスを前記絶縁膜を介して埋め込むように形成されることを特徴とする付記１７に記載の化合物半導体装置の製造方法。
（付記１９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
二次元電子ガスが生成される化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造は、前記二次元電子ガスの生成部位の下方にｐ型半導体層を有しており、
前記ｐ型半導体層は、前記電極の下方に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多いことを特徴とする電源回路。
（付記２０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
二次元電子ガスが生成される化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造は、前記二次元電子ガスの生成部位の下方にｐ型半導体層を有しており、
前記ｐ型半導体層は、前記電極の下方に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多いことを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体積層構造
２ａ ｉ−ＧａＮ層
２ｂ，１２，１３ バックバリア層
２ｂ１ ｐ−ＧａＮ部
２ｂ２，２ｂ３，２ｂ４，２ｂ５，２ｂ６，２ｂ７，２ｂ８，２ｂ９ ｐ-−ＧａＮ部
２ｃ 電子走行層
２ｄ 中間層
２ｅ，１１ 電子供給層
２ｅ１，２ｆ１，２ｆ２ 電極用リセス
２ｆ キャップ層
３ ソース電極
４ ドレイン電極
５ 保護膜
６ ゲート電極
１２ａ ｐ−ＡｌＧａＮ部
１２ｂ，１２ｃ ｐ-−ＡｌＧａＮ部
１３ａ ｐ−ＩｎＡｌＮ部
１３ｂ，１３ｃ ｐ-−ＩｎＡｌＮ部
２０ ＰＦＣ回路
２１，３４ａ，３４ｂ，３４ｃ，３４ｄ，３５ａ，３５ｂ，３５ｃ スイッチ素子
２２ ダイオード
２３ チョークコイル
２４，２５ コンデンサ
２６ ダイオードブリッジ
３０ フルブリッジインバータ回路
３１ 一次側回路
３２ 二次側回路
３３ トランス
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ
１００ ＨＥＭＴチップ
１０１ トランジスタ領域
１０２ ドレインパッド
１０３ ゲートパッド
１０４ ソースパッド
１１１ ダイアタッチ剤
１１２ リードフレーム
１１２ａ ドレインリード
１１２ｂ ゲートリード
１１２ｃ ソースリード
１１３ Ａｌワイヤ
１１４ モールド樹脂

Claims (6)

  1. 二次元電子ガスが生成される化合物半導体積層構造と、
    前記化合物半導体積層構造の上方に形成されたゲート電極と
    を含み、
    前記化合物半導体積層構造は、前記二次元電子ガスの生成部位の下方にｐ型半導体層を有しており、
    前記ｐ型半導体層は、前記ゲート電極の直下に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多く、
    前記ｐ型半導体層は、前記その他の部分が不活性不純物を含有することを特徴とする化合物半導体装置。
  2. 二次元電子ガスが生成される化合物半導体積層構造と、
    前記化合物半導体積層構造の上方に形成されたゲート電極と
    を含み、
    前記化合物半導体積層構造は、前記二次元電子ガスの生成部位の下方にｐ型半導体層を有しており、
    前記ｐ型半導体層は、前記ゲート電極の直下に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多く、
    前記ｐ型半導体層は、前記その他の部分が前記イオン化アクセプタ量の多い部分よりも薄いことを特徴とする化合物半導体装置。
  3. 前記ｐ型半導体層は、ｐ−ＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＩｎＡｌＮ、及びｐ−ＡｌＮから選ばれた１種を材料とすることを特徴とする請求項１または２に記載の化合物半導体装置。
  4. 二次元電子ガスが生成される化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造の上方にゲート電極を形成する工程と
    を含み、
    前記化合物半導体積層構造を形成する際に、前記二次元電子ガスの生成部位の下方に相当する部分にｐ型半導体層を形成し、
    前記ｐ型半導体層は、前記ゲート電極の直下に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多く、
    前記ｐ型半導体層は、前記その他の部分が不活性不純物を含有することを特徴とする化合物半導体装置の製造方法。
  5. 二次元電子ガスが生成される化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造の上方にゲート電極を形成する工程と
    を含み、
    前記化合物半導体積層構造を形成する際に、前記二次元電子ガスの生成部位の下方に相当する部分にｐ型半導体層を形成し、
    前記ｐ型半導体層は、前記ゲート電極の直下に位置整合する部分がその他の部分よりもイオン化アクセプタ量が多く、
    前記ｐ型半導体層は、前記その他の部分が前記イオン化アクセプタ量の多い部分よりも薄いことを特徴とする化合物半導体装置の製造方法。
  6. 前記ｐ型半導体層は、ｐ−ＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＩｎＡｌＮ、及びｐ−ＡｌＮから選ばれた１種を材料とすることを特徴とする請求項４または５に記載の化合物半導体装置の製造方法。
JP2012081975A 2012-03-30 2012-03-30 化合物半導体装置及びその製造方法 Expired - Fee Related JP6054621B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012081975A JP6054621B2 (ja) 2012-03-30 2012-03-30 化合物半導体装置及びその製造方法
US13/771,413 US8883581B2 (en) 2012-03-30 2013-02-20 Compound semiconductor device and method for manufacturing the same
TW102107787A TWI517382B (zh) 2012-03-30 2013-03-06 化合物半導體裝置、其製造方法、電源電路及高頻放大器
CN201310073197.7A CN103367422B (zh) 2012-03-30 2013-03-07 化合物半导体器件及其制造方法
KR1020130025106A KR101560443B1 (ko) 2012-03-30 2013-03-08 화합물 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081975A JP6054621B2 (ja) 2012-03-30 2012-03-30 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013211481A JP2013211481A (ja) 2013-10-10
JP6054621B2 true JP6054621B2 (ja) 2016-12-27

Family

ID=49233690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081975A Expired - Fee Related JP6054621B2 (ja) 2012-03-30 2012-03-30 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8883581B2 (ja)
JP (1) JP6054621B2 (ja)
KR (1) KR101560443B1 (ja)
CN (1) CN103367422B (ja)
TW (1) TWI517382B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8796097B2 (en) * 2012-04-26 2014-08-05 University Of South Carolina Selectively area regrown III-nitride high electron mobility transistor
FR3011981B1 (fr) 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
FR3019682B1 (fr) * 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
JP2016143824A (ja) * 2015-02-04 2016-08-08 富士通株式会社 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US9583607B2 (en) * 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
US10062630B2 (en) * 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
JP6966689B2 (ja) * 2017-03-31 2021-11-17 富士通株式会社 窒化物半導体装置及びその製造方法
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
IT201700064147A1 (it) 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
WO2018230136A1 (ja) * 2017-06-13 2018-12-20 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
JP6912721B2 (ja) * 2017-09-15 2021-08-04 富士通株式会社 化合物半導体装置及びその製造方法
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
JP6996241B2 (ja) * 2017-11-13 2022-01-17 富士通株式会社 化合物半導体装置及びその製造方法、電源装置、高周波増幅器
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP6486510B2 (ja) * 2018-01-17 2019-03-20 住友化学株式会社 窒化物半導体積層物及び窒化物半導体装置
CN112368843A (zh) * 2018-07-06 2021-02-12 美国亚德诺半导体公司 具有后场板的复合器件
TWI791888B (zh) * 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
JP7258735B2 (ja) * 2019-12-13 2023-04-17 株式会社東芝 半導体装置
US11444189B2 (en) 2019-12-13 2022-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
EP4143610A4 (en) * 2020-05-01 2024-05-15 National Research Council of Canada RADIATION HARD, TEMPERATURE TOLERANT GAN-HEMT DEVICES FOR RADIATION SENSING APPLICATIONS
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US12100759B2 (en) 2020-06-24 2024-09-24 Guangdong Zhineng Technology Co., Ltd. Semiconductor device, manufacturing method and electronic equipment
CN113838935A (zh) * 2020-06-24 2021-12-24 广东致能科技有限公司 一种半导体器件、制造方法及其应用
CN212062440U (zh) * 2020-06-24 2020-12-01 广东致能科技有限公司 一种常关型器件
TWI768391B (zh) * 2020-07-02 2022-06-21 聯華電子股份有限公司 高電子遷移率電晶體的佈局圖
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
US20240097016A1 (en) * 2020-12-02 2024-03-21 Analog Devices, Inc. Compound semiconductor devices with a conductive component to control electrical characteristics
CN117542876A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种半导体器件及半导体器件的制作方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287611A (en) * 1961-08-17 1966-11-22 Gen Motors Corp Controlled conducting region geometry in semiconductor devices
DE3480631D1 (de) * 1983-06-24 1990-01-04 Nec Corp Halbleiterstruktur mit uebergitter hoher traegerdichte.
JPH0793428B2 (ja) 1984-10-03 1995-10-09 株式会社日立製作所 半導体装置及びその製造方法
JPH0793428A (ja) 1993-09-21 1995-04-07 Toshiba Corp 自動取引装置
JP3164078B2 (ja) * 1998-10-05 2001-05-08 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4746825B2 (ja) * 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
JP2007103451A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP5000159B2 (ja) 2006-03-17 2012-08-15 株式会社豊田中央研究所 電界効果トランジスタ
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP2008021756A (ja) * 2006-07-12 2008-01-31 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
JP5186096B2 (ja) 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2008112868A (ja) 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
KR20110032845A (ko) * 2009-09-24 2011-03-30 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5672723B2 (ja) * 2010-03-09 2015-02-18 富士通株式会社 化合物半導体装置の製造方法
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
JP5258853B2 (ja) * 2010-08-17 2013-08-07 株式会社東芝 半導体発光素子及びその製造方法
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
CN102136492B (zh) * 2010-10-20 2013-01-02 中国科学院半导体研究所 一种基于自组织量子点的存储器及其制备方法
CN103201841B (zh) * 2010-11-05 2016-06-22 富士通株式会社 半导体器件及半导体器件的制造方法
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5712583B2 (ja) * 2010-12-02 2015-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5724339B2 (ja) * 2010-12-03 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
JP5685918B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
JP5728922B2 (ja) * 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP2012175089A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013074069A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
US9018677B2 (en) * 2011-10-11 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6339762B2 (ja) * 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure

Also Published As

Publication number Publication date
KR101560443B1 (ko) 2015-10-14
KR20130111289A (ko) 2013-10-10
TW201344903A (zh) 2013-11-01
US20130256685A1 (en) 2013-10-03
TWI517382B (zh) 2016-01-11
CN103367422B (zh) 2016-09-07
JP2013211481A (ja) 2013-10-10
CN103367422A (zh) 2013-10-23
US8883581B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
KR101473534B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
US20170125545A1 (en) Compound semiconductor device and manufacturing method thereof
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP2014072377A (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2019125600A (ja) 化合物半導体装置及びその製造方法
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2015230987A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161201

R150 Certificate of patent or registration of utility model

Ref document number: 6054621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250