CN102136492B

CN102136492B - 一种基于自组织量子点的存储器及其制备方法

Info

Publication number: CN102136492B
Application number: CN 201010520266
Authority: CN
Inventors: 李越强; 王晓东; 徐晓娜; 刘雯; 陈燕玲; 杨富华
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2010-10-20
Filing date: 2010-10-20
Publication date: 2013-01-02
Anticipated expiration: 2030-10-20
Also published as: CN102136492A

Abstract

本发明公开了一种基于自组织量子点的存储器及其制备方法，该存储器利用量子点作为载流子储存单元，一个信息位(bit)的两种状态(“0”和“1”)用量子点(QD)的两种充电状态来表示。量子点位于p-n结耗尽区之内，利用耗尽区实现存储器的两种操作，“写入”和“存储”。一个二维电子气(2DEG)沟道层位于量子点层之下，p-n结耗尽区之外，通过其实现存储器的“读出”和“擦除”操作。本发明结构简单，制备工艺简单有效，综合了目前市场上主流存储器，即动态随机存储器(DRAM)和闪存的优点，具有读、写、擦除速度快，可实现非挥发性存储，寿命长，耗电少，工作电压较低等优点，并且也是一种实现高速逻辑的可行方法。

Description

一种基于自组织量子点的存储器及其制备方法

技术领域

本发明涉及半导体材料与器件领域，具体涉及一种基于自组织量子点的存储器及其制备方法。

背景技术

在当今的半导体存储器市场上，有两种重要的产品：动态随机存储器(DRAM)和闪存(Flash Memory)。其中DRAM以其读、写、擦除速度快(～20nm)，寿命长的优点(～10¹⁵ write/erase cycles)长期以来一直作为计算机最常见的内存，与中央处理器(CPU)直接交换数据。但是DRAM只能将数据保持很短的时间(～ms)，即它是挥发性的(volatile)，为了保持数据必须隔一段时间刷新(refresh)一次，如果存储单元没有被刷新，例如断电，存储的信息就会丢失。与此同时DRAM耗电量很大。这两个缺点使得它不适合移动应用场合。

Flash作为一种非挥发性(Non-volatile)存储器可以存储数据达十年以上，并且在信息存储期间不消耗电能，特别适合便携式应用，如数码相机、手机、mp3播放器等，成为增长最快的存储器市场。最常见的Flash是硅基悬浮栅结构，电子存储在两个二氧化硅(SiO₂)势垒之间的多晶硅层内(Ploy-silicon)。这两层SiO₂势垒实现非挥发性存储的同时，也造成Flash的两个很大缺点。一是写入时间较长(～ms)，二是寿命短(～10⁶write/erase cycles)。一种结合DRAM和Flash优点，存储密度更大，耗电更低的存储器是当前研发的一个热点。

其中基于量子点的存储器是其中一个很有希望的候选者。作为一种可限制电子/空穴的零维结构，量子点无论在固体物理还是器件工程研究中都具有重要的意义。

目前实现10nm量级、高密度、高均匀性量子点最有前景的制备方法是Stranski-Krastanov(S-K)外延生长模式。在这种方法中，一种材料被沉积在晶格不匹配的衬底之上，当外延材料的厚度超过临界厚度以后，外延材料将通过成岛的形式释放应力，而这些岛状结构即量子点。现在由此种方法可实现量子点生长的材料组合主要包括：InAs/InGaAs沉积到GaAs衬底上；InP沉积到InGaP上；InSb/GaSb/AlSb沉积到GaAs衬底上，等。由于此种方法与MBE和MOCVD等外延生长技术相兼容，因而成为目前在器件中获取量子点的主流方法。

本发明提出了一种包含量子点的存储器件结构，结构简单，制备工艺与现有工艺体系兼容，综合了目前市场上两大主流存储器，即动态随机存储器(DRAM)和闪存(Flash Memory)的优点，具有读、写、擦除速度快，寿命长，工作电压较低，可实现非挥发性存储等优点，此外由于一个量子点仅储存数个甚至单个载流子，预示着以量子点为存储单元可能显著减小耗电。该器件结构也是一种实现高速逻辑的可行方法。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种基于自组织量子点的存储器及其制备方法。其特点是：一，利用量子点作为载流子存储单元，一个信息位(bit)的两种状态(“0”和“1”)用量子点(QD)的两种充电状态来表示。二，量子点位于p-n结耗尽区之内，利用耗尽区实现存储器的两种操作，“存储”和“写入”。三，一个二维电子气(2DEG)沟道层位于量子点层之下，通过其实现存储器的“擦除”和“读出”操作。在该结构中量子点类似于Flash中的悬浮栅结构，以限制空穴为例，当量子点充空穴时2DEG沟道层处于低阻态；当量子点不带电荷或者充电子时，2DEG沟道层处于高阻态。通过对器件进行操作实现量子点的不同充电状态，从而实现表示信息的“1”态和“0”态。

(二)技术方案

为达到上述目的，本发明提供了一种基于自组织量子点的存储器，该存储器包括纵向的多层外延材料结构和在该多层外延材料结构表面制备的类似场效应晶体管结构。

上述方案中，所述多层外延材料结构采用外延技术在衬底上顺序生长而成，在衬底上由下至上依次包括：应力缓冲层，底电极接触层，包含中掺杂层、δ掺杂层和间隔层的调制掺杂结构，沟道层，第一势垒层，自组织生长的量子点层，第二势垒层和帽层，其中，底电极接触层采用p型重掺杂，调制掺杂结构中的中掺杂层采用p型中掺杂，调制掺杂结构中的δ掺杂层采用n型掺杂，调制掺杂结构中的间隔层采用p型掺杂，量子点层和沟道层不掺杂，第一势垒层和第二势垒层采用p型掺杂，帽层采用n型重掺杂。

上述方案中，所述类似场效应晶体管结构包括：包含量子点层和量子阱沟道的有源区、在有源区台面两侧的源区和漏区、在有源区表面p-n结上制备的顶电极、在源区和漏区表面制备的n型欧姆接触电极，以及在应力缓冲层上制备背电极。

为达到上述目的，本发明还提供了一种基于自组织量子点的存储器的制备方法，该方法包括：

在衬底上顺序生长纵向的多层外延材料结构，依次为：在衬底上顺序生长应力缓冲层，底电极接触层，包含中掺杂层、δ掺杂层和间隔层的调制掺杂结构，沟道层，第一势垒层，自组织生长的量子点层，第二势垒层和帽层，其中，底电极接触层采用p型重掺杂，调制掺杂结构中的中掺杂层采用p型中掺杂，调制掺杂结构中的δ掺杂层采用n型掺杂，调制掺杂结构中的间隔层采用p型掺杂，量子点层和沟道层不掺杂，第一势垒层和第二势垒层采用p型掺杂，帽层采用n型重掺杂；

在该多层外延材料结构表面制备类似场效应晶体管结构，包括：在包含量子点层和量子阱沟道的有源区台面两侧制备源区和漏区，在有源区表面p-n结上制备顶电极，在源区和漏区表面制备n型欧姆接触电极，以及在应力缓冲层上制备背电极。

上述方案中，所述在衬底上顺序生长纵向的多层外延材料结构采用分子束外延或金属有机化学气象淀积技术实现，具体包括：

在(100)面的GaAs半绝缘衬底上生长GaAs/AlGaAs应力缓冲层，并对该应力缓冲层顶层施以p型重掺杂，掺杂浓度＞10¹⁸cm^-3；

在该应力缓冲层上生长AlGaAs层；

在该AlGaAs层上生长一层n型δ掺杂层，掺杂浓度＞10¹⁸cm^-3；

在该δ掺杂层上生长AlGaAs间隔层；

在该AlGaAs间隔层上生长GaAs沟道层；

在该GaAs沟道层上生长AlAs势垒层；

在该AlAs势垒层上以S-K模式生长一层或多层自组织InAs量子点层；

在该量子点层上生长一层AlGaAs势垒层；

在该势垒层上生在一层掺杂浓度＞10¹⁸cm^-3的n型GaAs重掺杂帽层；以及

对上述AlGaAs层、AlGaAs间隔层、GaAs沟道层、AlAs势垒层和AlGaAs势垒层进行p型掺杂，掺杂浓度为10¹⁶cm^-3至10¹⁷cm^-3。

上述方案中，该方法利用量子点作为信息储存单元，一个信息位的两种状态“0”和“1”用量子点的两种充电状态来表示。

上述方案中，该方法通过计算，设计p-n结两侧材料掺杂浓度和量子点层到p-n结界面的距离，使得在不施加外电压时，量子点位于p-n结耗尽区之内。

上述方案中，该方法通过电压控制耗尽区长度，实现存储器的两种操作，“写入”和“存储”。

上述方案中，该方法一个二维电子气(2DEG)沟道层位于量子点层之下，p-n结耗尽区之外，通过其实现存储器的“读出”和“擦除”操作。

上述方案中，该方法存储器的“擦除”通过沟道电子的实空间转移效应来实现。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

本发明提供的这种基于自组织量子点的存储器及其制备方法，采用成熟的MBE或MOCVD技术，材料生长难度低，提高了器件的成品率和器件性能的一致性；写入时，空穴从带边直接驰豫到量子点中，写入时间很短(～ps)；擦除通过沟道电子的实空间转移来实现，与常规的施加大反向偏压相比，该方法具有相对电压低，速度快(ps～ns)等优点，并且由于对量子点高势垒层损伤小，还可以大大提高器件寿命；通过测量2DEG沟道层电阻来实现信息读出，方法成熟；制作工艺与现有GaAs器件工艺相兼容，实用可靠。

附图说明

图1是本发明提供的基于自组织量子点的存储器的材料结构示意图；

图2是本发明提供的基于自组织量子点的存储器的整体结构示意图；

图3是本发明器件处于“写入”(a)，“擦除”(c)，“存储”(b、d)状态时的能带简图，其中，(a)是写入一个“1”状态，(b)是保存一个“1”状态，(c)是擦除状态，(d)是保持一个“0”状态。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明器件材料是在固态源分子束外延(MBE)设备上生长的，亦可由金属氧化物化学气相沉积(MOCVD)生长。在图1所示的材料结构上制备的器件结构如图2：

1、采用(100)面的GaAs半绝缘衬底1，以减小衬底漏电流。

2、在GaAs半绝缘衬底1上生长应力缓冲层2：这一层为不掺杂的半导体材料，目的是为获得高质量的外延层，减少衬底中的缺陷对电子沟道层的影响，厚度需以上。较厚的应力缓冲层会有较好的效果，但成本也相应增加，一般采用总厚度在500nm左右的GaAs/AlGaAs超晶格结构，如图1中的应力缓冲层2。

3、在应力缓冲层2上生长p型重掺杂AlGaAs层3：掺杂浓度＞1×10¹⁸/cm³，该层的目的是形成欧姆接触底电极。

4、在应力缓冲层3上生长p型中掺杂AlGaAs层4：掺杂浓度10¹⁶/cm³-10¹⁷/cm³，该层的目的是作为p-n结p区一部分。

5、在应力缓冲层4上生长n型δ掺杂层5：掺杂浓度～10¹²/cm²，该层的目的是为2DEG沟道提供电子。

6、在δ掺杂层5上生长p型中掺杂AlGaAs间隔层6：这一层的作用是将施主杂质与2DEG隔离，减小杂质散射，提高迁移率。为了降低实空间转移效应所需要的电场强度，在本设计中迁移率是主要考虑因素，故间隔层厚度选择为2nm-40nm。

7、在AlGaAs间隔层6上生长GaAs沟道层7：这一层为不掺杂的GaAs，为2DEG所在层。

8、在GaAs沟道层7上生长AlAs势垒层8(图一中势垒层a)：这一层为不掺杂AlAs，其作用是提高量子点对电子/空穴的限制能，以实现非挥发性存储。

9、AlAs势垒层8上生长量子点层9：通过S-K模式生长自组织量子点，目前比较有希望实现非挥发性存储的量子点是(In)(Ga)Sb量子点；

10、在InAs量子点层9上生长AlGaAs势垒层10(图一中势垒层b)：这一层为中掺杂的AlGaAs，其作用一是给量子点提供势垒限制，二是与其上的n型重掺杂层形成p-n结，此外还作为源、漏电极的欧姆接触层。

11、在AlGaAs势垒层10上生长n型重掺杂GaAs帽层11：掺杂浓度＞1×10¹⁸/cm³，该层的目的是形成顶电极欧姆接触。

为获得高质量均匀量子点和其它外延层结构，材料生长过程中衬底1保持匀速旋转。

下面结合器件结构示意图(图2)和能带简图(图3)，说明本发明的基本工作原理。

当执行一个“写入”状态“1”操作时，如能带简图3(a)所示，对顶电极(top contact)和底电极(back contact)施加正向偏压，p-n结耗尽区减小，量子点处于耗尽区之外，这时价带带边变平，空穴通过驰豫直接进入量子点。相关研究已经表明驰豫时间大约在ps量级，这意味着该“写入”操作的时间比当今市面上的DRAM(～20nm)要快4个数量级。

撤除电压以后，器件能带简图如图3(b)所示。由于量子点两侧有高势垒提供很强的限制能，空穴很难通过“隧穿”或者“热激活”发射逃逸出量子点，这就实现了状态“1”的存储。目前最有望实现室温下非挥发性存储的结构是AlGaAs/(In)(Ga)Sb QDs/Al(Ga)As体系，其能为空穴提供1.2eV的限制能，理论上能使空穴在量子点中储存数十年。

对储存在量子点中的空穴的“擦除”通过实空间转移效应来实现，即实现从状态“1”到状态“0”的转变。如能带简图3(c)所示，通过在源、漏电极之间施加电压，在2DEG沟道层平行于材料界面方向形成较强的电场，沟道中的电子从电场都获得能量，当电子得到的能量可以和GaAs/AlAs带阶相比时，电子将被发射到量子点层中，这些高能的电子通过释放声子的方式损失能量，最后落入量子点中，与量子点中的空穴复合，完成对量子点中空穴的“擦除”。由于一个量子点只能限制很少的几个空穴，与之对应，对量子点的擦除也只需要很少几个电子就能实现，这意味着该器件可比目前的存储器有更低的电能消耗。

撤去源漏电压后，器件能带简图如3(d)所示，由于量子点层处于耗尽区，包裹量子点的势垒层没有空穴；同时由于AlAs高势垒层的阻挡，右侧空穴又很难通过“热激活”或者“隧穿”进入量子点，这样，量子点保持在没有空穴的“0”状态。

至此完成了对量子点“写入1”，“保存1”，“写入0/擦除”，“保存0”四个操作的一个完整循环。

对于储存在量子点中的信息，则通过测量2DEG沟道电阻的方式来读出，这也是在Flash中获得验证的可行办法。当空穴限制在量子点中时，2DEG沟道处于低阻态，表示信息状态“1”；当量子点中没有空穴时，2DEG沟道处于高阻态，表示信息状态“0”。与DRAM相比，这种读出方式并不会对储存在量子点中的信息状态造成影响。对于用电子表示储存信息的情况，有相似的操作。

因此，本结构通过将p-n结、2DEG沟道与量子点结合在一起实现了一种存储器功能，并可用于高速逻辑。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种基于自组织量子点的存储器，其特征在于，该存储器包括纵向的多层外延材料结构和在该多层外延材料结构表面制备的类似场效应晶体管结构；所述类似场效应晶体管结构包括：包含量子点层和量子阱沟道的有源区、在有源区台面两侧的源区和漏区、在有源区表面p-n结上制备的顶电极、在源区和漏区表面制备的n型欧姆接触电极，以及在应力缓冲层上制备背电极；

其中，所述多层外延材料结构采用外延技术在衬底上顺序生长而成，在衬底上由下至上依次包括：应力缓冲层，底电极接触层，包含中掺杂层、δ掺杂层和间隔层的调制掺杂结构，沟道层，第一势垒层，自组织生长的量子点层，第二势垒层和帽层，其中，底电极接触层采用p型重掺杂，调制掺杂结构中的中掺杂层采用p型中掺杂，调制掺杂结构中的δ掺杂层采用n型掺杂，调制掺杂结构中的间隔层采用p型掺杂，量子点层和沟道层不掺杂，第一势垒层和第二势垒层采用p型掺杂，帽层采用n型重掺杂；重掺杂的掺杂浓度＞1×10¹⁸/cm³，中掺杂的掺杂浓度为10¹⁶/cm³-10¹⁷/cm³。

2.一种基于自组织量子点的存储器的制备方法，其特征在于，该方法包括：

在该多层外延材料结构表面制备类似场效应晶体管结构，包括：在包含量子点层和量子阱沟道的有源区台面两侧制备源区和漏区，在有源区表面p-n结上制备顶电极，在源区和漏区表面制备n型欧姆接触电极，以及在应力缓冲层上制备背电极；

其中，所述类似场效应晶体管结构包括：包含量子点层和量子阱沟道的有源区、在有源区台面两侧的源区和漏区、在有源区表面p-n结上制备的顶电极、在源区和漏区表面制备的n型欧姆接触电极，以及在应力缓冲层上制备背电极；重掺杂的掺杂浓度＞1×10¹⁸/cm³，中掺杂的掺杂浓度为10¹⁶/cm³-10¹⁷/cm³。

3.根据权利要求2所述的基于自组织量子点的存储器的制备方法，其特征在于，所述在衬底上顺序生长纵向的多层外延材料结构采用分子束外延或金属有机化学气象淀积技术实现，具体包括：

在该应力缓冲层上生长AlGaAs层；

在该AlGaAs层上生长一层n型δ掺杂层，掺杂浓度＞10¹⁸cm^-3；

在该δ掺杂层上生长AlGaAs间隔层；

在该AlGaAs间隔层上生长GaAs沟道层；

在该GaAs沟道层上生长AlAs势垒层；

在该量子点层上生长一层AlGaAs势垒层；

在该势垒层上生长一层掺杂浓度＞10¹⁸cm^-3的n型GaAs重掺杂帽层；以及

对上述AlGaAs层、AlGaAs间隔层、AlAs势垒层和AlGaAs势垒层进行p型掺杂，掺杂浓度为10¹⁶cm^-3至10¹⁷cm^-3。

4.根据权利要求2所述的基于自组织量子点的存储器的制备方法，其特征在于，该方法利用量子点作为信息储存单元，一个信息位的两种状态“0”和“1”用量子点的两种充电状态来表示。

5.根据权利要求2所述的基于自组织量子点的存储器的制备方法，其特征在于，该方法通过计算，设计p-n结两侧材料掺杂浓度和量子点层到p-n结界面的距离，使得在不施加外电压时，量子点位于p-n结耗尽区之内。

6.根据权利要求2所述的基于自组织量子点的存储器的制备方法，其特征在于，该方法通过电压控制耗尽区长度，实现存储器的两种操作，“写入”和“存储”。

7.根据权利要求2所述的基于自组织量子点的存储器的制备方法，其特征在于，该方法存储器的一个二维电子气(2DEG)沟道层位于量子点层之下，p-n结耗尽区之外，通过其实现存储器的“读出”和“擦除”操作。

8.根据权利要求7所述的基于自组织量子点的存储器的制备方法，其特征在于，该方法存储器的“擦除”通过沟道电子的实空间转移效应来实现。