TWI605570B - 包含初級和二級電晶體之儲存單元及其操作方法 - Google Patents

包含初級和二級電晶體之儲存單元及其操作方法 Download PDF

Info

Publication number
TWI605570B
TWI605570B TW102105596A TW102105596A TWI605570B TW I605570 B TWI605570 B TW I605570B TW 102105596 A TW102105596 A TW 102105596A TW 102105596 A TW102105596 A TW 102105596A TW I605570 B TWI605570 B TW I605570B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
floating body
primary
region
Prior art date
Application number
TW102105596A
Other languages
English (en)
Other versions
TW201401489A (zh
Inventor
尤諾歐德 魏迪傑
凡 歐貝克
Original Assignee
季諾半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/746,523 external-priority patent/US9230651B2/en
Application filed by 季諾半導體股份有限公司 filed Critical 季諾半導體股份有限公司
Publication of TW201401489A publication Critical patent/TW201401489A/zh
Application granted granted Critical
Publication of TWI605570B publication Critical patent/TWI605570B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/10—DRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Description

包含初級和二級電晶體之儲存單元及其操作方法
本發明是一種半導體記憶體技術，具體而言，本發明是一種半導體記憶體裝置，其中包括一個電浮體電晶體和一個存取電晶體。
半導體記憶體裝置被廣泛用來儲存資料。根據其特性，可將記憶體裝置分成兩種一般的類型，這兩種類型分別為易失性記憶體和非易失性記憶體。易失性記憶體裝置，例如：靜態隨機存取記憶體(SRAM)和動態隨機存取記憶體(DRAM)，在沒有電源被持續供應的情況下會丟失資料。
基於電浮體效應的DRAM已被提出(實例請參閱2002年2月，第23卷編號第2號的IEEE電子裝置快報第85-87頁，S.Okhonin等人的“無電容器的1T-DRAM單元(A Capacitor-less 1T-DRAM Cell)”，和2002年2月，2002 IEEE國際固態電路會議，技術文摘第152- 153頁，T.Ohsawa等人的“在SOI上使用一個電晶體增益單元的記憶體設計(Memory Design Using One-Transitor Gain Cell on SOI)”)。此類記憶體消除了使用於傳統1T/1C記憶體單元中的電容器，因此更易於縮小到更小的特徵尺寸。另外，相較於傳統的1T/1C記憶體單元，此類記憶體可實現更小的單元尺寸。
Widjaja和Or-Bach描述了一個包括浮體電晶體之雙穩態的SRAM單元，其中該電晶體上每一個記憶體單元均有超過一個以上的穩定狀態(例如，如同Widjaja等人在美國專利申請公開號2010/00246284中標題為“具有浮體電晶體的半導體記憶體及其操作方法(Semiconductor Memory Having Floating Body Transistor and Method of Operating)”，和美國專利申請公開號2010/0034041中標題為“帶有浮體電晶體使用可控矽整流器原理的半導體記憶體裝置之操作方法(Method of Operating Semiconductor Memory Device with Floating Body Transistor Using Silicon Controlled Rectifier Principle)”中所描述內容一樣，因此對其參考並以其整體性在此併入)。此雙向穩定性的實現是源於所施加的回饋偏壓(back bias)，該回饋偏壓導致碰撞電離並產生電洞以補償充電漏電流和重新組合。
在一個由儲存單元列和行組成的記憶體陣列中，在儲存單元上的操作可能會觸發在其周圍的儲存單元，此種情況通常被稱為干擾。對於記憶體單元，常常需 要提高抗干擾的能力。例如，“SOI上的無電容器雙電晶體隨機存取記憶體(TTRAM)(Capacitorless Twin-Transistor Random Access Memory(TTRAM)on SOI)”(F.Morishita等人於2005年發表於定制積體電路會議，第435-438頁)，“系統級電源管理統一記憶體之配置增強型TTRAM宏(macro)(A configurable enhanced TTRAM macro for system-level power management unified memory)”(F.Morishita等人發表於2007年編號4第42卷IEEE雜誌上的固態電路，第853-861頁)，“帶驗證控制SOI平臺記憶體IP的可擴展的高密度雙電晶體RAM(TTRAM)(A high-density scalable twin transistor RAM(TTRAM)with verify control for SOI plarform memory IPs)”(2007年K.Arimoto等人發表於編號4第42卷IEEE雜誌之固態電路，第2611-2619)，以及“在SOI上帶驗證控制SoC平臺記憶體之可擴展ET2RAM(SETRAM)(A Scalable ET2RAM(SETRAM)with Verify Control for SoC Platform Memory IP on SOI)”(2006年K.Arimoto等人發表於客制積體電路會議，第429-432頁)。這些描述內容，對其參考並以其整體性在此被併入，由此可能會提高記憶體單元的抗干擾能力。
本發明因應提高抗干擾的持續需求，藉由在記憶體單元操作中納入一個存取電晶體來提供對抗干擾能 力的改善，從而提高抗干擾能力。
在本發明的一個態樣中，一個半導體儲存單元包括：一個雙穩態浮體電晶體；一個存取裝置；其中，上述之雙穩態浮體電晶體和存取裝置係串聯電連接。
在至少一個實施例中，存取裝置包含有一個金屬-氧化物-半導體電晶體。
在至少一個實施例中，存取裝置包含有一個雙極性電晶體。
在至少一個實施例中，存取電晶體與雙穩態浮體電晶體兩者的傳導類型相同。
在至少一個實施例中，存取電晶體具有與雙穩態浮體電晶體之傳導類型不同的傳導類型。
在至少一個實施例中，雙穩態浮體電晶體包括一個埋井區域。
在至少一個實施例中，雙穩態浮體電晶體包括一個多埠浮體電晶體，並且存取裝置包括多個存取電晶體。
在至少一個實施例中，雙穩態浮體電晶體包括一個雙埠的浮體電晶體，並且存取裝置包括兩個存取電晶體。
在本發明的另一個態樣中，一個半導體記憶體單元包括：具有初級主體的初級電晶體；具有二級主體的二級電晶體；在初級和二級主體兩者之下的基板；設置於基板與初級和二級主體的至少其中之一之間的埋層；接 觸初級主體的初級源極區域；與初級源極線區域分開且與初級主體接觸的一個初級汲極區域；與初級主體絕緣的一個初級閘極；使初級主體與二級主體絕緣的一個絕緣構件；接觸二級主體的一個二級源極區域；與二級源極區域分開並且與二級主體接觸的一個二級汲極區域；以及，與二級主體絕緣的一個二級閘極(gate)。
在至少一個實施例中，初級閘極係位於初級源極區域與初級汲極區域之間，而且二級閘極係位於二級源極區域與二級汲極區域之間。
在至少一個實施例中，初級電晶體是浮體電晶體，二級電晶體是一個存取電晶體。
在至少一個實施例中，上述的初級主體是一個浮體主體，二級主體是一個電連接到基板的井區。
在至少一個實施例中，初級汲極區域係電連接到上述二級源極區域。
在至少一個實施例中，上述的初級主體具有選自p-型傳導電類型和n型傳導類型的一個初級傳導類型，其中，二級主體具有初級傳導類型，而初級和二級源極區域與初級和二級汲極區域分別具有選自p型傳導類型和n-型傳導類型的一個二級傳導類型，且其中，上述之初級傳導類型與二級傳導類型相異。
在至少一個實施例中，初級主體是一個浮體，二級主體是電連接到埋層的井區，其中，初級主體具有選自p型傳導類型和n型傳導類型的初級傳導類型，其 中，二級主體具有一個選自p型傳導類型和n型傳導類型的二級傳導類型，且其中，上述之初級傳導類型與二級傳導類型相異。
在至少一個實施例中，半導體儲存單元包括一個參考單元，該參考單元還包括：與初級源極區域和初級汲極區域間隔開並且接觸初級主體的一個感測線區域，且其中，上述之初級主體具有選自p-型傳導電類型和n型傳導類型的初級傳導類型，其中，感測線區域具有初級傳導類型。
在至少一個實施例中，初級汲極區域係電連接到二級閘極。
在至少一個實施例中，初級電晶體是浮體電晶體，二級電晶體是一個浮體電晶體。
在至少一個實施例中，初級和二級浮體電晶體係配置成儲存補充電荷。
在至少一個實施例中，初級和二級主體的至少其中之一是一個雙穩態浮體。
在本發明的另一個態樣中，一個半導體儲存單元包括：具有一個浮體的一個初級電晶體；在浮體下面的一個埋層，其中，施加電壓於埋層上維持了儲存單元的狀態；和一個二級電晶體；其中，初級電晶體與二級電晶體係串聯連接。
在本發明的另一個態樣中，一種半導體儲存單元包括：一個雙穩態浮體電晶體；和一個浮動閘極電晶 體。
在本發明的另一個態樣中，一個半導體儲存單元包括：一個初級雙穩態浮體電晶體；和一個二級雙穩態浮體電晶體；其中，初級和二級浮體電晶體係配置成儲存補償電荷。
在本發明的另一個態樣中，具有一個雙穩態浮體電晶體和一個存取電晶體的半導體記憶單元之操作方法，該方法包括：施加電壓到存取電晶體以打開存取電晶體；藉由啟動存取電晶體來選取儲存單元進行操作。
在至少一個實施例中，操作為一個讀操作，其包括監控通過記憶體單元的電流，以感測浮體電晶體的狀態。
在至少一個實施例中，操作為一個邏輯-1的操作，其中，施加於存取電晶體的電壓是一個施加於存取器電晶體位元線終端的正偏壓，且其中，存取電晶體將此正偏壓傳送到浮體電晶體的汲極區域。
在至少一個實施例中，該方法還包括進一步偏壓浮體電晶體以藉由碰撞電離機制而使電洞產生最大化。
在至少一個實施例中，施加於存取電晶體的電壓被偏壓，以致使存取電晶體的一個源極區浮動，該方法進一步包括藉由電容性耦合來提高浮體電晶體的浮體之電位。
在至少一個實施例中，該操作是一個寫邏輯- 0的操作，其中，施加於存取電晶體的電壓是負偏壓，且其中，上述之存取電晶體將該負偏壓傳送至浮體電晶體的汲極區域。
在至少一個實施例中，操作是一個低態有效的讀操作。
在至少一個實施例中，該操作是一個低態有效的寫邏輯-1的操作。
在至少一個實施例中，該操作是一個讀操作，包括監測通過記憶體單元的電流，以感測浮體電晶體的狀態，且其中，施加來打開存取電晶體之電壓為0電壓。
在至少一個實施例中，該操作是一個寫邏輯-1的操作，其中，施加於存取電晶體的電壓包括施加0電壓於存取電晶體的一個字線終端，並且，寫邏輯-1操作藉由帶到帶隧穿(band-to-band tunneling)機制來予以施行。
在至少一個實施例中，該操作是一個寫邏輯-1的操作，其中，施加於存取電晶體的電壓包括施加0電壓到存取電晶體的一個字線終端，而且，上述之寫邏輯-1操作藉由經由一個碰撞電離機制來予以施行。
在至少一個實施例中，該操作是一個寫邏輯-1的操作，並且上述之施加於存取電晶體的電壓是一個正電壓，該正電壓被偏壓以使得存取電晶體的一個源極區域浮動。該方法還進一步包括藉由電容性耦合來提高浮體電晶體之浮體的電位。
在至少一個實施例中，該操作是一個寫邏輯-0的操作，其中，施加於存取電晶體之電壓是一個施加於存取電晶體之字線終端的正偏壓。
在至少一個實施例中，該操作是一個寫邏輯-0的操作，其中，施加於存取電晶體的一個字線終端的電壓是一個比施加於浮體電晶體之汲極區域更負的負偏壓。
對於那些熟悉本技術領域的技術人員在閱讀記憶體裝置及其方法之細節後，本發明的這些和其他特徵將變得顯而易見。更詳盡的描述如下所示：
10‧‧‧基板區域
12‧‧‧井區
12’‧‧‧井區
14‧‧‧表面
16‧‧‧源極線區域
18‧‧‧汲極區域
20‧‧‧源極區域
20’‧‧‧源極區域
22‧‧‧位元線區域
22’‧‧‧位元線區域
23‧‧‧能量勢壘
24‧‧‧電浮體
26‧‧‧絕緣層
27‧‧‧導電帶
27A‧‧‧導電帶
28‧‧‧絕緣層
29‧‧‧價電帶
29A‧‧‧價電帶
30‧‧‧埋井區
32‧‧‧感測線區域
40‧‧‧浮體電晶體
40D‧‧‧浮體電晶體
42‧‧‧存取電晶體
42’‧‧‧存取電晶體
42B‧‧‧雙極性電晶體
44‧‧‧雙極裝置
46‧‧‧雙極裝置
48‧‧‧雙極裝置
50‧‧‧記憶體單元
50A‧‧‧存取裝置
50M‧‧‧記憶體裝置
52‧‧‧鰭狀結構
60‧‧‧閘極
62‧‧‧絕緣層
64‧‧‧閘極
66‧‧‧絕緣層
70‧‧‧字線1終端
72‧‧‧字線2終端
74‧‧‧源極線終端
76‧‧‧位元線終端
78‧‧‧埋井終端
80‧‧‧基板終端
80’‧‧‧基板終端
90‧‧‧傳導元件
92‧‧‧傳導元件
94‧‧‧傳導元件
94a‧‧‧傳導元件
94b‧‧‧傳導元件
100‧‧‧記憶體單元
100B‧‧‧記憶體單元
100R1‧‧‧參考單元
100R2‧‧‧參考單元
102‧‧‧記憶體單元
104‧‧‧記憶體單元
120‧‧‧記憶體陣列
122‧‧‧記憶體陣列
200‧‧‧記憶體單元
220‧‧‧記憶體單元
300‧‧‧記憶體單元
310‧‧‧基板區域
312‧‧‧井區
316‧‧‧源極線區域
318‧‧‧汲極區域
320‧‧‧源極區域
322‧‧‧位元線區域
324‧‧‧電浮體
326‧‧‧絕緣層
330‧‧‧埋井區
340‧‧‧浮體電晶體
342‧‧‧存取電晶體
360‧‧‧閘極
362‧‧‧絕緣層
364‧‧‧閘極
366‧‧‧絕緣層
370‧‧‧字線1終端
372‧‧‧字線2終端
374‧‧‧源極線終端
376‧‧‧位元線終端
378‧‧‧埋井終端
380‧‧‧基板終端
400‧‧‧記憶體單元
420‧‧‧記憶體單元
424‧‧‧電浮體
424’‧‧‧電浮體
440‧‧‧浮體電晶體
440’‧‧‧浮體電晶體
470‧‧‧字線1終端
472‧‧‧字線2終端
474‧‧‧源極線終端
474’‧‧‧源極線終端
476‧‧‧位元線終端
476’‧‧‧位線終端
478‧‧‧埋井終端
480‧‧‧基板終端
500‧‧‧記憶體單元
圖1A是根據本發明的通用實施例，一個儲存單元的示意圖該儲存單元包括記憶體裝置和一個與之串聯連接的存取裝置。
圖1B為根據本發明的實施例，圖1A之儲存單元的等效電路圖，其中，記憶體裝置為一個雙穩態浮體裝置。
圖2A是根據本發明的儲存單元的示意圖。
圖2B是根據本發明之另一個實施例，一個儲存單元之示意圖，其中，浮體電晶體之汲極區域和存取電晶體之源極區域經由獨立的傳導元件而連接。
圖2C是根據本發明的實施例，一個儲存單元的示意圖。
圖3A是根據本發明的實施例，表示圖2A或 圖2B之儲存單元的一部分的等效電路圖。
圖3B是根據本發明的實施例，表示圖2A或圖2B的浮體電晶體的雙極性裝置的等效電路圖，其係由源極線區域、浮體區域和汲極區域所形成。
圖4A是根據本發明之實施例，一個儲存單元之示意圖。
圖4B是根據本發明之實施例，一個儲存單元之剖面示意視圖，其中，存取裝置是一個有關圖4A所描述之類型的雙極性電晶體。
圖5是根據本發明之實施例，圖3A-3B中所示之類型的多個單元之示意圖，它們被連結起來而組成記憶體陣列。
圖6是根據本發明之另一實施例，圖3A-3B中所示之類型的多個單元的示意圖，它們被連結起來而組成記憶體陣列。
圖7為根據本發明之實施例，對記憶體陣列施行維持操作的示意圖。
圖8繪示施加於圖7之陣列的一個記憶體單元之終端的代表性(exemplary)偏壓條件。
圖9A顯示了一個能帶圖，其表示根據本發明的實施例，當浮體區域被正充電，並且正偏壓被施加於儲存單元的埋井區域時之本徵雙極性裝置的特性。
9B顯示了一個能帶圖，其表示根據本發明的實施例，當浮體區域為電中性，並且正偏壓被施加於儲存 單元的埋井區域時之本徵雙極性裝置的特性。
圖9C顯示了根據本發明的實施例，流入或流出浮體區域之淨電流I作為浮體之電位V的函數的圖示。
根據本發明一個實施例，圖9D顯示了一個儲存單元的電位能表面(PES)之示意性曲線圖。
該發明的一個實施例，圖9E為一個儲存於記憶體單元的浮體區域中的電荷作為施加於埋井區之電位的函數，其被連接到BW終端。
根據本發明之實施例，圖10為一個替代維持操作的示意圖，該操作係執行於記憶體陣列上。
圖11為施加於圖10陣列之記憶體單元的終端上的典型偏壓條件。
根據本發明的實施例，圖12為操作於記憶體陣列的讀操作的示意圖。
圖13為施加於儲存單元終端上執行讀操作的偏壓條件示意圖。
根據本發明的實施例，圖14為執行於記憶體陣列寫邏輯-1操作之示意圖。
圖15為施加於記憶體單元以執行寫邏輯-1操作的偏壓條件的示意圖。
根據本發明的實施例，圖16為執行於儲存陣列上之的替代寫邏輯-1操作之示意圖。
圖17為施加於記憶體單元上終端以執行替代寫邏輯-1操作的偏壓條件之示意圖。
根據本發明實施例，圖18為替代寫邏輯-1操作示意圖，該操作透過執行於記憶體陣列的電容性耦合來予以實施。
圖19為施加於儲存單元的終端以透過電容性耦合來執行替代寫邏輯-1操作的偏壓條件之示意圖。
根據本發明實施例，圖20為執行於儲存陣列的寫邏輯-0操作之示意圖。
圖21為施加於記憶體單元的終端以執行一個寫邏輯-0操作之偏壓條件之示意圖。
根據本發明的實施例，圖22為執行於記憶體陣列之替代寫邏輯-0操作之示意圖。
圖23為施加於記憶體單元終端以執行替代寫邏輯-0操作的偏壓條件之圖示。
根據本發明的實施例，圖24為執行於記憶體陣列的低態有效讀操作之示意圖。
根據本發明的實施例，圖25是執行於儲存陣列上低態有效的寫邏輯-1操作之示意圖。
根據本發明的實施例，圖26和圖27為鰭型記憶體單元的剖面示意圖。
根據本發明的實施例，圖28是記憶體單元之示意圖。
根據本發明的實施例，圖29A和29B是記憶體單元之示意性剖面圖示。
圖30是顯示於圖29A-29B之記憶體單元的等 效電路之示意圖。
圖31為圖29A-29B的固有於記憶體裝置之雙極性裝置的示意圖。
圖32為在圖29A-29B中顯示類型相同的多單元之示意圖，這些單元被連接起來組成一個記憶體陣列。
根據本發明的實施例，圖33為執行於記憶體陣列上的保持操作之示意圖。
根據本發明之一個實施例，圖34是執行於記憶體陣列上的替代保持操作之示意圖。
根據本發明之實施例，圖35是執行於儲存陣列上的讀操作之示意圖。
根據本發明之實施例，圖36是使用帶到帶隧穿機制執行於記憶體陣列上的寫邏輯-1操作之示意圖。
根據本發明之實施例，圖37為使用碰撞電離機制而執行於記憶體陣列上的寫邏輯-1操作之示意圖。
根據本發明之實施例，圖38是透過電容性耦合而執行於記憶體陣列上的寫邏輯-1操作之示意圖。
根據本發明之實施例，圖39為在記憶體陣列上執行的寫邏輯-0操作。
根據本發明之實施例，圖40為在記憶體陣列上執行的替代寫邏輯-0操作。
根據本發明之實施例，圖41是記憶體單元的示意性剖面圖，該記憶體單元在感測浮體記憶體單元的狀態中可被使用作為參考單元。
圖42示意性描述記憶體陣列，其包括圖2A-2C中所示類型之多個單元，以及圖41中所示類型之參考單元。
根據本發明之實施例，圖43為參考單元的頂視圖之示意圖。
圖43B和43C為圖43A之單元分帶I-I和II-II剪切線之示意性剖面圖示。
圖44為記憶體陣列的示意圖，其包括圖2A-2C中所示類型之多個單元以及圖43A-43C中所示類型之參考單元。
根據本發明之實施例，圖45為記憶體單元的示意性剖面示圖。
圖46為記憶體陣列之示意圖，該記憶體陣列包括圖45中上述之類型的多個單元。
根據本發明之實施例，圖47是執行於記憶體陣列上的讀操作之示意圖。
根據本發明之實施例，圖48是使用帶到帶隧穿機制而執行於儲存陣列上的寫邏輯-1操作之示意圖。
根據本發明之實施例，圖49是執行於記憶體陳列上的寫邏輯-0操作之示意圖。
根據本發明之實施例，圖50是記憶體單元示意性剖面圖示。
圖51是記憶體陣列之示意圖，該記憶體包括圖50中所示類型的多個單元。
圖52是圖50中所示類型的記憶體單元之示意性頂視圖。
根據本發明的另一實施例，圖53是雙埠記憶體單元的示意圖，在此雙埠記憶體單元上雙埠浮體電晶體被串聯連接到兩個存取電晶體上。
在說明本記憶體裝置和方法之前，應當理解，本發明並不限定於所述之特定的實施例中，因為就其本身而論當然會改變。同時，也要知悉，本文所使用的術語僅僅是為了用來描述特定實施例的目的，並且不打算限定於此，因為本發明的範圍將僅受限於所附的申請專利範圍。
當提供數值的範圍時，應當理解，每個中間值，除非上下文清楚地指出，否則，該範圍的上限和下限之間的下限單位的十分之一也被具體地揭示出。在規定範圍內的任何規定值或中間值和在規定範圍內任何其他聲明數值或中間數值之間每一個較小的範圍，均被包含於本發明之中。這些較小範圍的上限和下限可以獨立地包括或不包括於範圍內。而且，在此較小範圍內包含其中之一的限制、或兩者限制均不包含的、或兩者限制均包含的每一個範圍，也均包括於本發明之內，遵循本規定範圍內的任何特別排他限制。在規定的範圍內包括的一個或兩個的限制，不包含這些被納入的限制兩者之一或不包含兩個這些 被納入的限制之範圍亦包括在本發明之內。
除非另有定義，本文所用的所有技術和科學術語具有在本發明所屬的本領域的普通技術人員所通常理解的相同的含義。雖然任何類似或等同於本文上述的那些方法和材料可用於本發明的實施或測試，但是優選的方法和材料也在此說明。本文所提到的所有出版物都引入本文作為參考以提示和描述所引用之出版物相關的方法和/或材料。
必須指出，本文所用的，並且在所附的申請專利範圍中，單數形式“一”，“一個”，和“一種”包括複數指示對象，除非另有明文規定。由此，舉例說明如下，所提到的“一單元”包括多元化的此類單元，而提到“一種終端”則會包括一個或多個終端及在本技術領域的技術人員已知的等同物。諸如此類。
這裏所討論的出版物僅指本申請的申請日之前所披露的內容。此處任何資訊均不被解釋為承認本發明無權憑藉以往的發明早於這樣的出版物。另外，實際的出版日期可能有所不同，可能需要另外證實。
根據本發明的實施例，圖1A是一個記憶體單元50的示意圖，該記憶體單元50包括記憶體裝置50M和存取裝置50A，這兩種裝置被串聯連接。記憶體單元50是一種記憶體單元的通用表示，此種記憶體單元包括上述之記憶體裝置和存取裝置，其一般表示本文中所描述的具體實施例，例如：100，100B，102，104，100R1， 100R2，200，300，和500。記憶體裝置50M其功能為儲存記憶體單元50的狀態，並且經由存取裝置50A來進行存取。存取裝置50A被連接到終端，例如，顯示於1A中的字線終端72和位元線終端76，其被用來在包括記憶體單元50的多個列與行之記憶體陣列中選擇記憶體單元50。在一個串聯連接中，例如：在記憶體裝置50M和存取裝置50A中，相同的電流流經每個裝置。因此，在讀或寫操作期間，存取裝置50A可被用來關閉或取消(deselect)未被選擇到的記憶體單元50。
圖1B繪示根據本發明的實施例之記憶體單元50。其中，記憶體裝置50M是一個雙穩態浮體裝置。例如，如同Widjaja等人於美國專利申請號為2010/00246284，標題為“具有浮體電晶體的半導體記憶體及其操作方法(Semiconductor Memory Having Floating Body Transistor and Method of Operating)”(“Widjaja-1”)中上述的一樣，和美國專利號為2010/0034041，標題為“帶有浮體電晶體使用可控矽整流器原理的半導體記憶體裝置之操作方法(Method of Operating Semiconductor Memory Device with Floating Body Transistor Using Silicon Controlled Rectifier Principle)”(“Widjaja-2”)中上述的一樣，美國專利申請號為2012/0217549，標題為“帶有電浮體電晶體的非對稱半導體記憶體裝置(Asymmetric Semiconductor Memory Device Having Electrically Floating Body Transistor)”(“Widiaja-3”)中所描述一樣，以 及美國申請專利號為13/746,523，標題為“帶電浮體的記憶體裝置(Memory Device Having Electrical Floating Body)”(“Widjaja-4”)中上述內容一樣，它們完整引用於此)，其中，存取裝置50A是一個金屬-氧化物-半導體(MOS)電晶體。
根據本發明實施例之記憶體裝置100的示意剖面視圖係顯示於圖2A中。記憶體裝置100包括兩個電晶體：具有電浮體24的電晶體40和存取電晶體42。記憶體單元100包括例如，諸如p-型之初級傳導類型的基板10。基板10典型上係由矽所製成，但是也可包括例如，鍺、矽鍺、砷化鎵、奈米碳管、或其他半導體材料。在本發明的一些實施例中，基板10可為半導體晶圓的基體材料(bulk material)。在其他實施例中，由於設計選擇之故，基板10可為初級傳導類型的井，其被埋入於二級傳導類型的井中，或者在二級傳導類型之半導體晶圓的基體中，而二級傳導類型例如為n-型(未在圖中顯示)。為了簡化說明，基板10經常被畫成為半導體基體材料，如圖2A中所示者。
浮體電晶體40也包括二級傳導類型(例如，諸如n-型)的埋層區域30；初級傳導類型(例如，諸如p-型)的浮體區域；和二級傳導類型(例如，諸如n-型)的源極/汲極區域16和18。
可在基板10的材料上藉由離子佈植製程而形成埋層30。或者，可以在基板10的頂部上磊晶生長出埋 層30。
初級傳導類型的浮體區域24在頂部上與表面14、源極線區域16、汲極區域18和絕緣層62界接，在側面上與絕緣層26界接，並且在底部上與埋層30界接。如果埋層30被佈植，則浮體24可以是原始基板10在埋層30上方的部分。或者，浮體24可被磊晶生長出來。取決於埋層30和浮體24如何被形成，浮體24在一些實施例中可具有與基板10相同的摻雜方式，或者在其他實施例中，視需要而採用與基板10不同的摻雜方式。
閘極60係位於源極線區域16與汲極區域18之間，在浮體區域24之上。閘60藉由絕緣層62而與浮體區域24相絕緣。絕緣層62可由二氧化矽和/或其他電介質材料所製成，包括高K電介質材料，例如，但不限於，過氧化鉭、氧化鈦、氧化鋯、氧化鉿、和/或三氧化二鋁。例如，閘60可由多晶矽材料或金屬閘極電極所製成，諸如：鎢、鉭、鈦及其氮化物。
儘管可以使用其他絕緣材料，絕緣層26(例如，像是淺溝槽隔離(STI))例如可由氧化矽所製成。絕緣層26使浮體電晶體40與相鄰的浮體電晶體40及相鄰的存取電晶體42相絕緣。絕緣層26的底部可位於埋區30之內，從而使得埋區30能夠是連續的，如圖2A所示。或者，絕緣層26的底部可位於埋區30之下，如圖2C所示。這需要一個較淺的絕緣層28，其使浮體區域24絕緣，但是可使埋層30能夠在剖面視圖的垂直方向上是 連續的，如圖2C所示。簡單地說，自此僅顯示在所有方向上具有連續的埋區30的記憶體單元100。
存取電晶體42包括一個初級傳導類型(諸如：p-型)的井區12、源極區域20和二級傳導類型(諸如：n-型)的位元線區域22。初級傳導類型的井區12係電連接到基板區10，且因此不是浮動的。閘極64係位於源極區域20與位元線區域22之間，閘極64藉由絕緣層66而與井區12相絕緣。絕緣層66可由氧化矽和/或其他電介質材料所做成，包括高-K電介質材料，例如，但不僅限於，過氧化鉭、氧化鈦、氧化鋯、氧化鉿、和/或三氧化二鋁。閘極64可由例如多晶矽材料或金屬閘極電極所製成，諸如，鎢、鉭、鈦及其氮化物。
浮體電晶體40的汲極區域18透過一個傳導元件94而被連接到存取電晶體42的源極區域20。傳導元件90使浮體電晶體40的源極線區域16(它也可互換地被稱為記憶體裝置100的源極線區域16)連接到源極線(SL)終端74，而傳導性元件92使存取電晶體的位元線區域22(它也可互換地被稱為記憶體裝置100的位元線區域22)連接到位元線(BL)終端76。傳導元件90、92和94可由鎢或矽化物的矽所形成(但不僅限於此)。
除了SL終端74和BL終端76以外，記憶體單元100也包括字線1(WL1)終端70，該終端係電連接到浮體電晶體40的閘極60；字線2(WL2)終端72，該終端係電連接到存取電晶體42的閘極64；埋井(BW) 終端78，該終端係電連接到浮體電晶體40的埋井區30；和基板(SUB)終端80，該終端係連接到基板區域10。
在圖2B中所示的另一個實施例中，浮體電晶體40的汲極區域18和存取電晶體的源極區域20可透過個別的傳導元件94A和94B而被連接起來，其然後可使用其他傳導材料，例如：鋁或銅金屬而被連接(未顯示於圖2B)。
圖3A繪示記憶體裝置100的等效電路表示圖，其顯示由源極線區域16、汲極區域18、和閘極60所形成的浮體電晶體40和由源極區域20、位元線區域22和閘極64所形成的存取電晶體42被串聯連接。在浮體電晶體40中固有的裝置為由埋井區30、浮體區域24，和源極線區域16所形成的雙極性裝置44，以及由埋井區30，浮體區域24和汲極區域18所形成的雙極性裝置46。
同樣地，固有於浮體電晶體40中的裝置是雙極裝置48，其係由源極線區域16、浮體區域24、和汲極區域18所形成。為了圖紙清晰明瞭起見，雙極性裝置48係單獨顯示於圖3B中。
圖4A繪示根據本發明之實施例的記憶體單元50，其中，記憶體裝置50M是一個雙穩態浮體裝置，而存取裝置50A是一個雙極性電晶體。
圖4B繪示記憶體單元100B的示意剖面視圖，其為圖4A的記憶體單元50之示例性實施例。在示例性記憶體單元100B中，記憶體單元100B的狀態被儲存 在浮體電晶體40(其對應於圖4A中的記憶體裝置50M)中，而雙極性電晶體42B用作為存取裝置(其對應於圖4A中的存取裝置50A)。雙極性電晶體42B(圖4A中之電晶體50A之通用表示圖的特定實施例且更一般表示為圖1A中的存取電晶體50A)，其係由源極區域20、井區12、和汲極區域22所形成，它用作為記憶體單元100B的存取裝置。閘極電極64(連接到WL2終端72)並未與井區12絕緣，並且用作為雙極性電晶體42B的基極終端。
將說明包括多個記憶體單元100的記憶體陣列，如圖3A-3B(作為圖1A所示之記憶體50的示例性實施)所示，以及記憶體單元操作。簡單而言，後續的大部分描述將使用MOS電晶體作為存取裝置50A的例子。然而，應該理解的是，使用一個雙極性電晶體作為存取裝置之記憶體單元50的操作遵循同樣的原則。
圖5顯示記憶體單元100(包括4個記憶體單元100的示例性例子，標記為100a,100b,100c,和100d)的示例性記憶體陣列120，該陣列按列和行而排列。在很多但並非全部出現有示例性陣列120的圖示中，當說明中之操作有一個(或者在一些實施中有多個)選定的記憶體單元100時，代表性記憶體單元100A將代表該一個“選定的”記憶體單元100。在這類圖形中，代表性記憶體單元100B將代表與選定的代表性記憶體單元100A共用同一列之未被選定的記憶體單元100，代表性記憶體單元100C將代表與選定的代表性記憶體單元100A共用 同一行之未被選定的記憶體單元100，而代表性記憶體單元100D將代表未與選定的代表性記憶體單元100A共用同一列或同一行之未被選定的記憶體單元100。
圖5中所顯示者為WL1終端70a到70n的、WL2終端72a到72n、SL終端74a到74n、BW終端78a到78n、SUB終端80a到80n，以及BL終端76a到76p。WL1、WL2、SL、和BW終端各自被顯示與記憶體單元100的單一列相關聯，而且，BL終端76各自與記憶體單元100的單一行相關聯。在本技術領域的普通技術人員將會理解，很多其他記憶體陣列120的安排和佈局都是可能的，例如，只有一個共同的SUB終端80出現在記憶體陣列120的一整段或者在整個記憶體陣列120。同樣地，其他終端可以被分段或緩衝(buffered)，而控制電路，諸如：字解碼器、列解碼器、分段裝置、讀出放大器、寫入放大器等等，可被排列在陣列120周圍或者被插入於陣列120的子陣列之間。因此，所描述的示例性實施例、特徵、設計選項等等並不做任何方式的限制。
圖6顯示根據本發明之實施例的一個替代陣列122，其中，記憶體單元100以鏡像配置(mirror configuration)來予以展示，其中，一個記憶體單元100的源極線區域16(其連接到SL終端74)與鄰接單元100的源極線區域16相鄰，且位元線區域22(其連接到BL終端76)與另一個鄰接單元100的位元線區域22相鄰，。
可對記憶體單元100執行幾種操作，例如， 保持(holding)操作、讀操作、寫邏輯-1和寫邏輯-0操作。
圖7和圖8分別繪示在記憶體陣列120上所實施的保持操作和在一個選定的記憶體單元100上所實施的保持操作。保持操作藉由施加正回饋偏壓到BW終端78，在WL1終端70和WL2終端72上的零或低負偏壓以關閉浮體電晶體40和存取電晶體42的通道區，以及SL終端74、SUB終端80和BL終端76上的零偏壓來予以執行。施加到連接至BW終端78的埋層區30之正回饋偏壓將保持記憶體單元100的狀態，該記憶體單元100藉由保持儲存於對應浮體電晶體40的浮體區24之電荷而被連接起來。
在一個實施例中，用於記憶體單元100之保持操作的偏壓條件是：0.0伏被施加於WL1終端70、WL2終端72、SL終端74、BL終端76、和SUB終端78，並且像是例如+1.2伏的正電壓被施加於BW終端78。在其他實施例中，不同電壓可被施加於記憶體單元100的各個終端作為設計選擇。而且，在此所述之示例電壓不做任何方式的限制。
從圖3中所示之記憶體單元100的等效電路表示圖可知，在記憶體單元100的浮體電晶體40內固有的是雙極性裝置44和46，而雙極性裝置44的能帶圖被顯示於圖9A和9B中。
圖9A顯示當浮體區24被正充電並且施加正偏壓於埋區30時的雙極性裝置44的能帶圖。雙極性裝置 46的能帶圖係類似於圖9A所示者，且以汲極區域18來替代源極線區域16。虛線表示雙極性裝置44的各區域內之費米(Fermi)能階。如眾所周知者，費米能階係位於表示價電帶(帶隙的底部)的頂部之實線27與表示導電帶(帶隙的頂部)底部的實線29之間的帶隙。如果浮體24被正充電，即對應於邏輯-1的狀態，雙極性電晶體44和46將被打開，因為浮體區使流入基極區中的電子之能量勢壘降低。一旦被注入到浮體區24域內，電子將因為正偏壓被施加到埋井區30而被掃入到埋井區30(其連接到BW終端78)中。由於正偏壓的作用，電子透過碰撞電離機制而被加速並產生額外的熱載流子(熱電洞和熱電子對)。產生的熱電子流入BW終端78內，而產生的熱電洞將隨後流入浮體區域24內。當滿足以下的條件：β×(M-1)1-其中，β是雙極性電晶體44或46的正向共射極電流增益，且M是碰撞電離係數時-注入到浮體區域24內的電洞數量補償因為浮體區域24與源極線區域16或位元線區域18之間的p-n接面正向偏壓電流，以及因為電洞重新結合所導致的電荷損失。由於正向回饋機制的結果，此過程維持儲存於浮體區域24中的電荷(亦即：電洞)，只要正偏壓透過BW終端78而被施加於埋井區22，該浮體區域24將使n-p-n雙極性電晶體44和46保持打開狀態。
當其中β×(M-1)的乘積接近1並且其特徵在於通過電洞電流移入雙極性電晶體的基極區域中的區域有 時候也被稱為反向基極電流區域，而且已被描述於例如“基於雙極電晶體的反向基極電流(RBC)效應之一個新靜態記憶體單元(A New Static Memory Cell Based on Reverse Base Current(RBC)Effect of Bipolar Transistor)”(K.Sakui等人，第44-47頁，國際電子裝置會議，1988年(“Sakui-1”))、“基於雙極電晶體的反向基極電流效應之一個新靜態記憶體單元(A New Static Memory Cell Based on Reverse Base Current Effect of Bipolar Transistor)”(K.Sakui等人，第1215-1217頁，IEEE電子裝置學報，編號6第36卷，1989年6月(“Sakui-2”))，“關於在崩塌機制中雙極電晶體的雙穩態行為和開基極擊穿-建模與應用(On Bistable Behavior and Open-Base Breakdown of Bipolar Transistors in the Avalanche Regime-Modeling and Applications)”(M.Reisch，第1398至1409頁，IEEE電子裝置學報，編號6第39卷，1992年6月(“Reisch”))，它們全部的內容被併入本文中做為參考資料。
基於反向基極電流區域的鎖存(latching)行為也已經被描述於雙電阻器(例如，雙穩態電阻器)中，例如，在“雙穩態電阻器(雙電阻器)-無閘極矽奈米線記憶體(Gateless Silicon Nanowire Memory)”(J.-W.Han和Y.-K.Choi，第171-172頁，2010年VLSI技術研討會，技術論文文摘，2010年，(“J.-W.Han”))，其全部的內容被併入本文中做為參考資料。在一個雙終端雙電阻器裝置中， 仍然需要刷新操作。J.-W.Han描述矽奈米線雙電阻器記憶體的200ms資料保存。在記憶體單元100中，因垂直雙極性電晶體44和46而保持記憶體單元的狀態，而餘下的單元操作(亦即：讀和寫操作)被橫向雙極性電晶體48和MOS電晶體40所管理。因此，保持操作不需要對任何記憶體單元100存取的中斷。
如果浮體24為電中性(浮體24上的電壓等於接地源極線區域16上的電壓)，即對應於邏輯-0的狀態，則將沒有電流流經雙極性電晶體44和46。雙極性裝置44和46將保持關閉狀態，並且沒有碰撞電離發生。因此，在邏輯-0狀態中的儲存單元將保持於邏輯-0狀態。
圖9B顯示當浮體區域24是電中性且偏壓被施加於埋井區30時之本徵雙極性裝置44的能帶圖。在此狀態下，界定於實線27A和29A的帶隙之能階在雙極性裝置44的各區內是不同的。因為浮體區域24和源極線區域16的電位是相等的，所以費米能階是恒定的，其導致源極線區域16與浮體區域24之間的能量勢壘。為參考之用，實線23表示源極線區域16與浮體區域24之間的能量勢壘。該能量勢壘防止電子自源極線區域16(連接到SL終端)流至浮體區域24。因而，雙極性裝置44將保持關閉狀態。
用於浮體記憶體的自主刷新，其不需要首先讀取記憶體單元的狀態，已經被描述於例如“浮體單元(FBC)的自主刷新(Autonomous Refresh of Floating Body Cell(FBC)”(Ohsawa等人，第801-804頁，國際電子裝置會議，2008年,(“Ohsawa”))，美國7,170,807“資料記憶體裝置和使用此類裝置的刷新方法”(Fazan等人，(“Fazan”))，其全部的內容被併入本文中做為參考資料。Ohsawa和Fazan教授藉由使用週期的閘極及汲極電壓脈衝的自動刷新方法，該方法中斷對正在被刷新的記憶體單元的存取。在記憶體單元100中，由於垂直雙極性電晶體44和46而可以達成一個以上的穩態。記憶體單元100的讀和寫操作受橫向雙極性電晶體48和MOS電晶體40所控制。因此，保持操作不需要對記憶體單元100存取的任何中斷。
在圖7中所述的保持操作中，沒有個別選定的儲存單元。反而是，藉由埋井終端78a到78n而被成列地選取，而且可被選取為獨立的列，也可以是多列，或包括陣列120之所有的列。
圖9C顯示淨電流I的圖形，其流入或流出浮體區域24作為浮體24之電位V的函數(並未按比例繪製)。負電流表示流入浮體區域24內的淨電流，而正電流表示流出浮體區域24外的淨電流。在低的浮體24電位處，其位於圖9C所示的0V與VFB0之間，由於由浮體區域24和埋井區30所形成的p-n接面二極體被反向偏壓，所以淨電流流入浮體區域24中。如果浮體區域24電位的數值在VFB0與VTS之間，則電流將會切換方向，其導致淨電流流出浮體區域24外。這是因為隨著浮體區域24變 得愈來愈正，由浮體區域24和埋井區30所形成的p-n接面二極體被正向偏壓。結果，如果浮體區域24的電位小於VTS，則在穩態情況下，浮體區域24將到達VFB0。如果浮體區域24的電位大於VTS，則電流將會切換方向，其導致淨電流流入浮體區域24內，這是由於流入浮體區域24內的基極電流大於p-n接面二極體漏電流的結果。當浮體區域24電位高於VFB1，則淨電流將會流出浮體區域24外。這是因為p-n接面二極體漏電流再次大於雙極性裝置44和46的基極電流。
保持操作導致浮體儲存單元具有兩個穩態：邏輯-0狀態和邏輯-1狀態，這兩種狀態由能量勢壘所區隔開，它們分別用VFB0,VFB1,和VTS來予以表示。圖9D是記憶體單元100的電位能表面(PES)的示意曲線圖，其顯示該兩個穩態的另一個表示圖，這兩個穩態源於施加回饋偏壓到BW終端78(其被連接到埋井區30)所致。
電流切換方向於其處的浮體24電位之數值，亦即：VFB0,VFB1,和VTS，可藉由施加於BW終端78的電位而被調變。這些數值也取決於溫度。
藉由提高可被儲存於浮體24中的電荷數量，保持/待機操作也會導致更大的記憶體視窗(memory window)。無保持/待機操作，可被儲存於浮體24中的最大電位係受限於平帶電壓VFB，因為流入區域16和18的接面漏電流以大於VFB的浮體電位而指數地增加。然而，藉由施加正電壓到BW終端78，雙極性動作導致電洞電 流流入浮體24內，補償浮體24與區域16和18之間的接面漏電流。結果，儲存於浮體24中的最大電荷VMC可藉由施加正偏壓到BW終端78來予以提高，如圖9E所示。儲存於浮體24中的最大電荷的提高導致更大的記憶體視窗。
描述於Ranica-1,Ranica-2,Villaret,和Pulicani中的浮體DRAM單元只展現一個穩態，其往往被指定為邏輯-0狀態。Villaret描述本徵雙極性電晶體藉由牽引電子來提高邏輯-1狀態的資料保留，否則，電子將會與儲存於浮體區域中的電洞重新結合。然而，只有一個穩態被觀測到，因為沒有電洞注入浮體區域內以補償電荷洩漏和重新結合。圖10和圖11繪示分別執行於記憶體陣列120和一個選定的記憶體單元100上的替代保持操作。藉由施加正的回饋偏壓到SUB終端80，0或小的負偏壓於WL1終端70和WL2終端72上以關閉浮體電晶體40和存取電晶體42的通道，0偏壓於SL終端74、BL終端76上來執行保持操作，且同時留下BW終端78保持浮動。在這些條件下，如果記憶體單元100係處於具有正電荷被儲存於浮體區域24中的邏輯-1狀態，則由基板10、埋井區30、浮體區域24和源極線區域16或汲極區域18所形成之記憶體單元100的本徵矽可控整流器(SCR)被打開，從而使正電荷保持在浮體區域24上。處於邏輯-0狀態的記憶體單元將保持在阻斷狀態，因為浮體區域24的電壓實質上非為正的，且因此浮體24不打開SCR裝置。因 此，電流不流過SCR裝置，而且記憶體單元100維持邏輯-0狀態。在此保持操作中，通常被連接到同一個SUB終端的所有記憶體單元100將會被維持以精確保持其資料狀態。
在一個實施例中，為替代的保持操作施加以下的偏壓條件：0.0伏被施加於WL1終端70、WL2終端72、SL2終端74、BL終端76；像是例如+1.2伏的正電壓被施加於SUB終端80，而同時使BW終端78維持浮動。在另一個實施例中，不同的電壓可被施加於記憶體單元100的各個終端作為設計選擇，並且所描述的示例性電壓不做任何形式的限制。或者，BW終端78可從陣列120中被去除，留下埋井區30浮動。
回饋偏壓的施加，不管是透過顯示於圖7和圖8的BW終端78，還是顯示於圖10和圖11的SUB終端80，導致兩個雙穩態浮體24狀態(例如，如同Widjaja-1、Widjaja-2、Widjaja-3、和Widjaja-4中所述者)。雙極性電晶體的雙穩態行為也已經被描述於以下文章中，例如“雙極電晶體的雙態行為和開基極擊穿(Bistable Behavior and Open-Base Breakdown of Biploar Transistors)”M.Reisch，第1398-1409頁，IEEE電子裝置，編號6第39卷，1992年06月(“Reisch”)，其全部的內容被併入本文中做為參考資料。Reisch和Sakui都描述一個雙聚BiCMOS SRAM單元，其使用一個雙極性電晶體和一個MOS電晶體。這與浮體電晶體操作為無電容器 的DRAM的情況相反，在記憶體單元中只有一個穩態浮體24(例如，如以下文章所述一樣，“一個無電容1T-DRAM單元(A Capacitor-less 1T-DRAM Cell)”(S.Okhonin等人，第85-87頁，IEEE電子裝置快報，編號02第23卷，2002年02月(“Okhonin-1”))，“在SOI上使用一個電晶體增益單元的記憶體設計(Memory Design Using One-Transistor Gain Cell on SOI)”(T.Ohsawa等人，第152-153頁，技術文摘，2002年IEEE國際固態電路會議，2002年02月(“Ohsawa-1”))，“進一步瞭解無電容浮體DRAM的物理以及建模(Further Insight Into the Physics and Modeling of Floating-Body Capacitorless DRAMs)”，A.Villaret等人，第2447-2454頁，IEEE電子裝置，編號11第52卷，2005年11月(“Villaret”)，“用CMOS90nm技術建制的縮小1T-大容量裝置作低成本eDRAM應用(Acaled 1T-Bulk Devices Built with CMOS 90nm Technology for Low-cost eDRAM Applications)”(R.Ranica等人，第38-41頁，技術文摘，VLSI技術研討會，2005年(“Ranica”))，以及“特徵雙極電晶體機制的模擬用於大基板上未來無電容eDRAM(Simulation of Intrinsic Biploar Transistor Mechanisms for future capacitor-less eDRAM on bulk substrate)”(R.Pulicani等人，第966-969頁，2010年，第17屆電子，電路和系統IEEE國際會議，2010年12月(“Pulicani”)，其全部的內容被併入本文中做為參考資料。
記憶體單元100和陣列120的讀操作將會配合圖12和圖13來做描述。任何已知之感測方案可與記憶體單元100一起使用。儲存於浮體24中的電荷數量可藉由監測記憶體單元100的單元電流而被感測到。相較於如果單元100是處於一個在浮體區域24中沒有電洞的邏輯-0狀態，如果記憶體單元100是一個在本體區域24內有電洞的邏輯-1狀態，則記憶體單元將具有更高的單元電流(例如，自BL終端76流至SL終端74的電流)。典型上被連接到BL終端76的感測電路然後可被用來確定記憶體單元的資料狀態。
例如，藉由應用後續的偏壓條件，可對記憶體單元進行寫操作。正電壓被施加於WL2終端72上，其打開存取電晶體42；正電壓被施加於BL終端76上，零電壓被施加於SL終端74上，零電壓或正電壓被施加於BW終端78上，且零電壓被施加於SUB終端80上。正電壓也可被施加於WL1終端70上以進一步提高流經記憶體單元100的電流，其從BL終端76流到SL終端74。相較於如果記憶體單元100係處於浮體區域24內沒有電洞的邏輯-0狀態，如果記憶體單元100係處於一個浮體區域24內有電洞的邏輯-1狀態，則更高的電流將從BL終端76流至選中的記憶體單元100之SL終端74。在一個特別應用實施例中，施加+1.2伏電壓於WL1終端70、WL2終端72、BL終端76、BW終端78；施加0.0伏電壓於SL終端74和SUB終端80。在其他實施例中，可以施加不同 的電壓於記憶體100的各個終端上，以作為設計選擇，且在此所述之示例性電壓不作任何限制。
存取器電晶體42被用來在讀操作中幫助選擇記憶體單元100，因為在不同列中未被選中之記憶體單元(例如，記憶體100C和100D)的存取電晶體42被關閉，所以它將不會傳送任何施加於BL終端76的正電壓到浮體電晶體40的汲極區域18上。結果，不同列上之未被選中的記憶體單元的浮體電晶體40將沒有電流流過。
不同行上之未被選中的記憶體單元(例如，記憶體單元100B和100D)將不會傳導電流，因為0偏壓被施加於BL終端76和SL終端74。
圖14和圖15為使用帶到帶隧穿機制(band-to-band tunneling mechanism)的一個示例性寫邏輯-1操作，其中，使用下列偏壓條件：施加正偏壓於WL2終端74，其打開被選中的記憶體單元100之儲存電晶體42；施加負偏壓到WL1終端70，施加正偏壓到BL終端76；施加零偏壓到SL終端74，施加零偏壓或正偏壓到BW終端78，施加零偏壓到SUB終端80。
在一個特別的非限制性實施例中，施加大約+1.2伏到選定的WL2終端72，施加大約-1.2伏到選定的WL1終端70；施加大約+1.2伏到選定的BL終端76，施加大約+1.2伏到選定的BW終端78，以及施加大約0.0伏到SUB終端80。
施加於WL2終端72的正偏壓將打開存取電 晶體42，其將傳遞施加於BL終端76的正偏壓到浮體電晶體40的汲極區域18。現在呈現在浮體電晶體40的汲極區域18上的正偏壓，連同施加於WL1終端70(其連接到閘60)的負偏壓，一起將在閘極60附近之汲極區域18的接面區域周圍產生強的電場。此強電場使能帶在閘極60和汲極區域18的接面重疊區域附近急劇地向上彎曲，其致使電子從浮體區域24的價電帶隧穿至汲極區域18的導電帶，留下電洞於浮體區域24的價電帶中。隧穿經過能帶的電子成為汲極區域18的洩漏電流，而電洞被注入到浮體區24中並且成為產生邏輯-1的狀態之電洞電荷。
圖16和圖17為通過一個碰撞電離機制的寫邏輯-1操作之示例性偏壓條件，其分別執行於記憶體陣列120和一個選定的記憶體單元100上，其中，使用以下偏壓條件：施加正電壓於選定的WL2終端72，施加正電壓於選定的WL1終端70，施加正電壓於選定的BL終端76，施加零電壓於SL終端74，施加零電壓或正電壓於BW終端78，施加零電壓於SUB終端80。施加於WL1終端70和BL終端76的正電壓係組構成透過碰撞電離過程來使電洞的生成最大化，其中，浮體電晶體40的汲極區域18上的電壓一般大於施加於浮體電晶體40之閘極60(其被連接到WL1終端70)的電壓。
在一個特定的非限制性實施例中，施加大約+1.2伏於選定的WL2終端72，施加大約+0.5伏於選定的WL1終端70，施加大約+1.2伏於選定的BL終端76，施 加大約1.2伏於選定的BW終端78，施加大約0.0伏於SUB終端80。這些電壓位準僅用於示例性，在不同的實施例中可能會有所不同。因此，上述之示例性實施例、特徵、偏壓位準等均不作限制。
圖18和圖19繪示透過從浮體電晶體40的閘60到浮體區24的電容性耦合之示例性寫邏輯-1操作的偏壓條件。其中，使用如下偏壓條件：施加零或低的正電壓於選定的WL2終端72，施加正偏壓於選定的BL終端76，施加正電壓於SL終端74，施加正電壓於BW終端78，施加零電壓於SUB終端80。WL1終端最初被接地，接著它的電位被提高到正電壓。被選定的記憶體單元的存取電晶體42被偏壓，使得存取電晶體42的源極區域20浮動，例如透過使得施加於BL終端76的偏壓大於施加於閘極64的偏壓與存取電晶體42的閾值電壓兩者之差而實現。因為浮體電晶體40的通道區現在浮動，當閘極區域60(係連接到WL1終端70)的電位從0(或負電壓)升高到正電壓，浮體區域24的電位將因電容性耦合得以提高。施加於埋井區30(經由BW終端78)的正偏壓將接著會透過碰撞電離過程而產生電洞，這樣維持了浮體區域24的正電荷。
在一個特定的非限制性實施例中，施加大約0.0伏到WL2終端72，施加於WL1終端的電壓從0.0伏提高到大約+1.2伏；施加大約+1.2伏電壓到SL終端74，施加大約+1.2伏電壓放BL終端76，施加大約+1.2伏到 BW終端78，施加大約0.0伏到SUB終端80。這些電壓位準僅用作示例性目的，對於不同實施例可能其會有所不同。因此，描述的示例性實施例、特徵、偏壓位準等等均不作限制。
施加於WL1終端70(其被連接到閘極60)的正偏壓之傾斜率(ramp rate)可被最佳化以提高從閘極60到浮體區域24的耦合率。例子描述於以下文章中，“依照一個正線性傾斜電壓的一個浮閘n-通道MOS記憶體單元的基板回應(Substrate Response of a Floating Gate n-channel MOS Memory Cell Subject to a Positive Linear Ramp Voltage)”(H.-S.Lee和D.S.Lowrie，固態電子24，編號3，第267頁到273頁，1981年)，其全部的內容被併入本文中做為參考資料。用更高的傾斜率可達成從閘極60到浮體區域24的更高耦合。在寫邏輯-1操作中之施加於閘極60的傾斜率也可高於在其他操作(諸如，讀操作)中之施加於閘極60的傾斜率，以進一步改善寫邏輯-1操作時間。
根據一個本發明的實施例，圖20和圖21為寫邏輯-0操作的示例性偏壓，所施加的偏壓條件為：施加負電壓於SL終端74，施加零電壓於WL1終端70、WL2終端72、BL終端76、和SUB終端80。且施加正偏壓到BW終端78。在這些條件下，浮體24與源極線區域16之間的p-n接面被正向偏壓，其使電洞從浮體24中排空。共用同一個終端74的所有記憶體單元將被同時寫入。將 任意二進位資料寫入到不同記憶體單元100中，一個寫邏輯-0操作將首先被執行於將被寫入的所有記憶體單元，接著在必須寫入邏輯-1的記憶體單元上執行一個或多個寫邏輯-1操作。
在一個特定的非限制性實施例中，施加大約-1.2伏電壓於選定的SL終端74，施加大約0.0伏電壓於WL1終端70、WL2終端72、BL終端76、和SUB終端80；施加大約+1.2伏電壓於BW終端78。這些電壓位準僅用於示例性，在不同的實施例中可能會有所不同。因此，上述之示例性實施例、特徵、偏壓位準等均不作限制。
根據本發明的另一個實施例，圖22和圖23為寫邏輯-0的示例性偏壓條件，使用如下偏壓條件：施加正偏壓於WL2終端72，施加正電壓於WL1終端70，施加負偏壓於BL終端76，施加零電壓於SL終端74，施加正偏壓於BW終端78，施加零電壓於SUB終端80。在這些條件下，存取電晶體42將傳遞施加於BL終端76的負電壓到浮體電晶體40的汲極區域18，正向偏壓在浮體24與汲極區域18之間的p-n接面。也可施加正偏壓到浮體電晶體40(其係連接到WL1終端70)的閘60，這將透過電容性耦合來提高浮體24的電位，並反過來提高橫跨於浮體24與汲極區域18之間的p-n接面上的電場。施加於BL終端76的負偏壓和施加於WL2終端的偏壓被配置成使得不同列中未被選中的單元100(例如，記憶體單元 100C和100D)的存取電晶體未傳遞負偏壓到浮體電晶體40的汲極區域18。
在一個特定的非限制性實施例中，施加大約+1.2的電壓於WL2終端72，施加大約+1.2伏電壓於WL1終端70，施加大約0.0伏電壓於SL終端74，施加大約-0.2伏電壓於BL終端76，施加+1.2伏電壓到BW終端78，施加大約0.0伏電壓於USB終端80。這些電壓位準僅用於示例性，在不同的實施例中可能會有所不同。因此，上述之示例性實施例、特徵、偏壓位準等均不作限制。
一種低態有效的方法一其中，將選定的BL終端74偏壓於低電壓，例如：零電壓一也可以在記憶體單元100和記憶體陣列120上執行操作。
根據本發明的實施例，一個低態有效讀操作的示例性偏壓條件被描述於圖24，其中，如下偏壓條件被施加應用於一個被選定的記憶體單元100A：施加正電壓到WL2終端72A，施加正電壓到WL1終端70，施加零電壓到BL終端76A，施加正電壓到SL終端74A，施加零電壓或正電壓到BW終端78A，施加零電壓到SUB終端80A。以下的偏壓條件被施加應用於未被選定的終端：施加零電壓到WL1終端70、WL2終端72、SL終端74，施加正電壓到BL終端76，施加零電壓或正電壓到BW終端78，施加零電壓到SUB終端80。
在一個特定的非限制性實施例中，以下條件 被施加應用於選定的終端：施加大約+1.2伏電壓到WL2終端72，施加大約+1.2伏電壓到WL1終端70，施加+1.2伏電壓到SL終端74，施加大約0.0伏電壓到BL終端76，施加0.0伏電壓到BW終端78，施加大約0.0伏電壓到SUB終端80；然而，下列偏壓條件被施加於未被選定的終端：施加大約0.0伏電壓到SL終端74，施加大約+1.2伏電壓到BL終端76，施加大約+1.2伏電壓到BW終端78，施加大約0.0伏電壓到SUB終端80。描述的示例性實施例、特徵、偏壓位準等等均不作限制。
根據本發明的一個實施例，圖25描述示例性偏壓條件，該條件被施加於低態有效寫邏輯-1操作儲存陣列120之選定的終端，這些條件為：施加正電壓到WL2終端72A，施加正電壓到WL1終端70A，施加零電壓到BL終端76A，施加高於施加到WL1終端70A之正電壓的正電壓到SL終端74A，施加零或正電壓到BW終端78A，施加零電壓到SUB終端80A。下列偏壓條件被施加應用於未被選定的終端：施加零電壓到WL終端70、WL2終端72、SL終端74，施加正電壓到BL終端76，施加零電壓或正電壓到BW終端78，施加零電壓到SUB終端80。
在一個特定的非限制性實施例中，以下條件被施加應用於選定的終端：約1.2伏的電壓被施加到WL2終端72，約0.5伏的電壓被施加到WL1終端70，大約1.2伏的電壓被施加到SL終端74，約0.0伏的電壓被施 加到BL終端76，約0.0伏的電壓被施加到BW終端78，大約0.0伏的電壓被施加到SUB終端80；而下列偏壓條件被施加應用於未被選定的終端：大約0.0伏的電壓施加到WL1終端70，WL2終端72；大約0.0伏的電壓被施加到SL終端74，大約1.2伏電壓被施加到BL終端76，大約1.2伏電壓被施加到BW終端78，大約0.0伏電壓被施加到SUB終端80。描述的示例性實施例、特徵、偏壓位準等等均不作限制。
圖26和圖27顯示了記憶體單元102和104的替代實施例，包括一個三維記憶體單元結構。在這些實施例中，記憶體102和104有一個鰭狀結構52，該結構自基板10頂表面垂直伸出。鰭狀結構52是可傳導的，它可被建置於埋井層30或井區12上。記憶體102和104都包括浮體電晶體40和存取電晶體42。在浮體電晶體40，浮體區域24透過埋井區30、源極線區域16、汲極區域18、絕緣層62、和絕緣層26而被絕緣。在存取電晶體42內，井區12的傳導類型與基板10的傳導類型相同。浮體電晶體40的汲極區域18透過傳導元件44而被連接到存取電晶體42的源極區域20。為圖紙清晰明瞭之目的，傳導元件44並未被顯示於圖26和圖27中。
記憶體單元102包括在浮體電晶體40的浮動基板區域24之兩個相反側上的閘極60，和在存取電晶體42的井區12之兩個相反側上的閘極64，見圖26所示。另外，閘極60和閘極64可能在記憶體104內分別將浮體 區域24和井區12的三個側邊包圍起來，如圖27所示。
儲存單元102和104，包括連接到源極線區域16的源極線(SL)終端74，連接到位元線區域22的位元線(BL)終端76，電連接到浮體電晶體40的閘極60之字線1(WL1)終端70，電連接到存取電晶體42的閘極64之字線2(WL2)終端72，電連接到浮體電晶體40的埋井區30之埋井(BW)終端78，以及連接到基板區10的基板(SUB)終端80。
記憶體單元100、102、和104均有串聯連接起來之具有相同傳導類型的兩個電晶體(在舉例中使用了兩個n-通道電晶體40和42)。圖28描述了儲存單元200的另一個實施例，其中，儲存電晶體40和存取電晶體42’是具有不同傳導類型的兩個電晶體。在本儲存單元200的示例中，浮體電晶體40與儲存單元100類似。但是，存取電晶體42’的傳導類型與儲存單元100的存取電晶體42之傳導類型相異，並且可以包括一個額外的存取電晶體基板終端80’。
根據本發明的一個實施例，圖29A描述記憶體單元200。存取電晶體42’包括二級傳導類型，例如：n-型的一個井區12’；源極區域20’；和初級傳導類型，例如：p-型的位元線區域22’。二級傳導類型的井區12’係電連接到埋井區30，因此其未浮動。一個閘極64被放置於源極區域20’與位元線區域22’之間。閘極64藉由絕緣層66而與井區12’絕緣。絕緣層66可由氧化矽和/或其他電 介質材料所做成，包括高-K電介質材料，例如(但不僅限於此)過氧化鉭、氧化鈦、氧化鋯、氧化鉿、和/或三氧化二鋁。閘極64可由多晶矽材料或金屬閘極電極所做成，例如：鎢、鉭、鈦及其氮化物。絕緣層26的底部可位於埋區30之下，如圖29B所示。這需要一個更淺的絕緣層28，它使浮體區域24絕緣，但是允許埋層30在圖29B的剖面視圖的正交方向上能夠是連續的。在圖29A和29B中顯示的記憶體單元200中，存取電晶體40’的井區12’係連接到埋區30。因此，在此實施例中，BW終端78也用作為存取電晶體基板終端80，該終端被80顯示於圖28的記憶體單元200之等效電路表示圖中。
圖30和31描述記憶體200的等效電路表示圖，它顯示：浮體電晶體40，其係由源極線區域16、汲極區域18、和閘極60所形成；以及存取電晶體42’，其係由源極區域20’、位元線區域22’、和閘極64所形成，它們被串聯連接。固有於浮體電晶體40的是：雙極性裝置44，其係由埋井區30、浮體區域24、和源極線區域16所形成；以及雙極性裝置46，其係由埋井區30、浮體區24、和汲極區域18所形成。
同樣地，固有於浮體電晶體40的是雙極性裝置48，其係由源極線區域16、浮體區域24、和汲極區域18所形成。為了圖紙清晰明瞭起見，雙極性裝置48在圖31中被單獨顯示出。
圖32顯示以列和行排列的記憶體單元200 (包括記憶體單元200的4個示例，分別標記為200a,200b,200c和200d，如圖所示)之示例性記憶體陣列220。在很多但並非全部出現有示例性陣列220的圖形中，當上述之操作有一個(或在某些實施例中有多個)被選定的記憶體單元200，代表性記憶體單元200a將是一個“被選中的”記憶體200的代表。在此類圖中，代表性記憶體單元200b將是與選定的代表性記憶體200a共用一列之未被選定的記憶體單元之代表。代表性記憶體單元200c將是與選定的代表性記憶體200a共用一行之未被選定的記憶體單元之代表。而代表性記憶體單元200d將是與被選定的代表性記憶體單元200a不共用同一列或同一行的一個記憶體單元200之代表。
幾種操作可在記憶體單元200上執行，例如：保持、讀、寫邏輯-1、和寫邏輯-0操作。
根據本發明的實施例，圖33顯示在記憶體陣列220上執行的保持操作，其遵循的機制與記憶體陣列120相同。保持操作透過施加正的回饋偏壓到BW終端78，施加零偏壓於WL1終端70、WL終端72、SL終端74、SUB終端80，以及BL終端76來予以進行。施加於連接到BW終端78的埋層區30的正回饋偏壓將維持記憶體單元200的狀態。而此記憶體單元200透過維持儲存於對應浮體電晶體40的浮體區域24中之電荷而被連接。
在一個實施例中，記憶體單元200的保持操作之偏壓條件為：施加0.0伏電壓到WL1終端70、WL2 終端72、SL終端74、BL終端76、和SUB終端78；施加例如+1.2伏的正電壓到BW終端78。在其他實施例中，可以在記憶體單元200的不同終端施加不同的電壓來作為設計選擇，而且在此所描述之示例性電壓並不作任何限制。
根據本發明的一個實施例，圖34描述在記憶體陣列220上執行一個替代的保持操作。透過施加正回饋偏壓到SUB終端80，零偏壓到WL1終端70、WL2終端72、SL終端74、BL終端76，且同時留下BW終端浮動來進行保持操作。在這些條件下，如果記憶體200係處於具有正電荷被儲存於浮體區域24中的邏輯-1狀態，則記憶體單元200的本徵矽控整流器(SCR)被打開，從而維持正電荷在浮體區域24上。本徵矽控整流器係由基板10、埋井區30、浮體區域24、和源極線區域16或汲極區域18所形成。在邏輯-0狀態的記憶體單元將保持阻斷模式，因為浮體區域24的電壓實質上非為正的，且因此，浮體24並未打開SCR裝置。因此，電流沒有流經SCR裝置，並且儲存單元200保持邏輯-0的狀態。在此保持操作中，通常被連接到同一個SUB終端的所有記憶體單元200將被維持以精確保持它們的資料狀態。
在一個實施例中，替代保持操作施加下列偏壓條件：施加0.0伏電壓到WL1終端70、WL2終端72、SL2終端74、BL終端76，施加例如+1.2伏的正電壓到SUB終端80，且同時留下BW終端78浮動。在其他實施 例中，不同的電壓可被施加於記憶體200的各個終端上以作為設計選擇。在此描述的示例性電壓並不作任何限制。另外，BW終端78可以從陣列220上被去除，而留下埋井區30浮動。
根據本發明的一個實施例，圖35描述了執行於儲存陣列220上的讀操作。任何已有的感測方案均可與記憶體單元200一起被使用。在浮體24中保存的電荷數量可透過監測記憶體單元200的單元電流而被感測到。如果記憶體單元200係處於在本體區域24中具有電洞的邏輯-1狀態，則相較於在浮體區域24中沒有任何電洞的邏輯-0狀態的單元200，它將有更高的單元電流(例如，從BL終端76流到SL終端74的電流)。一般連接到BL終端76的感測電路然後可以被用來確定儲存單元的資料狀態。
例如，寫操作可藉由應用下列偏壓條件，在記憶體單元200上執行操作：施加0電壓到WL2終端72，其打開存取電晶體42；施加正電壓到BL終端76；施加零電壓到SL終端74；施加零或正電壓到BW終端78；施加零電壓到SUB終端80。也可以施加正電壓到WL1終端70以進一步提高從BL終端76到SL終端74流經儲存單元200的電流。如果儲存單元200係處於且在浮體區域24中具有電洞的邏輯-1狀態，則相較於且在浮體24中沒有任何電洞的邏輯-1狀態的儲存單元200，將有更高的電流從被選的儲存單元200的BL終端76流至SL終 端74。在一個特殊實施例中，施加+1.2伏電壓到WL1終端70、BL終端76、BW終端78；施加0.0伏電壓到WL2終端72、SL終端74、和SUB終端80。在其他實施例中，可施加不同的電壓到儲存單元200的各個終端以作為設計選擇，在此所述的示例性電壓不作任何限制。
存取電晶體42被用來在讀操作中輔助選擇儲存單元200。因為在不同列中未被選定的在記憶體單元(例如：儲存單元200c和200d)的存取電晶體42被關閉(透過施加於WL2終端72的正電壓的應用而實現)，它將不會傳遞施加於BL終端76的正電壓到浮體電晶體40的汲極區域18。結果，沒有電流流經在不同列中未被選定的儲存單元之浮體電晶體40。
在不同的行，未被選定的儲存單元(例如，儲存單元200b和200d)將不傳導電流，因為零電壓被施加於BL終端76和SL終端74。
根據本發明的實施例，圖36描述了使用帶到帶隧穿機制的寫邏輯-1操作，其中，施加如下偏壓條件：施加零電壓到WL2終端72，其打開被選定的儲存單元200的存取電晶體42；施加負偏壓到WL1終端70，施加正偏壓到BL終端76，施加零偏壓到SL終端74，施加零偏壓或正偏壓到BW終端78，施加零偏壓到SUB終端80。
在一個特定的非限制性實施例中，施加大約0.0伏電壓到選定的WL2終端72，施加大約-1.2伏電壓到 選定的WL1終端70，施加大約+1.2伏電壓到選定的BL終端76，施加大約+1.2伏電壓到選定的BW終端78，施加大約0.0伏電壓到SUB終端80。
施加到WL終端72的零電壓將打開p-型存取電晶體42，這將傳遞施加到BL終端76的正偏壓到浮體電晶體40的汲極區域18。現在呈現於浮體電晶體40的汲極區域18上的正偏壓，連同施加於WL1終端70(其連接到閘極60)的負電壓一起，將在閘極60附近之汲極區域18的接面區域周圍產生強電場。強電場使能帶在閘極和位線的接面重疊區附近急劇向上彎曲，其導致電子從價電帶隧穿至導電帶，而留下電洞於價電帶。隧穿經過能帶的電子變成洩漏電流，而同時電洞被注入浮體區域24中並且變成產生邏輯-1的狀態之電洞電荷。
圖37描述透過碰撞電離機制的寫邏輯-1操作之示例性偏壓條件，根據本發明的實施例，其執行於記憶體陣列220，其中，使用以下偏壓條件：施加零電壓於選定的WL2終端72，施加正電壓於選定的WL1終端70，施加正電壓於選定的BL終端76，施加零電壓於SL終端74，施加零電壓或正電壓於BW終端78，施加零電壓於SUB終端80。施加於WL1終端70和BL終端76的正電壓透過碰撞電離過程用以使電洞的產生最大化，其中，浮體電晶體40的汲極區域18上的電壓一般大於施加於浮體電晶體40之閘極60(其連接到WL1終端70)的電壓。
在一個特定的非限制性實施例中，施加大約 0.0伏於選定的WL2終端72，施加大約+0.5伏於選定的WL1終端70，施加大約+1.2伏於選定的BL終端76，施加大約1.2伏於選定的BW終端78，施加大約0.0伏於SUB終端80。這些電壓位準僅用於示例性，在不同的實施例中可能會有所不同。因此，所述之示例性實施例、特徵、偏壓位準等等均不作限制。
根據本發明的實施例，圖38為透過從浮體電晶體40的閘極60到浮體區域24的電容性耦合之示例性寫邏輯-1操作的偏壓條件。其中，使用如下偏壓條件：施加正電壓於選定的WL2終端72，施加正偏壓於選定的BL終端76，施加正電壓於SL終端74，施加正電壓於BW終端78，施加零電壓於SUB終端80。WL1終端70最初被接地，然後它的電位被提高到正電壓。被選定的記憶體單元的存取電晶體42被偏壓而使得存取電晶體42的源極區域20浮動，例如：透過使得施加於BL終端76的偏壓大於施加於閘極64的偏壓與存取電晶體42的閾值電壓兩者之差而實現。因為浮體電晶體40的通道區現在浮動，當閘極區域60(連接到WL1終端70)的電位從0(或負電壓)升高到正電壓，浮體區域24的電位將因電容性耦合得以提高。施加於埋井區30(透過BW終端78)的正偏壓然後將透過碰撞電離過程而產生電洞，其維持了浮體區域24的正電荷。
在一個特定的非限制性實施例中，施加大約+1.2伏到WL2終端72，施加於WL1終端的電壓從0.0伏 提高到大約+1.2伏；施加大約+1.2伏電壓到SL終端74，施加大約+1.2伏電壓放BL終端76，施加大約+1.2伏到BW終端78，施加大約0.0伏到SUB終端80。這些電壓位準僅用作示例性目的，對於不同實施例可能其會有所不同。因此，描述的示例性實施例、特徵、偏壓位準等等均不作限制。
根據本發明的實施例，圖39為示例性寫邏輯-0操作的偏壓條件。其中，使用如下偏壓條件：施加負電壓到SL終端74，施加零電壓到WL1終端70、BL終端76和SUB終端80，施加零電壓或正電壓到WL2終端72，施加正偏壓到BW終端78。在這些條件下，浮體24與源極線區域16之間的p-n接面被正向偏壓，其將電洞從浮體24中排空。共用同一個SL終端74的所有記憶體單元將被同時寫入。將任意二進位資料寫入到不同記憶體單元200中，寫邏輯-0操作將首先被執行於將被寫入的所有記憶體單元，然後在必須寫入邏輯-1的記憶體單元上執行一個或多個寫邏輯-1操作。
在一個特定的非限制性實施例中，施加大約-1.2伏電壓於選定的SL終端74，施加大約0.0伏電壓於WL1終端70、BL終端76、和SUB終端80；施加大約+1.2伏電壓施加於WL2終端72，施加大約+1.2伏電壓到BW終端78。這些電壓位準僅用於示例性，在不同的實施例中可能會有所不同。因此，所述之示例性實施例、特徵、偏壓位準等等均不作限制。
根據本發明的另一實施例，圖40為示例性寫邏輯-0操作的偏壓條件。其中，使用如下偏壓條件：施加較應用於BL終端76之電壓更小的負電壓到WL2終端72，施加正電壓到WL1終端70，施加負偏壓到BL終端76，施加零電壓到SL終端74，施加正偏壓到BW終端78，施加零電壓到SUB終端80。在這些條件下，存取電晶體42將傳遞施加於BL終端76上的負電壓到浮體電晶體40的汲極區域18，使浮體24與汲極區域18之間的p-n接面正向偏壓。也可施加正偏壓於浮體電晶體40(其連接到WL1終端70)的閘極60上，其將透過電容性耦合來提高浮體24的電位，並反過來提高橫跨於浮體24與汲極區域18之間的p-n接面上的電場。施加於BL終端76的負偏壓和施加於WL2終端72的偏壓被配置成使得不同列中未被選中的單元200(例如，記憶體單元200c和200d)的存取電晶體並未傳遞負偏壓到浮體電晶體40的汲極區域18。
在一個特定的非限制性實施例中，施加大約-1.2的電壓於WL2終端72，施加大約+1.2伏電壓於WL1終端70，施加大約0.0伏電壓於SL終端74，施加大約-0.2伏電壓於BL終端76，施加大約+1.2伏電壓到BW終端78，施加大約0.0伏電壓於USB終端80。這些電壓位準僅用於示例性，在不同的實施例中可能會有所不同。因此，所述之示例性實施例、特徵、偏壓位準等等均不作限制。
一個參考單元可被使用於上述之儲存單元100和儲存單元200的感測操作中。該參考單元的特性(例如：單元電流)可被用來比較被感測的儲存單元之特性，以確定其邏輯狀態。圖41描述了一個參考單元100R1的示意性剖面視圖。儲存單元200對應的參考可透過配置具有不同傳導類型的存取電晶體作為浮體電晶體而被建構。其在此未顯示。
參考單元100R1包括具有與浮體區域24相同傳導類型的感測線區域32，其允許電連接至浮體電晶體40的浮體區域24。感測線區域32係位於與浮體電晶體40和存取電晶體之源極和汲極區域16、18、20、22之相同的平面上。感測線區域32被連接到感測線終端82，如圖42所示。其中，參考單元100R1被顯示位於鄰近儲存單元100之一列的列上。
根據本發明的一個應用實施例，圖43A-43C描述參考單元100R2。圖43A描述參考單元100R2的示意頂視圖，而圖43B和43C描述圖43A之I-I’和II-II’切線的示意剖面圖。在實施中的感測區域32相鄰於儲存單元100的浮體電晶體40，其所在的平面與源極區域和汲極區域16、18、20、和22所在的平面不同，而且其允許歐姆接觸於浮體區域24。
圖44描述一個儲存陣列120，該陣列包含參考單元100R2，其係位於鄰近於儲存單元100之一行的行上。
根據本發明的另一實施例，圖45描述了儲存單元300。儲存單元300包括浮體電晶體340和存取電晶體342。儲存單元300包括初級傳導類型，例如：p-型的基板310。基板310一般由矽所製作而成，但是也可以包括諸如：鍺、矽鍺、砷化鎵、碳奈米管、或其他半導體材料。在本發明的一些實施例中，基板310可為半導體晶圓的基體材料。在其他實施例中，基板310可作為初級傳導類型的一個井，其嵌入於二級傳導類型的某一個井中，或者，也可嵌入於二級傳導類型(例如：n-型)的半導體基體材料中，作為設計選擇(其未被顯示於圖中)。為了簡化說明，基板310通常被繪製為半導體基體材料，如圖45所示。
浮體電晶體340也包括一個二級傳導類型(例如：n-型)的一個埋層區330；初級傳導類型(例如：p-型)的一個浮體區324；二級傳導類型(例如：n-型)的源極區域和汲極區域316；初級傳導類型(例如：p-型，此傳導類型與浮體區域324的傳導類型相同)的感測線區域318。
可透過在基板310材料上進行離子佈植製程從而形成埋層330。另外，也可以在基板310的表面磊晶生長出埋層330。
初級傳導的浮體區域324與表面314、源極線區域316、感測線域區318、和絕緣層362進行接界；在側面與絕緣層326接界，在底部與埋層330接界。如果埋 層330被佈植入的話，浮體324可以是埋層330上面之原始基板310的一部分。另外，浮體324也可以被磊晶生長而得。取決於埋層330和浮體324如何被形成，浮體324在一些實施例中可以視需要而具有與基板310相同或不同的摻雜。
閘極360係位於源極線區域316與感測區域318之間，在浮體區域324之上。閘極360透過絕緣層362而與浮體區域324絕緣。絕緣層362可由二氧化矽和/或其他電介質材料，包括高K電介質材料，例如，但不限於，過氧化鉭、氧化鈦、氧化鋯、氧化鉿、和/或三氧化二鋁。例如，閘極360可由多晶矽材料或金屬閘極電極所製成，例如：鎢、鉭、鈦及其氮化物。
儘管可以使用其他絕緣材料，絕緣層326(例如，像是淺溝槽隔離(STI))可由氧化矽所製成。絕緣層326使浮體電晶體340與相鄰的浮體電晶體340及相鄰的存取電晶體342絕緣。絕緣層326的底部可位於埋區330之內，從而讓埋區330能夠是連續的，如圖45所示。另外，絕緣層326的底部可位於埋區330之下(類似於絕緣層26可位於儲存單元100的埋區30之下一樣，如圖2C所示)。這需要一個較淺的絕緣層(如圖2中所示的28一樣)，其使浮體區域324絕緣，但是可使埋層330在剖面視圖的垂直方向上是連續的，如圖45所示。簡單地說，只有在所有方向上具有連續埋區330的記憶體單元300自此顯示。
存取電晶體342包括一個初級傳導類型(例如：p-型)的井區312、源極區域320和二級傳導類型(例如：n-型)的位元線區域322。初級傳導類型的井區312係電連接到基板區域310，因此不會浮動。浮動閘極364係位於源極320與位元線區域322之間。閘極364藉由絕緣層366而與井區312相絕緣，且其未與任何終端相連接。浮動閘極364被連接到感測線區域318上，其最終被連接到浮體區域324。
絕緣層366可由氧化矽和/或其他電介質材料所做成，包括高-K電介質材料，例如，但不僅限於，過氧化鉭、氧化鈦、氧化鋯、氧化鉿、和/或三氧化二鋁。閘極364可由多晶矽材料或金屬閘極電極所製成，例如，鎢、鉭、鈦及其氮化物。
浮體電晶體340的感測區域318透過傳導元件98而被連接到存取電晶體342的浮動閘極364。傳導元件90使浮體電晶體340(它也可被稱為記憶體裝置300的源極/汲極區域16)的源極/汲極區域316連接到位元線1(BL1)終端374。傳導元件92使存取電晶體(它也可被稱為記憶體裝置300的位元線區域322)的位元線區域322連接到位元線2(BL2)終端376，而傳導元件94使存取電晶體342的源極區域320連接到源極線(SL)終端。傳導元件90、92、94、和98可由鎢或矽化物的矽所形成，但不僅限於此。
除了SL終端372、BL1終端374、和BL2終 端376外，記憶體單元300還包括：字線(WL)終端370，其被電連接到浮體電晶體340的閘極360；埋井(BW)終端378，其被電連接到浮體電晶體340的埋井區330；以及基板(SUB)終端380，其被連接到基板區域310。
根據本發明的一個實施例(包括記憶體單元300的四個示例，標記為300a、300b、300c、和300d)，圖46顯示記憶體單元300的示例性記憶體陣列320，這些陣列係排列成列和行。在許多，但並非所有出現有示例性陣列320的圖形中，在上述之操作有一個選定的記憶體單元300時，代表性記憶體單元300A將為一個(或在一些實施中有多個)“選定的”記憶體單元300。在這類圖形中，代表性記憶體單元300B將是與選定的代表性記憶體單元300A共用同一列之未被選中的記憶體單元300的代表，代表性記憶體單元300C將是與選定的代表記憶體單元300A共用同一行之未被選中的記憶體單元300的代表，而代表性記憶體單元300D將是未與選定的代表性記憶體單元300A共用同一列或同一行之未被選中的記憶體單元300的代表。
圖46為370a到370n的WL終端、372a到372n的SL終端、374a到374p的BL1終端、376a到376p的BL2終端、378a到378n的BW終端、380a到380n的SUB終端。WL、SL、和BW終端各自被顯示與記憶體單元300的一個單獨列相關聯，而且，BL1和BL2終 端各自被顯示與記憶體單元300的一個單獨行相關聯。在本技術領域的普通技術人員將會理解，很多其他記憶體陣列320的排列和佈局都是可能的。例如，只有一個共同的SUB終端380是透過記憶體陣列320的一段或透過整個記憶體陣列320來予以呈現。同樣地，其他終端可以被分段或緩衝，而控制電路，例如：字解碼器、行解碼器、分段裝置、感測放大器、寫入放大器等等，可在陣列320周圍排列或插入於陣列320的子陣列中。描述的示例性實施例、特徵、設計選項等等不作任何限制。
Lu等人描述一個雙電晶體浮體閘極DRAM單元於“低功耗納米嵌入式DRAM的新式雙電晶體浮體/閘極單元(A Novel Two-Transistor Floating-Body/Gate Cell for Low-Power Nanoscale Embedded DRAM)”，Z.Lu等人，第1511-1518頁，IEEE電子裝置，編號6第55卷，2008年6月(“Lu-1”)，以及“一個簡化的超級浮體/閘極DRAM單元(A Simplified Superior Floating-Body/Gate DRAM Cell)”，Z.Lu等人，第282-284頁，IEEE電子裝置快報，編號03第30卷，2009年03月(“Lu-2”)，其全部的內容被併入本文中做為參考資料。
描述於Lu-1和Lu-2的雙電晶體記憶體單元使用浮體區域作為電荷儲存區域，且其操作類似於無電容DRAM，如Okhonin-1和Ohsawa-1中所述。結果，描述於Lu-1和Lu-2的雙電晶體記憶體單元有一個受限的資料保留時間，並且需要一個刷新操作。
在記憶體單元300中的浮體電晶體340是一個雙穩態記憶體單元，其中，雙穩態透過施加正偏壓到回饋偏壓區330(連接到終端378)的應用而實現，其遵循與記憶體單元100和200的原則一樣。浮體電晶體340的狀態可透過存取電晶體342的特性而被感測到，例如，單元電流從BL2終端376流至存取電晶體342的SL終端372。一個正充電浮體區域324(例如：邏輯-1狀態)將打開存取電晶體342，結果，存取電晶體342將傳導一個較浮體區域324為電中性的情況(或低的正電荷)更高的電流。
根據本發明的實施例，圖47描述執行於在記憶體陣列320內記憶體單元300a上的一個讀操作：施加零電壓於WL終端370a，施加零電壓於BL1終端374a，施加正電壓到BL2終端376a，施加零電壓到SL終端372a，施加零電壓或正電壓到BW的終端378，施加零電壓到SUB終端380a；而下列的偏壓條件被施加應用於未被選中的終端：施加零電壓到WL終端370，施加零電壓到BL1終端374，施加零電壓到BL2終端376，施加等於應用到被選定的BL2終端376a上大小一樣的正電壓到SL終端372(也可以使未被選定的SL終端372保持懸空)；施加零電壓或正電壓到BW終端378，施加零電壓到SUB終端380。
在一個特定的非限制性實施例中，應用下列偏壓條件於選定的終端：施加大約0.0伏電壓到WL終端 370，施加大約0.0伏電壓到SL終端372，施加大約0.0伏電壓到BL1終端374，施加大約+0.4伏電壓到BL2終端376，施加大約+1.2伏電壓到BW終端378，施加大約0.0伏電壓到SUB終端380。而下列偏壓條件被應用於未被選定的終端：施加大約0.0伏電壓施加到WL終端370，施加大約+0.4伏電壓到SL終端372，施加大約0.0伏電壓到BL1終端374，施加大約0.0伏電壓到BL終端376，施加大約+1.2伏電壓到BW終端378，施加大約0.0伏電壓到SUB終端380。描述的示例性實施例、特徵、設計選項等等不作任何限制。
浮體電晶體340的寫操作與描述於下列文章的操作類似：“半電晶體儲存單元(half transistor memory cell)”，Y.Widjaja和Z.Or-Bach；美國申請號為12/897,516的“有電浮體電晶體的半導體記憶體裝置(A Semiconductor Memory Device Having an Electrically Floating Body Transistor)”；美國申請號為12/897,538的“有電浮體電晶體的半導體記憶體裝置(A Semiconductor Memory Device Having an Electrically Floating Body Transistor)”，其全部的內容被併入本文中做為參考資料。
根據本發明實施例，圖48為使用帶到帶隧穿機制的一個示例性寫邏輯-1操作的示例性偏壓條件，其操作執行於在記憶體陣列320內的選定的記憶體單元300a，使用下列偏壓條件：施加負電壓到WL終端370a，施加正電壓到BL1終端374a，施加零電壓到BL2終端 376a，施加零電壓到SL終端372a，施加零電壓或正電壓到BW終端378，施加零電壓到SUB終端380a；而下列偏壓條件被施加到未被選定的終端：施加零電壓到WL終端370，施加零電壓到BL1終端374，施加零電壓到BL2終端376，施加零電壓SL終端374，施加零電壓或正電壓到BW終端378，施加零電壓到SUB終端380。
在一個特定的非限制性實施例中，施加下列偏壓條件於選定的終端：施加大約-1.2伏電壓於WL終端370，施加大約0.0伏電壓到SL終端372，施加大約+1.2伏電壓到BL1終端374，施加大約0.0伏電壓到BL2終端376，施加大約+1.2伏電壓到BW終端378，施加大約0.0伏電壓到SUB終端380；而下列偏壓條件被施加於未選定的終端：施加大約0.0伏電壓於WL終端370，施加大約0.0伏電壓於SL終端372，施加大約0.0伏電壓到BL1終端374，施加大約0.0伏電壓到BL終端376，施加大約+1.2伏電壓到BW終端378，施加大約0.0伏電壓到SUB終端380。因此，描述的示例性實施例、特徵、設計選項等等不作任何限制。
根據本發明實施例，圖49為一個示例性寫邏輯-0操作的示例性偏壓條件，其操作係執行於在記憶體陣列320內的選定的記憶體單元300a，使用下列偏壓條件：施加正電壓到WL終端370a，施加負電壓到BL1終端374a，施加零電壓到BL2終端376a，施加零電壓到SL終端372a，施加零電壓或正電壓到BW終端378，施加零 電壓到SUB終端380a；而下列偏壓條件被施加到未被選定的終端：施加零電壓到WL終端370，施加零電壓到BL1終端374，施加零電壓到BL2終端376，施加零電壓SL終端374，施加零電壓或正電壓到BW終端378，施加零電壓到SUB終端380。
在一個特定的非限制性實施例中，施加下列偏壓條件於選定的終端：施加大約+1.2伏電壓於WL終端370，施加大約0.0伏電壓到SL終端372，施加大約-0.2伏電壓到BL1終端374，施加大約0.0伏電壓到BL2終端376，施加大約+1.2伏電壓到BW終端378，施加大約0.0伏電壓到SUB終端380；而下列偏壓條件被施加於未選定的終端：施加大約0.0伏電壓於WL終端370，施加大約0.0伏電壓於SL終端372，施加大約0.0伏電壓到BL1終端374，施加大約0.0伏電壓到BL終端376，施加大約+1.2伏電壓到BW終端378，施加大約0.0伏電壓到SUB終端380。這些電壓僅作實施例中示例目的。因此，描述的示例性實施例、特徵、設計選項等等不作任何限制。
根據本發明的另一個實施例，圖50描述了記憶體單元400。記憶體單元400包括兩個雙穩態浮體電晶體440和440’，其儲存補償電荷於對應的浮體區域424和424’。因此，如果浮體電晶體440係處於邏輯-0的狀態，浮體電晶體440’則處於邏輯-1的狀態，反之亦然。補償性浮體電荷將導致BL終端474和終端474’的互補狀態。BL和終端對可接著被用來確定記憶體單元400的 狀態。浮體電晶體440和440’均為雙穩態浮體電晶體，其透過施加正的回饋偏壓到埋井區430(連接到BW終端478)而實現，而且遵循的原則與記憶體單元100和200一樣。
根據本發明的一個實施例，圖51描述了記憶體單元420的示例，包括有記憶體單元400。圖51是470a到470n連接到閘區60的WL1終端、472a到472n連接到閘區64的WL2終端、476a到476n連接到浮體電晶體440和440’之源極線區18和18’的SL終端、474a到474p連接到浮體電晶體440的汲極區域16之BL終端、終端474’a到474’b連接到浮體電晶體440’的汲極區域、480a到480n的SUB終端。在顯示於圖51的示例記憶體陣列420中，浮體電晶體440和440’的源極線區域18和18’被連接到相同的SL終端372。但是，源極線區域18和18’兩者之一可以被連接到獨立的終端，例如：SL終端476和終端476’。同樣地，示例儲存陣列420顯示閘極區域60和64被連接到獨立的WL終端470和472。在另外的實施例中，閘極區域60和64可以被連接到相同的WL終端。圖52描述了記憶體單元400的示意頂視圖，其中，浮體電晶體440和440’的閘極區域被連接在一起。其中，傳導材料90和90’到BL終端474和終端474’之間的連接可透過金屬線來予以連接；例如：鋁線或銅線。同樣地，傳導材料92和92’到SL終端476之間的連接，可使用金屬線來予以連接，例如：鋁線或銅 線。
根據本發明的另一個實施例中，圖53描述了一個雙埠記憶體單元500，其中，記憶體單元500的狀態被儲存於雙埠浮體電晶體40D；電晶體42A和42B則用作為雙埠記憶體單元500的存取電晶體。雙埠浮體電晶體40D的操作和結構已經有所描述，例如，其描述於：美國專利申請號為2012/0120752，標題為“帶電浮體電晶體的雙埠半導體記憶體和先進先出(FIFO)記憶體(Dual-Port Semiconductor Memory and First-In First-Out(FIFO)Memory Having Electrically Floating Body Transistor)”(“Widjaja-5”)，其全部的內容被併入本文中做為參考資料。記憶體單元500的狀態被儲存於雙埠浮體電晶體40D的浮體區域中24。
記憶體單元500還包括：一個字線#1A(WL1A)終端70A，其電連接到閘極60A；一個字線#1B(WL1B)終端70B，其電連接到閘極60B；一個字線#2A(WL2A)72A，其電連接到閘極64A；一個字線#2B(WL2B)72B，其電連接到閘極64B；一個源極線(SL)74其電連接到區域22A；一個位元線#2(BL2)終端76B，其電連接到區域22B；一個埋井(BW)終端78，其電連接到雙埠浮體電晶體40D的埋井區30；以及基板(SUB)終端80，其連接到基板區域10。WL1A終端70A、WL2A終端72A、和BL1終端76A也可被稱為“埠#1”，而WL1B終端70B、WL2B終端72B、和BL2終端76B也可被稱為“埠#2”。
雙埠浮體電晶體40D係串聯連接到存取電晶體42A和42B。浮體電晶體40D的汲極區域18A透過傳導元件94A而被連接到埠#1之存取電晶體42A的源極區域20A。同樣地，浮體電晶體40D的汲極區域18B透過傳導元件94B而被連接到埠#2之存取電晶體42B的源極區域20B。
訪問儲存單元500，例如在儲存單元500上的讀取和寫操作，不管何時，可以透過埠#1和/或埠#2來予以獨立執行。
如Widjaja-5中所述，一個多埠浮體電晶體也可以代替雙埠浮體電晶體40D，透過形成額外的源極區域或汲極區域，並且將附加的閘極放置於表面之上和在源極區域與汲極區域之間而實現操作。對於一個n-埠記憶體單元，浮體電晶體的閘極的數量和位元線的數量等於n，而浮體電晶體的二級傳導類型(例如：源極或汲極區域)之區域數量等於(n+1)。一個二級傳導類型的所有區域和在一個多埠記憶體單元中的閘極都將被耦合到相同的浮體區域24中。相應地，對於一個n-埠記憶體單元，存取電晶體的數量等於n。
從上文可以看出，儲存單元包括兩個電晶體，例如一個浮體電晶體和一個存取電晶體，它們被串聯連接，一個浮體電晶體和一個浮閘電晶體，或者用來儲存補償電荷的兩個浮體電晶體。雖然前面的書面描述，本發明可使一個本領域的普通技術人員能夠製造和使用目前被 認為是其最佳模式，因此，那些本領域普通技術人員將理解和知悉的具體實施例的變化、組合的存在，以及具體實施例的等同物、方法及例子。本發明應不局限於上述實施例、方法和例子。但是，本發明範圍和精神內的所有實施和方法，均依聲明範圍所述。
雖然本發明參照其具體實施例進行了描述，但本技術領域的熟練技術人員應理解，在不脫離本發明的真實精神和範圍的情況下，可以作出各種改變，並且等同物可被取代。此外，根據本發明的目的、精神和範圍，可進行許多修改，以適應特定的情況、材料、物質組合、工藝和工藝步驟。所有這樣的修改均在所附的申請專利範圍的範疇之內。
50‧‧‧記憶體單元
50A‧‧‧存取裝置
50M‧‧‧記憶體裝置
72‧‧‧字線2終端
76‧‧‧位元線終端

Claims (37)

  1. 一種半導體儲存單元，其特徵在於包括：包括回饋偏壓區域的雙穩態浮體電晶體，其被配置成當該儲存單元係處於第一及第二狀態的其中一者時產生碰撞電離，且其中，該回饋偏壓區域被配置成當該儲存單元係處於該第一及第二狀態的另一者時不產生碰撞電離；和存取裝置；其中，該雙穩態浮體電晶體和該存取裝置係串聯電連接。
  2. 如申請專利範圍第1項所述的半導體儲存單元，其中，該存取裝置包括金屬氧化物半導體電晶體。
  3. 如申請專利範圍第1項所述的半導體儲存單元，其中，該存取裝置包括雙極性電晶體。
  4. 如申請專利範圍第2項所述的半導體儲存單元，其中，該存取電晶體和該雙穩態浮體電晶體兩者的傳導類型相同。
  5. 如申請專利範圍第2項所述的半導體儲存單元，其中，該存取電晶體的傳導類型和該雙穩態浮體電晶體的傳導類型不同。
  6. 如申請專利範圍第1項所述的半導體儲存單元，其中，該回饋偏壓區域包括埋井區域。
  7. 如申請專利範圍第1項所述的半導體儲存單元，其中，該雙穩態浮體電晶體包括多埠的浮體電晶體，且其中，該存取裝置包括多個存取電晶體。
  8. 如申請專利範圍第7項所述的半導體儲存單元，其中，該雙穩態浮體電晶體包括雙埠的浮體電晶體，且其中，該存取裝置包括兩個存取電晶體。
  9. 一種半導體儲存單元，其包括：具有初級主體的初級電晶體；具有二級主體的二級電晶體；在該初級和二級主體兩者下面的基板；插入在該基板與該初級和二級主體的至少其中一者之間的埋層；接觸該初級主體的初級源極區；與該初級源極線區域分開並接觸該初級主體的初級汲極區域；與該初級主體絕緣的初級閘極；使該初級主體與該二級主體絕緣的絕緣構件；接觸該二級主體的二級源極區域；與該二級源極區域分開且與該二級主體相接觸的二級汲極區域；以及與該二級主體絕緣的二級閘極。
  10. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級閘極係位於該初級源極區域與該初級汲極區域之間，並且該二級閘極係位於該二級源極區域與該二級汲極區域之間。
  11. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級電晶體是浮體電晶體，而該二級電晶體是存 取電晶體。
  12. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級主體是浮體，並且該二級主體是電連接到該基板的井區。
  13. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級汲極區域係電連接到該二級源極區域。
  14. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級主體具有選自p-型傳導類型和n型傳導類型的初級傳電類型，其中，該二級主體有該初級傳導類型，且其中，該初級和二級源極區域以及初級和二級汲極區域各自具有選自該p-型傳導類型和n-型傳導類型的二級傳導類型，而且其中，該初級傳導類型與該二級傳導類型不同。
  15. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級主體是浮體且該二級主體是電連接到該埋層的井區，其中，該初級主體具有選自p型導電類型和n型導電類型的初級傳導類型，且其中，該二級主體具有選自p型傳導類型和n型傳導類型的二級傳導類型，而且其中，該初級傳導類型與該二級傳導類型不同。
  16. 如申請專利範圍第9項所述的半導體儲存單元，其中，該半導體儲存單元包括參考單元，該參考單元進一步包括：與該初級源極區域和該初級汲極區域間隔開而且與該初級主體接觸的感測線區域，其中，該初級主體具有選自 初級傳導類型和n型傳導類型的初級傳導類型，且其中，該感測線區域具有該初級傳導類型。
  17. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級汲極區域係電連接到該二級閘極。
  18. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級電晶體是浮體電晶體，並且該二級電晶體是浮體電晶體。
  19. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級和二級浮體電晶體係配置成儲存補償電荷。
  20. 如申請專利範圍第9項所述的半導體儲存單元，其中，該初級和二級主體的至少其中之一是雙穩態浮體。
  21. 一種半導體儲存單元，其包括：具有浮體的初級電晶體；在該浮體之下的埋層，其中，藉由施加電壓於該埋層來保持該記憶體單元的狀態；以及二級電晶體；其中，具有浮體電晶體的該初級電晶體包括回饋偏壓區域，其被配置成當該儲存單元係處於第一及第二狀態的其中一者時產生碰撞電離，且其中，該回饋偏壓區域被配置成當該儲存單元係處於該第一及第二狀態的另一者時不產生碰撞電離，並且其中，該初級和二級電晶體係串聯連接。
  22. 一種半導體儲存單元，其包括：雙穩態浮體電晶體；以及 浮動閘極電晶體，其中，該雙穩態浮體電晶體包括回饋偏壓區域，其被配置成當該儲存單元係處於第一及第二狀態的其中一者時產生碰撞電離，且其中，該回饋偏壓區域被配置成當該儲存單元係處於該第一及第二狀態的另一者時不產生碰撞電離。
  23. 一種半導體儲存單元，其特徵在於包括：初級雙穩態浮體電晶體；和二級雙穩態浮體電晶體；其中，該初級和二級浮體電晶體被配置成儲存補償電荷。
  24. 一種具有雙穩浮體電晶體和存取電晶體的半導體儲存單元的操作方法，該方法包括：施加電壓到該存取電晶體以打開該存取電晶體；以及藉由啟動該存取電晶體來輔助選取該記憶體單元的操作。
  25. 如申請專利範圍第24項所述的方法，其中，該操作是讀操作，其包括監控流經該記憶體單元的電流以感測該浮體電晶體的狀態。
  26. 如申請專利範圍第24項所述的方法，其中，該操作是寫邏輯-1的操作，其中，施加於該存取電晶體的電壓是施加於該存取電晶體的位元線終端的正偏壓，且其中，該存取電晶體將該正偏壓傳送到該浮體電晶體的汲極區域。
  27. 如申請專利範圍第26項的方法，進一步包括：經由碰撞電離機制而進一步偏壓該浮體電晶體以使電洞產生最大化。
  28. 如申請專利範圍第26項所述的方法，其中，施加於該存取電晶體的該電壓被偏壓以使得該存取電晶體的源極區域浮動，該方法進一步包括藉由電容性耦合以提高該浮體電晶體的浮體的電位。
  29. 如申請專利範圍第24項所述的方法，其中，該操作是寫邏輯-0的操作，其中，施加於該存取電晶體的電壓是負偏壓，且其中，該存取電晶體將該負偏壓傳送到該浮體電晶體的汲極區域。
  30. 如申請專利範圍第24項所述的方法，其中，該操作是低態有效的讀操作。
  31. 如申請專利範圍第24項所述的方法，其中，該操作是低態有效的寫邏輯-1的操作。
  32. 如申請專利範圍第24所述的方法，其中，該操作是讀操作，其包括監控經過該儲存單元的電流來感測該浮體電晶體的狀態且其中，所施加來打開該存取電晶體的該電壓是零電壓。
  33. 如申請專利範圍第24項所述的方法，其中，該操作是寫邏輯-1的操作，其中，施加於該存取電晶體的該電壓包括施加零電壓到該存取電晶體的字線終端，並且該寫邏輯-1操作藉由帶到帶隧穿機制來予以執行。
  34. 如申請專利範圍第24項所述的方法，其中，該 操作是寫邏輯-1的操作，其中，施加於該存取電晶體的該電壓包括施加零電壓到該存取電晶體的字線終端，並且該寫邏輯-1操作藉由碰撞電離機制來予以執行。
  35. 如申請專利範圍第24項所述的方法，其中，該操作是寫邏輯-1的操作，其中，施加於該存取電晶體的該電壓是被偏壓而致使該存取電晶體的源極區域浮動之正電壓，其該方法進一步包括藉由電容性耦合來提高該浮體電晶體的浮體之電位。
  36. 如申請專利範圍第24項所述的方法，其中，該操作是寫邏輯-0的操作，其中，施加於該存取電晶體的該電壓是被施加於該存取電晶體的字線終端之正偏壓其。
  37. 如申請專利範圍第24項所述的方法，其中，操作是寫邏輯-0的操作，其中，施加於該存取電晶體的字線終端是負偏壓，該負偏壓比施加於該浮體電晶體的汲極區域的負偏壓更負。
TW102105596A 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法 TWI605570B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261599425P 2012-02-16 2012-02-16
US201261621546P 2012-04-08 2012-04-08
US13/746,523 US9230651B2 (en) 2012-04-08 2013-01-22 Memory device having electrically floating body transitor

Publications (2)

Publication Number Publication Date
TW201401489A TW201401489A (zh) 2014-01-01
TWI605570B true TWI605570B (zh) 2017-11-11

Family

ID=50345157

Family Applications (7)

Application Number Title Priority Date Filing Date
TW108123822A TWI716927B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW102105596A TWI605570B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW110100657A TWI761025B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW106129176A TWI639223B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW111109468A TWI783887B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW111141656A TWI812528B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW107127135A TWI671886B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108123822A TWI716927B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW110100657A TWI761025B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW106129176A TWI639223B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW111109468A TWI783887B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW111141656A TWI812528B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法
TW107127135A TWI671886B (zh) 2012-02-16 2013-02-18 包含初級和二級電晶體之儲存單元及其操作方法

Country Status (8)

Country Link
US (1) US11974425B2 (zh)
EP (1) EP2815402B1 (zh)
JP (2) JP6362542B2 (zh)
KR (1) KR102059884B1 (zh)
CN (2) CN107331416B (zh)
SG (1) SG11201404871TA (zh)
TW (7) TWI716927B (zh)
WO (1) WO2013123415A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
TWI787498B (zh) 2018-04-18 2022-12-21 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
IT201800004982A1 (it) * 2018-05-02 2019-11-02 Francesco Vilardo DRAM memory one bit all in one united in a single device
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
US11443819B2 (en) * 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method
WO2023162036A1 (ja) * 2022-02-22 2023-08-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置
WO2023170755A1 (ja) * 2022-03-07 2023-09-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300212A (en) 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US6232822B1 (en) 1988-01-08 2001-05-15 Kabushiki Kaisha Toshiba Semiconductor device including a bipolar transistor biased to produce a negative base current by the impact ionization mechanism
JPH021158A (ja) * 1988-01-29 1990-01-05 Toshiba Corp 半導体装置
US5844842A (en) 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
JP2829088B2 (ja) * 1990-03-30 1998-11-25 株式会社東芝 半導体記憶装置
GB2256735B (en) 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
US5359573A (en) * 1992-06-19 1994-10-25 Lattice Semiconductor Corporation Flash E2 PROM array with mingle polysilicon layer memory cell
KR970000870B1 (ko) * 1992-12-02 1997-01-20 마쯔시다덴기산교 가부시기가이샤 반도체메모리장치
JP3191549B2 (ja) * 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置
KR100477494B1 (ko) 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
AU7475196A (en) 1995-10-25 1997-05-15 Nvx Corporation Semiconductor non-volatile memory device having a nand cell structure
US5581504A (en) 1995-11-14 1996-12-03 Programmable Microelectronics Corp. Non-volatile electrically erasable memory with PMOS transistor NAND gate structure
US5767549A (en) 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
US6021063A (en) * 1997-01-13 2000-02-01 Vanguard International Semiconductor Corporation Method and structure for improving data retention in a DRAM
JP3951443B2 (ja) 1997-09-02 2007-08-01 ソニー株式会社 不揮発性半導体記憶装置及びその書き込み方法
JP3492168B2 (ja) 1997-10-21 2004-02-03 シャープ株式会社 不揮発性半導体記憶装置
US6005818A (en) 1998-01-20 1999-12-21 Stmicroelectronics, Inc. Dynamic random access memory device with a latching mechanism that permits hidden refresh operations
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
CN100359601C (zh) 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6141248A (en) 1999-07-29 2000-10-31 Micron Technology, Inc. DRAM and SRAM memory cells with repressed memory
US6307781B1 (en) * 1999-09-30 2001-10-23 Infineon Technologies Aktiengesellschaft Two transistor flash memory cell
KR100323140B1 (ko) 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
DE10012105B4 (de) 2000-03-13 2007-08-23 Infineon Technologies Ag Verfahren zum Auslesen von nichtflüchtigen Halbleiter-Speicheranordnungen
JP2001274265A (ja) 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
JP2001358313A (ja) 2000-06-14 2001-12-26 Hitachi Ltd 半導体装置
EP2988331B1 (en) 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
JP2002133878A (ja) 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6462359B1 (en) 2001-03-22 2002-10-08 T-Ram, Inc. Stability in thyristor-based memory device
US6885581B2 (en) 2001-04-05 2005-04-26 T-Ram, Inc. Dynamic data restore in thyristor-based memory device
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP3808763B2 (ja) 2001-12-14 2006-08-16 株式会社東芝 半導体メモリ装置およびその製造方法
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US6686624B2 (en) 2002-03-11 2004-02-03 Monolithic System Technology, Inc. Vertical one-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6661042B2 (en) 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6954377B2 (en) 2002-03-19 2005-10-11 O2Ic, Inc. Non-volatile differential dynamic random access memory
EP1355316B1 (en) 2002-04-18 2007-02-21 Innovative Silicon SA Data storage device and refreshing method for use with such device
JP2004079843A (ja) * 2002-08-20 2004-03-11 Renesas Technology Corp 半導体記憶装置
US7042052B2 (en) 2003-02-10 2006-05-09 Micron Technology, Inc. Transistor constructions and electronic devices
US6956256B2 (en) 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7227803B2 (en) 2003-07-31 2007-06-05 Brocade Communications Systems, Inc. Apparatus for reducing data corruption in a non-volatile memory
DE10350751B4 (de) 2003-10-30 2008-04-24 Infineon Technologies Ag Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor
US6969656B2 (en) 2003-12-05 2005-11-29 Freescale Semiconductor, Inc. Method and circuit for multiplying signals with a transistor having more than one independent gate structure
JP2005243709A (ja) 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
JP4429036B2 (ja) 2004-02-27 2010-03-10 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4331053B2 (ja) 2004-05-27 2009-09-16 株式会社東芝 半導体記憶装置
KR100621628B1 (ko) 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
US7009887B1 (en) 2004-06-03 2006-03-07 Fasl Llc Method of determining voltage compensation for flash memory devices
CN1965404B (zh) * 2004-06-09 2010-05-26 株式会社瑞萨科技 半导体存储装置
US7118986B2 (en) 2004-06-16 2006-10-10 International Business Machines Corporation STI formation in semiconductor device including SOI and bulk silicon regions
US7259420B2 (en) 2004-07-28 2007-08-21 International Business Machines Corporation Multiple-gate device with floating back gate
KR100843717B1 (ko) * 2007-06-28 2008-07-04 삼성전자주식회사 플로팅 바디 소자 및 벌크 바디 소자를 갖는 반도체소자 및그 제조방법
US7145186B2 (en) 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
US7253493B2 (en) 2004-08-24 2007-08-07 Micron Technology, Inc. High density access transistor having increased channel width and methods of fabricating such devices
KR100591770B1 (ko) 2004-09-01 2006-06-26 삼성전자주식회사 반도체 핀을 이용한 플래쉬 메모리 소자 및 그 제조 방법
US7061806B2 (en) 2004-09-30 2006-06-13 Intel Corporation Floating-body memory cell write
KR100598109B1 (ko) 2004-10-08 2006-07-07 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
JP4755405B2 (ja) * 2004-10-13 2011-08-24 ルネサスエレクトロニクス株式会社 半導体装置
US7391640B2 (en) * 2004-12-10 2008-06-24 Intel Corporation 2-transistor floating-body dram
US7301803B2 (en) 2004-12-22 2007-11-27 Innovative Silicon S.A. Bipolar reading technique for a memory cell having an electrically floating body transistor
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7504302B2 (en) 2005-03-18 2009-03-17 Freescale Semiconductor, Inc. Process of forming a non-volatile memory cell including a capacitor structure
KR100657148B1 (ko) * 2005-03-18 2006-12-13 매그나칩 반도체 유한회사 플래시 메모리 및 그 레퍼런스 셀 제어 방법
US7602006B2 (en) 2005-04-20 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor flash device
US7205601B2 (en) 2005-06-09 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET split gate EEPROM structure and method of its fabrication
US7230846B2 (en) * 2005-06-14 2007-06-12 Intel Corporation Purge-based floating body memory
CN1897282A (zh) 2005-06-30 2007-01-17 St微电子克鲁勒斯图股份公司 包括具有隔离体的一个mos晶体管的存储单元
JP4660324B2 (ja) * 2005-09-06 2011-03-30 株式会社東芝 Ｆｂｃメモリ装置
FR2889356A1 (fr) * 2005-07-26 2007-02-02 St Microelectronics Crolles 2 Cellule memoire a un transistor a corps isole a sensibilite de lecture amelioree
US7285832B2 (en) 2005-07-29 2007-10-23 Hoefler Alexander B Multiport single transistor bit cell
JP2007067133A (ja) 2005-08-31 2007-03-15 Sony Corp 半導体装置
TWI263310B (en) 2005-09-28 2006-10-01 Powerchip Semiconductor Corp Non-volatile memory and fabricating method thereof
KR100663366B1 (ko) 2005-10-26 2007-01-02 삼성전자주식회사 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US20070164352A1 (en) 2005-12-12 2007-07-19 The Regents Of The University Of California Multi-bit-per-cell nvm structures and architecture
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
JP2007194259A (ja) 2006-01-17 2007-08-02 Toshiba Corp 半導体装置及びその製造方法
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
US7535060B2 (en) 2006-03-08 2009-05-19 Freescale Semiconductor, Inc. Charge storage structure formation in transistor with vertical channel region
US7439594B2 (en) 2006-03-16 2008-10-21 Micron Technology, Inc. Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
EP1835530A3 (en) 2006-03-17 2009-01-28 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same
US7855417B2 (en) 2006-08-07 2010-12-21 Ememory Technology Inc. Non-volatile memory with a stable threshold voltage on SOI substrate
KR100810614B1 (ko) 2006-08-23 2008-03-06 삼성전자주식회사 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법
JP4364227B2 (ja) 2006-09-29 2009-11-11 株式会社東芝 半導体記憶装置
US8325530B2 (en) 2006-10-03 2012-12-04 Macronix International Co., Ltd. Cell operation methods using gate-injection for floating gate NAND flash memory
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US8077536B2 (en) * 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
JP5078338B2 (ja) * 2006-12-12 2012-11-21 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100801707B1 (ko) 2006-12-13 2008-02-11 삼성전자주식회사 플로팅 바디 메모리 및 그 제조방법
US7450423B2 (en) 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
JP2008186838A (ja) 2007-01-26 2008-08-14 Toshiba Corp 半導体装置、その製造方法及び不揮発性半導体記憶装置
US7898009B2 (en) 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)
US7447068B2 (en) 2007-03-19 2008-11-04 Macronix International Co., Ltd. Method for programming a multilevel memory
JP2008263133A (ja) * 2007-04-13 2008-10-30 Toshiba Microelectronics Corp 半導体記憶装置およびその駆動方法
US7452776B1 (en) 2007-04-24 2008-11-18 Promos Technoloies Pte. Ltd. Integrated circuits with substrate protrusions, including (but not limited to) floating gate memories
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
KR100843947B1 (ko) 2007-07-04 2008-07-03 주식회사 하이닉스반도체 1-트랜지스터형 디램
JP2009037703A (ja) 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
US7674669B2 (en) 2007-09-07 2010-03-09 Micron Technology, Inc. FIN field effect transistor
CN101889340A (zh) * 2007-10-01 2010-11-17 佛罗里达大学研究基金公司 双晶体管浮体动态存储单元
TWI351767B (en) 2007-10-02 2011-11-01 Nanya Technology Corp Two-bit flash memory
US7759715B2 (en) 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US20090108351A1 (en) 2007-10-26 2009-04-30 International Business Machines Corporation Finfet memory device with dual separate gates and method of operation
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8130548B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US8331150B2 (en) 2008-01-03 2012-12-11 Aplus Flash Technology, Inc. Integrated SRAM and FLOTOX EEPROM memory device
US20090213641A1 (en) * 2008-02-22 2009-08-27 Heechoul Park Memory with active mode back-bias voltage control and method of operating same
JP2009252264A (ja) * 2008-04-02 2009-10-29 Toshiba Corp 半導体記憶装置およびその駆動方法
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
US7701763B2 (en) 2008-04-23 2010-04-20 Micron Technology, Inc. Leakage compensation during program and read operations
KR101498873B1 (ko) 2008-07-08 2015-03-04 삼성전자주식회사 디램 및 비휘발성 메모리 특성을 갖는 메모리 소자의 구동방법
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
KR101442177B1 (ko) 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
KR101049600B1 (ko) 2008-12-23 2011-07-14 주식회사 하이닉스반도체 비활성 트랜지스터를 이용한 셀 격리 구조를 포함하는 반도체 메모리 소자
US8018007B2 (en) 2009-07-20 2011-09-13 International Business Machines Corporation Selective floating body SRAM cell
SG10201700467UA (en) 2010-02-07 2017-02-27 Zeno Semiconductor Inc Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor

Also Published As

Publication number Publication date
CN107331416A (zh) 2017-11-07
TWI783887B (zh) 2022-11-11
TW202119597A (zh) 2021-05-16
TWI812528B (zh) 2023-08-11
TW201401489A (zh) 2014-01-01
TW201842652A (zh) 2018-12-01
CN104471648A (zh) 2015-03-25
EP2815402B1 (en) 2020-11-25
JP6362542B2 (ja) 2018-07-25
TW201810624A (zh) 2018-03-16
US20220278104A1 (en) 2022-09-01
JP6607882B2 (ja) 2019-11-20
CN104471648B (zh) 2017-07-21
WO2013123415A1 (en) 2013-08-22
TW201941405A (zh) 2019-10-16
TW202226540A (zh) 2022-07-01
KR102059884B1 (ko) 2019-12-27
JP2015513216A (ja) 2015-04-30
US11974425B2 (en) 2024-04-30
TWI761025B (zh) 2022-04-11
KR20150022744A (ko) 2015-03-04
SG11201404871TA (en) 2014-09-26
TW202310358A (zh) 2023-03-01
JP2017195395A (ja) 2017-10-26
TWI639223B (zh) 2018-10-21
TWI716927B (zh) 2021-01-21
EP2815402A4 (en) 2015-09-30
EP2815402A1 (en) 2014-12-24
CN107331416B (zh) 2020-11-10
TWI671886B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
US11348922B2 (en) Memory cell comprising first and second transistors and methods of operating
US11818878B2 (en) NAND string utilizing floating body memory cell
TWI605570B (zh) 包含初級和二級電晶體之儲存單元及其操作方法
US11769549B2 (en) Memory device comprising an electrically floating body transistor
JP2015513216A5 (zh)