CN108428627B - 一种电控GaAs/AlGaAs半导体量子点势阱的方法 - Google Patents

一种电控GaAs/AlGaAs半导体量子点势阱的方法 Download PDF

Info

Publication number
CN108428627B
CN108428627B CN201810265693.5A CN201810265693A CN108428627B CN 108428627 B CN108428627 B CN 108428627B CN 201810265693 A CN201810265693 A CN 201810265693A CN 108428627 B CN108428627 B CN 108428627B
Authority
CN
China
Prior art keywords
quantum dot
potential well
gaas
sample
algaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810265693.5A
Other languages
English (en)
Other versions
CN108428627A (zh
Inventor
曹刚
陈明博
王保传
李海欧
郭光灿
郭国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201810265693.5A priority Critical patent/CN108428627B/zh
Publication of CN108428627A publication Critical patent/CN108428627A/zh
Application granted granted Critical
Publication of CN108428627B publication Critical patent/CN108428627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种电控GaAs/AlGaAs半导体量子点势阱的方法,包括:通过控制电极电压,将GaAs/AlGaAs异质结中的二维电子气形成量子点区域;针对量子点对称性和势阱形状的需求,在量子点区域上方,将电控势阱金属电极制备为与量子点区域大小相当的不同形状;使用半导体加工中的图形转移方法,将电控势阱金属电极制备到GaAs/AlGaAs异质结栅极电控量子点样品上;对于制备好的GaAs/AlGaAs异质结栅极电控量子点样品;如果为n型掺杂的半导体量子点样品,则在电控势阱金属电极上施加正电压来吸附电子;如果为p型掺杂的半导体量子点样品,则在金属电极上施加负电压来吸附空穴,从而产生不同种类的量子点。该方法通过顶栅电极的设计,加工制备的电控量子点势阱门电极具有良好的可操控性。

Description

一种电控GaAs/AlGaAs半导体量子点势阱的方法
技术领域
本发明涉及微电子技术领域,尤其涉及一种电控GaAs/AlGaAs半导体量子点势阱的方法。
背景技术
随着微电子器件集成度的不断提高,器件单元的尺度越来越小,精度需求也越来越高。当电路上的电子器件的尺寸达到纳米量级时,由于量子效应导致的粒子波动性在电路中产生的很大影响,传统的芯片制造技术和工艺已经达到物理极限,必须以量子物理为基础制备纳米级芯片器件。
当前,已经有多种材料体系作为量子信息处理的系统,如:线性光学器件、核磁共振、囚禁的离子、超导约瑟夫结、半导体量子点等。其中,半导体量子点体系以其更好的稳定性以及集成性,被认为是最有可能实现量子计算机的材料体系之一。
在诸多繁杂的量子点家族中,栅极电控量子点以它与传统硅工艺类似的简便的电极控制性,以及其微纳加工技术的成熟性和非常好的可集成性,成为前沿和热门的研究体系。但在量子点结构中,量子点势阱形状通过周围多个电极共同调控,势阱性质较难控制。
发明内容
本发明的目的是提供一种电控GaAs/AlGaAs半导体量子点势阱的方法。
本发明的目的是通过以下技术方案实现的:
一种电控GaAs/AlGaAs半导体量子点势阱的方法,包括:
通过控制电极电压,将GaAs/AlGaAs异质结中的二维电子气形成量子点区域;针对量子点对称性和势阱形状的需求,在量子点区域上方,将电控势阱金属电极制备为与量子点区域大小在同一数量级的不同形状;
使用半导体加工中的图形转移方法,将电控势阱金属电极制备到GaAs/AlGaAs异质结栅极电控量子点样品上;
对于制备好的GaAs/AlGaAs异质结栅极电控量子点样品;如果为n型掺杂的半导体量子点样品,则在电控势阱金属电极上施加正电压来吸附电子;如果为p型掺杂的半导体量子点样品,则在金属电极上施加负电压来吸附空穴,从而产生不同种类的量子点。
由上述本发明提供的技术方案可以看出,通过顶栅电极的设计,加工制备的电控量子点势阱门电极具有良好的可操控性;此外,与现有半导体加工技术匹配,工艺相对成熟简单,可以高效批量制备处理量子点器件。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他附图。
图1为本发明实施例提供的一种电控GaAs/AlGaAs半导体量子点势阱的方法的流程图;
图2为本发明实施例提供的电控GaAs/AlGaAs半导体双量子点势阱结构示意图;
图3为本发明实施例提供的电控GaAs/AlGaAs半导体双量子点势阱结构加工后电子扫描显微镜图。
具体实施方式
下面结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明的保护范围。
图1为本发明实施例提供的一种电控GaAs/AlGaAs半导体量子点势阱的方法的流程图。如图1所示,其主要包括如下步骤:
步骤1、通过控制电极电压,将GaAs/AlGaAs异质结中的二维电子气形成量子点区域;针对量子点对称性和势阱形状的需求,在量子点区域上方,将电控势阱金属电极制备为与量子点区域大小在同一数量级的不同形状。
本步骤主要是进行电控势阱金属电极图案设计,以图2所示的GaAs/AlGaAs异质结栅极电控双量子点样品结构为例来进行介绍,图2中,100-GaAs/AlGaAs异质结栅极电控双量子点样品,201、202-量子点区域,300-电控势阱金属电极。由于电控势阱金属电极形状决定了势阱的形状,从而决定了量子点的形状;因此,若要使得量子点具有对称性,则制备为直径为K的圆形;若要使能级形状发生改变,则制备成长轴为N,短轴为M的椭圆形。本示例中,量子点大小可以为170nm,圆形直径K可以为90nm;椭圆形长轴N可以为100nm,短轴M可以为80nm。
如图2所示,电控势阱金属电极的量子点区域大小在同一数量级,但略小于量子点区域,使得电控势阱金属电极能够制备到量子点区域。
需要指出的是,本发明所提供的方案不局限于双量子点,还可应用于单量子点系统或者多量子点系统等。
步骤2、使用半导体加工中的图形转移方法,将电控势阱金属电极制备到GaAs/AlGaAs异质结栅极电控量子点样品上。
本发明实施例中,所述半导体加工中的图形转移方法为如下方法中的任一种:电子束曝光、金属蒸镀与金属剥离。
示例性的,电控势阱金属电极的厚度可以为5nm Ti+45nm Au。
制备好的GaAs/AlGaAs异质结栅极电控量子点样品结果如图3所示,图3中的1μm长的黑色线段为比例尺。
步骤3、对于制备好的GaAs/AlGaAs异质结栅极电控量子点样品;如果为n型掺杂的半导体量子点样品,则在电控势阱金属电极上施加正电压来吸附电子;如果为p型掺杂的半导体量子点样品,则在金属电极上施加负电压来吸附空穴,从而产生不同种类的量子点。
示例性的,正电压可以为0.25V,负电压可以为-0.25V。
本发明实施例上述方案,提出了一种新电控半导体量子点势阱的方法,该方法通过顶栅电极的设计,加工制备的电控量子点势阱门电极具有良好的可操控性;此外,与现有半导体加工技术匹配,工艺相对成熟简单,可以高效批量制备处理量子点器件。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明披露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。

Claims (3)

1.一种电控GaAs/AlGaAs半导体量子点势阱的方法,其特征在于,包括:
通过控制电极电压,将GaAs/AlGaAs异质结中的二维电子气形成量子点区域;针对量子点对称性和势阱形状的需求,在量子点区域上方,将电控势阱金属电极制备为与量子点区域大小在同一数量级的不同形状;
使用半导体加工中的图形转移方法,将电控势阱金属电极制备到GaAs/AlGaAs异质结栅极电控量子点样品上;
对于制备好的GaAs/AlGaAs异质结栅极电控量子点样品;如果为n型掺杂的半导体量子点样品,则在电控势阱金属电极上施加正电压来吸附电子;如果为p型掺杂的半导体量子点样品,则在金属电极上施加负电压来吸附空穴,从而产生不同种类的量子点。
2.根据权利要求1所述的一种电控GaAs/AlGaAs半导体量子点势阱的方法,其特征在于,电控势阱金属电极形状决定了势阱的形状,从而决定了量子点的形状;若要使得量子点具有对称性,则制备为直径为K的圆形;若要使能级形状发生改变,则制备成长轴为N,短轴为M的椭圆形。
3.根据权利要求1所述的一种电控GaAs/AlGaAs半导体量子点势阱的方法,其特征在于,所述半导体加工中的图形转移方法为如下方法中的任一种:电子束曝光、金属蒸镀与金属剥离。
CN201810265693.5A 2018-03-28 2018-03-28 一种电控GaAs/AlGaAs半导体量子点势阱的方法 Active CN108428627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810265693.5A CN108428627B (zh) 2018-03-28 2018-03-28 一种电控GaAs/AlGaAs半导体量子点势阱的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810265693.5A CN108428627B (zh) 2018-03-28 2018-03-28 一种电控GaAs/AlGaAs半导体量子点势阱的方法

Publications (2)

Publication Number Publication Date
CN108428627A CN108428627A (zh) 2018-08-21
CN108428627B true CN108428627B (zh) 2021-03-09

Family

ID=63159496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810265693.5A Active CN108428627B (zh) 2018-03-28 2018-03-28 一种电控GaAs/AlGaAs半导体量子点势阱的方法

Country Status (1)

Country Link
CN (1) CN108428627B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072454A (ko) * 2003-02-07 2004-08-18 대한민국(충북대학교 나노과학기술연구소) 단일전자 스핀제어 나노소자
CN101065845A (zh) * 2004-06-04 2007-10-31 可编程物公司 包含作为可编程掺杂剂的量子点的层状复合薄膜
CN101405866A (zh) * 2006-02-17 2009-04-08 雷文布里克有限责任公司 量子点转换装置
CN106414310A (zh) * 2014-06-06 2017-02-15 新南创新私人有限公司 先进处理设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2496135Y (zh) * 2001-01-15 2002-06-19 中国科学院物理研究所 点接触平面栅型单电子晶体管
CN102136492B (zh) * 2010-10-20 2013-01-02 中国科学院半导体研究所 一种基于自组织量子点的存储器及其制备方法
CN103022899A (zh) * 2012-12-18 2013-04-03 上海电机学院 一种电流泵浦产生表面等离激元激光的方法
CN103985747B (zh) * 2014-05-27 2017-03-29 中国科学技术大学 GaAs/AlGaAs半导体异质结结构的霍尔棒及其制作方法
CN103985655B (zh) * 2014-05-27 2016-08-17 中国科学技术大学 GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法及其测量方法
CN104465813A (zh) * 2014-12-10 2015-03-25 上海电机学院 用于纳米结型光伏器件的光电转换方法
CN106158949A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件
CN107180867B (zh) * 2017-06-14 2023-08-29 中国科学技术大学 一种半导体量子器件及其制备方法
CN107170813B (zh) * 2017-06-26 2023-08-29 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法
CN207068864U (zh) * 2017-06-26 2018-03-02 中国科学技术大学 空穴型半导体电控量子点器件和装置
CN107195773B (zh) * 2017-06-26 2023-07-18 中国科学技术大学 空穴型半导体异质结霍尔棒、其制备和使用方法及用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072454A (ko) * 2003-02-07 2004-08-18 대한민국(충북대학교 나노과학기술연구소) 단일전자 스핀제어 나노소자
CN101065845A (zh) * 2004-06-04 2007-10-31 可编程物公司 包含作为可编程掺杂剂的量子点的层状复合薄膜
CN101405866A (zh) * 2006-02-17 2009-04-08 雷文布里克有限责任公司 量子点转换装置
CN106414310A (zh) * 2014-06-06 2017-02-15 新南创新私人有限公司 先进处理设备

Also Published As

Publication number Publication date
CN108428627A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
Ting et al. Observation of resistive switching behavior in crossbar core–shell Ni/NiO nanowires memristor
US6518156B1 (en) Configurable nanoscale crossbar electronic circuits made by electrochemical reaction
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
Bareib et al. Nano antenna array for terahertz detection
US9748071B2 (en) Individually switched field emission arrays
DE10291108B4 (de) Magnetoresistives Halbleiterbauelement mit einem semimagnetischen Kontakt, sowie Speicherelement und magnetischer Sensor
KR20170093547A (ko) 그래핀 트랜지스터 및 이를 이용한 3진 논리 소자
CN103985747A (zh) GaAs/AlGaAs半导体异质结结构体及其制作方法
US10319554B2 (en) Compact modular cathode
CN108235786A (zh) 垂直纳米线mosfet制造中的垂直后栅极工艺的方法
CN108428627B (zh) 一种电控GaAs/AlGaAs半导体量子点势阱的方法
Saremi Carrier mobility extraction method in ChGs in the UV light exposure
Kumar et al. Kink effect in TiO2 embedded ZnO quantum dot‐based thin film transistors
JP2005079155A (ja) 抵抗変化機能体およびその製造方法、並びに記憶装置
JP2017509148A (ja) エネルギーフィルタ処理冷電子デバイスおよび方法
Lindelöw et al. Gated Hall effect measurements on selectively grown InGaAs nanowires
Blanc et al. Electrical contacts to single nanowires: A scalable method allowing multiple devices on a chip. Application to a single nanowire radial p–i–n junction
Berco et al. Inducing alternating nanoscale rectification in a dielectric material for bidirectional-trigger artificial synapses
Chandra et al. Vertically grown Ge nanowire Schottky diodes on Si and Ge substrates
JP4619675B2 (ja) 非単調電流電圧特性機能体およびその製造方法
Deshpande Scaling beyond moore: Single Electron transistor and single atom transistor integration on CMOS
CN116761439B (zh) 一种原子级团簇存算器件及其制造方法
Bischoff et al. Nanostructures by mass-separated FIB
Hagmann et al. Simplified calculations of the lateral distribution for the current in tunnelling junctions having general shapes
Erfanian et al. Coulomb blockade in PtSi/porous Si Schottky barrier as a two‐dimensional multi‐tunnelling junction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant