CN107180867B - 一种半导体量子器件及其制备方法 - Google Patents

一种半导体量子器件及其制备方法 Download PDF

Info

Publication number
CN107180867B
CN107180867B CN201710447858.6A CN201710447858A CN107180867B CN 107180867 B CN107180867 B CN 107180867B CN 201710447858 A CN201710447858 A CN 201710447858A CN 107180867 B CN107180867 B CN 107180867B
Authority
CN
China
Prior art keywords
narrow band
nanometer
algaas
etching region
platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710447858.6A
Other languages
English (en)
Other versions
CN107180867A (zh
Inventor
李海欧
王柯
袁龙
曹刚
郭光灿
郭国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201710447858.6A priority Critical patent/CN107180867B/zh
Publication of CN107180867A publication Critical patent/CN107180867A/zh
Application granted granted Critical
Publication of CN107180867B publication Critical patent/CN107180867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体量子器件，包括：GaAs衬底；所述GaAs衬底表面设置有二维电子气导通平台；所述二维电子气导通平台中间设置有二维电子气窄带平台；所述第一纳米窄带与第二纳米窄带宽度方向的两侧设置有量子点小电极；所述二维电子气导通平台的端部沉积有欧姆接触电极；所述GaAs衬底的表面在二维电子气导通平台的外围设置有金属栅极；所述金属栅极与所述量子点小电极一端相接触。与现有技术相比，本发明通过蚀刻二维电子气导通平台形成第一纳米窄带与第二纳米窄带，将肖特基电极下方的大部分二维电子气直接移除，浅刻蚀量子点拥有比传统结构量子点低一个量级的低频电荷噪声，为量子比特和量子计算研究提供了一个新的结构体系。

Description

一种半导体量子器件及其制备方法
技术领域
本发明属于半导体技术领域，尤其涉及一种半导体量子器件及其制备方法。
背景技术
半导体行业的发展离不开各种基片及其相关工艺的研究和发展。随着科技的进步，按照摩尔定律的发展，单个处理器件单元尺度呈指数式的减小，纳米级的半导体工艺逐渐进入人们的视野，同时应用也相对广泛，其中之一就是量子计算。科学家们经过多年的研究发现半导体电控量子器件和传统的硅基材料有很多的相似性，适合于半导体量子芯片的制作和大规模的量子电路集成，被认为是最有可能实现量子计算机的材料体系之一。
近年来，为了实现用于量子计算的量子比特制备，固态半导体量子点以其独特的性质吸引了科学家的广泛关注。硅/锗硅系统(Si/SiGe)、砷化镓/砷化镓铝系统(GaAs/AlGaAs)都显示出了较好的载流子密度和迁移率，利于量子点与金属门电极之间、量子点相互之间的耦合。国际上多个实验室开始制备各种纳米器件，也在这些纳米器件上完成了关于电荷和自旋量子比特的一系列开创性实验研究。然而，在各种材料体系上制备的纳米器件都存在一个共同的问题就是拥有较高低频电荷(1/f)噪声(其功率谱密度与频率近似成反比关系)，研究表明低频电荷噪声是造成量子比特退相干的重要因素，直接制约了基于半导体量子点量子比特的量子计算研究。
为了寻找减小低频电荷噪声的方法，科学家们在不同系统上做了一系列关于测量电荷涨落的实验，普遍随机电荷涨落是低频电荷噪声的主要来源，因此减小低频电荷噪声被认为是提高量子点器件性能的一个非常有效的方法。在掺杂砷化镓的器件上，包括场效应管(Field-effect Transistor)和量子点(Quantum dot)，由于肖特基电极电压的涨落，电子从肖特基门电极到二维电子气的漏电流将会是量子器件噪声的一个主要来源。一个减小电荷噪声的有效方法：对整个器件增加一个顶部整体电极，加以额外电压，可以减小肖特基电极到二维电子气之间的电势场，可以有效减小漏电流、提高器件稳定性。目前，人们一方面利用双层门电极结构在非掺杂砷化镓异质结上制备量子点来寻求更好性能的量子点器件；另一方面也在掺杂砷化镓异质结上寻找开发新的工艺减小电荷噪声。
发明内容
有鉴于此，本发明要解决的技术问题在于提供一种低频电荷噪声较小的半导体量子器件及其制备方法。
本发明提供了一种半导体量子器件，包括：
GaAs衬底；
所述GaAs衬底表面设置有二维电子气导通平台；所述二维电子气导通平台包括由下到上依次设置的AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；
所述二维电子气导通平台中设置有二维电子气窄带平台；所述二维电子气窄带平台包括第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；且所述第一窄带与第二窄带不连通，所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；
所述第一纳米窄带与第二纳米窄带宽度方向的两侧设置有量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；
所述二维电子气导通平台远离二维电子气窄带平台的端部沉积有欧姆接触电极；
所述GaAs衬底的表面在二维电子气导通平台的外围设置有金属栅极；所述金属栅极与所述量子点小电极不延伸至第一纳米窄带内或第二纳米窄带内的一端相接触。
优选的，所述第一纳米窄带与第二纳米窄带的宽度各自独立地为300～500nm；长度各自独立地为1500～3000nm。
优选的，所述第一纳米窄带与第二纳米窄带之间的间距为80～200nm。
优选的，所述第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区的厚度各自独立地为40～100nm。
优选的，所述第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区的下表面为AlGaAs掺杂层。
本发明还提供了一种半导体量子器件的制备方法，包括以下步骤：
S1)提供GaAs/AlGaAs异质结基片；所述GaAs/AlGaAs异质结基片包括由下到上依次设置的GaAs衬底、AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；
S2)通过电子束曝光技术在GaAs/AlGaAs异质结基片的上表面做出二维电子气窄带平台的图案，然后进行浅刻蚀，得到第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；所述第一纳米窄带与第二纳米窄带不连通；
S3)通过光刻掩膜与刻蚀，在所述第一纳米窄带与第二纳米窄带长度的两端形成二维电子气导通平台，且所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；
S4)在所述二维电子气导通平台远离第一纳米窄带与第二纳米窄带的端部通过光学曝光、镀膜和高温退火，得到欧姆接触电极；
S5)在二维电子气导通平台外围的GaAs/AlGaAs异质结基片的GaAs衬底表面通过光学曝光、镀膜和金属剥离得到金属栅极；
S6)在第一纳米窄带与第二纳米窄带宽度方向的两侧通过电子束曝光与镀膜得到量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；所述量子点小电极的另一端与所述金属栅极相接触。
优选的，所述步骤S2)中刻蚀采用硫酸刻蚀液；所述硫酸刻蚀液包括浓硫酸、双氧水与水；所述浓硫酸、双氧水与水的体积比为1：(20～30)：(200～400)。
优选的，所述步骤S4)中镀膜先采用金属Ni，然后再采用金属AuGe；Ni的厚度为10～30nm；AuGe的厚度为100～300nm；所述高温退火的温度为350℃～550℃；所述高温退火的时间为1～10min。
优选的，所述步骤S5)中镀膜所用的金属为Ti与Au或者Cr与Au；Ti或者Cr为粘附层；Ti或Cr的厚度为5～15nm；Au的厚度为50～150nm。
优选的，所述步骤S6)中镀膜所用的金属为Ti与Au或者Cr与Au；Ti或者Cr为粘附层；Ti或Cr的厚度为2～10nm；Au的厚度为25～60nm。
本发明提供了一种半导体量子器件，包括：GaAs衬底；所述GaAs衬底表面设置有二维电子气导通平台；所述二维电子气导通平台包括由下到上依次设置的AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；所述二维电子气导通平台中设置有二维电子气窄带平台；所述二维电子气窄带平台包括第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；且所述第一窄带与第二窄带不连通，所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；所述第一纳米窄带与第二纳米窄带宽度方向的两侧设置有量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；所述二维电子气导通平台远离二维电子气窄带平台的端部沉积有欧姆接触电极；所述GaAs衬底的表面在二维电子气导通平台的外围设置有金属栅极；所述金属栅极与所述量子点小电极不延伸至第一纳米窄带内或第二纳米窄带内的一端相接触。与现有技术相比，本发明通过蚀刻二维电子气导通平台形成第一纳米窄带与第二纳米窄带，将肖特基电极下方的大部分二维电子气直接移除，得到一种浅刻蚀量子点器件，浅刻蚀量子点拥有比传统结构量子点低一个量级的低频电荷噪声，为量子比特和量子计算研究提供了一个新的结构体系，同时通过顶层金属电极提供了一种新的多量子点耦合和彼此探测的方式。
附图说明
图1为本发明提供的GaAs/AlGaAs异质结基片上二维电子气窄带平台的结构示意图；
图2为本发明提供的GaAs/AlGaAs异质结基片上二维电子气导通平台结构示意图；
图3为本发明提供的半导体量子器件的结构示意图；
图4为本发明提供的半导体量子器件结构的剖面示意图；
图5为图3中间量子点区域的详细示意图；
图6为本发明提供的半导体量子器件的制备流程示意图；
图7为本发明实施例1制备的半导体量子器件浅刻蚀量子点单个库仑峰不同位置的噪声谱测量曲线图；
图8为本发明实施例1制备的半导体量子器件浅刻蚀量子点与传统量子点(即实施例1中省略步骤1.2)电荷噪声大小在能量尺度的表征和比较图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种半导体量子器件，包括：GaAs衬底；所述GaAs衬底表面设置有二维电子气导通平台；所述二维电子气导通平台包括由下到上依次设置的AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；所述二维电子气导通平台中设置有二维电子气窄带平台；所述二维电子气窄带平台包括第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；且所述第一窄带与第二窄带不连通，所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；所述第一纳米窄带与第二纳米窄带宽度方向的两侧设置有量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；所述二维电子气导通平台远离二维电子气窄带平台的端部沉积有欧姆接触电极；所述GaAs衬底的表面在二维电子气导通平台的外围设置有金属栅极；所述金属栅极与所述量子点小电极不延伸至第一纳米窄带内或第二纳米窄带内的一端相接触。
其中，所述GaAs衬底为本领域技术人员熟知的GaAs衬底即可，并无特殊的限制，其厚度优选为300～800nm，更优选为400～600nm，再优选为450～550nm，最优选为500nm。
所述GaAs衬底表面设置有二维电子气导通平台；所述二维电子气导通平台包括由下到上依次设置的AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；GaAs衬底与AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层及GaAs盖帽层构成GaAs/AlGaAs异质结基片，在GaAs衬底中具有二维电子气区；所述AlGaAs缓冲层的厚度优选为5～25nm，更优选为8～20nm，再优选为10～18nm，最优选为15nm；所述AlGaAs缓冲层中Al的浓度优选为10％～70％，更优选为15％～50％，再优选为20％～40％，最优选为30％；所述AlGaAs掺杂层的厚度优选为15～25nm，更优选为17～23nm，再优选为18～22nm，最优选为20nm；所述AlGaAs掺杂层中Al的浓度优选为10％～70％，更优选为15％～50％，再优选为20％～40％，最优选为30％；所述AlGaAs掺杂层掺杂的原子优选为Si；掺杂浓度优选为0.5×1018/cm3～2.0×1018/cm3，更优选为0.7×1018/cm3～1.5×1018/cm3，再优选为0.9×1018/cm3～1.2×1018/cm3，最优选为1.0×1018/cm3；所述AlGaAs隔离层的厚度优选为30～80nm，更优选为35～70nm，再优选为40～60nm，最优选为50nm；所述AlGaAs隔离层中Al的浓度优选为10％～70％，更优选为15％～50％，再优选为20％～40％，最优选为30％；所述GaAs盖帽层的厚度优选为3～15nm，更优选为5～13nm，再优选为7～11nm，最优选为10nm。
所述二维电子气导通平台中间设置有二维电子气窄带平台；所述二维电子气窄带平台包括第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；且所述第一窄带与第二窄带不连通，所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；即在二维电子气导通平台的中间浅蚀刻有第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区；第一浅蚀刻区与第二浅蚀刻区之间形成第一纳米窄带，第二浅蚀刻区与第三浅蚀刻区之间形成第二纳米窄带；所述第一纳米窄带与第二纳米窄带的宽度各自独立地为300～500nm，更优选为350～450nm，再优选为400nm；所述第一纳米窄带与第二纳米窄带的长度各自独立地优选为1500～3000nm，更优选为1500～2500nm，再优选为1800～2200nm，最优选为2000nm；所述第一纳米窄带与第二纳米窄带之间的间距优选为80～200nm，更优选为100～180nm，再优选为100～160nm，再优选为120～140nm，最优选为120nm；所述第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区的厚度各自独立地优选为40～100nm，更优选为60～80nm，再优选为70nm；在本发明中，所述第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区的下表面各自独立地优选为AlGaAs掺杂层。图1为本发明提供的GaAs/AlGaAs异质结基片上二维电子气窄带平台的结构示意图，其中200为二维电子气窄带平台，其由第一纳米窄带201与第二纳米窄带202组成。
所述二维电子气导通平台的高度优选为200～300nm，更优选为200～260nm，再优选为220～240nm，最优选为220nm；所述二维电子气导通平台优选以第一纳米窄带与第二纳米窄带的中心呈对称设置，且在其远离第一纳米窄带或第二纳米窄带的方向具有2～6个端部。图2为本发明提供的GaAs/AlGaAs异质结基片上二维电子气导通平台结构示意图，其中100为二维电子气导通平台，101为GaAs衬底层，201为第一纳米窄带，202为第二纳米窄带，阴影部位代表二维电子气导通平台内被蚀刻掉的部分。
所述二维电子气导通平台远离第一纳米窄带与第二纳米窄带的端部沉积有欧姆接触电极；沉积上欧姆接触电极后，二维电子气导通平台在第一纳米窄带与第二纳米窄带的长度方向形成两个通路；所述欧姆接触电极优选与GaAs/AlGaAs异质结基片的GaAs衬底中二维电子气区相接触；所述欧姆接触电极的个数优选为2～6个，更优选为4个；所述欧姆接触电极为本领域技术人员熟知的可作欧姆接触的金属电极即可，并无特殊的限制，本发明优选为下层为Ni，上层为AuGe；所述Ni的厚度优选为10～30nm，更优选为15～25nm，再优选为16～22nm，最优先为20nm；所述AuGe的厚度优选为100～300nm，更优选为100～200nm，再优选为120～180nm，再优选为135～165nm，最优选为150nm。
按照本发明，所述GaAs/AlGaAs异质结基片的GaAs衬底层表面在二维电子气导通平台的外围设置有金属栅极，即金属栅极位于GaAs衬底层上；所述金属栅极的个数优选为4～10个，更优选为6～10个，再优选为8～10个，最优选为10个；所述金属栅极为本领域技术人员熟知金属栅极即可，并无特殊的限制，本发明中优选为Ti/Cr+Au，其中Ti或Cr作为粘附层；所述Ti或Cr的厚度优选为5～15nm，更优选为8～12nm，再优选为10nm；所述Au的厚度优选为50～150nm，更优选为80～120nm，再优选为100nm。
按照本发明，所述第一纳米窄带与第二纳米窄带方向的两侧设置有量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内，另一端与所述金属栅极相接触；所述量子点小电极的一段延伸至第一纳米窄带内或第二纳米窄带内的长度优选为第一纳米窄带或第二纳米窄带宽度的0.1～0.8倍，更优选为0.2～0.6倍；所述量子点小电极优选为Ti+Au或者Cr+Au,其中Ti或Cr作为粘附层；优选为2～10nm，更优选为4～8nm，再优选为5nm；所述Au的厚度优选为25～60nm，更优选为35～55nm，再优选为40～50nm，最优选为45nm。量子点小电极可使得第一纳米窄带与第二纳米窄带上的量子点相互耦合或者其中一个量子点作为探测通过对另一个量子点进行电荷探测。
图3为本发明提供的半导体量子器件的结构示意图，其中100为二维电子气导通平台、101为GaAs衬底层、200为二维电子气窄带平台、301～304为欧姆接触电极、400为金属栅极、500为量子点小电极；图4为本发明提供的半导体量子器件结构的剖面示意图，其中101为GaAs衬底、102为AlGaAs缓冲层、103为AlGaAs掺杂层、104为AlGaAs隔离层、105为GaAs盖帽层、106为二维电子气区、500为量子点小电极；图5为图3中间量子点区域的详细示意图，其中，201为第一纳米窄带、202为第二纳米窄带、301～304为欧姆接触电极、500为量子点小电极、601、602、701与702均为量子点区域。
本发明通过蚀刻二维电子气导通平台形成第一纳米窄带与第二纳米窄带，将肖特基电极下方的大部分二维电子气直接移除，得到一种浅刻蚀量子点器件，浅刻蚀量子点拥有比传统结构量子点低一个量级的低频电荷噪声，为量子比特和量子计算研究提供了一个新的结构体系，同时通过顶层金属电极提供了一种新的多量子点耦合和彼此探测的方式。
本发明还提供了一种上述半导体量子器件的制备方法，包括以下步骤：S1)提供GaAs/AlGaAs异质结基片；所述GaAs/AlGaAs异质结基片包括由下到上依次设置的GaAs衬底、AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；S2)通过电子束曝光技术在GaAs/AlGaAs异质结基片的上表面做出二维电子气窄带平台的图案，然后进行浅刻蚀，得到第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；所述第一纳米窄带与第二纳米窄带不连通；S3)通过光刻掩膜与刻蚀，在所述第一纳米窄带与第二纳米窄带长的两端形成二维电子气导通平台，且所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；S4)在所述二维电子气导通平台远离第一纳米窄带与第二纳米窄带的端部通过光学曝光、镀膜和高温退火，得到欧姆接触电极；S5)在二维电子气导通平台外围的GaAs/AlGaAs异质结基片的GaAs衬底表面通过光学曝光、镀膜和金属剥离得到金属栅极；S6)在第一纳米窄带与第二纳米窄带宽度方向的两侧通过电子束曝光与镀膜得到量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；所述量子点小电极的另一端与所述金属栅极相接触。
提供GaAs/AlGaAs异质结基片，所述GaAs/AlGaAs异质结基片为本领域技术人员熟知的GaAs/AlGaAs异质结基片即可，并无特殊的限制，本发明中所述GaAs/AlGaAs异质结基片包括由下到上依次设置的GaAs衬底、AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；所述GaAs衬底的厚度优选为300～800nm，更优选为400～600nm，再优选为450～550nm，最优选为500nm，在GaAs衬底中具有二维电子气区；所述AlGaAs缓冲层的厚度优选为5～25nm，更优选为8～20nm，再优选为10～18nm，最优选为15nm；所述AlGaAs缓冲层中Al的浓度优选为10％～70％，更优选为15％～50％，再优选为20％～40％，最优选为30％；所述AlGaAs掺杂层的厚度优选为15～25nm，更优选为17～23nm，再优选为18～22nm，最优选为20nm；所述AlGaAs掺杂层中Al的浓度优选为10％～70％，更优选为15％～50％，再优选为20％～40％，最优选为30％；所述AlGaAs掺杂层掺杂的原子优选为Si；掺杂浓度优选为0.5×1018/cm3～2.0×1018/cm3，更优选为0.7×1018/cm3～1.5×1018/cm3，再优选为0.9×1018/cm3～1.2×1018/cm3，最优选为1.0×1018/cm3；所述AlGaAs隔离层的厚度优选为30～80nm，更优选为35～70nm，再优选为40～60nm，最优选为50nm；所述AlGaAs隔离层中Al的浓度优选为10％～70％，更优选为15％～50％，再优选为20％～40％，最优选为30％；所述GaAs盖帽层的厚度优选为3～15nm，更优选为5～13nm，再优选为7～11nm，最优选为10nm。在本发明中优选利用分子束外延(MBE)的方法，依次生长不掺杂的GaAs衬底、AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层，从而形成稳定的二维电子气结构。所述GaAs衬底、AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层均同上所述，在此不再赘述。
所述GaAs/AlGaAs异质结基片优选进行预处理，将基片清洗干净；在本发明中优选在刻蚀或者金属电极制备之前都需要对基片进行预处理，使其达到适合进行下一步的干净程度；所述预处理方法为本领域技术人员熟知的方法即可，并无特殊的限制，在本发明中优选先后使用三氯乙烯(TCE)、丙酮(ACE)、异丙醇(IPA)与去离子水(DI)进行超声清洗；超声清洗的时间各自独立地优选为20～180s，更优选为40～120s，再优选为50～80s，最优选为60s。
预处理后，还优选通过光刻曝光、镀膜与金属剥离在GaAs/AlGaAs异质结基片上获得外围定位的大的金属标记，再利用标记作为套刻标准；所述光刻曝光优选为紫外光刻；所述光刻曝光中所用的光刻胶为本领域技术人员熟知的光刻胶即可，并无特殊的限制，本发明中优选为AZ5214E；烤胶温度优选为80℃～110℃，更优选为85℃～105℃，再优选为90℃～100℃，最优选为95℃；烤胶的时间优选为50～180s，更优选为60～120s，再优选为80～100s，最优选为90s；所述镀膜的方法为本领域技术人员熟知的方法即可，并无特殊的限制，本发明中优选为电子束蒸发镀膜。
通过电子束曝光技术在GaAs/AlGaAs异质结基片的上表面做出二维电子气窄带平台的图案，然后进行浅刻蚀，得到第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；；所述第一纳米窄带与第二纳米窄带不连通，；第一纳米窄带与第二纳米窄带为两个独立的纳米窄带，各自与源漏电极连接，各自制备量子点结构。所述第一纳米窄带与第二纳米窄带同上所述，在此不再赘述。在此步骤中，所述电子束曝光中所用的电子束曝光胶优选为双层PMMA950A2胶；烤胶温度优选为150℃～200℃，最优选为180℃；时间分别优选为5分钟与10分钟；所述浅刻蚀优选为湿法浅刻蚀。为使湿法刻蚀的深度更加准确，本发明中优选采用硫酸刻蚀液；所述硫酸刻蚀液包括浓硫酸、双氧水与水；所述浓硫酸、双氧水与水的体积比为1：(20～30)：(200～400)，更优选为1：(22～28)：(250～350)，再优选为1：25：(280～320)，最优选为1：25：300；所述浓硫酸优选为浓度为98％的浓硫酸；所述双氧水的浓度优选为30％；当采用的蚀刻液为H2SO4(98％):H2O2(30％):H2O＝1:25:300时，蚀刻速率约为5nm/s，刻蚀的时间优选为14s，完成70nm左右的浅刻蚀。在此步骤中优选还通过刻蚀制备出更为精细的1μm*5μm的套刻对准标记，用于最后一步量子点纳米尺度电极与浅刻蚀二维电子气窄带的电子束曝光时的套刻工艺。
通过光刻掩膜与刻蚀，在所述第一纳米窄带与第二纳米窄带长度的两端形成二维电子气导通平台，且所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；即刻蚀掉二维电子气导通平台四周的GaAs/AlGaAs异质结基片使其露出GaAs衬底表面；所述二维电子气导通平台同上所述，在此不再赘述。所述刻蚀优选为湿法刻蚀，优选采用硫酸刻蚀液；所述硫酸刻蚀液包括浓硫酸、双氧水与水；采用不同配比的蚀刻液，对GaAs的刻蚀速率优选为5～40nm/s，更优选为10～30nm/s，再优选为15～25nm/s，最优选为20nm/s；所述浓硫酸、双氧水与水的体积比为2：(20～30)：(100～200)，更优选为2：(22～28)：(120～180)，再优选为2：25：(140～160)，最优选为2：25：150；所述浓硫酸优选为浓度为98％的浓硫酸；所述双氧水的浓度优选为30％。
在上述制备的二维电子气导通平台远离第一纳米窄带与第二纳米窄带的端部通过光学曝光、镀膜和高温退火，得到欧姆接触电极；所述光学曝光优选为紫外光刻；所述光学曝光中所用的光刻胶为本领域技术人员熟知的光刻胶即可，并无特殊的限制，本发明中优选为AZ5214E；烤胶温度优选为80℃～110℃，更优选为85℃～105℃，再优选为90℃～100℃，最优选为95℃；烤胶的时间优选为50～180s，更优选为60～120s，再优选为80～100s，最优选为90s；利用光学曝光在电子气导通平台的端部曝光出2～6个接触窗口，更优选为4个接触窗口；所述镀膜优选为电子束蒸发镀膜；利用电子束蒸发镀膜技术将金属材料渗入接触窗口中处的异质结基片中，穿过表面的GaAs盖帽层、AlGaAs隔离层、AlGaAs掺杂层、AlGaAs缓冲层和GaAs衬底的上部分到达二维电子气区；所述镀膜优选先采用金属Ni，然后再采用金属AuGe；Ni的厚度优选为10～30nm，更优选为10～20nm，再优选为10～15nm，最优选为10nm；AuGe的厚度优选为100～300nm，更优选为100～250nm，再优选为100～200nm，最优选为150nm；所述高温退火的温度优选为350℃～550℃，更优选为380℃～500℃，再优选为400℃～450℃，最优选为430℃；所述高温退火的时间优选为1～10min，更优选为3～8min，再优选为4～6min，最优选为5min；所述高温退火优选在保护气氛中进行；所述保护气氛为本领域技术人员熟知的保护气氛即可，并无特殊的限制，本发明优选在氢气与氮气的混合气氛中进行；所述氢气与氮气的体积比优选为(10～20)：(90～80)，更优选为15：85。在保护气氛中快速退火，使得欧姆电极往下渗透，与二维电子气区形成良好的接触，形成欧姆接触电极。
在二维电子气导通平台外围的GaAs/AlGaAs异质结基片的GaAs衬底表面通过光学曝光、镀膜与金属剥离得到金属栅极；所述光学曝光优选为紫外光学套刻曝光；所述光学曝光中所用的光刻胶为本领域技术人员熟知的光刻胶即可，并无特殊的限制，本发明中优选为AZ5214E；烤胶温度优选为80℃～110℃，更优选为85℃～105℃，再优选为90℃～100℃，最优选为95℃；烤胶的时间优选为50～180s，更优选为60～120s，再优选为80～100s，最优选为90s；使用紫外光学套刻曝光，曝光出需要的金属栅极窗口，然后镀膜，优选利用电子束蒸发镀膜，先后沉积Ti与Au或者Cr与Au；Ti或者Cr为粘附层；Ti或Cr的厚度优选为5～15nm，更优选为8～12nm，再优选为10nm；Au的厚度优选为50～150nm，更优选为80～120nm，再优选为100nm；镀膜完成后使用有机溶剂完成金属剥离形成金属栅极；所述有机溶剂为本领域技术人员熟知的有机溶剂即可，并无特殊的限制，本发明中优选为丙酮。
最后，在第一纳米窄带与第二纳米窄带宽度方向的两侧通过电子束曝光与镀膜得到量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；所述量子点小电极的另一端与所述金属栅极相接触，优选与金属栅极的尖端相接触。所述电子束曝光具体按照以下步骤进行：利用电子束曝光技术进行纳米量级的电子束曝光(10nm～500nm尺度)，套刻曝光时先使用光刻制备的10μm*10μm大小的金属标记进行粗略对准，再用浅刻蚀的1μm*5μm大小的金属对准标记对准。电子束曝光完以后进行图形显影，再进行电子束蒸发镀膜。所述镀膜金属为Ti与Au或者Cr与Au；Ti或者Cr为粘附层；Ti或Cr的厚度优选为2～10nm，更优选为4～8nm，再优选为4～6nm，最优选为5nm；Au的厚度优选为25～60nm，更优选为35～50nm，再优选为40～50nm，再优选为45nm；镀膜之后优选采用有机溶剂浸泡完成金属玻璃之后形成纳米级量子点小电极；所述有机溶剂为本领域技术人员熟知的有机溶剂即可，并无特殊的限制，本发明中优选为丙酮。量子点小电极可以使得两个纳米窄带上的量子点相互耦合或者其中一个量子点作为探测通道对另外一个量子点进行电荷探测。
图6为本发明提供的半导体量子器件的制备流程示意图。
本发明的制备步骤主要包括：紫外光刻、电子束蒸发镀膜和金属剥离技术制备套刻曝光标记；电子束曝光、湿法浅刻蚀制备纳米尺度二维电子气窄带平台；紫外光刻、湿法刻蚀制备微米尺度二维电子气导通平台；紫外光刻、电子束蒸发镀膜和高温快速退火制备欧姆接触电极；紫外光刻、电子束蒸发镀膜制备量子点外围大电极即金属栅极；电子束曝光、电子束蒸发镀膜制备纳米尺度量子点小电极，提供了一种新的浅刻蚀量子点的制备工艺，制备方法简单。
本发明还提供了上述制备的半导体量子器件低频电荷噪声的测量方法，用于表征上述新的浅刻蚀型量子点结构。该新型量子点结构拥有比传统量子点结构低一个量级的低频电荷噪声，为基于半导体量子点的量子计算研究提供一种新的量子点结构体系。
实验上通过在各个金属栅极500上施加负电压，利用电场电势可以在拥有二维电子气的纳米尺度窄带201(202)上囚禁出量子点区域601和602(701和702)。以测量其中一个量子点601为例，除了量子点601周围的三个电极施加相应的负电压，其他所有500电极均接地。在量子点源电极301上施加约0.3mV的直流正偏压，漏电极302接入直流电压表测量量子点输运信号，通过扫描量子点601上施加的栅极电压，获得一系列量子点中电子输运的库仑峰，再利用频谱分析仪通过测量量子点单个库仑峰不同位置(A、B、C点)上的功率谱密度，并可以转换为噪声谱密度。通过积分一定频率范围内的噪声谱密度，获得量子点器件的平均电荷噪声密度并转化为能量尺度的噪声涨落，并将传统量子点结构的数据与新型浅刻蚀量子点结构的数据进行比较。实验数据表明该新型量子点结构拥有比传统量子点结构低一个量级的低频电荷噪声，为实现基于半导体量子点的量子计算研究提供了一个好的量子比特研究体系。
为了进一步说明本发明，以下结合实施例对本发明提供的一种半导体量子器件及其制备方法进行详细描述。
以下实施例中所用的试剂均为市售。
实施例1
1.1紫外光刻、电子束蒸发镀膜和金属剥离技术制备套刻曝光标记；利用光学曝光和电子束镀膜在基片上获得外围定位的大的金属标记，再利用标记作为套刻对准。
1.2电子束曝光、湿法浅刻蚀制备纳米尺度二维电子气窄带平台200：利用标记作为套刻对准，使用电子束曝光技术在基片中心区域做出两个窄带图案(201、202)，然后进行湿法浅刻蚀，得到二维电子气窄带平台(200)，其中201和202是两个独立的纳米窄带，各自与源漏电极连接，各自制备量子点结构，每个窄带的宽度为300-500nm，优选400nm，两个窄带201和202之间的间距为80～200nm，优选120nm。刻蚀厚度选择为40-100nm，优选为70nm。为了使得湿法刻蚀的深度更加准确，这里我们选用的硫酸刻蚀液配比为H2SO4(98％):H2O2(30％):H2O＝1:25:300,此时的刻蚀速率约为5nm/s，刻蚀时间选择为14s，完成70nm左右的浅刻蚀。这一步我们同时也要通过刻蚀制备出更为精细的1μm*5μm的套刻对准标记，用于最后一步量子点纳米尺度电极与浅刻蚀二维电子气窄带的电子束曝光时的套刻工艺。
1.3紫外光刻、湿法刻蚀制备微米尺度二维电子气导通平台：利用光刻掩膜技术和利用湿法刻蚀技术，制成二维电子导通平台(100)结构，得到我们所需要的二维电子气区域。
1.4紫外光刻、电子束蒸发镀膜和高温快速退火制备欧姆接触电极：在此电子导通平台(100)上一共曝光出4个接触窗口(301、302、303、304)，利用电子束蒸发镀膜技术将Ni/AuGe金属材料分别渗入4个接触窗口(301、302、303、304)处的异质结基片中，穿过表面的GaAs盖帽层(105)、AlGaAs隔离层(104)、AlGaAs掺杂层(103)、AlGaAs缓冲层(102)和GaAs衬底(101)的上部分到达二维电子气(106)，利用保护气15％H2和85％N2在430℃下快速退火5分钟，使得欧姆电极往下渗透，与二维电子气区域106形成良好的接触，形成欧姆接触电极(301、302、303、304)。
1.5紫外光刻、电子束蒸发镀膜制备量子点外围大电极：在上述样品制备基础上，使用紫外光学套刻曝光，曝光出需要的金属栅极(400)的窗口，利用电子束蒸发镀膜，先后沉积金属10nmTi和金属100nmAu，再使用丙酮浸泡完成金属剥离形成金属栅极(400)，其中金属Ti作为粘附层。
1.6电子束曝光、电子束蒸发镀膜制备纳米尺度量子点小电极：制备内部纳米尺度的量子点小电极500，利用电子束曝光技术进行纳米量级的电子束曝光(10nm～500nm尺度)，套刻曝光时先使用光刻制备的10μm*10μm大小的金属标记进行粗略对准，再用浅刻蚀的1μm*5μm大小的金属对准标记对准。电子束曝光完以后进行图形显影，之后再进行电子束蒸发镀膜，镀膜金属选择5nmTi/45nmAu；使用丙酮浸泡完成金属剥离之后形成纳米级量子点电极(500)，其中小电极501可以使得两个纳米窄带上的量子点相互耦合或者其中一个量子点作为探测通道对另外一个量子点进行电荷探测。
优选地，在制备纳米尺度二维电子气窄带200时选用的硫酸刻蚀液配比为H2SO4(98％):H2O2(30％):H2O＝1:25:300，刻蚀速率约为5nm/s，刻蚀深度为70nm；在二维电子气导通平台(100)制备阶段，湿法刻蚀液的选择为98％H2SO4:30％H2O2:H2O＝2:25:150，对GaAs的刻蚀速度为20nm/s，总的刻蚀深度为220nm。
优选地，201和202每个窄带的宽度为400nm；两个窄带201和202之间的间距为120nm；201和202每个窄带的长度为2000nm。同时可以利用顶层金属栅极501使得两个纳米窄带形成耦合，实现两个量子点耦合或者其中一个量子点作为探测通道对另外一个量子点进行电荷探测。
优选地，在量子点的制备阶段，所用的光刻胶为AZ5214E，烤胶温度为95℃，烤胶时间为90秒，欧姆接触电极(300)选用的金属为10nmNi+150nmAuGe，退火条件为430℃，5min，退火保护气体15％H2和85％N2。
优选地，在量子点的制备阶段，金属栅极(400)镀膜选用的金属为10nmTi+100nmAu。
优选地，在量子点的制备阶段所用的电子束曝光胶是双层PMMA 950A2胶，烤胶温度为180℃，时间分别为5分钟和10分钟，量子点区域金属小电极(500)选用的镀膜金属为5nm Ti+45nm Au，且金属小电极(500)与金属栅极(400)的尖端相连。
上述制备的半导体量子器件低频电荷噪声的测量方法，如下：
实验上通过在各个金属栅极500上施加负电压，利用电场电势可以在拥有二维电子气的纳米尺度窄带201(202)上囚禁出量子点区域601和602(701和702)。以测量其中一个量子点601为例，除了量子点601周围的三个电极施加相应的负电压，其他所有500电极均接地。在量子点源电极301上施加约0.3mV的直流正偏压，漏电极302接入直流电压表测量量子点输运信号，通过扫描量子点601上施加的栅极电压，获得一系列量子点中电子输运的库仑峰，再利用频谱分析仪通过测量量子点单个库仑峰不同位置(A、B、C点)上的功率谱密度，并可以转换为噪声谱密度(如图7所示)。通过积分一定频率范围内的噪声谱密度，获得量子点器件的平均电荷噪声密度并转化为能量尺度的噪声涨落，并将传统量子点结构的数据与新型浅刻蚀量子点结构的数据进行比较(如图8所示)。实验数据表明该新型量子点结构拥有比传统量子点结构低一个量级的低频电荷噪声，为实现基于半导体量子点的量子计算研究提供了一个好的量子比特研究体系。

Claims (7)

1.一种半导体量子器件，其特征在于，包括：
GaAs衬底；
所述GaAs衬底表面设置有二维电子气导通平台；所述二维电子气导通平台包括由下到上依次设置的AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；
所述二维电子气导通平台中设置有二维电子气窄带平台；所述二维电子气窄带平台包括第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；且所述第一纳米窄带与第二纳米窄带不连通，所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；
所述第一纳米窄带与第二纳米窄带宽度方向的两侧设置有量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；
所述二维电子气导通平台远离二维电子气窄带平台的端部沉积有欧姆接触电极；
所述GaAs衬底的表面在二维电子气导通平台的外围设置有金属栅极；所述金属栅极与所述量子点小电极不延伸至第一纳米窄带内或第二纳米窄带内的一端相接触；
所述第一纳米窄带与第二纳米窄带的宽度各自独立地为300～500nm；长度各自独立地为1500～3000nm；
所述第一纳米窄带与第二纳米窄带之间的间距为80～200nm；
所述第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区的下表面为AlGaAs掺杂层。
2.根据权利要求1所述的半导体量子器件，其特征在于，所述第一浅蚀刻区、第二浅蚀刻区与第三浅蚀刻区的厚度各自独立地为40～100nm。
3.一种半导体量子器件的制备方法，其特征在于，包括以下步骤：
S1)提供GaAs/AlGaAs异质结基片；所述GaAs/AlGaAs异质结基片包括由下到上依次设置的GaAs衬底、AlGaAs缓冲层、AlGaAs掺杂层、AlGaAs隔离层与GaAs盖帽层；
S2)通过电子束曝光技术在GaAs/AlGaAs异质结基片的上表面做出二维电子气窄带平台的图案，然后进行浅刻蚀，得到第一浅蚀刻区、第二浅蚀刻区、第三浅蚀刻区、第一浅蚀刻区与第二浅蚀刻区之间的第一纳米窄带、第二浅蚀刻区与第三浅蚀刻区之间的第二纳米窄带；所述第一纳米窄带与第二纳米窄带不连通；
S3)通过光刻掩膜与刻蚀，在所述第一纳米窄带与第二纳米窄带长度的两端形成二维电子气导通平台，且所述二维电子气导通平台在第一纳米窄带与第二纳米窄带宽度的方向不连通；
S4)在所述二维电子气导通平台远离第一纳米窄带与第二纳米窄带的端部通过光学曝光、镀膜和高温退火，得到欧姆接触电极；
S5)在二维电子气导通平台外围的GaAs/AlGaAs异质结基片的GaAs衬底表面通过光学曝光、镀膜和金属剥离得到金属栅极；
S6)在第一纳米窄带与第二纳米窄带宽度方向的两侧通过电子束曝光与镀膜得到量子点小电极，且所述量子点小电极的一端延伸至第一纳米窄带内或第二纳米窄带内；所述量子点小电极的另一端与所述金属栅极相接触。
4.根据权利要求3所述的制备方法，其特征在于，所述步骤S2)中刻蚀采用硫酸刻蚀液；所述硫酸刻蚀液包括浓硫酸、双氧水与水；所述浓硫酸、双氧水与水的体积比为1：(20～30)：(200～400)。
5.根据权利要求3所述的制备方法，其特征在于，所述步骤S4)中镀膜先采用金属Ni，然后再采用金属AuGe；Ni的厚度为10～30nm；AuGe的厚度为100～300nm；所述高温退火的温度为350℃～550℃；所述高温退火的时间为1～10min。
6.根据权利要求3所述的制备方法，其特征在于，所述步骤S5)中镀膜所用的金属为Ti与Au或者Cr与Au；Ti或者Cr为粘附层；Ti或Cr的厚度为5～15nm；Au的厚度为50～150nm。
7.根据权利要求3所述的制备方法，其特征在于，所述步骤S6)中镀膜所用的金属为Ti与Au或者Cr与Au；Ti或者Cr为粘附层；Ti或Cr的厚度为2～10nm；Au的厚度为25～60nm。
CN201710447858.6A 2017-06-14 2017-06-14 一种半导体量子器件及其制备方法 Active CN107180867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710447858.6A CN107180867B (zh) 2017-06-14 2017-06-14 一种半导体量子器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710447858.6A CN107180867B (zh) 2017-06-14 2017-06-14 一种半导体量子器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107180867A CN107180867A (zh) 2017-09-19
CN107180867B true CN107180867B (zh) 2023-08-29

Family

ID=59835884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710447858.6A Active CN107180867B (zh) 2017-06-14 2017-06-14 一种半导体量子器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107180867B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108259014A (zh) * 2018-01-10 2018-07-06 合肥本源量子计算科技有限责任公司 一种阻抗匹配约瑟夫森参量放大器及其制备方法、通信模块
CN108428627B (zh) * 2018-03-28 2021-03-09 中国科学技术大学 一种电控GaAs/AlGaAs半导体量子点势阱的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1033908A (zh) * 1987-12-23 1989-07-12 菲利浦光灯制造公司 电路元件
JPH0227739A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US5270557A (en) * 1990-04-28 1993-12-14 Fujitsu Limited Quantum interference semiconductor device having a quantum point contact and fabrication process thereof
JPH0818036A (ja) * 1994-06-30 1996-01-19 Hitachi Ltd 半導体装置
JPH0823090A (ja) * 1994-07-05 1996-01-23 Nec Corp 電子波方向性結合素子
CN103367429A (zh) * 2013-07-04 2013-10-23 西安电子科技大学 二次生长的一维电子气GaN基HEMT器件及制备方法
CN207217544U (zh) * 2017-06-14 2018-04-10 中国科学技术大学 一种半导体量子器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1033908A (zh) * 1987-12-23 1989-07-12 菲利浦光灯制造公司 电路元件
JPH0227739A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US5270557A (en) * 1990-04-28 1993-12-14 Fujitsu Limited Quantum interference semiconductor device having a quantum point contact and fabrication process thereof
JPH0818036A (ja) * 1994-06-30 1996-01-19 Hitachi Ltd 半導体装置
JPH0823090A (ja) * 1994-07-05 1996-01-23 Nec Corp 電子波方向性結合素子
CN103367429A (zh) * 2013-07-04 2013-10-23 西安电子科技大学 二次生长的一维电子气GaN基HEMT器件及制备方法
CN207217544U (zh) * 2017-06-14 2018-04-10 中国科学技术大学 一种半导体量子器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jie You 等.Supression of low-frequency charge noise in gates-defined GaAs quantum dots.《APPLIED PHYSICS LETTERS》.2015,第233104-1至233104-4页. *

Also Published As

Publication number Publication date
CN107180867A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
CN107170813B (zh) 空穴型半导体电控量子点器件，其制备及使用方法
US8895417B2 (en) Reducing contact resistance for field-effect transistor devices
US9177688B2 (en) Carbon nanotube-graphene hybrid transparent conductor and field effect transistor
JP6002725B2 (ja) 印刷可能な半導体構造、並びに関連する製造方法及び組立方法
Bareib et al. Nano antenna array for terahertz detection
CN103325836B (zh) 一种石墨烯场效应晶体管及其制备方法
DE102012214559A1 (de) Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben
CN102280476B (zh) 一种赝配高电子迁移率晶体管及其制作方法
CN106198674B (zh) 一种介孔石墨烯制备工艺及基于介孔石墨烯场效应晶体管生物传感器
CN107180867B (zh) 一种半导体量子器件及其制备方法
CN107195773B (zh) 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
CN104465400A (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
US20140030873A1 (en) Method for fabricating patterned silicon nanowire array and silicon microstructure
CN102354666A (zh) 一种t型栅hemt器件及其制作方法
CN207217544U (zh) 一种半导体量子器件
KR101450263B1 (ko) 쇼트키 다이오드 및 그 제조방법
US20170098715A1 (en) Thin film transistors with trench-defined nanoscale channel lengths
RU2489768C1 (ru) Способ получения пористого слоя оксида алюминия на изолирующей подложке
US9490300B2 (en) Complementary carbon nanotube neuron device
Abulizi Quantum transport in hexagonal boron nitride-carbon nanotube heterostructures
Shariar et al. Effect of bistrifluoromethane sulfonimide treatment on nickel/InAs contacts
Jahromi et al. In-plane synthesis of silicon microwires array for optoelectronic and microelectronic applications; a TCAD study
WO2021229629A1 (ja) 半導体装置およびその製造方法
CN101615580A (zh) 一种制作200nm栅长GaAs基MHEMT器件的方法
Lee et al. Selective Liquid-Phase Oxidation of InGaAs and Application to Metal-Oxide-Semiconductor InAlAs∕ InGaAs Metamorphic HEMT Without Gate Recess

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant