DE102012214559A1 - Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben - Google Patents

Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102012214559A1
DE102012214559A1 DE201210214559 DE102012214559A DE102012214559A1 DE 102012214559 A1 DE102012214559 A1 DE 102012214559A1 DE 201210214559 DE201210214559 DE 201210214559 DE 102012214559 A DE102012214559 A DE 102012214559A DE 102012214559 A1 DE102012214559 A1 DE 102012214559A1
Authority
DE
Germany
Prior art keywords
channel material
source
photoresist
gate electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201210214559
Other languages
English (en)
Other versions
DE102012214559A8 (de
DE102012214559B4 (de
Inventor
Wilfried Ernst-August Haensch
Zihong Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102012214559A1 publication Critical patent/DE102012214559A1/de
Publication of DE102012214559A8 publication Critical patent/DE102012214559A8/de
Application granted granted Critical
Publication of DE102012214559B4 publication Critical patent/DE102012214559B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Es werden Transistoreinheiten mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten sowie Techniken für deren Herstellung bereitgestellt. Gemäß einem Aspekt beinhaltet ein Verfahren zur Herstellung einer Transistoreinheit die folgenden Schritte. Auf einem transparenten Substrat wird ein Kanalmaterial gebildet. Es werden eine Source- und eine Drain-Elektrode gebildet, die in Kontakt mit dem Kanalmaterial stehen. Auf dem Kanalmaterial wird eine dielektrische Schicht abgeschieden. Ein Fotolack wie auf der dielektrischen Schicht abgeschieden und durch UV-Licht durch das transparente Substrat belichtet. Auf den freiliegenden Teilen der dielektrischen Schicht und den nicht entwickelten Teilen des Fotolacks werden ein oder mehrere Gate-Elektrodenmetalle abgeschieden. Die nicht entwickelten Teile des Fotolacks werden zusammen mit Teilen des Gate-Elektrodenmetalls oberhalb des Source- und des Drain-Bereichs entfernt, um eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials zu bilden, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.

Description

  • Erklärung zu Rechten der Regierung
  • Diese Erfindung wurde mit Unterstützung der Regierung der Vereinigten Staaten von Amerika erstellt und durch die DARPA (Defense Advanced Research Projects Agency), Vertragsnummer FA8650-08-C-7838, gefördert. Die Regierung hält bestimmte Rechte an dieser Erfindung.
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Transistoreinheiten und insbesondere Transistoreinheiten mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Techniken zu deren Herstellung.
  • Hintergrund der Erfindung
  • Für integrierte Schaltkreise verwendete Transistoren erfordern eine geringstmögliche parasitäre Kapazität, um eine möglichst hohe Geschwindigkeit und Frequenz des Schaltkreises zu erreichen. Jeder Transistor beinhaltet üblicherweise einen Source-Bereich und einen Drain-Bereich, die durch einen Kanal miteinander verbunden sind, und eine Gate-Elektrode, die den Elektronenfluss durch den Kanal steuert. Um die parasitäre Kapazität möglichst gering zu halten, können herkömmliche Silicium-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) selbstausgerichtete Gate-Elektrodenstrukturen verwenden. Insbesondere ist die Gate-Elektrode bei diesen Strukturen auf den Kanal und den Source- und den Drain-Bereich selbstausgerichtet. Dementsprechend ist bei dieser Konfiguration der Überlappungsgrad zwischen der Gate-Elektrode einerseits und dem Source- und dem Drain-Bereich andererseits im besten Fall so klein wie möglich. Durch Verkleinerung oder Beseitigung der Überlappung zwischen der Gate-Elektrode und dem Source- und dem Drain-Bereich wird die parasitäre Kapazität zwischen der Gate-Elektrode und der Source-/Drain-Elektrode verringert.
  • Gegenwärtig ist die Verwendung von Materialien auf der Grundlage von Kohlenstoff, beispielsweise Graphen und Kohlenstoff-Nanoröhrchen, als Kanalmaterial für Transistoren von hohem Interesse. Jedoch besteht eine Herausforderung bei der Realisierung solcher Einheiten auf der Grundlage von Kohlenstoff darin, dass es gegenwärtig noch kein anwendungsbereites Verfahren zur Herstellung einer selbstausgerichteten Gate-Elektrodenstruktur für diese Einheiten gibt. Deshalb stellt im Gegensatz zu herkömmlichen Silicium-MOSFETs die parasitäre Kapazität in Einheiten auf der Grundlage von Kohlenstoff ein Problem dar.
  • Deshalb wären Verfahren zur Herstellung von Transistoreinheiten auf der Grundlage von Kohlenstoff mit einer selbstausgerichteten Gate-Elektrodenstruktur wünschenswert.
  • Kurzdarstellung der Erfindung
  • Die vorliegende Erfindung stellt Transistoreinheiten mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten sowie Techniken zu deren Herstellung bereit. Gemäß einem Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Transistoreinheit bereitgestellt. Das Verfahren beinhaltet die folgenden Schritte. Es wird ein transparentes Substrat bereitgestellt. Auf dem Substrat wird ein Kanalmaterial gebildet. Es werden eine Source- und eine Drain-Elektrode gebildet, die in Kontakt mit dem Kanalmaterial stehen. Auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode wird eine dielektrische Schicht abgeschieden. Auf der dielektrischen Schicht wird ein Fotolack abgeschieden. Der Fotolack wird durch Belichtung mit UV-Licht durch das transparente Substrat entwickelt, wobei die Belichtung von Teilen des Fotolacks durch die Source- und die Drain-Elektrode verhindert wird. Entwickelte Teile des Fotolacks werden entfernt, wodurch Teile der dielektrischen Schicht freigelegt werden, während unentwickelte Teile des Fotolacks oberhalb der Source- und der Drain-Elektrode verbleiben. Auf den freigelegten Teilen der dielektrischen Schicht und den unentwickelten Teilen des Fotolacks wird mindestens ein Gate-Elektrodenmetall abgeschieden. Die unentwickelten Teile des Fotolacks werden zusammen mit Teilen des Gate-Elektrodenmetalls oberhalb des Source- und des Drain-Bereichs entfernt, wobei ein verbleibender Teil des Gate-Elektrodenmetalls zwischen den Elektroden des Source- und des Drain-Bereichs eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials bildet, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein anderes Verfahren zur Herstellung einer Transistoreinheit bereitgestellt. Das Verfahren beinhaltet die folgenden Schritte. Es wird ein transparentes Substrat bereitgestellt. Auf dem Substrat wird ein Kanalmaterial gebildet. Es werden eine Source- und eine Drain-Elektrode gebildet, die in Kontakt mit dem Kanalmaterial stehen. Auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode wird ein Fotolack abgeschieden. Der Fotolack wird durch Belichtung mit UV-Licht durch das transparente Substrat entwickelt, wobei die Belichtung von Teilen des Fotolacks durch die Source- und die Drain-Elektrode verhindert wird. Entwickelte Teile des Fotolacks werden entfernt, wodurch Teile des Kanalmaterials freigelegt werden, während nicht entwickelte Teile des Fotolacks oberhalb der Source- und der Drain-Elektrode verbleiben. Eine dielektrische Schicht wird auf dem Kanalmaterial und den nicht entwickelten Teilen des Fotolacks abgeschieden. Auf der dielektrischen Schicht wird mindestens ein Gate-Elektrodenmetall abgeschieden. Die nicht entwickelten Teile des Fotolacks werden zusammen mit Teilen des Gate-Elektrodenmetalls und Teilen der dielektrischen Schicht oberhalb des Source- und des Drain-Bereichs entfernt, wobei ein verbleibender Teil des Gate-Elektrodenmetalls zwischen den Elektroden des Source- und des Drain-Bereichs eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials bildet, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  • Gemäß noch einem weiteren Aspekt der Erfindung wird eine Transistoreinheit bereitgestellt. Die Transistoreinheit beinhaltet ein transparentes Substrat; ein Kanalmaterial auf dem Substrat; eine Source- und eine Drain-Elektrode, die in Kontakt mit dem Kanalmaterial stehen; eine dielektrische Schicht auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode; und eine Gate-Elektrode auf der dielektrischen Schicht oberhalb des Kanalmaterials, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  • Ein umfassenderes Verständnis der vorliegenden Erfindung sowie weitere Merkmale und Vorteile der vorliegenden Erfindung lassen sich durch Bezugnahme auf die folgende detaillierte Beschreibung und die Zeichnungen gewinnen.
  • Gemäß einem weiteren Aspekt betrifft die Erfindung ein Verfahren zur Herstellung einer Transistoreinheit, das die folgenden Schritte umfasst:
    Bereitstellen eines transparenten Substrats;
    Bilden eines Kanalmaterials auf dem Substrat;
    Bilden einer Source- und einer Drain-Elektrode, die in Kontakt mit dem Kanalmaterial stehen;
    Abscheiden eines Fotolacks auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode;
    Entwickeln des Fotolacks durch Belichten mit UV-Licht durch das transparente Substrat, wobei die Belichtung von Teilen des Fotolacks durch die Source- und die Drain-Elektrode verhindert wird;
    Entfernen entwickelter Teile des Fotolacks, wodurch Teile des Kanalmaterials freigelegt werden, wobei unentwickelte Teile des Fotolacks oberhalb der Source- und der Drain-Elektrode verbleiben;
    Abscheiden einer dielektrischen Schicht auf dem Kanalmaterial und auf den nicht entwickelten Teilen des Fotolacks;
    Abscheiden mindestens eines Gate-Elektrodenmetalls auf der dielektrischen Schicht; und
    Entfernen der nicht entwickelten Teile des Fotolacks zusammen mit Teilen des Gate-Elektrodenmetalls und Teilen der dielektrischen Schicht oberhalb des Source- und des Drain-Bereichs, wobei ein verbleibender Teil des Gate-Elektrodenmetalls zwischen den Elektroden des Source- und des Drain-Bereichs eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials bildet, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  • Gemäß einer Ausführungsform der Erfindung umfasst das transparente Substrat ein Glassubstrat, ein flexibles Kunststoffsubstrat oder einen Siliciumcarbid-Wafer.
  • Gemäß einer weiteren Ausführungsform umfasst das Kanalmaterial ein Material auf der Grundlage von Kohlenstoff.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das Material auf der Grundlage von Kohlenstoff Graphen oder Kohlenstoff-Nanoröhrchen.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das Kanalmaterial ein nanostrukturiertes Material, ausgewählt aus der Gruppe, die aus Nanodrähten, Nanostäben, Nanosäulen und Quantenpunkten besteht.
  • Gemäß einem weiteren Aspekt betrifft die Erfindung eine Transistoreinheit, die Folgendes umfasst:
    ein transparentes Substrat;
    ein Kanalmaterial auf dem Substrat;
    eine Source- und eine Drain-Elektrode, die in Kontakt mit dem Kanalmaterial stehen;
    eine dielektrische Schicht auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode; und
    eine Gate-Elektrode auf der dielektrischen Schicht oberhalb des Kanalmaterials, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  • Gemäß einer Ausführungsform der Erfindung umfasst das transparente Substrat ein Glassubstrat, ein flexibles Kunststoffsubstrat oder einen Siliciumcarbid-Wafer.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das Kanalmaterial ein Material auf der Grundlage von Kohlenstoff.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das Material auf der Grundlage von Kohlenstoff Graphen oder Kohlenstoff-Nanoröhrchen.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst das Kanalmaterial ein nanostrukturiertes Material, ausgewählt aus der Gruppe, bestehend aus Nanodrähten, Nanostäben, Nanosäulen und Quantenpunkten.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Draufsicht, die ein Material auf der Grundlage von Kohlenstoff oder ein nanostrukturiertes Material auf einem transparenten Substrat gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 2 ist eine Draufsicht, die das als aktiven Bereich des transparenten Substrats strukturierte Kanalmaterial gemäß einer Ausführungsform der vorliegenden Ausführungsform veranschaulicht;
  • 3 ist eine Querschnittsansicht zur Veranschaulichung der gebildeten Source- und Drain-Elektrode, die gemäß einer Ausführungsform der vorliegenden Erfindung in Kontakt mit dem Kanalmaterial stehen;
  • 4 ist eine Querschnittsansicht zur Veranschaulichung einer dielektrischen Schicht, die gemäß einer Ausführungsform der vorliegenden Erfindung auf freiliegenden oberen Oberflächen des Kanalmaterials, des transparenten Substrats sowie der Source- und der Drain-Elektrode abgeschieden worden sind;
  • 5 ist eine Querschnittsansicht zur Veranschaulichung eines Positiv-Fotolacks, der oberhalb der dielektrischen Schicht abgeschieden worden ist, und der Entwicklung des Fotolacks durch Belichtung mit UV-Licht durch das transparente Substrat gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 6 ist eine Querschnittsansicht zur Veranschaulichung von Teilen des Fotolacks, die oberhalb der Source- und der Drain-Elektrode verbleiben, nachdem die entwickelten Teile des Fotolacks gemäß einer Ausführungsform der vorliegenden Erfindung entfernt worden sind;
  • 7 ist eine Querschnittsansicht zur Veranschaulichung eines/mehrerer Gate-Elektrodenmetalle, die gemäß einer Ausführungsform der vorliegenden Erfindung flächendeckend auf freiliegenden Teilen der dielektrischen Schicht und auf den verbleibenden Teilen des Fotolacks abgeschieden wurden;
  • 8 ist eine Querschnittsansicht zur Veranschaulichung eines Abziehprozesses, der zum Entfernen von Teilen des Gate-Elektrodenmetalls oberhalb der Source- und der Gate-Elektrode verwendet wurde, um somit eine Gate-Elektrode gemäß einer Ausführungsform der vorliegenden Erfindung zu bilden;
  • 9 ist eine Querschnittsansicht, die einen wahlweise anzuwendenden Schritt zum Entfernen überschüssigen Gate-Elektrodenmetalls gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 10 ist eine Querschnittsansicht zur Veranschaulichung eines Positiv-Fotolacks, der oberhalb des Kanalmaterials/der Source- und der Drain-Elektrode abgeschieden worden ist, und der Entwicklung des Fotolacks durch Belichtung mit UV-Licht durch das transparente Substrat gemäß einer Ausführungsform der vorliegende Erfindung;
  • 11 ist eine Querschnittsansicht zur Veranschaulichung von Teilen des Fotolacks, die oberhalb der Source- und der Drain-Elektrode verbleiben, nachdem die entwickelten Teile des Fotolacks gemäß einer Ausführungsform der vorliegenden Erfindung entfernt worden sind;
  • 12 ist eine Querschnittsansicht zur Veranschaulichung einer dielektrischen Schicht, die auf freiliegenden Flächen des Kanalmaterials abgeschieden worden ist, der verbleibenden Teile des Fotolacks, des transparenten Substrats und der Source- und der Drain-Elektrode gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 13 ist eine Querschnittsansicht zur Veranschaulichung eines oder mehrerer Gate-Elektrodenmetalle, die gemäß einer Ausführungsform der vorliegenden Erfindung flächendeckend auf der dielektrischen Schicht abgeschieden worden sind;
  • 14 ist eine Querschnittsansicht zur Veranschaulichung eines Abziehprozesses, der zum Entfernen von Teilen des Gate-Elektrodenmetalls und der dielektrischen Schicht von der Source- und der Drain-Elektrode angewendet wurde, um eine Gate-Elektrode gemäß einer Ausführungsform der vorliegenden Erfindung zu bilden; und
  • 15 ist eine Querschnittsansicht, die einen wahlweise anzuwendenden Schritt zum Entfernen überschüssigen Gate-Elektrodenmaterials gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Detaillierte Beschreibung bevorzugter Ausführungsformen
  • Hierin werden Transistoreinheiten mit einer selbstausgerichteten Gate-Elektrodenstruktur bereitgestellt, die auf transparenten Substraten hergestellt werden. 1 bis 9 veranschaulichen ein beispielhaftes Verfahren zur Herstellung solcher Einheiten.
  • 1 ist eine Draufsicht, die ein Kanalmaterial 102 veranschaulicht, das auf einem transparenten Substrat gebildet worden ist. In der Darstellung von 1 ist das transparente Substrat durch das Kanalmaterial verdeckt und somit nicht sichtbar. In den nachfolgenden Figuren wird das transparente Substrat jedoch gezeigt.
  • Gemäß einer beispielhaften Ausführungsform besteht das Kanalmaterial aus einem Material auf der Grundlage von Kohlenstoff, beispielsweise aus Graphen oder Kohlenstoff-Nanoröhrchen. Bei Graphen handelt es sich um monoatomare Schicht von Kohlenstoffatomen, die in einer wabenförmigen Kristallgitterstruktur angeordnet sind. Siehe zum Beispiel 1 und 2. Während in 1 und 2 Graphen als Kanalmaterial dargestellt ist, stellt Graphen gemäß den obigen Ausführungen nur eines aus einer Anzahl verschiedener beispielhafter Kanalmaterialien dar, die gemäß den vorliegenden Techniken verwendet werden können.
  • Wenn das Kanalmaterial beispielsweise aus Graphen gebildet wird, kann dieses auf unterschiedliche Weise erzeugt/bereitgestellt werden. Bei einer beispielhaften Ausführungsform wird das Graphen zuerst durch einen chemischen Abscheidungsprozess aus der Gasphase (chemical vapor deposition, CVD) auf einer katalytischen Metalloberfläche (z. B. auf einem (nicht gezeigten) Kupfer-(Cu) oder Nickelfilm (Ni)) abgeschieden. Der Cu- oder Ni-Film dient als Katalysator für die Zersetzung der kohlenstoffhaltigen Ausgangssubstanz. Ein beispielhafter Prozess für die CVD-Abscheidung von Graphen auf einem Cu-Film und zum Übertragen des Graphens auf ein Substrat wird zum Beispiel von Liu et al. in dem Artikel „Large-Scale Graphene Transistors with Enhanced Performance and Reliability Based an Interface Engineering by Phenylsilane Self-Assembled Monolayers", Nano Lett. 2011, 11, S. 523 bis 528, (im Folgenden als „Liu” bezeichnet) beschrieben, dessen Inhalt durch Bezugnahme hierin aufgenommen ist.
  • Lediglich als Beispiel wird in Liu beschrieben, dass ein Stück Cu-Folie (25 μm dick, Sigma-Aldrich) bei niedrigem Druck (60 Millitorr (mTorr)) in einen Quarzofen mit einem Durchmesser von einem Zoll (25,4 mm) gelegt wurde. Vor der Bearbeitung wurde das System zwei Stunden lang bei einem Druck von ungefähr 500 mTorr mit 6 sccm (Standardkubikzentimeter) Formierungsgas (5% H2 in Ar) gespült, um sämtlichen Sauerstoff und das gesamte im System vorhandene Wasser zu entfernen. Dann wurde die Cu-Folie in Formierungsgas (6 sccm, 500 mTorr) auf eine Temperatur von 875°C erhitzt und 30 Minuten bei dieser Temperatur belassen, um ursprünglich vorhandenes CuO zu reduzieren und die Korngröße des Kupfers zu erhöhen. Nach dem Reduktionsschritt wurde die Cu-Folie 30 Minuten lang bei einer Temperatur von 875°C mit Ethylen (6 sccm, 500 mTorr) behandelt. Dies führte zur Bildung einer Graphenschicht auf der Cu-Folie. Die Probe wurde in Formierungsgas (6 sccm, 500 mTorr) abgekühlt. Oberhalb der auf der Cu-Folie gebildeten Graphenschicht wurde PMMA durch Rotationsbeschichtung abgeschieden und die Cu-Folie in 1 M Eisenchlorid aufgelöst. Die verbleibende Graphen-/PMMA-Schicht wurde gründlich mit bidestilliertem Wasser gewaschen und auf die Zielsubstrate übertragen. Anschließend wurde das PMMA eine Stunde lang in heißem Aceton (80°C) aufgelöst. Die Substrate zusammen mit dem Graphen wurden in Methanol gespült und in einem Stickstoffstrom getrocknet.
  • Wenn es sich bei dem transparenten Substrat um einen Siliciumcarbid-Wafer (SiC) handelt, kann das Graphen alternativ unter Verwendung eines Verdampfungsprozesses epitaxial direkt auf dem Substrat abgeschieden werden. Zum Beispiel kann dieser Prozess das Erhitzen des SiC-Wafers (zum Beispiel auf eine Temperatur von ungefähr 1 150°C bis ungefähr 1 450°C) beinhalten, sodass die Silicium-Atome an der Oberfläche des SiC-Wafers zum Verdampfen gebracht werden und eine kohlenstoffreiche Oberfläche hinterlassen, die in Form einer oder mehrerer Graphenschichten strukturiert ist. Siehe zum Beispiel die US-Patentanmeldung 2010/0065988 A1, eingereicht von Hannon et al. mit dem Titel „Method for Preparation of Flat Step-Free Silicon Carbide Surfaces", deren Inhalt durch Bezugnahme hierin aufgenommen ist.
  • Wenn das Kanalmaterial aus Kohlenstoff-Nanoröhrchen gebildet wird, können die Kohlenstoff-Nanoröhrchen zum Beispiel durch einen Rotationsbeschichtungsprozess aus einer Lösung in Form einer Matrix auf der Oberfläche des transparenten Substrats abgeschieden werden. Die Kohlenstoff-Nanoröhrchen können auch auf ähnliche Weise wie bei dem oben beschriebenen CVD-Wachstumsprozess für Graphen abgeschieden werden. In der Technik ist bekannt, dass dann bei Beginn des CVD-Nanoröhrchen-Wachstumsprozesses ein Substrat mit einer Schicht aus metallischen Katalysatorpartikeln wie beispielsweise Eisen-, Nickel- oder Cobaltpartikeln bereitgestellt wird. Die Durchmesser der Nanoröhrchen, die abgeschieden werden sollen, richten sich nach der Größe der Metallpartikel. Dann wird das Substrat auf eine Temperatur von ungefähr 500°C bis ungefähr 800°C erhitzt. Zum Auslösen des Wachstums der Nanoröhrchen werden zwei Gase in die Gasphase eingegeben, d. h. ein Prozessgas (z. B. Ammoniak, Stickstoff oder Wasserstoff) und ein kohlenstoffhaltiges Gas (z. B. Acetylen, Ethylen, Ethanol oder Methan). Die Nanoröhrchen werden dort gebildet, wo sich die metallischen Katalysatorpartikel befinden.
  • Gemäß einer weiteren beispielhaften Ausführungsform kann des Kanalmaterial alternativ ein halbleitendes nanostrukturiertes Material wie beispielsweise einen oder mehrere Nanodrähte, Nanostäbe, Nanosäulen und/oder Quantenpunkte beinhalten. Entsprechend den obigen Ausführungen kann das Kanalmaterial nicht nur aus Materialien auf der Grundlage von Kohlenstoff, sondern auch aus Nanodrähten gebildet werden. Der hierin gebrauchte Begriff „Nanodrähte” betrifft beliebige stabförmige Strukturen mit einem Durchmesser zwischen ungefähr fünf Nanometern (nm) und ungefähr 200 nm und einer Länge zwischen ungefähr 0,1 μm und ungefähr 100 μm, z. B. zwischen ungefähr 3 μm und ungefähr 30 μm. Gemäß den vorliegenden Lehren werden die Nanodrähte aus einem Halbleitermaterial gebildet, beispielsweise aus Silicium, Germanium und Silicium-Germanium. Matrixanordnungen von Nanodrähten können zum Beispiel unter Verwendung einer CVD-Wachstumstechnik in einem System Gasphase-Flüssigkeit-Festkörper (vapor-liquid-solid, VLS) gebildet werden. Bei dem VLS-CVD-Verfahren wird ein Katalysator (zum Beispiel ein Goldfilm) auf einer Substrat abgeschieden. Das Substrat mit dem Katalysator wird in ein CVD-System eingeführt, um das Nanodrahtwachstum zu fördern. Das Medium, in dem das Nanodrahtwachstum erfolgt, kann so eingestellt werden, dass eine gewünschte Zusammensetzung der erzeugten Nanodrähte erzielt wird. Zum Beispiel führt die Verwendung einer silanhaltigen Gasphase (SiH4) zum Wachstum von Silicium-Nanodrähten. Ferner kann bei Bedarf durch Zusatz eines n- oder p-leitenden Dotanden zur Gasphase das Wachstum von n-dotierten oder p-dotierten Nanodrähten bewirkt werden. Eine detaillierte Beschreibung der Bildung von Nanodrähten ist zum Beispiel in der US-Patentschrift 11/494 195 mit dem Titel „Techniques for Use of Nanotechnology in Photovoltaics”, eingereicht am 27. Juli 2006, zu finden, deren Inhalt durch Bezugnahme hierin aufgenommen ist. Auf diese Weise hergestellte Nanodraht-Matrixanordnungen können dann auf das transparente Substrat übertragen werden.
  • Bei Nanostäben handelt es sich um ein nanostrukturiertes Material mit einem Länge-Breite-Verhältnis von ungefähr 3 bis ungefähr 5. Eine Synthesetechnik für Nanostäbe wird zum Beispiel von Han et al. in dem Artikel „Synthesis of Gallium Nitride Nanorods Through a Carbon Nanotube-Confined Reaction", Science, Bd. 277 (August 1997) beschrieben, dessen Inhalt durch Bezugnahme hierin aufgenommen ist. Nanosäulen werden zum Beispiel von Guha et al. in dem Artikel „Direct synthesis of single crystalline In2O3 nanopyramids and nanocolumns and their photoluminescence properties", Appl. Phys. Lett. 85, S. 3851, (2004), beschrieben, dessen Inhalt durch Bezugnahme hierin aufgenommen ist.
  • In der Technik ist bekannt, dass es sich bei Quantenpunkten um Halbleitermaterialien mit elektrischen Eigenschaften handelt, die in Größe und Form dem Einzelkristall nahekommen. Quantenpunkte können zu einem Nanofilm zusammengesetzt werden, Quantenpunkte können unter Verwendung eines leistungsfähigen Epitaxieprozesses hergestellt werden. Siehe zum Beispiel den Artikel von Watanabe et al., „Fabrication of GaAs Quantum Dots by Modified Droplet Epitaxy", Jpn. J. Appl. Phys., Bd. 39, S. 179 bis 181, (2000), dessen Inhalt durch Bezugnahme hierin aufgenommen ist.
  • Dann wird das Kanalmaterial 102 strukturiert, um auf dem transparenten Substrat 202 einen aktiven Bereich 102a zu bilden. Siehe 2. Gemäß den obigen Ausführungen dient die Veranschaulichung von Graphen als Kanalmaterial in 1 und 2 lediglich als Beispiel. Gemäß den vorliegenden Techniken muss das transparente Substrat für ultraviolettes Licht (UV) durchlässig sein, das später während des Prozesses zum Belichten eines Fotolacks während der Strukturierungsschritte zur Bildung der Gate-Elektrode verwendet wird (siehe unten). Somit kann im Allgemeinen jedes für UV-Licht durchlässige Substrat in Verbindung mit den vorliegenden Lehren verwendet werden. Gemäß den obigen Ausführungen kann zum Beispiel ein SiC-Substrat (das von Natur aus transparent ist) verwendet werden, auf dessen Oberfläche das Graphen direkt abgeschieden werden kann. Auch andere handelsübliche Glas- oder transparente flexible Kunststoffsubstrate können verwendet werden. Zum Beispiel können flexible Kunststoffsubstrate von Teijin DuPont Films Limited bezogen werden, z. B. der Teonex® Polyethylennaphthalat(PEN)-Film oder der Polyethylen-terephthalat(PET)-Film.
  • Das Kanalmaterial kann als aktiver Bereich 102a strukturiert werden, indem zuerst eine (nicht gezeigte) Strukturmaske mit der Größe des aktiven Bereichs 102a auf die betreffende Stelle des Kanalmaterials 102 gelegt wird. Durch reaktives Ionenätzen (reactive von etching, RIE) in O2-Plasma können die nicht durch die Maske bedeckten Teile des Kanalmaterials und der Bereich außerhalb des aktiven Bereichs entfernt werden. Die Maske wird entfernt. Die einschlägigen Parameter für die Durchführung dieses Strukturierungsschrittes sind dem Fachmann geläufig und werden hierin somit nicht näher beschrieben.
  • Im nächsten Schritt werden die Source- und die Drain-Elektrode 302 (mit „S” bzw. „D” bezeichnet) gebildet, die in Kontakt mit dem Kanalmaterial stehen. Siehe 3. Gemäß einer beispielhaften Ausführungsform werden die Source- und die Drain-Elektrode 302 gebildet, indem zuerst ein geeignetes Metall auf dem transparenten Substrat und dem Kanalmaterial abgeschieden und dann das Metall unter Verwendung lithografischer Standardtechniken strukturiert wird, um die Source- und die Drain-Elektrode 302 zu bilden. Geeignete Metalle beinhalten im Sinne einer nicht abschließenden Aufzählung Gold (Au), Platin (Pt) und/oder Nickel (Ni). Alternativ können die Bereiche des transparenten Substrats und des Kanalmaterials, in denen die Source- und die Drain-Elektrode (302) nicht gebildet werden, mit einer strukturierten Schablone abgedeckt werden. Die betreffenden Metalle (z. B. Au, Pt und/oder Ni) können auf der Schablone abgeschieden werden. Dann können unter Verwendung von Standardprozessen die Schablone und mit dieser das überschüssige Metall entfernt werden. Im Ergebnis dessen entstehen die Source- und die Drain-Elektrode 302.
  • 4 zeigt, dass eine dielektrische Schicht 402 auf der Schichtstruktur abgeschieden wird, d. h. auf den freiliegenden oberen Oberflächen des Kanalmaterials, auf dem transparenten Substrat 202 sowie auf der Source- und der Drain-Elektrode 302. Die dielektrische Schicht 402 dient als Dielektrikum für die Gate-Elektrode der Einheit, die eine Gate-Elektrode des Transistors (dessen Bildung im Folgenden beschrieben wird) von einem Kanal des Transistors trennt. Gemäß einer beispielhaften Ausführungsform beinhaltet die dielektrische Schicht 402 im Sinne einer nicht abschließenden Aufzählung Hafniumoxid (HfO2), Aluminiumoxid (Al2O3) und/oder Siliciumoxid (SiO2), die z. B. durch Atomlagenabscheidung (atomic layer deposition, ALD), Sputtern oder plasmagestützte chemische Gasphasenabscheidung (plasma enhanced chemical vapor deposition, PECVD) abgeschieden werden. Bei der dielektrischen Schicht 402 handelt es sich vorzugsweise um eine sehr dünne Schicht, damit die Kapazität der Gate-Elektrode möglichst hoch ist und die elektrostatische Steuerung des Transistors verbessert wird. Zum Beispiel wird eine dielektrische Schicht 402 mit einer Dicke von ungefähr 1 nm bis ungefähr 50 nm, z. B. ungefähr 10 nm gebildet.
  • Zu Beginn des Fertigungsprozesses für die Gate-Elektrode wird dann ein Positiv-Fotolack 502 flächendeckend auf der dielektrischen Schicht 402 abgeschieden. Siehe 5. Der Fotolack 502 kann auf diese Weise unter Verwendung eines Abscheidungsprozesses durch Rotationsbeschichtung abgeschieden werden. Als Fotolack kann ein beliebiges herkömmliches Material verwendet werden. im nächsten Schritt wird dann im Gegensatz zu herkömmlichen Fertigungstechniken der Fotolack 502 (unter Verwendung von UV-Licht) durch das transparente Substrat 202, d. h. von der Rückseite der Struktur, belichtet, was durch die Pfeile 504 angezeigt wird. Bei herkömmlichen Prozessen würde der Fotolack hingegen von der Oberseite der Struktur belichtet werden, d. h. der in 5 gezeigten Seite entgegengesetzt.
  • Dem Fachmann ist bekannt, dass beim Belichten von Positiv-Fotolacken mit UV-Licht das Material in den Bereichen entwickelt wird, die dem UV-Licht ausgesetzt werden. Als typische UV-Laser werden in Lithografiesystemen Kryptonfluoridlaser mit einer Wellenlänge von 248 nm und Argonfluoridlaser mit einer Wellenlänge von 193 nm verwendet. Die Belichtungszeit hängt vom jeweils verwendeten Fotolack ab. Eine typische Belichtungszeit beträgt ungefähr 5 Sekunden bis ungefähr 60 Sekunden. Die „entwickelten” Teile des Fotolacks können kann leicht unter Verwendung einer Entwicklerlösung, z. B. mittels Tetramethylammoniumhydroxid (TMAH), entfernt und dabei die unbelichteten oder nicht entwickelten Teile des Fotolacks ausgespart werden. Beim vorliegenden Fertigungsablauf besteht der Vorteil darin, dass die Source- und die Drain-Elektrode 302 die Belichtung bestimmter Teile des Fotolacks 502 durch das UV-Licht verhindern, da die Belichtung von einer Rückseite der Struktur her erfolgt. Diese durch die Source- und die Drain-Elektrode 302 abgedeckten Teile des Fotolacks (in der im Folgenden beschriebenen 6 als Teile 602 dargestellt) sind in Bezug auf einen Bereich oberhalb des Kanalmaterials selbstausgerichtet, in dem die Gate-Elektrode gebildet wird. Das UV-Licht kann die dünne dielektrische Schicht durchdringen.
  • 6 zeigt, dass die verbliebenen Teile 602 des Fotolacks oberhalb der Source- und der Drain-Elektrode 302 zurückbleiben, nachdem die entwickelten Teile des Fotolacks (wie oben beschrieben) entfernt sind, d. h. sobald der Fotolack strukturiert ist. Diese Teile 602 des Fotolacks maskieren die Source- und die Drain-Elektrode 302 während der Metallabscheidung für die Gate-Elektrode und können (in der unten beschriebenen Weise) zum Abziehen des überschüssigen Gate-Elektrodenmetalls verwendet werden.
  • 7 zeigt, dass ein oder mehrere Gate-Elektrodenmetalle 702 flächendeckend auf den freiliegenden Teilen der dielektrischen Schicht 402 und auf den Teilen 602 des strukturierten Fotolacks abgeschieden sind. Es kann jedes geeignete Gate-Elektrodenmetall oder jede geeignete Kombination von Metallen verwendet werden. Zum Beispiel kann das Gate-Elektrodenmetall 702 Au, Cu und/oder Aluminium (Al) beinhalten, das z. B. durch thermische Verdampfung abgeschieden wird. Gemäß einer beispielhaften Ausführungsform besteht das Gate-Elektrodenmetall 702 aus einer Vielzahl verschiedener Metallschichten, die als Stapel abgeschieden sind. Zum Beispiel kann eine Goldschicht (z. B. mit einer Dicke von ungefähr 5 nm) z. B. unter Verwendung der thermischen Verdampfung abgeschieden werden, auf der nach demselben Verfahren eine Aluminiumschicht (z. B. mit einer Dicke von ungefähr 40 nm) abgeschieden wird.
  • Dann wird zum Entfernen der Teile 602 des Fotolacks und zusammen mit diesen von Teilen der darüber liegenden Metallschicht 702 ein Abziehprozess angewendet. Siehe 8. Gemäß einer beispielhaften Ausführungsform beinhaltet der Abziehprozess das Belassen des Wafers in heißem Aceton bei einer Temperatur von ungefähr 80°C für eine Dauer von ungefähr 30 Minuten bis ungefähr 1 Stunde oder in einer Lösung von N-Methylpyrrolidon (NMP) bei Raumtemperatur für eine Dauer von ungefähr 1 Stunde und anschließend das Spülen des Wafers mit reichlich Aceton/NMP und Isopropanol und deionisiertem Wasser. Das Ergebnis ist die Gate-Elektrode 802 (mit „G” bezeichnet). Dabei ist von Vorteil, dass die (nunmehr entfernten) Teile 602 des Fotolacks in Bezug auf die Source- und die Drain-Elektrode 302 ausgerichtet waren und durch den oben beschriebenen Abziehprozess auch die Teile des Gate-Elektrodenmetalls 702 oberhalb der Source- und der Drain-Elektrode 302 entfernt wurden. Dadurch ist der Teil der Metallschicht 702, der die Gate-Elektrode 802 bildet, von selbst auf die Source- und die Drain-Elektrode 302 ausgerichtet. Siehe 8.
  • Aus dem oben beschriebenen Prozessablauf und den zugehörigen Figuren wird ersichtlich, dass die Source- und die Drain-Elektrode 302 der Transistoreinheit durch das Kanalmaterial (das als Kanal der Transistoreinheit dient) miteinander verbunden sind. Die Gate-Elektrode 802, die durch die dielektrische Schicht 402 von dem Kanal getrennt ist, dient zur Regulierung des Elektronenflusses durch den Kanal.
  • 8 zeigt, dass an den Außenseiten der Source- und der Drain-Elektrode 302 auch Teile 804 der Metallschicht 702 verbleiben. Wahlweise können diese Teile 804 (und die darunter (legenden Teile der dielektrischen Schicht 402) bei Bedarf unter Verwendung von Standardlithografie- und -ätztechniken entfernt werden. Siehe 9. Zum Beispiel hängt das Entfernen des äußeren Teils des Metalls (der Teile 804) und der darunter Liegenden dielektrischen Schicht ganz vom Verwendungszweck der Einheiten ab, z. B. wenn die Einheiten in einem integrierten Schaltkreis verwendet und in eine Einheit mit einer mehrschichtigen Architektur eingebunden werden sollen, kann dieser Entfernungsschritt möglicherweise überflüssig sein, da die nächste Schicht all diese äußeren Teile bedeckt. Wenn es in den Schaltkreisen jedoch nur eine Ebene von Einheiten gibt, muss die Einheit möglicherweise durch Verbindungsleitungen mit anderen Einheiten auf derselben Ebene verbunden werden, und der äußere Teil des Metalls 804 muss folglich entfernt werden. Dieser Entfernungsprozess kann durch Strukturierung von Fotolack und durch einen Prozess zum Nassätzen des Metalls durchgeführt werden.
  • Nunmehr wird ein alternativer Prozessablauf dargestellt, der dem Prozessablauf von 1 bis 9 bis auf die Tatsache identisch ist, dass der Fotolack abgeschieden und entwickelt wird, bevor das Dielektrikum und die Gate-Elektrode gebildet werden. Dieser alternativer Prozessablauf wird nunmehr unter Bezugnahme auf 10 bis 14 beschrieben. Die Anfangsschritte sind den oben in Verbindung mit der Beschreibung von 1 bis 3 beschriebenen Schritten identisch. Somit beginnt die Beschreibung des Prozesses mit der in 3 gezeigten Struktur.
  • Ausgehend von 3 wird in 10 ein Positiv-Fotolack 1002 flächendeckend auf dem Kanalmaterial und der Source- und der Drain-Elektrode 302 abgeschieden. Siehe 10. Der Fotolack 1002 kann auf diese Weise unter Verwendung eines Abscheidungsprozesses durch Rotationsbeschichtung abgeschieden werden. Es kann jedes herkömmliche Fotolackmaterial verwendet werden. Im nächsten Schritt wird der Fotolack 1002 (unter Verwendung von UV-Licht) durch das transparente Substrat 202, d. h. von der Rückseite der Struktur her, belichtet, was durch die Pfeile 1004 angezeigt wird.
  • Wie oben erwähnt beinhalten typische in Lithografiesystemen verwendete UV-Laser den Kryptonfluoridlaser bei einer Wellenlänge von 248 nm und den Argonfluoridlaser bei einer Wellenlänge von 193 nm. Die Belichtungszeit hängt von dem jeweils verwendeten Fotolack ab, wobei typische Belichtungszeiten ungefähr 5 Sekunden bis ungefähr 60 Sekunden betragen. Die „entwickelten” Teile des Fotolacks können dann leicht unter Verwendung einer Entwicklerlösung, z. B. TMAH, entfernt und dabei die unbelichteten und nicht entwickelten Teile des Fotolacks ausgespart werden. Beim vorliegenden Fertigungsablauf besteht der Vorteil darin, dass die Source- und die Drain-Elektrode 302 die Belichtung bestimmter Teile des Fotolacks 1002 durch das UV-Licht verhindern, da die Belichtung von einer Rückseite der Struktur her durch das transparente Substrat erfolgt. Diese durch die Source- und die Drain-Elektrode 302 abgedeckten Teile des Fotolacks (diese Teile sind in der im Folgenden beschriebenen 11 als Teile 1102 dargestellt) sind in Bezug auf einen Bereich oberhalb des Kanalmaterials selbstausgerichtet, in dem die Gate-Elektrode gebildet wird.
  • Im Gegensatz zu dem oben dargestellten ersten Prozessablauf ist in diesem Fall ferner das Gate-Dielektrikum noch nicht abgeschieden worden. Somit braucht das UV-Licht während des Belichtungsschritts keine weitere Schicht (d. h. die dielektrische Schicht) zu durchdringen, und die dielektrische Schicht (die in diesem Prozess später gebildet wird, siehe unten) kann bei Bedarf dicker ausgeführt werden.
  • 11 zeigt, dass die Teile 1102 des Fotolacks oberhalb der Source- und der Drain-Elektrode 302 verbleiben, nachdem (wie oben beschrieben) die entwickelten Teile des Fotolacks entfernt wurden, d. h. nachdem der Fotolack strukturiert wurde. Diese Teile 1102 des Fotolacks maskieren die Source- und die Drain-Elektrode 302 während der Abscheidung des Gate-Elektrodenmetalls und können (wie unten beschrieben) dazu verwendet werden, das überschüssige Gate-Elektrodenmetall und das darunter liegende Dielektrikum abzuziehen.
  • 12 zeigt, dass auf die Struktur eine dielektrische Schicht 1202 abgeschieden ist, die die freiliegenden Oberflächen des Kanalmaterials, die Teile 1102 des Fotolacks, das transparente Substrat 202 sowie die Source- und die Drain-Elektrode 302 bedeckt. Die dielektrische Schicht 1202 dient als Gate-Dielektrikum der Einheit, das eine Gate-Elektrode des Transistors (deren Bildung im Folgenden beschrieben wird) von einem Kanal des Transistors trennt. Geeignete dielektrische Materialien und Abscheidungsprozesse sind oben beschrieben worden. Im Gegensatz zum ersten Prozessablauf kann in diesem Fall die dielektrische Schicht 1202 bei Bedarf dicker als die dielektrische Schicht 402 (siehe oben) ausgeführt werden, da der Fotolack bereits entwickelt worden ist. Beispielsweise wird die dielektrische Schicht 1202 mit einer Dicke von ungefähr 1 nm bis ungefähr 100 nm, z. B. ungefähr 50 nm gebildet,
  • 13 zeigt, dass auf der dielektrischen Schicht 1202 flächendeckend ein oder mehrere Gate-Elektrodenmetalle 1302 abgeschieden sind. Geeignete Gate-Elektrodenmetalle, Konfigurationen (z. B. ein mehrschichtiger Stapel) und Abscheidungsprozesse sind oben beschrieben worden.
  • Dann wird ein Abziehprozess verwendet, um die Teile 1102 des Fotolacks und zusammen mit diesen die darüber liegende dielektrische Schicht 1202 und die Metallschicht 1302 zu entfernen. Siehe 14. Beispielhafte Parameter für den Abziehprozess sind oben angegeben worden. Das Ergebnis ist die Gate-Elektrode 1402 (mit „G” bezeichnet). Von Vorteil ist, dass durch den oben beschriebenen Abziehprozess auch Teile des Gate-Elektrodenmetalls 1302 oberhalb der Source- und der Drain-Elektrode 302 entfernt wurden, da die (nunmehr entfernten) Teile 1102 des Fotolacks in Bezug auf die Source- und die Drain-Elektrode 302 ausgerichtet waren. Daher ist der Teil der Metallschicht 1302, der die Gate-Elektrode 1402 bildet, in Bezug auf die Source- und die Drain-Elektrode 302 selbstausgerichtet. Siehe 14.
  • Aus dem oben beschriebenen Prozessablauf ist ersichtlich, dass die Source- und die Drain-Elektrode 302 der Transistoreinheit durch das Kanalmaterial (das als Kanal der Transistoreinheit dient) miteinander verbunden sind. Die Gate-Elektrode 1402, die durch die dielektrische Schicht 1202 von dem Kanal getrennt ist, dient zur Regulierung des Elektronenflusses durch den Kanal.
  • 14 zeigt, dass an den Außenseiten der Source- und der Drain-Elektrode 302 auch Teile 1404 der Metallschicht 1302 verbleiben. Wahlweise können diese Teile 1404 (und die darunter liegenden Teile der dielektrischen Schicht 1202) bei Bedarf unter Verwendung von Standardlithografie- und -ätztechniken entfernt werden. Siehe 15. Zum Beispiel hängt das Entfernen des äußeren Teils des Metalls (der Teile 1404) und des darunter liegenden Dielektrikums ganz von dem jeweiligen Verwendungszweck der Einheiten ab, z. B. wenn die Einheiten in einem integrierten Schaltkreis verwendet und in eine Einheit mit einer mehrschichtigen Architektur eingebunden werden sollen, kann dieser Entfernungsschritt möglicherweise überflüssig sein, da die nächste Schicht all diese äußeren Teile bedeckt. Wenn es in den Schaltkreisen jedoch nur eine Ebene von Einheiten gibt, muss die Einheit möglicherweise durch Verbindungsleitungen mit anderen Einheiten auf derselben Ebene verbunden werden, und der äußere Teil des Metalls 1404 muss folglich entfernt werden. Dieser Entfernungsprozess kann durch Strukturierung von Fotolack und durch einen Prozess zum Nassätzen des Metalls durchgeführt werden.
  • Obwohl hierin anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist klar, dass die Erfindung nicht genau auf diese Ausführungsformen beschränkt ist und dass durch den Fachmann verschiedene andere Änderungen und Modifikationen vorgenommen werden können, ohne von der sachlich-gegenständlichen Reichweite der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 11/494195 [0042]
  • Zitierte Nicht-Patentliteratur
    • Liu et al. in dem Artikel „Large-Scale Graphene Transistors with Enhanced Performance and Reliability Based an Interface Engineering by Phenylsilane Self-Assembled Monolayers”, Nano Lett. 2011, 11, S. 523 bis 528 [0038]
    • Hannon et al. mit dem Titel „Method for Preparation of Flat Step-Free Silicon Carbide Surfaces” [0040]
    • Han et al. in dem Artikel „Synthesis of Gallium Nitride Nanorods Through a Carbon Nanotube-Confined Reaction”, Science, Bd. 277 (August 1997) [0043]
    • Guha et al. in dem Artikel „Direct synthesis of single crystalline In2O3 nanopyramids and nanocolumns and their photoluminescence properties”, Appl. Phys. Lett. 85, S. 3851, (2004) [0043]
    • Watanabe et al., „Fabrication of GaAs Quantum Dots by Modified Droplet Epitaxy”, Jpn. J. Appl. Phys., Bd. 39, S. 179 bis 181, (2000) [0044]

Claims (15)

  1. Verfahren zum Herstellen einer Transistoreinheit, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines transparenten Substrats; Bilden eines Kanalmaterials auf dem Substrat; Bilden einer Source- und einer Drain-Elektrode, die in Kontakt mit dem Kanalmaterial stehen; Abscheiden einer dielektrischen Schicht auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode; Abscheiden eines Fotolacks auf der dielektrischen Schicht; Entwickeln des Fotolacks durch Belichten mit UV-Licht durch das transparente Substrat, wobei die Belichtung von Teilen des Fotolacks durch die Source- und die Drain Elektrode verhindert wird; Entfernen entwickelter Teile des Fotolacks, wodurch Teile der dielektrischen Schicht freigelegt werden, wobei nicht entwickelte Teile des Fotolacks oberhalb der Source- und der Drain-Elektrode verbleiben; Abscheiden mindestens eines Gate-Elektrodenmetalls auf den freiliegenden Teilen der dielektrischen Schicht und den nicht entwickelten Teilen des Fotolacks; und Entfernen der nicht entwickelten Teile des Fotolacks zusammen mit Teilen des Gate-Elektrodenmetalls oberhalb des Source- und des Drain-Bereichs, wobei ein verbleibender Teil des Gate-Elektrodenmetalls zwischen den Elektroden des Source- und des Drain-Bereichs eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials bildet, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  2. Verfahren nach Anspruch 1, wobei das transparente Substrat ein Glassubstrat, ein flexibles Kunststoffsubstrat oder einen Siliciumcarbid-Wafer umfasst.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei das Kanalmaterial ein Material auf der Grundlage von Kohlenstoff umfasst.
  4. Verfahren nach Anspruch 3, wobei das Material auf der Grundlage von Kohlenstoff Graphen oder Kohlenstoff-Nanoröhrchen umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Kanalmaterial ein nanostrukturiertes Material, ausgewählt aus der Gruppe bestehend aus Nanodrähten, Nanostäben, Nanosäulen und Quantenpunkten, umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, das ferner den folgenden Schritt umfasst: Strukturieren des Kanalmaterials, um auf dem transparenten Substrat einen aktiven Bereich zu bilden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Schritt des Bildens des Kanalmaterials auf dem Substrat den folgenden Schritt umfasst: Übertragen des Kanalmaterials auf das Substrat.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Kanalmaterial Graphen umfasst und wobei der Schritt des Bildens des Kanalmaterials auf dem Substrat den folgenden Schritt umfasst: epitaxiales Abscheiden des Kanalmaterials unter Verwendung eines Verdampfungsprozesses direkt auf dem Substrat.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die dielektrische Schicht Hafniumoxid, Aluminiumoxid und/oder Siliciumoxid umfasst.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die dielektrische Schicht eine Dicke von ungefähr 1 Nanometer bis ungefähr 50 Nanometer aufweist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Source- und die Drain-Elektrode jeweils Gold, Platin und/oder Nickel umfassen.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Gate-Elektrodenmetall Gold, Kupfer und/oder Aluminium umfasst.
  13. Verfahren nach einem der Ansprüche 1 bis 12, das ferner den folgenden Schritt umfasst: Entfernen überschüssiger Teile des Gate-Elektrodenmetalls außerhalb der Gate-Elektrode.
  14. Verfahren zur Herstellung einer Transistoreinheit, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines transparenten Substrats; Bilden eines Kanalmaterials auf dem Substrat; Bilden einer Source- und einer Drain-Elektrode, die in Kontakt mit dem Kanalmaterial stehen; Abscheiden eines Fotolacks auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode; Entwickeln des Fotolacks durch Belichten mit UV-Licht durch das transparente Substrat, wobei die Belichtung von Teilen des Fotolacks durch die Source- und die Drain-Elektrode verhindert wird; Entfernen entwickelter Teile des Fotolacks, wodurch Teile des Kanalmaterials freigelegt werden, wobei nicht entwickelte Teile des Fotolacks oberhalb der Source- und der Drain-Elektrode verbleiben; Abscheiden einer dielektrischen Schicht auf dem Kanalmaterial und auf den nicht entwickelten Teilen des Fotolacks; Abscheiden mindestens eines Gate-Elektrodenmetalls auf der dielektrischen Schicht; und Entfernen der nicht entwickelten Teile des Fotolacks zusammen mit Teilen des Gate-Elektrodenmetalls und Teilen der dielektrischen Schicht oberhalb des Source- und des Drain-Bereichs, wobei ein verbleibender Teil des Gate-Elektrodenmetalls zwischen den Elektroden des Source- und des Drain-Bereichs eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials bildet, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
  15. Eine Transistoreinheit, die Folgendes umfasst: ein transparentes Substrat; ein Kanalmaterial auf dem Substrat; eine Source- und eine Drain-Elektrode, die in Kontakt mit dem Kanalmaterial stehen; eine dielektrische Schicht auf dem Kanalmaterial sowie auf der Source- und der Drain-Elektrode; und eine Gate-Elektrode auf der dielektrischen Schicht oberhalb des Kanalmaterials, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.
DE102012214559.1A 2011-11-01 2012-08-16 Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben Active DE102012214559B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/286,394 2011-11-01
US13/286,394 US8569121B2 (en) 2011-11-01 2011-11-01 Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same

Publications (3)

Publication Number Publication Date
DE102012214559A1 true DE102012214559A1 (de) 2013-05-02
DE102012214559A8 DE102012214559A8 (de) 2013-07-04
DE102012214559B4 DE102012214559B4 (de) 2018-07-05

Family

ID=47045455

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012214559.1A Active DE102012214559B4 (de) 2011-11-01 2012-08-16 Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (3) US8569121B2 (de)
DE (1) DE102012214559B4 (de)
GB (1) GB2496239B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700592A (zh) * 2013-11-29 2014-04-02 中国电子科技集团公司第五十五研究所 基于自对准埋栅结构的二维材料场效应晶体管的制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1572976B1 (de) 2002-11-21 2010-09-15 Celltech R & D, Inc. Modulieren von immunantworten
TWI479547B (zh) * 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US10467252B1 (en) * 2012-01-30 2019-11-05 DiscoverReady LLC Document classification and characterization using human judgment, tiered similarity analysis and language/concept analysis
KR101906972B1 (ko) * 2012-04-18 2018-10-11 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR20140107968A (ko) * 2013-02-28 2014-09-05 한국전자통신연구원 그래핀 전사방법
US9412556B2 (en) * 2013-10-31 2016-08-09 The Regents Of The University Of California Transmission electron microscope cells for use with liquid samples
JP6457510B2 (ja) * 2013-11-05 2019-01-23 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア カーボンナノチューブとグラフェンの複合的ナノ構造
KR102065110B1 (ko) 2013-11-12 2020-02-11 삼성전자주식회사 플렉서블 그래핀 스위칭 소자
KR20150060417A (ko) * 2013-11-26 2015-06-03 한국전자통신연구원 고주파 소자 및 그 제조 방법
KR102257243B1 (ko) * 2014-01-28 2021-05-27 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 트랜지스터
US9147615B2 (en) 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
KR102214833B1 (ko) 2014-06-17 2021-02-10 삼성전자주식회사 그래핀과 양자점을 포함하는 전자 소자
DE102015203029A1 (de) * 2014-11-17 2016-05-19 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Duroplastbeschichtung von Graphen
CN105810587B (zh) * 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
US10276698B2 (en) 2015-10-21 2019-04-30 International Business Machines Corporation Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
CN105609539B (zh) * 2015-12-22 2019-01-04 电子科技大学 自对准二维晶体材料场效应半导体器件及其制备方法
US9805900B1 (en) 2016-05-04 2017-10-31 Lockheed Martin Corporation Two-dimensional graphene cold cathode, anode, and grid
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN109478565A (zh) * 2016-07-14 2019-03-15 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
CN108122759B (zh) * 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107256888B (zh) * 2017-05-08 2020-12-22 中国科学院微电子研究所 一种基于自对准工艺的石墨烯场效应晶体管制造方法
CN107195669A (zh) * 2017-06-28 2017-09-22 湖南工程学院 包含金属堆叠栅电极的自对准纳米场效应管及其制作方法
TWI631741B (zh) 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010027A (en) 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JPH04152640A (ja) 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置の作製方法
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
GB9929615D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing an active matrix device
EP1221710B1 (de) 2001-01-05 2004-10-27 Samsung SDI Co. Ltd. Verfahren zur Herstellung einer Kohlenstoffnanoröhren-Feldemissionsanordnung mit Triodenstruktur
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6972219B2 (en) 2002-05-06 2005-12-06 Koninklijke Philips Electronics N.V. Thin film transistor self-aligned to a light-shield layer
US20070141736A1 (en) 2002-10-07 2007-06-21 Liesbeth Van Pieterson Field emission device with self-aligned gate electrode structure, and method of manufacturing same
WO2006121155A1 (ja) 2005-05-12 2006-11-16 Japan Science And Technology Agency カーボンナノチューブ組成物及びその製造方法、アレイ、電子デバイス
US7344928B2 (en) 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
WO2007110671A2 (en) 2006-03-29 2007-10-04 Plastic Logic Limited Techniques for device fabrication with self-aligned electrodes
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7998788B2 (en) 2006-07-27 2011-08-16 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
GB2448174B (en) * 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
US7833695B2 (en) * 2007-05-31 2010-11-16 Corning Incorporated Methods of fabricating metal contact structures for laser diodes using backside UV exposure
US7858454B2 (en) * 2007-07-31 2010-12-28 Rf Nano Corporation Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same
US8465799B2 (en) * 2008-09-18 2013-06-18 International Business Machines Corporation Method for preparation of flat step-free silicon carbide surfaces
CN101388412B (zh) * 2008-10-09 2010-11-10 北京大学 自对准栅结构纳米场效应晶体管及其制备方法
US7989800B2 (en) 2008-10-14 2011-08-02 George Mason Intellectual Properties, Inc. Nanowire field effect junction diode
GB2466495B (en) 2008-12-23 2013-09-04 Cambridge Display Tech Ltd Method of fabricating a self-aligned top-gate organic transistor
KR101104248B1 (ko) 2008-12-23 2012-01-11 한국전자통신연구원 자기 정렬 전계 효과 트랜지스터 구조체
KR20100073247A (ko) * 2008-12-23 2010-07-01 한국전자통신연구원 자기정렬 전계 효과 트랜지스터 구조체
CN101488459B (zh) 2009-02-13 2010-09-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
KR101592920B1 (ko) 2009-06-10 2016-02-12 삼성전자주식회사 모듈러 연산 방법 및 이를 위한 장치
KR101643758B1 (ko) * 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
KR101736971B1 (ko) * 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US8617941B2 (en) * 2011-01-16 2013-12-31 International Business Machines Corporation High-speed graphene transistor and method of fabrication by patternable hard mask materials

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Guha et al. in dem Artikel "Direct synthesis of single crystalline In2O3 nanopyramids and nanocolumns and their photoluminescence properties", Appl. Phys. Lett. 85, S. 3851, (2004)
Han et al. in dem Artikel "Synthesis of Gallium Nitride Nanorods Through a Carbon Nanotube-Confined Reaction", Science, Bd. 277 (August 1997)
Hannon et al. mit dem Titel "Method for Preparation of Flat Step-Free Silicon Carbide Surfaces"
Liu et al. in dem Artikel "Large-Scale Graphene Transistors with Enhanced Performance and Reliability Based an Interface Engineering by Phenylsilane Self-Assembled Monolayers", Nano Lett. 2011, 11, S. 523 bis 528
Watanabe et al., "Fabrication of GaAs Quantum Dots by Modified Droplet Epitaxy", Jpn. J. Appl. Phys., Bd. 39, S. 179 bis 181, (2000)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700592A (zh) * 2013-11-29 2014-04-02 中国电子科技集团公司第五十五研究所 基于自对准埋栅结构的二维材料场效应晶体管的制造方法
CN103700592B (zh) * 2013-11-29 2016-01-27 中国电子科技集团公司第五十五研究所 基于自对准埋栅结构的二维材料场效应晶体管的制造方法

Also Published As

Publication number Publication date
US8569121B2 (en) 2013-10-29
GB2496239A (en) 2013-05-08
US8802514B2 (en) 2014-08-12
US20140042393A1 (en) 2014-02-13
US9064748B2 (en) 2015-06-23
DE102012214559A8 (de) 2013-07-04
GB2496239B (en) 2016-01-06
US20140312298A1 (en) 2014-10-23
GB201215236D0 (en) 2012-10-10
US20130105765A1 (en) 2013-05-02
DE102012214559B4 (de) 2018-07-05

Similar Documents

Publication Publication Date Title
DE102012214559B4 (de) Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben
DE112012001217B4 (de) Graphen-Nanostreifen, Verfahren zum Herstellen von Graphen-Nanostreifen, Feldeffekttransistor(FET)-Struktur und Verfahren zum Herstellen eines Feldeffekttransistors (FET)
DE102008009365B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
DE112011103806B4 (de) Verfahren zum Bilden von spannungsbelasteten Nanodrahteinheiten
US8173095B2 (en) Method and apparatus for producing graphene oxide layers on an insulating substrate
JP5135825B2 (ja) グラフェントランジスタ及びその製造方法
KR101910976B1 (ko) 그래핀을 이용한 전계효과 트랜지스터
US20160027645A1 (en) Hardmask composition and method of forming patterning by using the hardmask composition
WO2005067075A1 (de) Verfahren zum herstellen eines nanoelement-feldeffekttransistors, nanoelement-feldeffekttransistor mit surrounded gate struktur
KR101219769B1 (ko) 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법
CN103374751A (zh) 具有微构造的外延结构体的制备方法
DE102011053819A1 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
KR101529382B1 (ko) 그래핀 형성 방법 및 그를 이용하여 제조된 그래핀을 포함하는 전자 소자
KR20200005583A (ko) 단극성 n형 또는 p형 탄소나노튜브 트랜지스터 및 그 제조 방법
CN103378236A (zh) 具有微构造的外延结构体
DE102019127654A1 (de) Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben
Barbagini et al. Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns
CN110556453A (zh) 有序Si基Al1-xGaxN量子点的可控外延生长方法
US11715744B2 (en) Array substrate, preparation method thereof, and display panel
WO2005081296A1 (de) Verfahren zur abscheidung eines leitfähigen kohlenstoffmaterials auf einem halbleiter zur ausbildung eines schottky-kontaktes und halbleiterkontaktvorrichtung
CN115101404B (zh) 一种二维碲烯的局部减薄方法
DE102004051662B3 (de) Verfahren zur Herstellung von Submikronstrukturen
US6648987B1 (en) Method for producing nanostructures in thin films
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)
JP6773615B2 (ja) ナノワイヤトランジスタの製造方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, NEW YORK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: RICHARDT PATENTANWAELTE PART GMBB, DE

Representative=s name: RICHARDT PATENTANWAELTE GBR, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE