CN103700592B - 基于自对准埋栅结构的二维材料场效应晶体管的制造方法 - Google Patents

基于自对准埋栅结构的二维材料场效应晶体管的制造方法 Download PDF

Info

Publication number
CN103700592B
CN103700592B CN201310626500.1A CN201310626500A CN103700592B CN 103700592 B CN103700592 B CN 103700592B CN 201310626500 A CN201310626500 A CN 201310626500A CN 103700592 B CN103700592 B CN 103700592B
Authority
CN
China
Prior art keywords
autoregistration
dimensional material
effect transistor
grid structure
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310626500.1A
Other languages
English (en)
Other versions
CN103700592A (zh
Inventor
吴云
周建军
霍帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201310626500.1A priority Critical patent/CN103700592B/zh
Publication of CN103700592A publication Critical patent/CN103700592A/zh
Application granted granted Critical
Publication of CN103700592B publication Critical patent/CN103700592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明是一种基于自对准埋栅结构的二维材料场效应晶体管制造方法,在高阻衬底上制备源、漏电极,用平板印刷术制备自对准区,以薄层金属将源、漏电极连接起来,之后在自对准区中用平板印刷术制备出栅电极图形,并将自对准区中连接源漏电极的金属从光刻栅图形下腐蚀隔开,实现自对准,同一光刻图形下生长栅电极、栅介质完成埋栅结构,最后将二维材料转移至以上准备的基片上,制备出自对准埋栅结构的二维材料场效应晶体管。优点:该设计方法形成的自对准结构,有利于减小源漏之间的寄生电阻。同时为了减弱沟道区受到衬底和栅介质的散射,将栅极做在二维材料导电沟道下方,也避免了顶栅制备时对二维材料的损伤,从而提升二维材料场效应晶体管的性能。

Description

基于自对准埋栅结构的二维材料场效应晶体管的制造方法
技术领域
本发明涉及的是一种基于自对准技术埋栅结构的二维材料场效应晶体管的制造方法,属于微电子技术领域。
技术背景
石墨烯的出现,打破了“二维材料不能在室温下稳定存在”的理论预研,随后因其优异的物理化学性能在各领域的广泛应用而备受关注,在全球掀起了二维材料的研究热潮,之后MoS2,WS2,WSe2,BN等二维材料也相继出现。全新的二维材料进入电子领域的时间不长,取得的成果却相当显著。如石墨烯具有高电子迁移率、高电子饱和速度和高热导率等优良特性,在毫米波、亚毫米波乃至太赫兹器件、超级计算机等方面具有广阔应用前景。基于二维材料的超高速、超低噪声、超低功耗场效应晶体管及其集成电路,有望突破当前电子器件的高成本、低分辨率及高功耗的瓶颈,为开发更高性能电子器件提供新的思路和方案。开发二维材料电学性能的研究以二维材料的场效应晶体管的研制为主,就现状而言,二维材料晶体管的电学性能主要受两个因素的制约:(1)散射问题。二维材料由单层碳原子构成的二维结构,因而同传统半导体材料相比更易受到与之接触的材料对它的散射而影响其电学性能。对于常规的顶栅结构的场效应晶体管,导电沟道处于衬底和栅介质之间,受到散射也较大,影响了二维材料的电学性能;(2)寄生问题。二维材料晶体管的有源区在栅的正下方,而栅电极和源(漏)电极之间的未覆盖的区域则会产生寄生电阻,影响晶体管的电学性能,因而为优化二维材料晶体管的性能,在确保稳定隔离的同时减小栅电极和源(漏)电极的间距是一个关键。
在国际上,减弱散射的代表性方法有选择极性较弱的衬底以及埋栅结构。衬底选择上如IBM的YanqingWu等以类金刚石材料为衬底获得了高性能的石墨烯FET器件(State-of-the-ArtGrapheneHigh-FrequencyElectronics,NanoLett.,2012,12,3062?3067)。然而,类金刚石价格昂贵,并且面积太小,不符合石墨烯的工程化需求。在结构设计上JonghoLee等人研制了埋栅结构石墨烯器件(Embedded-gategraphenetransistorsforhigh-mobilitydetachableflexiblenanoelectronics.,Appl.Phys.Lett.,2012,100,152104)。目前尚未见到将埋栅结构和自对准技术结合在一起来实现二维材料晶体管的设计发明报道。
发明内容
本发明提出的是一种基于自对准技术埋栅结构的二维材料场效应晶体管的制造方法,其目的是针对现有工艺设计不能很好的解决二维材料制作场效应晶体管时遇到的散射及寄生电阻大的问题,本设计可兼容于传统平面加工工艺,减小二维材料应用于场效应晶体管时普遍存在的散射以及寄生电阻,利于器件电学性能的优化。
本发明的技术解决方案:一种基于自对准技术埋栅结构的二维材料场效应晶体管制造方法,其特征在于将自对准技术同埋栅结构融合在一起,具体制作步骤如下:
1)在绝缘衬底上以平面光刻显影技术制备出场效应晶体管的源极、漏极、栅极图形,金属生长后辅以溶胶剥离工艺制备场效应晶体管的源极、漏极以及栅极的电极;
2)在源极、漏极之间以相同的平面光刻、金属生长、剥离工艺制备出自对准区,以薄层金属将源、漏电极连接起来;
3)在自对准区内以平面光刻显影技术制备出栅电极图形;
4)将自对准区中连接源、漏电极的金属从光刻栅图形下刻蚀隔开,侧向刻蚀确保下一步的制备的栅极同源、漏隔离,实现自对准;
5)同一光刻图形下先后以生长金属作为栅电极、生长绝缘材料作为栅介质,之后溶胶剥离完成埋栅结构;
6)以转移法将二维材料转移到以上准备的基片上;
7)以平面光刻显影技术制备出图形,暴露出晶体管之间,栅电极和源漏电极之间的二维材料,以刻蚀技术除掉实现隔离,完成自对准埋栅结构的二维材料场效应晶体管制备。
本发明的优点:与现有场效应晶体管的制作过程相比,其显著优点为:(1)腐金液的侧向腐蚀形成的对准间距同自对准去金属厚度一致,小于常规工艺中电子束曝光系统形成的对准间距,利于降低寄生电阻;(2)埋栅结构从设计上将二维材料受到的散射降到最低,利于优化二维材料的电学性能。
附图说明
图1是自对准埋栅二维材料FET器件结构示意图。
图2是平面工艺制备出FET器件的源极、漏极、栅极的测试电极的示意图。
图3是自对准区示意图。
图4是光刻形成栅电极图形,使栅介于源、漏测试电极之间,自对准区之上
示意图。
图5湿法腐金工艺形成自对准示意图。
图6(a)是栅极金属化形成的自对准埋栅示意图。
图6(b)是栅介质生长形成的自对准埋栅示意图。
图6(c)是溶胶剥离后形成的自对准埋栅示意图。
图7是将二维材料转移至基片表面示意图。
具体实施方式
一种基于自对准技术埋栅结构的二维材料场效应晶体管的制造方法,包括制作源、漏、栅测试电极;制作适当厚度的自对准区金属;光刻栅图形,并以湿法腐蚀形成自对准结构;制作适当厚度的栅金属以及介质层;剥离完成,形成自对准的埋栅结构;转移二维材料,完成场效应管的制造。
具体方法如下:
1)在绝缘衬底上以平面印刷技术制备出场效应晶体管的源极、漏极、栅极测试电极的图形(如图2所示),以电子束蒸发先后生长20nmTi,200nmAu,之后辅以溶胶剥离工艺制备出场效应晶体管的源极、漏极以及栅极的测试电极;
2)在源极、漏极之间以相同的平面光刻、金属生长、溶胶剥离工艺制备出自对准区,自对准区中生长的40nmAu将源、漏测试电极连接起来,与栅保持一定间距,形成隔离(图3);
3)以平面光刻显影技术制备出栅电极图形,以普通光刻对准的工艺很容易使栅的图形介于源、漏之间的自对准区上方(图4);
4)将以上做好光刻图形的基片置于腐金液中,20秒后可将金在自对准区中将连接的源、漏电极从光刻栅图形下腐蚀隔开,由于腐金液各向同性,向下腐蚀的同时必然会导致大致等量的侧向腐蚀,这一侧蚀量可确保栅极同源极、漏极的隔离,实现自对准。而同自对准区厚度(40nm)大约相等的侧向腐蚀间距已能达到甚至超过用于制备细栅的较高水平的电子束曝光的对准精度(图5);
5)在以上同一光刻图形下先后以电子束蒸发生长30nmAu作为栅电极,接着在其上以ALD生长10nmAl2O3作为栅介质,完成生长后以溶胶剥离制备出埋栅结构(图6(a),(b),(c));
6)以转移技术将石墨烯或MoS2等二维材料转移到以上准备的自对准埋栅结构基片上,并以自对准区的图版对样品进行隔离(保留自对准区二维材料),完成二维材料场效应晶体管的制备(图7)。
本方法实现了可减弱沟道材料散射的埋栅结构和可减小寄生电阻的自对准技术的有机结合。
所述的步骤1)中所述衬底为绝缘衬底,包括高阻SixOy、Si、SiN、BN、Al2O3、HfxOy、AlxNy、YxOy、SiC、mica、sapphire、玻璃、聚对苯二甲酸乙二醇酯材料PET、聚酰亚胺PI、聚二甲基烷中的任何一种,其中x=1-3,y=1-3。
所述的步骤4)中使用刻蚀自对准时,金属种类可为能被化学腐蚀的金属,Au,Ti,Ag,Cu,Al,Ni中的一种或几种的组合,几种组合的质量比包含0.01~100:1。
所述的自对准区的厚度在1nm到1000nm之间;金属的腐蚀液可用氢氟酸、王水、碘化钾和碘的混合液,氨水和双氧水的混合液,硼酸溶液、盐酸溶液或硝酸溶液与冰乙酸的混合液,几种溶液的浓度比包含1~99%,混合液的质量比包含0.01~100:1。
所述的步骤5)中实现埋栅结构时,还包括在一次光刻图形下,刻蚀完暴露的金属后,继续向下刻蚀衬底;埋栅金属厚度范围1到1000nm之间,栅介质厚度范围1到100nm之间;形成埋栅结构后栅介质的上表面和源、漏电极上表面大致齐平。
所述的步骤6)中二维材料包括CVD法、机械剥离法、制备的1层或多层石墨烯,MoS2,MoSe2,WS2,WSe2,MoTe2,WTe2,BN薄膜。
实施例
一种基于二维材料的平面制备工艺,制作出一种基于自对准技术埋栅结构的石墨烯场效应晶体管,具体制作工艺步骤如下:
(1)在高阻Si衬底上以平面光刻显影技术制备出石墨烯FET器件的源极、漏极、栅极测试电极的图形(如图2所示),以电子束蒸发先后生长20nmTi,200nmAu,之后辅以溶胶剥离工艺制备FET器件的源极、漏极以及栅极的测试电极;
(2)在源极、漏极之间以相同的平面光刻、金属生长、溶胶剥离工艺制备出自对准区,自对准区中生长的40nmAu将源、漏测试电极连接起来,与栅保持隔离(图3);
(3)以平面光刻显影技术制备出栅电极图形,以普通光刻对准的工艺很容易使栅的图形介于源、漏之间的自对准区上方(图4);
(4)将以上做好光刻图形的基片置于腐金液中,20秒后可将金在自对准区中将连接的源、漏电极从光刻栅图形下腐蚀隔开,由于腐金液各向同性,向下腐蚀的同时必然会导致大致等量的侧向腐蚀,这一侧蚀量可确保栅极同源极、漏极的隔离,实现自对准。而同自对准区厚度(40nm)大约相等的侧向腐蚀间距已能达到甚至超过用于制备细栅的较高水平的电子束曝光的对准精度(图5);
(5)在以上同一光刻图形下先后以电子束蒸发生长30nmAu作为栅电极,接着在其上以ALD生长10nmAl2O3作为栅介质,完成生长后以溶胶剥离制备出埋栅结构(图6(a),(b),(c));
(6)以常用的湿法转移将CVD制备的石墨烯转移到以上准备的自对准埋栅结构基片上,并以自对准区的图版对样品进行隔离(保留自对准区石墨烯),完成石墨烯FET器件的制备(图7)。
自对准埋栅结构的石墨烯FET(场效应晶体管)器件的特征如下:
(1)以埋栅结构为基础,可使石墨烯沟道区受到衬底和栅介质材料双重散射减小为仅受下方的栅介质的散射,利于提高沟道区石墨烯的迁移率,提高石墨烯FET器件的fT
(2)以湿法腐蚀基础的自对准工艺,配合适当的自对准区金属及栅金属栅介质厚度设计,可研制出较小源、漏间距的石墨烯FET器件,降低寄生电阻,利于实现石墨烯FET器件的高频化。

Claims (5)

1.一种基于自对准技术埋栅结构的二维材料场效应晶体管制造方法,其特征在于将自对准技术同埋栅结构融合在一起,具体制作步骤如下:
1)在绝缘衬底上以平面光刻显影技术制备出场效应晶体管的源极、漏极、栅极图形,金属生长后辅以溶胶剥离工艺制备场效应晶体管的源极、漏极以及栅极的电极;
2)在源极、漏极之间以相同的平面光刻、金属生长、剥离工艺制备出自对准区,以薄层金属将源、漏电极连接起来;
3)在自对准区内以平面光刻显影技术制备出栅电极图形;
4)将自对准区中连接源、漏电极的金属从光刻栅图形下刻蚀隔开,侧向刻蚀确保下一步的制备的栅极同源、漏隔离,实现自对准;
5)同一光刻图形下先后以生长金属作为栅电极、生长绝缘材料作为栅介质,之后溶胶剥离完成埋栅结构;
6)以转移法将二维材料转移到以上准备的基片上;
7)以平面光刻显影技术制备出图形,暴露出晶体管之间,栅电极和源漏电极之间的二维材料,以刻蚀技术除掉实现隔离,完成自对准埋栅结构的二维材料场效应晶体管制备。
2.根据权利要求1所述的一种基于自对准技术埋栅结构的二维材料场效应晶体管制造方法,其特征在于所述的步骤1)中的衬底为绝缘衬底,包括高阻SixOy、Si、SiN、BN、Al2O3、HfxOy、AlxNy、YxOy、SiC、mica、sapphire、玻璃、聚对苯二甲酸乙二醇酯材料PET、聚酰亚胺PI、聚二甲基烷中的任何一种,其中x=1~3,y=1~3。
3.根据权利要求1所述的一种基于自对准技术埋栅结构的二维材料场效应晶体管制造方法,其特征在于,所述的步骤4)中使用刻蚀自对准时,金属种类为能被化学腐蚀的金属,Au,Ti,Ag,Cu,Al,Ni中的一种或二种的组合,二种组合的质量比包含(0.01~100):1。
4.根据权利要求1所述的一种基于自对准技术埋栅结构的二维材料场效应晶体管制造方法,其特征在于,所述的步骤5)中实现埋栅结构时,还包括在一次光刻图形下,刻蚀完暴露的金属后,继续向下刻蚀衬底。
5.根据权利要求1所述的一种基于自对准技术埋栅结构的二维材料场效应晶体管制造方法,其特征在于,所述的步骤5)中的埋栅金属厚度范围1到1000nm之间,栅介质厚度范围1到100nm之间;形成埋栅结构后栅介质的上表面和源、漏电极上表面大致齐平。
CN201310626500.1A 2013-11-29 2013-11-29 基于自对准埋栅结构的二维材料场效应晶体管的制造方法 Active CN103700592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310626500.1A CN103700592B (zh) 2013-11-29 2013-11-29 基于自对准埋栅结构的二维材料场效应晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310626500.1A CN103700592B (zh) 2013-11-29 2013-11-29 基于自对准埋栅结构的二维材料场效应晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN103700592A CN103700592A (zh) 2014-04-02
CN103700592B true CN103700592B (zh) 2016-01-27

Family

ID=50362082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310626500.1A Active CN103700592B (zh) 2013-11-29 2013-11-29 基于自对准埋栅结构的二维材料场效应晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN103700592B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105021683B (zh) * 2015-06-05 2017-09-15 东南大学 面向生物分子检测的二硫化钼场效应晶体管的制作方法
CN109478565A (zh) * 2016-07-14 2019-03-15 华为技术有限公司 一种场效应晶体管的制作方法及场效应晶体管
WO2018094664A1 (zh) * 2016-11-24 2018-05-31 华为技术有限公司 场效应晶体管制造方法及场效应晶体管
CN106783655A (zh) * 2016-11-30 2017-05-31 成都海威华芯科技有限公司 一种制备半导体集成电路器件金属横截面样品的方法
CN106783623B (zh) * 2016-12-16 2019-10-18 中国电子科技集团公司第五十五研究所 一种倒t型埋栅结构的二维材料场效应晶体管及其制造方法
CN108346582A (zh) * 2018-02-26 2018-07-31 上海电力学院 一种低欧姆接触场效应晶体管的制备方法
CN109686667A (zh) * 2019-01-25 2019-04-26 泰科天润半导体科技(北京)有限公司 一种SiC基MOS器件及其制备方法和应用
CN114152857A (zh) * 2021-12-07 2022-03-08 华东师范大学 一种二维材料场效应晶体管失效样品的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012214559A1 (de) * 2011-11-01 2013-05-02 International Business Machines Corporation Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US8617941B2 (en) * 2011-01-16 2013-12-31 International Business Machines Corporation High-speed graphene transistor and method of fabrication by patternable hard mask materials
US20140077161A1 (en) * 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
US9412442B2 (en) * 2012-04-27 2016-08-09 The Board Of Trustees Of The University Of Illinois Methods for forming a nanowire and apparatus thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012214559A1 (de) * 2011-11-01 2013-05-02 International Business Machines Corporation Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
CN103700592A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
CN103700592B (zh) 基于自对准埋栅结构的二维材料场效应晶体管的制造方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN102881654B (zh) 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
CN105304703B (zh) 基于石墨烯/硅的接触势垒场效应管及其制备方法
CN103000535B (zh) 一种旁栅石墨烯场效应晶体管的制备方法
CN102931057A (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
CN105810728B (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN106783558A (zh) 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法
CN106449968B (zh) 一种产生自旋极化的石墨烯器件及其制备方法
CN109148368B (zh) AlGaN/GaN HEMT器件的外延层转移方法
CN105932041A (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN102915929B (zh) 一种石墨烯场效应器件制备方法
CN103715255A (zh) 一种制备自对准栅GaN HEMT器件及方法
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
CN105870012B (zh) 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统
CN105321808B (zh) 一种可避免有机污染的cvd石墨烯fet器件制造方法
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN110010682A (zh) 具有三明治结构的GaN-HEMT器件及其制备方法
CN104217930A (zh) 一种石墨烯图案的形成方法
CN102593006A (zh) 一种减小金属与碳基材料的接触电阻的方法
CN108346582A (zh) 一种低欧姆接触场效应晶体管的制备方法
CN105047548A (zh) 一种电子束曝光制备10纳米t型栅的方法
CN110504297A (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140402

Assignee: Nanjing Zhongdian Core Valley High Frequency Device Industry Technology Research Institute Co., Ltd.

Assignor: China Electronics Technology Group Corporation No.55 Research Institute

Contract record no.: X2020980000164

Denomination of invention: Manufacturing method for two-dimensional material field effect transistor based on self-alignment embedded gate structure

Granted publication date: 20160127

License type: Common License

Record date: 20200119

EE01 Entry into force of recordation of patent licensing contract