CN105870012B - 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统 - Google Patents

通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统 Download PDF

Info

Publication number
CN105870012B
CN105870012B CN201610250596.XA CN201610250596A CN105870012B CN 105870012 B CN105870012 B CN 105870012B CN 201610250596 A CN201610250596 A CN 201610250596A CN 105870012 B CN105870012 B CN 105870012B
Authority
CN
China
Prior art keywords
etching
piece
sample
monitoring
hemt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610250596.XA
Other languages
English (en)
Other versions
CN105870012A (zh
Inventor
张志利
张宝顺
蔡勇
付凯
于国浩
孙世闯
宋亮
李维毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd filed Critical SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201610250596.XA priority Critical patent/CN105870012B/zh
Publication of CN105870012A publication Critical patent/CN105870012A/zh
Application granted granted Critical
Publication of CN105870012B publication Critical patent/CN105870012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种通过原位刻蚀监控制备凹栅增强型HEMT器件的方法及系统。所述方法包括:将刻蚀样品与陪片放置在刻蚀设备内的等效刻蚀位置,使所述刻蚀样品的刻蚀表面和所述陪片直接暴露在刻蚀环境内,通过监控所述陪片的两个电极之间的电流变化实现对所述刻蚀样品的刻蚀监控,并相应的实时调整刻蚀条件,从而实现凹栅增强型HEMT器件的精确、可控的制备。所述系统包括:具有与刻蚀样品相同的外延结构的陪片,电流监控装置以及控制单元。本发明有效解决了现有刻蚀技术中通过单一的刻蚀条件、单一的刻蚀速率及简单地通过刻蚀时间实现不同的刻蚀深度而产生的诸多缺陷,可以实现对刻蚀过程的实时监控和及时调整,且设备简单,成本低廉,适于大规模生产。

Description

通过原位刻蚀监控制备凹栅增强型HEMT器件的方法及系统
技术领域
本发明涉及凹栅增强型HEMT器件的制备,尤其是涉及一种利用刻蚀工艺通过原位的刻蚀监控,来制备凹栅增强型HEMT器件的方法及其系统,属于微电子技术的半导体材料和制作领域。
背景技术
HEMT(High Electron Mobility Transistor),高电子迁移率晶体管,是一种异质结场效应晶体管,又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。这种器件及其集成电路既能够工作于超高频(毫米波)、超高速的微波器件领域,也能工作在高电压、大电流的电力电子器件领域,原因就在于它是利用具有很高迁移率的二维电子气和Ⅲ族氮化物半导体优异物理特性(如宽带隙、高击穿场强等)来工作的。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,增强型HEMT器件与耗尽型HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。
目前实现增强型HEMT主要的方法有薄的势垒层、凹栅结构、P型盖帽层和F处理等技术。但是每一种方法都存在自身的不足。例如,世界上首支增强型HEMT器件是采用较薄的势垒层来实现的,这种方法不使用刻蚀工艺,所以带来的损伤小,但是由于较薄的势垒层,器件的饱和电流较小;F等离子处理也能实现增强型HEMT器件,并且不需要刻蚀,但是F等离子体在注入的过程中也会刻蚀势垒层,造成器件性能的降低;P型盖帽层技术不会产生离子刻蚀对沟道电子的影响,所以具有较高的饱和电流,但是由于P-N结的正向导通,使器件具有较小的栅摆幅。
在增强型HEMT器件中,凹栅增强型HEMT器件具有结构简单、栅漏电小和栅摆幅大等特点,因此具有较高的市场前景。在实现凹栅增强型HEMT器件的方法中,由于GaN材料具有较好的耐刻蚀特性,通常的酸类如硫酸、盐酸、硝酸等和通常的碱类如氢氧化钾、氢氧化钠等都不能对GaN进行有效的刻蚀,并且至今为止,还没有一种能够实现AlxGa(1-x)N(0<x<=1)和GaN两种材料高选择刻蚀比的溶液。在传统的凹栅结构形成过程中,栅下的势垒层主要是通过等离子体(主要的是氯基等离子体)刻蚀的方法实现的,并且一般的HEMT器件势垒层只有20~30nm,所以凹栅的刻蚀面临着刻蚀厚度的控制和刻蚀损伤的修复等问题,采用传统刻蚀工艺形成凹栅结构的工艺难于控制,重复性较差。因此,如何采用新的刻蚀工艺实现凹栅增强型HEMT器件,也是业界研发人员关注的重点之一。
发明内容
本发明的主要目的在于提供一种通过原位刻蚀监控制备凹栅增强型HEMT器件的方法及系统,以克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,包括:
将刻蚀样品与陪片放置在刻蚀设备内的等效刻蚀位置,以保证刻蚀样品与陪片处于相同的刻蚀条件下,所述陪片具有与所述刻蚀样品相同的外延结构,并且所述陪片具有两个电极,该两个电极通过所述陪片内的二维电子气电连接;
使所述刻蚀样品的刻蚀表面和所述陪片直接暴露在刻蚀环境内,通过监控所述陪片的两个电极之间的电流变化实现对所述刻蚀样品的刻蚀监控,并相应的实时调整刻蚀条件,从而实现凹栅增强型HEMT器件的精确、可控的制备。
作为更优选实施方案之一,该方法还包括:在刻蚀过程中,以控制单元实时接收和处理所述陪片的两个电极之间的电流变化信号,并输出反馈指令而实时调整刻蚀条件。
作为优选方案之一,所述刻蚀样品表面覆设有图形化掩膜,且所述刻蚀样品的刻蚀表面从图形化掩膜中暴露出.
作为优选方案之一,所述陪片表面覆设有图形化掩膜,且所述陪片的刻蚀表面从图形化掩膜中暴露出。
更优选的,所述刻蚀样品的刻蚀表面分布于所述刻蚀样品表面的栅极区域。
具体的,所述刻蚀设备采用等离子刻蚀设备。
进一步的,所述刻蚀样品的外延层结构中包含待刻蚀层和刻蚀终止层,且所述待刻蚀层与刻蚀终止层之间具有较小的刻蚀选择比,优选为0.5~2,尤其优选为1左右。
更进一步的,所述刻蚀条件包括所述刻蚀设备的功率、所述刻蚀设备内的气压、所述刻蚀设备内的气体组份,以及所述刻蚀设备的刻蚀频率中的任意一者或两种以上的组合。
优选的,该方法还包括:在刻蚀过程中,当所述陪片的两个电极之间的电流达到最小值时,则停止刻蚀。
进一步的,该方法还包括:在刻蚀结束后,于刻蚀样品的势垒层中形成与凹栅结构相应的凹槽,之后在刻蚀样品上制作源电极、漏电极和栅电极,形成所述凹栅增强型HEMT器件。
本发明实施例还提供了通过原位刻蚀监控制备凹栅增强型HEMT器件的系统,包括:
陪片,用以在原位刻蚀过程中与刻蚀样品放置在刻蚀设备内的等效刻蚀位置,所述陪片具有与刻蚀样品相同的外延结构,同时所述陪片具有两个电极,该两个电极通过所述陪片内的二维电子气电连接;
电流监控装置,用以在刻蚀过程中实时检测所述陪片的两个电极之间的电流变化;
以及,控制单元,用以在刻蚀过程中实时接收和处理所述陪片的两个电极之间的电流变化信号,并输出反馈指令而实时调整刻蚀条件。
优选的,所述控制单元包括刻蚀设备的控制系统和/或计算机系统。
优选的,所述刻蚀设备选自等离子刻蚀设备,所述等离子刻蚀设备包括反应等离子体刻蚀设备、感应等离子体刻蚀设备或离子束刻蚀设备。
与现有技术相比,本发明的优点包括:
(1)本发明通过实时的监控陪片上两个电极之间的电流变化,实现对样品的刻蚀过程进行原位的监测,可以有效的得出样品上势垒层的刻蚀状况,有效避免势垒层的过刻蚀出现;
(2)在本发明的刻蚀过程中,可以通过陪片上两个电极之间电流的变化作为反馈信号,将反馈信号输入到计算机中,经过计算机中特定程序的处理,根据所得结果,对刻蚀条件做进一步的处理,如:压强的变化、功率的变化、气体组份的变化及刻蚀频率的变化等,最终达到较为复杂的刻蚀要求,有效的解决了现有刻蚀技术中通过单一的刻蚀条件、单一的刻蚀速率及简单地通过刻蚀时间实现不同的刻蚀深度的问题;
(3)本发明提供的通过原位刻蚀监控制备凹栅增强型HEMT器件的系统,作为新的刻蚀设备,也可以对现有的刻蚀设备做一定的改造,并且改造过程简单,成本低廉,对于大部分刻蚀设备,如反应等离子体刻蚀、感应等离子体刻蚀、离子束刻蚀等具有较高的兼容性,具有易于进行凹栅增强型HEMT器件的大规模生产和在刻蚀工艺中的大范围推广等特点。
附图说明
图1是本发明优选实施例中通过陪片电流的变化对刻蚀样品进行原位刻蚀监测的工艺原理图;
图2是本发明中用作刻蚀原位监控陪片的结构示意图;
图3是应用举例中耗尽型HEMT器件的结构示意图;
图4是本发明优选实施例中采用电流原位监控制备的凹栅增强型HEMT器件的结构示意图。
附图标记说明:1-真空腔室,2-上电极,3-下电极,4-控制单元,5-刻蚀样品,6-陪片,7-电流表,8-等离子体,9-计算机,10-衬底,11-沟道层,12-二维电子气,13-隔离层,14-势垒层,15-盖帽层,16-第一电极,17-掩膜,18-第二电极,19-源电极,20-栅电极,21-漏电极。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。但是,应当理解,在本发明范围内,本发明的各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合,从而构成新的或优选的技术方案。限于篇幅,在此不再一一累述。
本发明实施例的一个方面提供了一种通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,包括:
将刻蚀样品与陪片放置在刻蚀设备内的等效刻蚀位置,以保证刻蚀样品与陪片处于相同的刻蚀条件下,所述陪片具有与所述刻蚀样品相同的外延结构,并且所述陪片具有两个电极,该两个电极通过所述陪片内的二维电子气电连接;
使所述刻蚀样品的刻蚀表面和所述陪片直接暴露在刻蚀环境内,通过监控所述陪片的两个电极之间的电流变化实现对所述刻蚀样品的刻蚀监控,并相应的实时调整刻蚀条件,从而实现凹栅增强型HEMT器件的精确、可控的制备。
作为更优选实施方案之一,该方法还包括:在刻蚀过程中,以控制单元实时接收和处理所述陪片的两个电极之间的电流变化信号,并输出反馈指令而实时调整刻蚀条件。
作为优选方案之一,所述刻蚀样品表面覆设有图形化掩膜,且所述刻蚀样品的刻蚀表面从图形化掩膜中暴露出。
作为优选方案之一,所述陪片表面覆设有图形化掩膜,且所述陪片的刻蚀表面从图形化掩膜中暴露出。
更优选的,所述刻蚀样品的刻蚀表面分布于所述刻蚀样品表面的栅极区域。
所述刻蚀样品可以选择但不限于通过光刻的方式,在样品的表面进行图形化处理,使用掩膜保护栅以外的有源区域。可以但不限于在样品的表面设置图形化掩膜,暴露出刻蚀表面;或者直接将样品放置在刻蚀位置。
具体的,所述刻蚀设备采用等离子刻蚀设备。
进一步的,所述刻蚀样品的外延层结构中包含待刻蚀层和刻蚀终止层,且所述待刻蚀层与刻蚀终止层之间具有较小的刻蚀选择比。
进一步的,为节约成本和简化实验设计,所述陪片可以制作于刻蚀样品之上。
更进一步的,所述刻蚀条件包括所述刻蚀设备的功率、所述刻蚀设备内的气压、所述刻蚀设备内的气体组份,以及所述刻蚀设备的刻蚀频率中的任意一者或两种以上的组合。
优选的,该方法还包括:在刻蚀过程中,当所述陪片的两个电极之间的电流达到最小值时,则停止刻蚀。
进一步的,该方法还包括:在刻蚀结束后,于刻蚀样品的势垒层中形成与凹栅结构相应的凹槽,之后在刻蚀样品上制作源电极、漏电极和栅电极,形成所述凹栅增强型HEMT器件。
本发明实施例还提供了通过原位刻蚀监控制备凹栅增强型HEMT器件的系统,包括:
陪片,用以在原位刻蚀过程中与刻蚀样品放置在刻蚀设备内的等效刻蚀位置,所述陪片具有与刻蚀样品相同的外延结构,同时所述陪片具有两个电极,该两个电极通过所述陪片内的二维电子气电连接;
电流监控装置,用以在刻蚀过程中实时检测所述陪片的两个电极之间的电流变化;
以及,控制单元,用以在刻蚀过程中实时接收和处理所述陪片的两个电极之间的电流变化信号,并输出反馈指令而实时调整刻蚀条件。
优选的,所述控制单元包括刻蚀设备的控制系统和/或计算机系统。
优选的,所述刻蚀设备选自等离子刻蚀设备,所述等离子刻蚀设备包括反应等离子体刻蚀设备、感应等离子体刻蚀设备或离子束刻蚀设备。
总之,藉由本发明的方法及系统,可以有效地实现凹栅刻蚀工艺的原位监测,且具有设备简单,成本低廉,易于进行凹栅增强型HEMT器件的大规模生产等特点。
下面将结合附图及一些典型实施案例对本发明的技术方案进行清楚、完整的描述。
如图1所示,在干法刻蚀中,通过在上电极2和下电极3施加射频功率,从而产生等离子体8,等离子体的状态可以由控制单元4控制,一般包括刻蚀设备的功率、刻蚀设备内的压强、所述刻蚀设备内的气体组份,以及刻蚀设备的刻蚀频率等关键参数。在传统的刻蚀系统中,产生的等离子体8会对刻蚀样品5表面产生物理刻蚀和化学刻蚀,一般通过提前测得的刻蚀速率乘以刻蚀时间来得到刻蚀深度。但是等离子体在刚刚产生时处于非稳定状态,并且设备本身也存在参数的漂移,所以对于传统的刻蚀设备,要想获得纳米级或者亚纳米级的刻蚀结果非常困难,特别是对于具有较低刻蚀选择比的两种材料,例如,在增强型HEMT器件制作中,凹栅的刻蚀工艺。
鉴于上述传统刻蚀设备存在的缺陷,本案发明人提出了本发明的技术方案,其主要包括:在对刻蚀样品(如下简称样品)的刻蚀过程中,在刻蚀样品的等效位置放置一个镀有电极的陪片6,在刻蚀样品的刻蚀过程中,刻蚀样品5的刻蚀速率和陪片6的刻蚀速率相同,可以通过陪片6上两个电极之间的电流变化监控刻蚀样品5上的刻蚀状况,并且将得到的结果作为输入信号输入到计算机9中,通过在计算机9中提前设定好的程序,将输入数据进行处理,处理结果作为输出信号输入到控制单元4中,从而保持或改变刻蚀条件,达到实时监控,精确刻蚀的目的。
如图2所示为陪片的基本结构示意图,在陪片上制作有第一电极16和第二电极18,并且可以在陪片上制作与样品上相同的图形,将两个电极与电流表连接,随着势垒层的刻蚀,沟道中的电子减小,电流不断下降,当势垒层全部刻蚀干净时,两个电极之间的电流最小,并且电流不再变化,所以当电流达到最小时,刻蚀需要停止,因此,就可以通过电流的变化监控刻蚀样品的刻蚀状态。
为了更好的理解本发明的实际应用价值,如下将详细的阐述本发明在制作凹栅增强型器件的具体应用。
如图3所示,对于普通HEMT器件(以AlGaN/GaN器件为例),一般而言,当在栅电极20施加零偏压或者没有加偏压时,源电极19和漏电极21都与二维电子气12相连接,所以HEMT器件的源电极19和漏电极21是导通的,HEMT器件处于开启状态,一般称这种HEMT器件为耗尽型HEMT器件,也可以称作常开型HEMT器件。为了使HEMT器件处于断开状态,必须使源电极19和漏电极21之间的二维电子气12耗尽或者某个区域的二维电子气耗尽,这可以通过在栅电极20施加一定的电压实现,当栅电极20加负偏压达到栅极电压Vg<Vth时,Vth为器件的阈值电压,对于普通HEMT器件一般Vth为负值,可以耗尽栅下区域的二维电子气,从而使HEMT器件处于关断状态。这种HEMT器件在实际电路应用过程中由于只有在栅电极20施加负偏压时,HEMT器件才能关断,与增强型HEMT器件相比,增加了功耗,并且系统的安全性较差。
鉴于上述普通HEMT器件存在的缺陷,凹栅增强型HEMT器件可以有效的解决这个问题,但是在势垒层刻蚀过程中,势垒层14与沟道层11具有非常低的刻蚀选择比,如果势垒层没有刻蚀干净,会增加器件在零偏压下的漏电;如果刻蚀存在过刻蚀,开态的导通电阻会增加,器件的性能会下降。而本发明提出的通过陪片两个电极间电流的变化可以对刻蚀工艺进行原位监测,可以很好的解决这个问题。
首先,在器件表面进行图形化处理,处理的方法可以选择但不限于光刻、激光直写和电子束曝光等,将需要保护的栅电极20下端的势垒层14以外区域使用掩膜保护起来,其余区域暴露在刻蚀等离子中,刻蚀的掩膜可以选择但不限于光刻胶、二氧化硅和氮化硅等。
使用与刻蚀样品相同的外延结构制作陪片。首先,在陪片上制作第一电极16和第二电极18,一般采用的方法为沉积钛、铝、镍、金(Ti、Al、Ni、Au,厚度分别为20nm、130nm、50nm、150nm)等多层金属,然后进行快速退火,条件为890℃下退火30秒,并将需要刻蚀的区域在等离子体中,并且可以在陪片上制作与刻蚀样品上相同的图形。
然后,如图1所示,将HEMT器件外延片放置在真空腔室1中,并将带有结构的陪片6放置在与刻蚀样品等效的刻蚀位置,以保证刻蚀样品与陪片处于相同的等离子体刻蚀条件下。因为样品上的刻蚀速率与陪片上的刻蚀速率相同,就可以通过陪片上电流的变化趋势对刻蚀样品进行实时监测,并且可以通过将电流信号输入到计算机9,计算机9控制刻蚀的条件,当电流出现下降时,刻蚀自动停止,从而实现可控、精确及带有反馈的刻蚀工艺。
刻蚀结束后,将刻蚀样品清洗干净,在样品的表面制作源电极19和漏电极21,首先在样品表面旋涂光刻胶,然后通过设计的掩膜版和光刻技术在样品表面形成源、漏电极的图形化,然后再沉积金属,一般选择沉积钛、铝、镍、金(Ti、Al、Ni、Au,厚度分别为20nm、130nm、50nm、150nm)等多层金属,金属沉积后将源、漏电极外的金属剥离干净,然后进行快速退火,条件为890℃下退火30秒,退火后源电极19和漏电极21与二维电子气12相连接。
然后在样品表面生长一层介质层,生长方式可以但不限于等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)和感应耦合等离子体化学气相沉积等常用的半导体沉积技术。其中,沉积的介质可选但不限于氧化铝、氮化铝、氧化硅和氮化硅等半导体中常用的介质薄膜。
沉积完成后再通过光刻的方法形成栅金属的图形,在样品的P型半导体的上方沉积栅金属和剥离工艺,形成栅电极20,最后将源、漏电极上的介质层刻蚀干净。其中,栅金属一般选择Ni、Au,厚度分别为50nm、150nm。
因此,参照图4所示,最后制作实现的增强型HEMT器件包括源、漏、栅电极、凹栅结构,源、漏电极通过形成于异质结构中的二维电子气电连接,源、漏电极位于势垒层14表面并且通过欧姆接触与二维电子气12相连接,栅电极20设于源、漏电极之间,在栅电极金属和势垒层表面之间存在栅介质和凹栅结构,形成增强型MIS-HEMT结构,凹栅结构通过带有电流原位监控的方法进行刻蚀完成。
本发明制备的增强型HEMT器件的工作原理为:参考图4所示,在增强型HEMT器件中,阈值电压Vth为正值,当在栅电极20加零偏压或不加偏压时,栅电压Vg<Vth,由于势垒层被刻蚀,栅下二维电子气被耗尽,这时由于栅下没有导电沟道,所以源电极19和漏电极21处于断开,器件处于断开状态。当在栅电极加正向电压时,栅电压Vg>Vth,这时栅下区域会积累电子,积累的电子形成新的导通沟道,使源电极19和漏电极21导通,器件处于开启状态。如此,HEMT器件就从原有的耗尽型器件转变成增强型器件。
本发明的技术内容及技术特征已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰,因此,本发明保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申请权利要求所涵盖。

Claims (10)

1.一种通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于包括:
将刻蚀样品与陪片放置在刻蚀设备内的等效刻蚀位置,以保证刻蚀样品与陪片处于相同的刻蚀条件下,所述陪片具有与所述刻蚀样品相同的外延结构,并且所述陪片具有两个电极,该两个电极通过所述陪片内的二维电子气电连接;
使所述刻蚀样品的刻蚀表面和所述陪片直接暴露在刻蚀环境内,通过监控所述陪片的两个电极之间的电流变化实现对所述刻蚀样品的刻蚀监控,并相应的实时调整刻蚀条件,从而实现凹栅增强型HEMT器件的精确、可控的制备。
2.根据权利要求1所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于还包括:在刻蚀过程中,以控制单元实时接收和处理所述陪片的两个电极之间的电流变化信号,并输出反馈指令而实时调整刻蚀条件。
3.根据权利要求1所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于:所述刻蚀样品表面覆设有图形化掩膜,且所述刻蚀样品的刻蚀表面从图形化掩膜中暴露出;和/或,所述陪片表面覆设有图形化掩膜,且所述陪片的刻蚀表面从图形化掩膜中暴露出。
4.根据权利要求1所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于:所述刻蚀样品的刻蚀表面分布于所述刻蚀样品表面的栅极区域;和/或,所述刻蚀设备采用等离子刻蚀设备。
5.根据权利要求1所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于:所述刻蚀样品的外延层结构中包含待刻蚀层和刻蚀终止层,且所述待刻蚀层与刻蚀终止层之间刻蚀选择比为0.5~2。
6.根据权利要求1或2所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于:所述刻蚀条件包括所述刻蚀设备的功率、所述刻蚀设备内的气压、所述刻蚀设备内的气体组份,以及所述刻蚀设备的刻蚀频率中的任意一者或两种以上的组合。
7.根据权利要求1所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于包括:在刻蚀过程中,当所述陪片的两个电极之间的电流达到最小值时,则停止刻蚀。
8.根据权利要求7所述的通过原位刻蚀监控制备凹栅增强型HEMT器件的方法,其特征在于包括:在刻蚀结束后,于刻蚀样品的势垒层中形成与凹栅结构相应的凹槽,之后在刻蚀样品上制作源电极、漏电极和栅电极,形成所述凹栅增强型HEMT器件。
9.一种通过原位刻蚀监控制备凹栅增强型HEMT器件的系统,其特征在于包括:
陪片,用以在原位刻蚀过程中与刻蚀样品放置在刻蚀设备内的等效刻蚀位置,所述陪片具有与刻蚀样品相同的外延结构,同时所述陪片具有两个电极,该两个电极通过所述陪片内的二维电子气电连接;
电流监控装置,用以在刻蚀过程中实时检测所述陪片的两个电极之间的电流变化;
以及,控制单元,用以在刻蚀过程中实时接收和处理所述陪片的两个电极之间的电流变化信号,并输出反馈指令而实时调整刻蚀条件。
10.根据权利要求9所述的系统,其特征在于:所述控制单元包括刻蚀设备的控制系统和/或计算机系统;和/或,所述刻蚀设备选自等离子刻蚀设备,所述等离子刻蚀设备包括反应等离子体刻蚀设备、感应等离子体刻蚀设备或离子束刻蚀设备。
CN201610250596.XA 2016-04-21 2016-04-21 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统 Active CN105870012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610250596.XA CN105870012B (zh) 2016-04-21 2016-04-21 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610250596.XA CN105870012B (zh) 2016-04-21 2016-04-21 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统

Publications (2)

Publication Number Publication Date
CN105870012A CN105870012A (zh) 2016-08-17
CN105870012B true CN105870012B (zh) 2018-07-17

Family

ID=56632566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610250596.XA Active CN105870012B (zh) 2016-04-21 2016-04-21 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统

Country Status (1)

Country Link
CN (1) CN105870012B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887872A (zh) * 2019-03-29 2019-06-14 华南理工大学 用于制备凹槽栅增强型器件的精准刻蚀装置及其刻蚀方法
CN110148568A (zh) * 2019-05-07 2019-08-20 深圳市华星光电技术有限公司 薄膜晶体管基板金属层的金属蚀刻终点测定方法
CN111081545A (zh) * 2019-12-18 2020-04-28 华南理工大学 一种实现p型栅增强型HEMT器件的方法
US20230369446A1 (en) * 2020-11-13 2023-11-16 Enkris Semiconductor, Inc. Method for manufacturing semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367970A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd ドライエッチングのエッチング量制御方法及びドライエッチング装置
CN103745944A (zh) * 2014-02-10 2014-04-23 中国科学院微电子研究所 一种监控AlGaN/GaN HEMT凹栅槽刻蚀的方法
CN103824790A (zh) * 2014-02-17 2014-05-28 上海理工大学 离子束刻蚀深度的监测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0990267B1 (en) * 1998-03-02 2005-11-09 Koninklijke Philips Electronics N.V. Etching method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367970A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd ドライエッチングのエッチング量制御方法及びドライエッチング装置
CN103745944A (zh) * 2014-02-10 2014-04-23 中国科学院微电子研究所 一种监控AlGaN/GaN HEMT凹栅槽刻蚀的方法
CN103824790A (zh) * 2014-02-17 2014-05-28 上海理工大学 离子束刻蚀深度的监测方法

Also Published As

Publication number Publication date
CN105870012A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN105870012B (zh) 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN105453216A (zh) 用于增强模式氮化镓晶体管的具有自对准凸出部的栅极
CN108155099A (zh) 一种包含介质层的p型栅HEMT器件及其制作方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN105810607B (zh) 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN110047748B (zh) 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN106548939B (zh) 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN106549049B (zh) 一种电化学刻蚀p型氮化物实现增强型hemt的方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN106449746B (zh) 可改善电流崩塌效应的GaN HEMT
CN108346695A (zh) 基于P-GaN HEMT T型栅高频器件结构及其制备方法和应用
CN103928311A (zh) Hemt器件的欧姆接触电极制作方法
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN208368513U (zh) 基于金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件
CN109887872A (zh) 用于制备凹槽栅增强型器件的精准刻蚀装置及其刻蚀方法
CN108598154A (zh) 一种增强型氮化镓晶体管及其制备方法
CN108831923A (zh) 一种增强型高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant