CN110047748B - 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法 - Google Patents

一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法 Download PDF

Info

Publication number
CN110047748B
CN110047748B CN201910323485.0A CN201910323485A CN110047748B CN 110047748 B CN110047748 B CN 110047748B CN 201910323485 A CN201910323485 A CN 201910323485A CN 110047748 B CN110047748 B CN 110047748B
Authority
CN
China
Prior art keywords
etching
plasma
algan
low
gate groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910323485.0A
Other languages
English (en)
Other versions
CN110047748A (zh
Inventor
陈雷雷
闫大为
赵琳娜
顾晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN201910323485.0A priority Critical patent/CN110047748B/zh
Publication of CN110047748A publication Critical patent/CN110047748A/zh
Application granted granted Critical
Publication of CN110047748B publication Critical patent/CN110047748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种低损伤AlGaNGaNHEMT栅槽刻蚀方法,属于半导体制造技术领域。所述方法刻蚀过程中控制等离子体中离子运动方向与衬底方向水平,且控制等离子体浓度在108‑1010cm‑3,提高了刻蚀的均匀度,降低刻蚀面的粗糙度,还保证了等离子体对样品表面的轰击减少到最小,达到降低表面损伤的目的,同时,刻蚀速率可降至2‑3nm/min,实现刻蚀过程中刻蚀精度的精确控制。

Description

一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法
技术领域
本发明涉及一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法,属于半导体制造技术领域。
背景技术
GaN HEMT器件由于其宽禁带特性,具有良好的高温特性和抗辐照特性,在恶劣环境下的GaN基集成电路中具有很好的应用前景。但是由于GaN中空穴和电子的迁移率差异很大,无论器件平面结构还是器件工作速度,以类似CMOS的方式制备互补对称GaN场效应管电路单元都还难以实现。一个可行的方法是研制需要加正栅压才能开启沟道的n型GaN增强型器件的导通和关断,可实现GaN大功率开关器件和电路,以及增强/耗尽模式的数字集成电路。通常AlGaN/GaN异质结在材料制备完成时,已经形成高密度的二维电子气导电通道,这样的材料制备的GaN HEMT器件都是耗尽型器件(D-HEMT),在栅极加负偏压时器件才能处于关断状态,是一种常开(normally on)器件。为了实现与耗尽型器件完全兼容的增强型器件(E-HEMT),需要采用一些特殊的结构或特殊的工艺来实现,主要有薄势垒层、槽栅、栅下pn结、栅下区域氟等离子体注入等方法。
E-HEMT器件主要是在D-HEMT器件基础上通过降低沟道2DEG密度,使得在栅压零偏置情况下沟道的2DEG密度小到可忽略,从而实现增强型特性。在AlGaN/GaN HEMT器件中,2DEG密度与AlGaN势垒层的Al组分(主要影响AlGaN/GaN界面的极化电荷、导带带阶和AlGaN表面的肖特基势垒高度)、厚度、应力状态、杂志状态密切相关,要改变2DEG密度应该从势垒层入手。减小AlGaN势垒层的Al组分和厚度就能够减小2DEG密度,因此采用薄势垒层AlGaN/GaN HEMT是实现增强型特性的一种途径。第一只增强型器件就是Khan等人采用薄势垒结构实现的,其势垒层为10nm Al0.1Ga0.9N。单纯减小势垒层厚度实现增强型的方法的优点在于没有因为对栅下区域进行刻蚀引起的工艺损伤,因而肖特基特性较好,栅泄露电流较低,可以实现优良的高频特性;这种方法的不足之处是由于整体消减势垒层的厚度,整个沟道区域的2DEG浓度较低,器件的饱和电流较小。
为了增加E-HEMT的电流密度,在器件工艺中利用槽栅是比较简单的手段。将栅下AlGaN势垒层刻蚀掉一部分,当势垒层薄到一定程度时,栅下2DEG密度将减小到可以忽略的程度;而栅源、栅漏等区域不受刻蚀影响,这些区域的2DEG密度维持原有水平。这样的器件饱和电流及跨导会比薄势垒结构的E-HEMT有所提高。例如,采用未掺杂的AlGaN势垒层(23nm厚)刻蚀掉15nm形成的槽栅结构研制E-HEMT,得到栅长1um的器件阈值电压为0.47V,饱和电流为455mA/mm,最大跨导为310mS/mm。但槽栅结构的E-HEMT器件也有弱点,主要是AlGaN势垒层的厚度以及槽栅刻蚀深度的准确控制比较难,因此工艺重复性差,阈值电压的可控性较差;另外,刻蚀损伤大,导致击穿电压降低。
发明内容
为了解决目前现有刻蚀技术对刻蚀样品表面损伤较大导致易被击穿、样品刻蚀表明不均匀、刻蚀精度无法准确控制的问题,本发明提出一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法,本发明提供的低损伤AlGaN/GaNHEMT栅槽刻蚀方法,基于温和等离子体技术;
一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法,所述方法包括:
步骤11,在AlGaN/GaN HEMT外延结构上形成刻蚀阻挡层;
步骤12,对所述刻蚀阻挡层进行图形化,露出预设为栅槽部分的外延结构表面;
步骤13,将所述露出预设为栅槽部分的外延结构表面置于等离子体腔室内,在低压环境下通入刻蚀气体调节气压为3-8Pa,打开电感天线射频电源激发电容耦合的等离子体,等离子体中离子运动方向与衬底方向水平,对所述露出预设为栅槽部分的外延结构表面进行逐原子层刻蚀,形成深度可控的栅槽结构。
可选的,所述等离子体密度为108-1010cm-3
可选的,所述等离子体密度为109cm-3
可选的,所述刻蚀气体为N2和SF6
可选的,所述刻蚀气体SF6和N2的流量为5-50sccm。
可选的,刻蚀过程中,等离子源的功率为100-300W。
可选的,所述步骤13中低压环境为3×10-3~10-4Pa。
可选的,刻蚀过程中,刻蚀速率为2-3nm/min。
可选的,刻蚀过程中AlGaN/GaN HEMT外延结构处于匀速旋转状态。
可选的,所述AlGaN/GaN HEMT外延结构包括:采用MOCVD在衬底上依次外延生长的GaN缓冲层、AlN插入层、AlGaN势垒层、GaN帽层。
可选的,所述电感天线采用低频螺旋电感天线,其频率为0.5-2MHz。
可选的,所述衬底为Si、SiO2、GaN或蓝宝石。
可选的,所述刻蚀阻挡层的材料为光刻胶、PDMS胶或其他硬掩膜板。
可选的,所述AlGaN/GaN HEMT外延结构旋转速度为0.5-10r/min。
本发明有益效果是:
通过刻蚀过程中控制等离子体中离子运动方向与衬底方向水平,对所述露出预设为栅槽部分的外延结构表面逐原子层刻蚀,且控制等离子体浓度在108-1010cm-3,提高了刻蚀的均匀度,降低刻蚀面的粗糙度,还保证了等离子体对样品表面的轰击减少到最小,达到降低表面损伤的目的,同时,刻蚀速率可降至2-3nm/min,实现刻蚀过程中刻蚀精度的精确控制。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明所使用非平行板式电容耦合等离子体系统CCEP工作示意图。
图2是电感耦合等离子体ICP和电容耦合等离子体CCP的原理图,其中(a)对应电感耦合等离子体,(b)对应电容耦合等离子体。
图3是本发明实施例中基于温和等离子体技术的低损伤AlGaN/GaN HEMT栅槽刻蚀方法的步骤流程示意图。
图4是本发明实施例中是使用MOCVD技术依次形成的AlGaN/GaN外延结构示意图。
图5是本发明实施例中在AlGaN/GaN外延结构形成刻蚀阻挡层后的结构示意图。
图6是本发明实施例中在AlGaN/GaN外延结构上对刻蚀阻挡层图形化后的结构示意图。
图7是本发明实施例中等离子体刻蚀后的AlGaN/GaN HEMT外延结构的表面形貌图和AFM测试结果。
图8是传统ICP刻蚀与本发明实施例中等离子体刻蚀后的AlGaN/GaN HEMT外延结构表面的荧光图对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一:
本实施例提供一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法,参见图1,所述方法包括:
步骤11,在AlGaN/GaN HEMT外延结构上形成刻蚀阻挡层;
步骤12,对所述刻蚀阻挡层进行图形化,露出预设为栅槽部分的外延结构表面;
步骤13,将所述露出预设为栅槽部分的外延结构表面置于等离子体腔室内,在低压环境下通入刻蚀气体调节气压为3-8Pa,打开电感天线射频电源激发电容耦合的等离子体,等离子体中离子运动方向与衬底方向水平,对所述露出预设为栅槽部分的外延结构表面进行逐原子层刻蚀,形成深度可控的栅槽结构。
本申请提供的低损伤AlGaN/GaNHEMT栅槽刻蚀方法,基于温和等离子体技术;根据放电模式的差异,等离子体主要可以分为直流放电和交流放电两种工作模式。因交流放电模式下的等离子体在使用时几乎没有电极材料的损坏且等离子体密度较为均匀可控,因此在材料处理时多使用交流放电模式。交流放电模式又可分为两种,一是电感耦合等离子体(Inductively Coupled Plasma,ICP),二是电容耦合等离子体(Capacitively CoupledPlasma,CCP)。图3为ICP和CCP的原理图。
ICP是一种通过随时间变化的磁场电磁感应产生电流作为能量来源的等离子体源,缠绕在腔体周围的线圈在加上射频功率后将产生感应磁场,外围的感应磁场进一步在腔体内生产感应电场,电子在低压电场作用下加速并能产生具有化学活性且高密度(1012-1013cm-3)的等离子体。CCP等离子体设备腔体中放置了两块平行的金属极板,通过在极板上外加电压使得板间产生电场。
ICP的优点在于整套实验装置中不含有金属成分,因而对等离子体纯度没有影响;其次功率密度较CCP要高,主要适合沉积薄膜和材料刻蚀。而CCP主要以弱电离为主,因此等离子体密度较低一般在109-1011cm-3,且较为均匀稳定,适用于材料的处理与改性。
本申请所使用的等离子体系统是一种经过改良的非平行板式电容耦合等离子体系统(Capacitively Coupled Electrodeless Plasma,CCEP)。清参考图2,整套系统主要包括匹配网络、射频发生器、圆柱状真空室、2cm厚的石英玻璃、平面矩形螺旋状电感线圈以及衬底平台。真空室又分为送样室和反应室,反应室与真空泵相连,在工作时处于高真空状态(10-4Pa)。在送样时,送样室需与反应室隔开并保持大气压强,送样进反应室时其压强应保持在5Pa左右。与此同时,衬底平台可以加热或者旋转以对样品进行均匀的处理。电感线圈由直径约为6mm的真空铜管构成,等离子体工作时冷却水会在铜管中流动以达到降温效果。
CCEP设备以温和等离子体为核心优势,其等离子体密度在108-1010cm-3,并可通过射频电源控制;另外与传统CCP中电场加速离子直接轰击样品不同的是,CCEP在较低的射频电源输入下所形成的静电力场与衬底表面平行,离子被束缚在与衬底相平行的方向上,避免了与待处理材料正面冲击从而起到保护材料的作用。因此用CCEP设备处理样品既可以在高功率下实现材料的低速低损刻蚀,又可以在低功率下完成近乎无损的改性处理。
当温和等离子体系统工作时,射频电源输出电压,平面螺旋线圈流经电流,会产生两种电场:一种是由线圈两端的电位差不同而形成的电容耦合的径向静电场,另一种是由于空间磁场变化而形成的电感耦合的涡旋电场。当射频电源输出功率较低时,流经线圈的电流较低,同时等离子体壳层较厚,使得电容耦合的径向静电场远远高于电感耦合的涡旋电场,此时电容耦合的径向静电场起主导作用,产生的等离子体密度低,气体电离较少,产生的辉光较暗,这种状态称之为低密度放电状态;相反地,当射频电源输出功率较高时,电感耦合的涡旋电场起主导作用,产生的等离子体密度高,气体电离较多,产生的辉光较亮,这种状态称之为高密度放电状态。这两种状态可以根据实验需要自行控制,本实验主要采用低密度放电状态,这种状态下径向静电场起主导,由于其与衬底表面平行,离子运动方向也被控制在了与衬底表面平行的方向,且等离子体密度比较低,大约为109cm-3,可以保证等离子体对样品表面的轰击减少到最小,达到降低表面损伤的目的。
本实施例提供的低损伤AlGaN/GaNHEMT栅槽刻蚀方法,具体包括:
(1)样品清洗:将AlGaN/GaN外延结构分别依次放入丙酮、乙醇、去离子水中超声清洗各5分钟,以去除表面有机物,其中超声频率为25KHz。之后在加热平台上进行烘烤,350℃烘烤30mins,以去除丙酮、乙醇等残留物。
在本实施例中,AlGaN/GaN外延结构具体包括:采用MOCVD在衬底21上依次外延生长的GaN缓冲层22、AlN插入层23、AlGaN势垒层24、GaN帽层25。具体如图4所示。具体地,衬底21的材料为Si、SiO2、GaN或蓝宝石。
(2)样品准备:在AlGaN/GaN外延结构上形成刻蚀阻挡层31,如图5所示。然后使用光刻胶、PDMS或其他硬掩膜板等对阻挡层进行图形化,露出要预设为栅槽部分的外延结构的表面41,具体如图6所示。
在本实施例中,刻蚀阻挡层的材料为光刻胶、PDMS胶或其他硬掩膜板。
(3)样品刻蚀:然后将图形化后的AlGaN/GaN外延结构放入等离子体真空腔室内,抽真空至4.0×10-3以下。然后通入SF6和N2气体,气体的流量比可自行调控,本实例设为5:35sccm。开启等离子体射频电源,调节功率至160W,此时的等离子体密度是10-10cm-3,启辉之后开始刻蚀,并刻蚀至指定深度。
在本次实施例中,样品的旋转速率为0.5r/min,处理时间为30mins。
(4)结果表征:通过原子力显微镜(AFM)对刻蚀之后的样品进行表征,得出刻蚀程度,见图7。图7(a)显示,样品表面已刻蚀出明显的凹槽结构。从图7(b)可以看出样品刻蚀深度为75nm。因此,在160W的功率下,刻蚀处理30mins可以得到深度约为75nm的凹槽。经过计算,SF6和N2气体流量比为5:35sccm时,对GaN外延片的刻蚀速率约为2.5nm/min。
图8是传统ICP刻蚀与本发明实施例中等离子体刻蚀后的AlGaN/GaN HEMT外延结构表面的荧光图对比图,由图8可知,本申请提出的基于温和等离子体技术的低损伤AlGaN/GaN HEMT栅槽刻蚀方法,其刻蚀后的表面缺陷态浓度低于传统ICP刻蚀,故其在刻蚀过程中减小了对样品刻蚀面的损伤度,降低了样品刻蚀面的粗糙度。
在本实施例中,选取SF6和N2作为刻蚀混合气体,益处是可以改善刻蚀面和侧壁的物理特性,减少电损伤。而且N等离子体可减轻n型GaN干法刻蚀后PL强度的降低程度。
本实施例中,温和等离子体是由低频非平行板式电容耦合等离子体对SF6和N2混合气体进行辉光放电形成,该等离子体采用螺旋电感天线但却工作在电容耦合模式(E-mode)下,射频输入功率较低,导致较低的线圈电流及较厚的等离子体壳层,使电感耦合产生的电场远低于电容耦合产生的径向静电场。因此,径向静电场起主导作用,并且使极小部分的先驱气体电离,但产生的大部分电子都不能获得足够的能量而进一步深度电离,使气体离化率很低,等离子体密度也非常低(等离子密度在10-8-10-10cm-3间)。同时,与衬底表面平行的径向静电场使正离子的运动被约束在与样品表面平行的方向,因此不会对样品造成损伤,即GaN外延片样品表面损伤极小。该方法重复性好,可控性强,可以实现逐层刻蚀,同时减小了刻蚀面的损伤度,降低了刻蚀面的粗糙度,同时,刻蚀速率可降至2-3nm/min,实现刻蚀过程中刻蚀精度的精确控制。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法,其特征在于,所述方法包括:
步骤11,在AlGaN/GaN HEMT外延结构上形成刻蚀阻挡层;
步骤12,对所述刻蚀阻挡层进行图形化,露出预设为栅槽部分的外延结构表面;
步骤13,将所述露出预设为栅槽部分的外延结构表面置于等离子体腔室内,在低压环境下通入刻蚀气体,调节气压为3-8Pa,打开电感天线射频电源激发电容耦合的等离子体,等离子体中离子运动方向与衬底方向水平,对所述露出预设为栅槽部分的外延结构表面进行逐原子层刻蚀,形成深度可控的栅槽结构;
所述刻蚀气体为N2和SF6
所述等离子体是由低频非平行板式电容耦合等离子体对SF6和N2混合气体进行辉光放电形成;
所述等离子体采用螺旋电感天线但却工作在电容耦合模式下;
所述刻蚀的过程中,刻蚀速率为2-3nm/min。
2.根据权利要求1所述的方法,其特征在于,所述等离子体密度为108-1010cm-3
3.根据权利要求2所述的方法,其特征在于,所述等离子体密度为109cm-3
4.根据权利要求1所述的方法,其特征在于,所述刻蚀气体SF6和N2的流量为5-50sccm。
5.根据权利要求1所述的方法,其特征在于,所述等离子源的功率为100-300W。
6.根据权利要求1所述的方法,其特征在于,所述步骤13中低压环境为3×10-3~10-4Pa。
7.根据权利要求1所述的方法,其特征在于,刻蚀过程中AlGaN/GaN HEMT处于匀速旋转状态。
8.根据权利要求1所述的方法,其特征在于,所述AlGaN/GaN HEMT外延结构包括:采用MOCVD在衬底上依次外延生长的GaN缓冲层、AlN插入层、AlGaN势垒层、GaN帽层。
9.根据权利要求1所述的方法,其特征在于,所述电感天线采用低频螺旋电感天线,其频率为0.5-2MHz。
CN201910323485.0A 2019-04-22 2019-04-22 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法 Active CN110047748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910323485.0A CN110047748B (zh) 2019-04-22 2019-04-22 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910323485.0A CN110047748B (zh) 2019-04-22 2019-04-22 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法

Publications (2)

Publication Number Publication Date
CN110047748A CN110047748A (zh) 2019-07-23
CN110047748B true CN110047748B (zh) 2022-03-04

Family

ID=67278419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910323485.0A Active CN110047748B (zh) 2019-04-22 2019-04-22 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法

Country Status (1)

Country Link
CN (1) CN110047748B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797259B (zh) * 2019-10-23 2022-03-29 中国电子科技集团公司第十三研究所 同质外延氮化镓衬底处理方法及氮化镓衬底
CN112820774A (zh) * 2020-12-30 2021-05-18 南方科技大学 一种GaN器件及其制备方法
CN114242583B (zh) * 2021-12-22 2023-03-21 江苏第三代半导体研究院有限公司 AlGaN材料的刻蚀方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302848A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体製造装置および半導体製造方法
CN102315123A (zh) * 2010-07-07 2012-01-11 中国科学院微电子研究所 一种提高GaN HEMT栅槽刻蚀可重复性的方法
CN105513959A (zh) * 2016-01-04 2016-04-20 京东方科技集团股份有限公司 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
CN107591326A (zh) * 2017-08-29 2018-01-16 成都海威华芯科技有限公司 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329167B2 (ja) * 2007-11-21 2013-10-30 東京エレクトロン株式会社 誘導結合プラズマ処理装置、誘導結合プラズマ処理方法および記憶媒体
US8115222B2 (en) * 2008-01-16 2012-02-14 Rohm Co., Ltd. Semiconductor light emitting device and fabrication method for the semiconductor light emitting device
JP5551343B2 (ja) * 2008-05-14 2014-07-16 東京エレクトロン株式会社 誘導結合プラズマ処理装置
JP2011077122A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲートリセスの形成方法、AlGaN/GaN−HEMTの製造方法及びAlGaN/GaN−HEMT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302848A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体製造装置および半導体製造方法
CN102315123A (zh) * 2010-07-07 2012-01-11 中国科学院微电子研究所 一种提高GaN HEMT栅槽刻蚀可重复性的方法
CN105513959A (zh) * 2016-01-04 2016-04-20 京东方科技集团股份有限公司 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
CN107591326A (zh) * 2017-08-29 2018-01-16 成都海威华芯科技有限公司 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法

Also Published As

Publication number Publication date
CN110047748A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
US6831021B2 (en) Plasma method and apparatus for processing a substrate
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN110047748B (zh) 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法
US8497213B2 (en) Plasma processing method
TW417174B (en) Plasma processing method
US6660659B1 (en) Plasma method and apparatus for processing a substrate
JP2010258442A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法
KR101679371B1 (ko) 드라이 에칭 방법
CN101252088A (zh) 一种新型增强型A1GaN/GaN HEMT器件的实现方法
KR102083036B1 (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN107591326B (zh) 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
US20030077910A1 (en) Etching of thin damage sensitive layers using high frequency pulsed plasma
CN113555283B (zh) 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
JPH06122983A (ja) プラズマ処理方法およびプラズマ装置
JP4653395B2 (ja) プラズマ処理装置
JP4577328B2 (ja) 半導体装置の製造方法
JP5814663B2 (ja) プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法
KR20200080444A (ko) 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법
TWI231955B (en) Etching of thin damage sensitive layers using high frequency pulsed plasma
JPH05144773A (ja) プラズマエツチング装置
CN115732320A (zh) 一种氮化镓器件的干法刻蚀隔离方法
JP2004235405A (ja) ドライエッチング方法
JPH11260796A (ja) エッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant