CN105513959A - 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法 - Google Patents

一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN105513959A
CN105513959A CN201610004494.XA CN201610004494A CN105513959A CN 105513959 A CN105513959 A CN 105513959A CN 201610004494 A CN201610004494 A CN 201610004494A CN 105513959 A CN105513959 A CN 105513959A
Authority
CN
China
Prior art keywords
polysilicon membrane
processing method
plasma
polysilicon
support platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610004494.XA
Other languages
English (en)
Inventor
李小龙
刘政
李栋
张慧娟
敏健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610004494.XA priority Critical patent/CN105513959A/zh
Publication of CN105513959A publication Critical patent/CN105513959A/zh
Priority to US15/350,844 priority patent/US9985116B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法，涉及显示技术领域，用于减小多晶硅薄膜的表面粗糙度，减小薄膜晶体管的漏电流。该多晶硅薄膜的处理方法包括：使用刻蚀粒子对所述多晶硅薄膜进行刻蚀，所述刻蚀粒子的移动方向与所述多晶硅薄膜之间的夹角大于0°且小于90°。本多晶硅薄膜的处理方法用于对使用GLA技术制备的多晶硅薄膜进行处理。

Description

一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法。
背景技术
显示装置包括阵列基板，阵列基板上设置有薄膜晶体管，薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极。由于多晶硅具有较高的电子迁移率，目前，薄膜晶体管的有源层的材质主要为多晶硅，以使薄膜晶体管具有较快的响应速度。
现有技术中，主要通过GLA(GreenLaserAnneal，绿色激光退火)技术制备多晶硅薄膜，即先在衬底上形成非晶硅薄膜，然后再对非晶硅薄膜进行激光退火处理，使非晶硅薄膜转变为多晶硅薄膜。由于在非晶硅薄膜转变为多晶硅薄膜的过程中，形核中心最先固化，晶界处最后固化，且熔融硅与固态硅的密度具有差异，进而使得形成的多晶硅薄膜具有凸出的晶界，导致形成的多晶硅薄膜的表面粗糙度高。
本申请的发明人发现，多晶硅薄膜的表面粗糙度越高，使用该多晶硅薄膜作为有源层的薄膜晶体管的漏电流越大，其中，表面粗糙度增加一倍，漏电流便会增加两个数量级。因此，当将通过GLA技术制备的多晶硅薄膜作为薄膜晶体管的有源层时，薄膜晶体管的漏电流大，显示装置的显示效果不佳。
发明内容
本发明的目的在于提供一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法，用于减小多晶硅薄膜的表面粗糙度，减小薄膜晶体管的漏电流。
为达到上述目的，本发明提供一种多晶硅薄膜的处理方法，采用如下技术方案：
一种多晶硅薄膜的处理方法包括：使用刻蚀粒子对所述多晶硅薄膜进行刻蚀，所述刻蚀粒子的移动方向与所述多晶硅薄膜之间的夹角大于0°且小于90°。
由于在本发明提供的多晶硅薄膜的处理方法中，使用刻蚀粒子对多晶硅薄膜进行刻蚀，且刻蚀粒子的移动方向与多晶硅薄膜之间的夹角大于0°且小于90°，从而使得刻蚀粒子的速度具有沿垂直于多晶硅薄膜方向的分量和沿平行于多晶硅薄膜方向的分量，其中，沿平行于多晶硅薄膜方向的分量使得刻蚀粒子能够与多晶硅薄膜的表面凸出的晶界处的硅原子发生物理碰撞，将该部分硅原子刻蚀掉，进而能够减小多晶硅薄膜的表面粗糙度，减小使用该多晶硅薄膜作为有源层的薄膜晶体管的漏电流，进而使得将该薄膜晶体管应用于显示装置中时，能够有效提高显示装置的显示效果。
进一步地，本发明还提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括：
提供一基板；
在所述基板上形成栅极、栅绝缘层、有源层、源极和漏极；
其中，在所述基板上形成有源层的步骤包括：
在所述基板上形成非晶硅薄膜；
使用绿色激光退火技术使所述非晶硅薄膜转变为多晶硅薄膜；
使用以上所述的多晶硅薄膜处理技术对所述多晶硅薄膜进行处理；
对处理后的所述多晶硅薄膜进行构图，形成包括所述有源层的图形。
由于在本发明提供的薄膜晶体管的制作方法中，在形成有源层的过程中，对多晶硅薄膜进行了如上处理，从而减小了多晶硅薄膜的表面粗糙度，即减小了有源层的表面粗糙度，减小了薄膜晶体管的漏电流，进而使得将该薄膜晶体管应用于显示装置中时，能够有效提高显示装置的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的多晶硅薄膜处理过程的示意图；
图2为本发明实施例中的处理后的多晶硅薄膜的示意图；
图3为本发明实施例中的多晶硅薄膜的处理方法的流程图；
图4为本发明实施例中的电磁谐振腔的示意图。
附图标记说明：
1—多晶硅薄膜；2—基板；3—电磁谐振腔；
31—支撑平台；32—耦合天线；4—波导管；
5—三销钉调配器；51—销钉。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种多晶硅薄膜的处理方法，如图1所示，该多晶硅薄膜的处理方法包括：使用刻蚀粒子对多晶硅薄膜1进行刻蚀，刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角大于0°且小于90°。示例性地，刻蚀粒子可以为等离子体、原子等具有物理轰击作用的粒子。
其中，若刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角太小，则刻蚀粒子的速度在平行于多晶硅薄膜1的方向的分量太小，进而使得使用该处理方法不能明显减小多晶硅薄膜1的表面粗糙度，因此，本发明实施例中优选，刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角大于30°且小于90°。
由于在本发明实施例提供的多晶硅薄膜的处理方法中，使用刻蚀粒子对多晶硅薄膜1进行刻蚀，且刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角大于0°且小于90°，从而使得刻蚀粒子的速度ν具有沿平行于多晶硅薄膜方向的分量ν1和沿垂直于多晶硅薄膜1方向的分量ν2，其中，沿平行于多晶硅薄膜方向的分量ν1使得刻蚀粒子能够与多晶硅薄膜1的表面凸出的晶界处的硅原子发生物理碰撞，将该部分硅原子刻蚀掉，进而能够减小多晶硅薄膜1的表面粗糙度，减小使用该多晶硅薄膜作为有源层的薄膜晶体管的漏电流，进而使得将该薄膜晶体管应用于显示装置中时，能够有效提高显示装置的显示效果。且在使用该多晶硅薄膜的处理方法对多晶硅薄膜1进行处理的过程中，虽然刻蚀粒子也能够与多晶硅薄膜1的表面的非晶界处的硅原子发生物理碰撞，但是只有沿垂直于多晶硅薄膜1方向的分量ν2对该碰撞有贡献，进而使得在处理过程中，多晶硅薄膜1的表面的非晶界处的损伤较小。另外，多晶硅薄膜1的表面粗糙度的减小还会使得多晶硅薄膜1不易吸附各种颗粒，有利于维持多晶硅薄膜1的清洁。
如图2所示，处理后的多晶硅薄膜1的表面的晶界处和非晶界处的高度差明显减小，本申请的发明人在实际应用中发现，当初始的多晶硅薄膜1的表面粗糙度Ra为15nm左右时，处理后的多晶硅薄膜1的表面粗糙度Ra可以降至7nm左右，使用该多晶硅薄膜1作为有源层的薄膜晶体管的漏电流可以由1E-12A降至1E-13A。
此外，虽然现有技术中也可以通过增加栅绝缘层的厚度的方式减小薄膜晶体管的漏电流，但是该方式会导致显示装置的响应速度减小，薄膜晶体管的驱动电流和存储电容的容量减小，栅绝缘层内的电荷捕获量增加，薄膜晶体管的阈值电压的漂移加剧等问题出现，而本发明实施例中通过对作为薄膜晶体管中的有源层的多晶硅薄膜1进行如上处理，即可减小薄膜晶体管的漏电流，进而可以使得栅绝缘层的厚度较小，能够有效避免上述问题的出现，有利于保证显示装置具有较佳的显示效果。
由以上描述可知，本发明实施例中的刻蚀粒子可以有多种选择，相应地，根据刻蚀粒子的不同，使用刻蚀粒子对多晶硅薄膜1进行刻蚀，刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角大于0°且小于90°的步骤的实现方式也不同。为了便于本领域技术人员理解和实施，下面本发明实施例以刻蚀粒子为等离子体为例，提供一种最具体的多晶硅薄膜的处理方法，如图3和图4所示，在该处理方法中，使用刻蚀粒子对多晶硅薄膜1进行刻蚀，刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角大于0°且小于90°的步骤具体包括：
步骤S301、将形成有多晶硅薄膜1的基板2固定放置于电磁谐振腔3中的支撑平台31上。可选地，将电磁谐振腔3中的进料阀门打开，将形成有多晶硅薄膜1的基板2放置于电磁谐振腔3中的支撑平台31上，然后，关闭进料阀门并对电磁谐振腔3进行抽真空。示例性地，当该多晶硅薄膜1用于作为薄膜晶体管中的有源层，且该薄膜晶体管为底栅型薄膜晶体管时，该基板2上还依次形成有栅极和栅绝缘层，多晶硅薄膜1形成于栅绝缘层上。该基板2可以为玻璃基板或者石英基板。
步骤S302、使支撑平台31倾斜，倾斜后的支撑平台31与水平面之间的夹角大于0°且小于90°。由于形成有多晶硅薄膜1的基板2固定放置于支撑平台31上，因此，多晶硅薄膜1与水平面之间的夹角与上述夹角相同，且在电磁谐振腔3中形成的等离子体是竖直向下移动的，从而使得等离子体的移动方向和多晶硅薄膜1之间的夹角大于0°且小于90°。由前述内容可知，若刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角太小，则刻蚀粒子的速度在平行于多晶硅薄膜1的方向的分量ν1太小，使用该处理方法不能明显减小多晶硅薄膜1的表面粗糙度，另外，若刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角太大，则要求倾斜后的支撑平台31与水平面之间的夹角太大，进而需要使电磁谐振腔3具有较大的体积，且等离子体产生困难，产生的等离子体也会聚集在多晶硅薄膜1较高的一侧，导致刻蚀效果不均匀，多晶硅薄膜1的表面粗糙度不均匀。综合以上考虑，本发明实施例中优选倾斜后的支撑平台31与水平面之间的夹角为45°。
步骤S303、向支撑平台31上施加负偏压。由于通常支撑平台31的材质为金属，因此，只要在支撑平台31上连接电极线，电极线连接电源，即可通过电源向支撑平台31上施加负偏压。其中，若施加在支撑平台31上的负偏压太大则会使得等离子体的速度太大，等离子体对形成有多晶硅薄膜1的基板2的物理轰击太强，容易导致基板2损伤，若施加在支撑平台31上的负偏压太小，则会使得等离子体的速度太小，等离子体对形成有多晶硅薄膜1的基板2的物理轰击太弱，无法起到减小多晶硅薄膜1的表面粗糙度的作用，因此，向支撑平台31上施加合适大小的负偏压具有十分重要的作用。示例性地，本发明实施例中施加在支撑平台31上的负偏压为-15V±1.5V。
步骤S304、向电磁谐振腔3中通入惰性气体。该惰性气体可以为较为常用的氩气，以降低该多晶硅薄膜的处理方法的成本。其中，氩气的流量越大，氩等离子体对多晶硅薄膜1的刻蚀速度越大，但刻蚀均匀性越差，本发明实施例在综合考虑刻蚀速度和刻蚀均匀性后，优选氩气的流量为300sccm±30sccm。类似地，电磁谐振腔3中的氩气的压力越大，氩等离子体对多晶硅薄膜1的刻蚀速度越大，但刻蚀均匀性越差，本发明实施例在综合考虑刻蚀速度和刻蚀均匀性后，优选电磁谐振腔3中的氩气的压力为0.1Pa±0.01Pa。
步骤S305、使惰性气体形成等离子体，等离子体竖直向下移动。可选地，本发明实施例通过利用射频电源对惰性气体进行处理的方式，使惰性气体形成等离子体，其中，射频电源的频率需要根据惰性气体种类，和/或，需要形成的等离子体中的离子团种类，和/或，电磁谐振腔3的体积进行选择。示例性地，当惰性气体为氩气时，本发明实施例中利用频率为13.56MHz的射频电源对氩气进行处理，使氩气形成氩等离子体。
步骤S306、使用等离子体对多晶硅薄膜1进行刻蚀。
为了避免等离子体对非晶硅薄膜1的局部区域刻蚀严重，其他区域刻蚀轻微，导致非晶硅薄膜1的表面粗糙度的均匀性差，本发明实施例中优选，等离子体的一次性可刻蚀面积小于多晶硅薄膜1的面积，进而使得在使用等离子体对多晶硅薄膜1进行刻蚀的同时，沿水平方向移动支撑平台31，即可使等离子体对整个多晶硅薄膜1均匀进行刻蚀。
示例性地，本发明实施例中支撑平台31的移动速度为5mm/s±0.5mm/s，以使得处理后的多晶硅薄膜1的表面粗糙度的均匀性好，且该多晶硅薄膜的处理方法具有较高的处理效率。
示例性地，如图4所示，本发明实施例中可以通过调节位于电磁谐振腔3顶部的耦合天线32伸入电磁谐振腔3的长度L，和/或，支撑平台31水平放置时距离电磁谐振腔3底部的高度H，和/或，通过调节与电磁谐振腔3连通的波导管4中的三销钉调配器5中各个销钉51伸入波导管4的长度的方式，调节等离子体的范围，进而使等离子体的一次性可刻蚀面积小于多晶硅薄膜1的面积。其中，耦合天线32伸入电磁谐振腔3的长度L增加，会使等离子体在竖直方向上的范围减小，在水平方向上的范围增加；支撑平台31水平放置时距离电磁谐振腔3底部的高度H增加，等离子体在竖直方向上的范围减小，在水平方向的范围增加。
当然，本领域技术人员还可以通过其他方式，使等离子体的一次性可刻蚀面积小于多晶硅薄膜1的面积，本发明实施例对此不进行限定。例如，可以通过采用不同形状的电磁谐振腔3的方式，使等离子体的一次性可刻蚀面积小于多晶硅薄膜1的面积。
可选地，使用等离子体对多晶硅薄膜1进行刻蚀的步骤的持续时间为0.5h～1h，以使得处理后的多晶硅薄膜1的表面粗糙度得到有效减小，且该多晶硅薄膜的处理方法具有较高的处理效率。
需要说明的是，步骤S301～步骤S306的具体实现方式不局限于以上所述，且使用同一种刻蚀粒子或者不同中刻蚀粒子对多晶硅薄膜1进行刻蚀，刻蚀粒子的移动方向与多晶硅薄膜1之间的夹角大于0°且小于90°的步骤的具体实现方式也不局限于以上所述，本领域技术人员可以根据实际需要进行选择，本发明实施例不再一一进行赘述。
此外，本发明实施例还提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括：提供一基板；在基板上形成栅极、栅绝缘层、有源层、源极和漏极的步骤。其中，在基板上形成有源层的步骤包括：在基板上形成非晶硅薄膜；使用绿色激光退火技术使非晶硅薄膜转变为多晶硅薄膜；使用以上所述的多晶硅薄膜处理技术对多晶硅薄膜进行处理；对处理后的多晶硅薄膜进行构图，形成包括有源层的图形。该基板可以为玻璃基板或者适应基板。
示例性地，当制作底栅型薄膜晶体管时，在基板上形成栅极、栅绝缘层、有源层、源极和漏极的步骤具体包括：首先，在基板上形成栅极金属层，经过构图工艺形成包括栅极的图形；然后，在基板上形成栅绝缘层；接着，在基板上形成有源层；最后，在基板上形成源漏极金属层，经过构图工艺形成包括源极和漏极的图形。
需要说明的是，制作底栅型薄膜晶体管时，在基板上形成栅极、栅绝缘层、有源层、源极和漏极的步骤不局限于此，本发明实施例对此不进行限定。另外，制作顶栅型薄膜晶体管时，在基板上形成栅极、栅绝缘层、有源层、源极和漏极的步骤的具体实现方式本领域技术人员可以参照上述内容，并结合实际需要进行选择，此处不再一一赘述。
由于在本发明实施例提供的薄膜晶体管的制作方法中，在形成有源层的过程中，对多晶硅薄膜进行了如上处理，从而减小了多晶硅薄膜的表面粗糙度，即减小了有源层的表面粗糙度，减小了薄膜晶体管的漏电流，进而使得将该薄膜晶体管应用于显示装置中时，能够有效提高显示装置的显示效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种多晶硅薄膜的处理方法，其特征在于，包括：
使用刻蚀粒子对所述多晶硅薄膜进行刻蚀，所述刻蚀粒子的移动方向与所述多晶硅薄膜之间的夹角大于0°且小于90°。
2.根据权利要求1所述的多晶硅薄膜的处理方法，其特征在于，所述刻蚀粒子的移动方向与所述多晶硅薄膜之间的夹角大于30°且小于90°。
3.根据权利要求1所述的多晶硅薄膜的处理方法，其特征在于，使用刻蚀粒子对所述多晶硅薄膜进行刻蚀，所述刻蚀粒子的移动方向与所述多晶硅薄膜之间的夹角大于0°且小于90°的步骤包括：
将形成有所述多晶硅薄膜的基板固定放置于电磁谐振腔中的支撑平台上；
使所述支撑平台倾斜，倾斜后的所述支撑平台与水平面之间的夹角大于0°且小于90°；
向所述支撑平台上施加负偏压；
向所述电磁谐振腔中通入惰性气体；
使所述惰性气体形成等离子体，所述等离子体竖直向下移动；
使用所述等离子体对所述多晶硅薄膜进行刻蚀。
4.根据权利要求3所述的多晶硅薄膜的处理方法，其特征在于，所述等离子体的一次性可刻蚀面积小于所述多晶硅薄膜的面积，使用刻蚀粒子对所述多晶硅薄膜进行刻蚀的步骤还包括：
在使用所述等离子体对所述多晶硅薄膜进行刻蚀的同时，沿水平方向移动所述支撑平台，以使所述等离子体对整个所述多晶硅薄膜均匀进行刻蚀。
5.根据权利要求4所述的多晶硅薄膜的处理方法，其特征在于，通过调节位于所述电磁谐振腔顶部的耦合天线伸入所述电磁谐振腔的长度，和/或，所述支撑平台水平放置时距离所述电磁谐振腔底部的高度，和/或，与所述电磁谐振腔连通的波导管中的三销钉调配器中各个销钉伸入所述波导管的长度的方式，调节所述等离子体的范围，以使所述等离子体的一次性可刻蚀面积小于所述多晶硅薄膜的面积。
6.根据权利要求4所述的多晶硅薄膜的处理方法，其特征在于，所述支撑平台的移动速度为5mm/s±0.5mm/s。
7.根据权利要求3所述的多晶硅薄膜的处理方法，其特征在于，所述惰性气体为氩气，所述等离子体为氩等离子体。
8.根据权利要求7所述的多晶硅薄膜的处理方法，其特征在于，所述氩气的流量为300sccm±30sccm。
9.根据权利要求7所述的多晶硅薄膜的处理方法，其特征在于，所述电磁谐振腔中的所述氩气的压力为0.1Pa±0.01Pa。
10.根据权利要求7所述的多晶硅薄膜的处理方法，其特征在于，使所述惰性气体形成等离子体的步骤包括：利用频率为13.56MHz的射频电源对所述氩气进行处理，使所述氩气形成氩等离子体。
11.根据权利要求3所述的多晶硅薄膜的处理方法，其特征在于，施加在所述支撑平台上的负偏压为-15V±1.5V。
12.根据权利要求3所述的多晶硅薄膜的处理方法，其特征在于，使用所示等离子体对所述多晶硅薄膜进行刻蚀的步骤的持续时间为0.5h～1h。
13.一种薄膜晶体管的制作方法，其特征在于，包括：
提供一基板；
在所述基板上形成栅极、栅绝缘层、有源层、源极和漏极；
其中，在所述基板上形成有源层的步骤包括：
在所述基板上形成非晶硅薄膜；
使用绿色激光退火技术使所述非晶硅薄膜转变为多晶硅薄膜；
使用如权利要求1～12任一项所述的多晶硅薄膜处理技术对所述多晶硅薄膜进行处理；
对处理后的所述多晶硅薄膜进行构图，形成包括所述有源层的图形。
CN201610004494.XA 2016-01-04 2016-01-04 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法 Pending CN105513959A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610004494.XA CN105513959A (zh) 2016-01-04 2016-01-04 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
US15/350,844 US9985116B2 (en) 2016-01-04 2016-11-14 Method for processing polysilicon thin film and method for fabricating thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610004494.XA CN105513959A (zh) 2016-01-04 2016-01-04 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN105513959A true CN105513959A (zh) 2016-04-20

Family

ID=55721847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610004494.XA Pending CN105513959A (zh) 2016-01-04 2016-01-04 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法

Country Status (2)

Country Link
US (1) US9985116B2 (zh)
CN (1) CN105513959A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047748A (zh) * 2019-04-22 2019-07-23 江南大学 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法
CN110797259A (zh) * 2019-10-23 2020-02-14 中国电子科技集团公司第十三研究所 同质外延氮化镓衬底处理方法及氮化镓衬底
CN112397382A (zh) * 2020-11-17 2021-02-23 云谷（固安）科技有限公司 一种多晶硅薄膜的处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307730A (zh) * 1998-06-30 2001-08-08 松下电器产业株式会社 薄膜晶体管及其制造方法
US20040055999A1 (en) * 2002-09-19 2004-03-25 Yu-Cheng Chen Method for planarizing polysilicon
CN103495907A (zh) * 2013-09-24 2014-01-08 中国科学院高能物理研究所 一种利用离子束刻蚀技术抛光微结构侧壁的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318801B2 (ja) * 1993-12-29 2002-08-26 ソニー株式会社 ドライエッチング方法
TWI316295B (en) * 2006-05-17 2009-10-21 Au Optronics Corp Thin film transistor
US10903330B2 (en) * 2013-11-27 2021-01-26 General Electric Company Tapered gate electrode for semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307730A (zh) * 1998-06-30 2001-08-08 松下电器产业株式会社 薄膜晶体管及其制造方法
US20040055999A1 (en) * 2002-09-19 2004-03-25 Yu-Cheng Chen Method for planarizing polysilicon
CN103495907A (zh) * 2013-09-24 2014-01-08 中国科学院高能物理研究所 一种利用离子束刻蚀技术抛光微结构侧壁的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
褚家如等: "《离子束抛光硅片纳米级微观形貌的原子力显微镜研究》", 《电子显微学报》 *
郑开陵: "《离子束抛光技术》", 《现代兵器》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047748A (zh) * 2019-04-22 2019-07-23 江南大学 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法
CN110047748B (zh) * 2019-04-22 2022-03-04 江南大学 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法
CN110797259A (zh) * 2019-10-23 2020-02-14 中国电子科技集团公司第十三研究所 同质外延氮化镓衬底处理方法及氮化镓衬底
CN110797259B (zh) * 2019-10-23 2022-03-29 中国电子科技集团公司第十三研究所 同质外延氮化镓衬底处理方法及氮化镓衬底
CN112397382A (zh) * 2020-11-17 2021-02-23 云谷（固安）科技有限公司 一种多晶硅薄膜的处理方法
CN112397382B (zh) * 2020-11-17 2023-01-20 云谷（固安）科技有限公司 一种多晶硅薄膜的处理方法

Also Published As

Publication number Publication date
US9985116B2 (en) 2018-05-29
US20170194461A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
KR102356952B1 (ko) 실리콘 질화물 스페이서 에칭 동안 에칭 선택도를 향상시키기 위한 방법
CN101512734B (zh) 为基板处理调节边缘环电势的装置及方法
TW201732923A (zh) 蝕刻方法
TWI595566B (zh) 虛擬閘極形成方法
TWI602213B (zh) Plasma processing method, and plasma processing apparatus
CN110760823B (zh) 用于消除遮蔽框架的气体限制器组件
CN105513959A (zh) 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
JP6660464B2 (ja) 改良されたクリーニングのための不均一なガスフロークリアランスを備えたフレーム
JP2018037656A (ja) セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム
JPH09197435A (ja) 液晶表示装置、及びその製造方法
KR100459219B1 (ko) 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
JP2002252181A (ja) 多結晶半導体層の製造方法及びレーザアニール装置
US10697063B2 (en) Corner spoiler for improving profile uniformity
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
US10170329B2 (en) Spacer formation for self-aligned multi-patterning technique
CN103165384B (zh) 一种等离子体刻蚀室
US6969644B1 (en) Versatile system for triple-gated transistors with engineered corners
CN106328523A (zh) 射频横向双扩散mos器件的制作方法
CN100356584C (zh) 薄膜晶体管及其制造方法
CN108346667B (zh) 一种ltps背板制作方法以及ltps背板结构
CN103915335B (zh) 半导体器件的形成方法
TWI704634B (zh) 電漿處理裝置
US10355096B2 (en) High electron mobility transistor devices and method for fabricating the same
US9576812B2 (en) Partial etch memorization via flash addition
CN103187224B (zh) 一种用于等离子体处理装置的载片台

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420

RJ01 Rejection of invention patent application after publication