KR20200080444A - 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 - Google Patents
전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 Download PDFInfo
- Publication number
- KR20200080444A KR20200080444A KR1020180169064A KR20180169064A KR20200080444A KR 20200080444 A KR20200080444 A KR 20200080444A KR 1020180169064 A KR1020180169064 A KR 1020180169064A KR 20180169064 A KR20180169064 A KR 20180169064A KR 20200080444 A KR20200080444 A KR 20200080444A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- oxide film
- etching
- tungsten
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 238000005530 etching Methods 0.000 title claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 85
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 39
- 239000010937 tungsten Substances 0.000 claims description 39
- 229910052721 tungsten Inorganic materials 0.000 claims description 39
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 12
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 10
- 229910001930 tungsten oxide Inorganic materials 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 플라즈마 및 가스를 이용한 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에 관한 것으로, 더욱 구체적으로 채널이 형성된 전극에서 전극 상에 형성된 산화막을 제거하는 단계; 및 상기 산화막이 제거된 전극에 식각 공정을 수행하는 단계;를 포함하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에 관한 것이다.
Description
본 발명은 플라즈마 및 가스를 이용하여 전극에 형성된 산화막을 제거하고 전극의 손상된 부분을 식각 공정을 통해 처리하는 방법에 관한 것이다.
집적 회로는 기판 표면 상에 복잡하게 패터닝된 물질층을 생성하는 공정에 의해 제조된다. 기판 상에 패턴화된 물질을 생성하기 위해 물질을 제거하는 제어된 공정이 필요하다. 이러한 공정으로는 화학적 반응(용액)을 이용한 습식에칭(wet etching)과 화학적 반응(가스)를 이용한 건식에칭(dry etching) 방법 등이 있다.
한편, 습식에칭은 포토레지스트의 패턴을 하부에 구비된 층으로 전사, 층을 박막화 또는 표면에 이미 존재하는 피쳐의 횡방향 치수를 얇게 하는 것을 포함하여 다양한 목적에 사용된다.
그러나, 습식에칭은 미세 패턴의 종횡비가 증가하면서 표면이 고르게 에칭되지 않고, 패턴 무너짐 등의 큰 문제점이 있다. 그리고 미세 패턴에서 습식 에칭 공정의 한계와 낮은 선택비로 인해 건식 에칭이 크게 주목받고 있다.
건식에칭에는 가스상 에칭과 반응성 가스의 플라즈마 상태를 이용하여 식각하는 플라즈마 에칭이 있으며, 이러한 건식에칭 중 플라즈마 에칭은 원하는 부분만 식각이 가능하기 때문에 정확성이 좋으며 미세패터닝이 가능한 이점이 있다.
하지만 플라즈마 에칭 공정시 플라즈마 에너지가 기판을 식각하면서 표면을 거칠게 만들거나, 플라즈마에 의해 활성화된 원소가 기판 표면에 흡착하거나 침투하여 결함을 야기시킬 수 있는 문제가 있다.
또한, 플라즈마 공정을 이용하여 높은 종횡비을 갖는 구조에 에칭 공정을 사용하는 경우, 예를 들어 게이트 전극을 오픈하기 위한 트렌치 공정에서 플라즈마 공정시 사용된 가스로 인해 전극이 산화되어 소자의 성능이 저하되는 문제가 있다.
이와 관련된 선행문헌으로 대한민국 등록특허번호 제10-0525119호(공개일: 2001.05.15.)에는 게이트전극 형성방법이 개시되어 있고, 텅스텐에 형성된 산화막을 제거하기 위해 수소 분위기에서 열처리하는 공정을 개시하고 있으나, 높은 종횡비의 채널, 트렌치 및 홀에는 적용할 수 없는 문제가 있다.
따라서, 본 발명은 높은 종횡비를 갖는 구조에서 전극 상에 형성된 산화막으로 인한 문제를 해결할 뿐만 아니라, 전극에서 손상된 부분을 제거할 수 있는 전극의 처리 방법을 제공하는데 있다.
상기 과제를 해결하기 위해, 본 발명은 채널이 형성된 전극에서 전극 상에 형성된 산화막을 제거하는 단계; 및 상기 산화막이 제거된 전극에 식각 공정을 수행하는 단계;를 포함하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법을 제공한다.
이때, 상기 산화막 제거 및 식각 공정은 동일 챔버 또는 클러스터(cluster) 시스템에서 수행되는 것을 특징으로 한다.
상기 산화막 제거 및 식각 공정은 진공 및 비산화 분위기에서 수행되는 것을 특징으로 한다.
상기 전극은 텅스텐, 티타늄, 폴리실리콘 및 알루미늄으로 이루어진 군으로부터 선택되는 1종 이상으로 형성되는 것을 특징으로 한다.
상기 산화막 제거는 H2/Ar 가스를 이용하여 수행되고, 상기 H2/Ar 가스에서의 Ar에 대한 H2의 유량비(H2/Ar)는 0.01 ~ 0.1인 것을 특징으로 한다.
상기 산화막 제거시 인가되는 RF 전력은 0.5 ~ 5.0 kW인 것을 특징으로 한다.
상기 산화막 제거는 상온을 초과하는 온도에서 수행되는 것을 특징으로 한다.
상기 식각 공정은 ClF3/N2 가스를 이용하여 수행되는 것을 특징으로 한다.
상기 식각 공정은 상온 이하의 온도에서 수행되는 것을 특징으로 한다.
본 발명에 따르면, 플라즈마를 이용하여 채널 형성 공정시 전극 상에 형성된 산화막을 제거할 수 있어, 산화막으로 인한 전극의 저항 증가와 같은 문제를 방지할 수 있다.
또한, 본 발명은 가스를 이용한 식각 공정으로 전극의 손상된 부분까지 제거할 수 있어, 후속 증착 공정시 전극 위에 다른 물질이 증착되지 않는 문제를 방지할 수 있고, 손상된 부분까지 제거함으로써 전극의 전기전도도 저하를 해결하거나 전기전도도 저하 현상을 방지할 수 있으며, 최종적으로 제조된 소자를 오작동 없이 신뢰성있게 사용할 수 있다.
또한, 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법은 진공 분위기 및 비산화 분위기에서 수행될 수 있어, 전극의 산화막 제거 및 식각 공정의 제어가 용이하며, 전극이 재산화되는 것을 방지할 수 있다.
또한, 가스 및 플라즈마 방식을 사용하여 라디칼만이 산화막 제거 반응에 이용함으로써, 플라즈마에 의해 활성화된 이온으로 인한 물리적, 전기적 손상을 최소화할 수 있다.
도 1은 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법을 나타낸 순서도이다.
도 2는 전술한 채널 형성을 위한 마스크 공정시 개방된 전극에서 산화막이 형성된 것을 나타내는 주사전자현미경(SEM) 사진이다.
도 3은 도 2의 SEM 사진에서의 전극을 개략적으로 나타낸 모식도이다.
도 4는 본 발명의 일 실시예에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에 사용되는 플라즈마 장치를 나타낸 모식도이다.
도 5는 본 발명에 따른 실시예 1 및 비교예 1의 공정 후 전극을 나타낸 주사전자현미경(SEM) 사진이다.
도 6은 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에서 산화막 제거시 RF 전력 증가에 따른 텅스텐의 식각량 변화를 나타낸 그래프이다.
도 2는 전술한 채널 형성을 위한 마스크 공정시 개방된 전극에서 산화막이 형성된 것을 나타내는 주사전자현미경(SEM) 사진이다.
도 3은 도 2의 SEM 사진에서의 전극을 개략적으로 나타낸 모식도이다.
도 4는 본 발명의 일 실시예에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에 사용되는 플라즈마 장치를 나타낸 모식도이다.
도 5는 본 발명에 따른 실시예 1 및 비교예 1의 공정 후 전극을 나타낸 주사전자현미경(SEM) 사진이다.
도 6은 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에서 산화막 제거시 RF 전력 증가에 따른 텅스텐의 식각량 변화를 나타낸 그래프이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
본 발명은 채널이 형성된 전극에서 전극 상에 형성된 산화막을 제거하는 단계; 및
상기 산화막이 제거된 전극에 식각 공정을 수행하는 단계;를 포함하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법을 제공한다.
도 1은 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법을 나타낸 순서도이다. 이하, 도 1을 참고하여 본 발명을 상세히 설명한다.
본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법은 채널이 형성된 전극에서 전극 상에 형성된 산화막을 제거하는 단계(S100)를 포함한다.
일반적으로 기판 상에 전극이 형성되고, 전극 위에는 절연막(SiO, SiO2, Si2N3 또는 이들의 혼합층)이 형성되며, 전극의 개방을 위해 식각 공정으로 채널이 형성된다. 그러나, 채널 형성을 위한 하드마스크가 절연막 상에 구비되고, 하드 마스크를 제거시 사용되는 산소로 인해 채널 형성으로 개방된 전극이 산화되는 문제가 발생한다.
도 2는 전술한 채널 형성을 위한 공정 후 오픈된 전극에서 산화막이 형성된 것을 나타낸 주사전자현미경 사진으로, 도 2의 (a)는 전극 상에 채널이 형성된 것을 나타내는 SEM 사진이고, 도 2의 (b)는 산소로 인해 전극 상에 산화막이 형성된 것을 나타내는 SEM 사진이다. 구체적으로, 도 2의 (b)에 나타난 바와 같이 전극 위에는 채널이 형성되어 전극이 오픈되는 것을 알 수 있고, 오픈된 전극의 상부에는 산화막이 형성된 것을 알 수 있다.
도 3은 도 2의 SEM 사진에서의 전극을 개략적으로 나타낸 모식도이다. 도 3에 나타난 바와 같이, 전극(10)에는 전술한 바와 같이 채널 형성 공정으로 인해 산화막(11)이 형성된다.
전술한 산화막은 전극의 저항을 증가시키는 문제를 발생시킨다. 이러한 산화막을 제거하기 위해 종래에는 열처리 공정이나 CMP 공정을 주로 사용하고 있다. 그러나, 이러한 종래 공정들은 높은 종횡비의 채널, 트렌치, 홀에서는 적용될 수 없는 문제가 있다.
따라서, 채널 형성시 전극에 형성된 산화막을 제거하거나 환원시킬 필요가 있으며, 높은 종횡비를 갖는 채널, 홀, 트렌치 등에서 산화막을 제거하거나 환원시키기 위해 본 발명에서는 플라즈마를 이용하여 전극에 형성된 산화막을 제거할 수 있다.
특히, 본 발명에 따른 산화막 제거 공정으로 폭 대비 깊이가 최소 20배 이상인 종횡비를 갖는 채널, 트렌치, 홀의 하부에 구비된 전극에서의 산화막을 제거하거나 환원시킬 수 있다.
또한, 샤워헤드가 구비된 플라즈마를 사용하여 라디칼만이 산화막 제거 반응에 이용됨으로써, 플라즈마에 의해 활성화된 이온으로 인한 기판의 물리적 및 전기적 손상을 최소화할 수 있다.
또한, 본 발명에서는 산화막 제거를 위해 H2/Ar 가스를 사용함으로써 기존의 증착물(채널 형성시 증착된 다른 질화물 및/또는 산화물)에는 영향을 미치지 않으면서 전극 상에 형성된 절연막에 대해 고 선택비가 가능하고, 즉 절연막(산화물 및 질화물)에 손상이 발생하지 않는다.
이때, 본 발명에 따른 전극의 산화막 제거를 위한 처리 방법에서 상기 전극은 텅스텐, 티타늄, 폴리실리콘 및 알루미늄으로 이루어진 군으로부터 선택되는 1종 이상으로 형성될 수 있다.
또한, 전극의 산화막 제거시 사용되는 H2/Ar에서의 Ar에 대한 H2의 유량비(H2/Ar)는 0.01 ~ 0.1인 것이 바람직하다. 상기 Ar에 대한 H2의 유량비가 너무 작으면 전극에 형성된 산화막이 제거되지 않는 문제가 있고, 유량비가 너무 크면 산화막 제거 효율이 감소하거나 플라즈마 방전 안정화에 문제가 있다.
상기 전극의 산화막 제거시 인가되는 RF 전력은 0.5 ~ 5.0 kW인 것이 바람직하다. 상기 RF 전력이 너무 작게 인가되면 산화막이 일부 제거되지 않는 문제가 있고, 너무 과도하게 인가되는 경우에는 아크 방전에 따른 손상이 발생할 우려가 있다.
또한, 상기 산화막 제거는 상온을 초과하는 온도에서 수행되는 것이 바람직하다.
다음으로, 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법은 상기 산화막이 제거된 전극에 식각 공정을 수행하는 단계(S200)를 포함한다.
관련하여, 전극 표면에 산화막이 발생하는 것 이외에도 산화막 하부의 전극 부분에는 산소 또는 다른 공정에 의해 손상된 부분이 발생할 수 있고, 이 산화막 하부의 손상된 전극 부분을 제거할 필요가 있다. 특히 고속 소자의 경우 비저항이 중요한데, 상기 산화막 하부의 전극 부분이 손상되면 격자 왜곡(lattic distortion)으로 인해 전기 전도도가 저하되어 고속 구동에 문제가 발생할 수 있다(도 3을 참고하면, 상기 산화막(11)의 하부에는 산화막에서의 산소 확산에 의해 전극에는 손상된 부분(12)이 발생하는 것을 알 수 있음).
구체적으로, 전극에 손상된 부분이 발생되면 젖음성(wettability)으로 인해 후속 증착 공정시 전극 상에 다른 물질이 증착되지 않는 문제가 있고, 전극의 손상으로 인해 최종 소자의 반응성이 느려져 오작동이 증가되어 최종적으로 제조된 소자의 신뢰성이 저하되는 문제가 있다.
상기 식각 공정은 산화막이 제거된 전극에서 손상된 전극 부분을 식각 공정을 사용하여 제거하는 공정이며, 식각되는 전극 부분은 몇십 옴스트롱(Å) 수준으로 전극 크기에 비해 아주 얇다.
이때, 상기 식각 공정은 ClF3/N2의 가스를 사용하여 수행될 수 있다.
또한, 상기 식각 공정은 식각 공정시 반응 온도가 낮을수록 절연막에 형성된 질화물에 대한 선택비가 우수하므로, 상온 이하의 온도에서 수행되는 것이 바람직하다.
전술한 바와 같은 식각 공정의 조건으로 인해 절연막의 산화막에서는 손상이 발생하지 않고, 질화물에서는 손상이 낮아지는 이점이 있어, 높은 종횡비의 채널을 손상시키지 않고 전극만을 식각할 수 있다.
도 4는 본 발명의 일 실시예에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에 사용되는 플라즈마 장치를 나타낸 모식도이다. 플라즈마 장치(100)는 공정 챔버(106), 가스 소스(102) 및 고주파 전원(122)을 포함하고, 공정 챔버(106)의 상부에는 플라즈마 생성을 위한 가스 소스(102)가 구비되며, 공정 챔버(106)의 일측에는 고주파 전원(122)이 구비된다.
공정 챔버(106)에는 가스 분배 플레이트(112), 샤워헤드(128) 및 서셉터(120)가 구비되고, 서셉터(120)의 상부에는 기판(118)이 구비된다. 가스 분배 플레이트(112)와 샤워헤드(128) 사이에는 가스 영역(114)이 있고, 샤워헤드(128)와 기판(118) 사이에는 가스 반응 영역(116)이 있다.
먼저, 플라즈마 생성을 위한 가스는 가스 소스(102)에서 공급되고 가스 주입구(108)를 통해 공정 챔버(106) 내로 유입되며, 유입된 가스는 가스 분배 플레이트(112) 내의 홀(110)을 통해 가스 분배 플레이트(112)와 샤워헤드(128) 사이의 가스 영역(114)으로 통과할 수 있다. 가스 영역(114)은 플라즈마 여기 영역일 수 있으며, 가스 분배 플레이트(112)는 전극으로 기능하여 플라즈마를 생성시킬 수 있다. 즉, 가스 분배 플레이트(112) 에는 고주파 전원(122)이 연결되고 샤워헤드(128)는 접지되어, 가스 분배 플레이트(112)와 샤워헤드(128) 사이에는 플라즈마가 생성된다.
또한, 가스 영역(114)에서 발생된 플라즈마는 샤워헤드(128)를 통해 가스 반응 영역(116)으로 통과하여 기판(118)에 형성된 구조물의 산화막을 제거할 수 있다.
샤워헤드(128)에 생성된 홀(124)은 반응성 라디칼 또는 하전되지 않은 중성 종들의 통과를 허용하면서 플라즈마(이온화된 종들)의 통과를 제어 또는 방지할 수 있다.
서셉터(120)는 기판(118)을 지지하고 공정 챔버(106)에서 상하로 이동할 수 있으며 서셉터(120)에 열전쌍(TC)을 구비하여 기판(118)의 온도를 측정하거나 제어할 수 있다.
또한, 전극을 식각하기 위한 가스가 가스 소스(102)에서 제공되거나 샤워헤드(128)에서 제공되어 데미지된 전극을 식각할 수 있다.
본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에서 전극의 산화물은 전술한 바와 같이 H2/Ar 가스를 이용한 플라즈마에 의해 제거될 수 있고, 다음으로 ClF3/N2 가스로 전극을 식각시킬 수 있다.
본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법은 동일 챔버에서 수행될 수 있으며, 챔버를 다수개 구비하여 각각의 챔버에서 산화막 제거 공정 및 식각 공정이 수행되는 클러스터(cluster) 시스템에서 수행될 수도 있다.
또한, 본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법은 진공 분위기에서 수행되어 전극의 산화막 제거 및 식각 공정의 공정 제어가 용이하며, 산소가 공급되지 않는 비산화 분위기에서 수행되어 전극의 재산화를 방지할 수 있는 이점이 있다.
실시예 1: 텅스텐의 산화막 제거 및 텅스텐의 식각 1
1. 텅스텐에 형성된 산화막의 제거
채널이 형성되어 개방된 텅스텐에 산화막이 형성된 것을 확인하고 채널이 형성된 텅스텐을 공정 챔버의 서셉터 상에 위치시켰다. H2/Ar(유량비= 0.05)의 반응 가스를 챔버 내에 주입하고 1.5 kW의 RF 전력을 인가하여 플라즈마를 발생시킨 후 샤워헤드를 통과한 반응성 라디칼로 240초 동안 반응시켜 텅스텐의 산화막을 제거하였다.
2. 텅스텐 식각
산화막이 제거된 텅스텐에 ClF3/N2의 가스를 제공하면서 텅스텐을 식각하였다. 이때, 식각 시간은 120초였다.
실시예 2: 텅스텐의 산화막 제거 및 텅스텐의 식각 2
텅스텐에 형성된 산화막의 제거 공정시 2.0 kW의 RF 전력을 인가한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 텅스텐에 형성된 산화막을 제거하고 텅스텐을 식각하였다.
실시예 3: 텅스텐의 산화막 제거 및 텅스텐의 식각 3
텅스텐에 형성된 산화막의 제거 공정시 2.5 kW의 RF 전력을 인가한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 텅스텐에 형성된 산화막을 제거하고 텅스텐을 식각하였다.
비교예 1: 텅스텐의 식각
채널이 형성되어 개방된 텅스텐에 산화막이 형성된 것을 확인하고, ClF3/N2의 반응 가스를 제공하면서 120초 동안 반응시켰다.
하기 표 1은 실시예 1 내지 3 및 비교예 1의 공정 조건을 기재한 것이다.
| 예 | 공정 조건 | |||
| 산화막 제거 공정 | 식각 공정 | |||
| 가스 종류 | 유량비 | 전력(kW) | 가스 종류 | |
| 실시예 1 | H2/Ar | 0.05 | 1.5 | ClF3/N2 |
| 실시예 2 | H2/Ar | 0.05 | 2.0 | ClF3/N2 |
| 실시예 3 | H2/Ar | 0.05 | 2.5 | ClF3/N2 |
| 비교예 1 | - | - | - | ClF3/N2 |
실험예 1: 텅스텡의 산화막 제거 공정의 수행 여부에 따른 텅스텐의 식각 분석
본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에서 텅스텐의 산화막 제거 공정의 여부에 따른 텅스텐의 식각 유무를 분석하고 그 결과를 도 5에 나타내었다.
도 5에 나타난 바와 같이, 텅스텐의 산화막 제거 공정을 수행하지 않은 비교예 1에서는 본 발명에 따른 식각 공정을 수행하더라도 텅스텐이 식각되지 않은 것을 알 수 있다.
실험예 2: 텅스텐의 산화막 제거 공정에 따른 텅스텐의 식각량 변화 분석
본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에서 산화막 제거 공정에 따른 텅스텐의 식각량 변화를 분석하고, 그 결과를 도 6에 나타내었다.
실시예 1, 실시예 2 및 실시예 3은 RF 전력을 각각 1.5 kW, 2.0 kW 및 2.5 kW로 변화시킨 것 이외에는 동일한 조건으로 산화막 제거 공정 및 식각 공정을 수행하였다.
도 6에 나타난 바와 같이, 텅스텐 식각 공정을 동일하게 수행하더라도 산화막 제거 공정시 인가되는 RF 전력을 증가시키면 텅스텐의 식각률이 증가하는 것을 알 수 있다.
도 6의 결과는 본 발명이 속하는 기술분야에서는 일반적이지 않으며, 통상의 기술자라도 예측하기 어려운 결과이다.
도 6과 같이 전극 산화막 제거 공정이 후속 공정인 전극 식각 공정에 영향을 미치는 원인은 다음과 같은 이유로 보인다.
전극 산화막 제거 공정 동안 화학종에 노출된 전극 산화막은 결정학적 방향성 등과 같은 요인들로 인해 두께 방향으로 거시적으로는(macroscopic) 균일하게 보이더라도 미시적으로는 (microscopic) 불균일하게 제거된다.
만일 다른 공정 조건이 동일하다면, 전극 산화막 제거 공정에서의 RF 전력이 증가될수록 수소 라디칼이 많이 발생하게 되어 제거되는 텅스텐 산화물의 양은 증가하고 그로 인해 군데군데 노출되는 텅스텐 전극 부분은 증가하게 된다.
한편 후속 공정인 전극 식각 공정은 플라즈마 에칭 공정을 이용하므로, 만일 일부 텅스텐 산화막이 잔류한다고 하더라도 등방성 에칭인 플라즈마 에칭 공정의 특성상 상기 잔류하는 텅스텐 산화막 아래의 전극도 에칭이 진행된다.
따라서 텅스텐 산화막 제거 공정에서의 RF 전력이 증가하게 되면 미시적으로 불균일한 텅스텐 산화물의 식각 특성으로 인해 텅스텐 산화물 아래에 위치하는 전극의 노출된 표면이 증가하게 되므로, 결과적으로 후속 전극 식각 공정에서의 전극 식각량은 텅스텐 산화막 제거 공정에서의 RF 전력이 커질수록 증가하는 것으로 판단된다.
실험예 3: 텅스텐의 산화막 제거 공정으로 인한 전극의 면저항 분석
본 발명에 따른 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법에서 산화막 제거 공정을 수행한 후 텅스텐의 면저항을 분석하였다.
본 발명에 따른 전극의 산화막 제거 공정으로 텅스텐에 형성된 산화막이 제거되면 텅스텐의 면저항은 산화막 제거 전 대비 4 ~ 5% 감소되는 것을 확인하였다. 또한, 본 발명에 따른 전극의 식각 공정을 통해 텅스텐에 존재하는 손상된 부분이 추가로 제거될 경우 면저항은 더욱 감소될 수 있다.
즉, 본 발명에 따른 처리 방법을 이용하여 전극에 형성된 산화막뿐만 아니라 손상된 부분까지 제거함으로써, 전극의 반응성을 향상시킬 수 있고, 이를 통하여 소자의 성능을 향상시킬 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 통상의 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명의 범주 내에 포함되는 것으로 이해될 수 있을 것이다.
100: 플라즈마 장치
102: 가스 소스
106: 공정 챔버 108: 가스 주입구
110: 가스 분배 플레이트의 홀 112: 가스 분배 플레이트
114: 가스 영역 116: 가스 반응 영역
118: 기판 120: 서셉터
122: 고주파 전원 124: 샤워헤드의 홀
128: 샤워헤드
106: 공정 챔버 108: 가스 주입구
110: 가스 분배 플레이트의 홀 112: 가스 분배 플레이트
114: 가스 영역 116: 가스 반응 영역
118: 기판 120: 서셉터
122: 고주파 전원 124: 샤워헤드의 홀
128: 샤워헤드
Claims (4)
- 채널이 형성된 전극에서 전극 상에 형성된 산화막을 제거하는 단계; 및
상기 산화막이 제거된 전극에 식각 공정을 수행하는 단계;를 포함하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법.
- 제1항에 있어서,
상기 전극은 텅스텐, 티타늄, 폴리실리콘 및 알루미늄으로 이루어진 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법.
- 제1항에 있어서,
상기 산화막 제거는 H2/Ar 가스를 이용하여 수행되는 것을 특징으로 하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법.
- 제1항에 있어서,
상기 식각 공정은 ClF3 가스를 이용하여 수행되는 것을 특징으로 하는 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180169064A KR102311907B1 (ko) | 2018-12-26 | 2018-12-26 | 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 |
| TW108141116A TWI713099B (zh) | 2018-12-26 | 2019-11-13 | 移除電極氧化層與蝕刻電極之處理方法 |
| CN201911274320.5A CN111383919B (zh) | 2018-12-26 | 2019-12-12 | 用以去除电极氧化膜及蚀刻电极的处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180169064A KR102311907B1 (ko) | 2018-12-26 | 2018-12-26 | 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200080444A true KR20200080444A (ko) | 2020-07-07 |
| KR102311907B1 KR102311907B1 (ko) | 2021-10-14 |
Family
ID=71221333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180169064A KR102311907B1 (ko) | 2018-12-26 | 2018-12-26 | 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102311907B1 (ko) |
| CN (1) | CN111383919B (ko) |
| TW (1) | TWI713099B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112233976B (zh) * | 2020-12-17 | 2021-03-05 | 度亘激光技术（苏州）有限公司 | 一种基板刻蚀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| KR100573929B1 (ko) * | 2001-12-14 | 2006-04-26 | (주)에이피엘 | 플라즈마를 이용한 표면 세정 장치 및 방법 |
| KR100749145B1 (ko) * | 2000-02-10 | 2007-08-14 | 신에쯔 한도타이 가부시키가이샤 | 보호막 부착 실리콘 보트 및 그 제조방법, 그를 이용하여열처리된 실리콘 웨이퍼 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| US20020124867A1 (en) * | 2001-01-08 | 2002-09-12 | Apl Co., Ltd. | Apparatus and method for surface cleaning using plasma |
| KR100404956B1 (ko) * | 2001-01-08 | 2003-11-10 | (주)에이피엘 | 반도체 집적소자 제조공정 및 장치 |
| KR100474539B1 (ko) * | 2002-07-15 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| TWI427697B (zh) * | 2007-12-28 | 2014-02-21 | Tokyo Electron Ltd | 金屬膜及金屬氧化膜之蝕刻方法與半導體裝置之製造方法 |
| US9064815B2 (en) * | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
-
2018
- 2018-12-26 KR KR1020180169064A patent/KR102311907B1/ko active IP Right Grant
-
2019
- 2019-11-13 TW TW108141116A patent/TWI713099B/zh active
- 2019-12-12 CN CN201911274320.5A patent/CN111383919B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| KR100749145B1 (ko) * | 2000-02-10 | 2007-08-14 | 신에쯔 한도타이 가부시키가이샤 | 보호막 부착 실리콘 보트 및 그 제조방법, 그를 이용하여열처리된 실리콘 웨이퍼 |
| KR100573929B1 (ko) * | 2001-12-14 | 2006-04-26 | (주)에이피엘 | 플라즈마를 이용한 표면 세정 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102311907B1 (ko) | 2021-10-14 |
| CN111383919A (zh) | 2020-07-07 |
| TW202025262A (zh) | 2020-07-01 |
| TWI713099B (zh) | 2020-12-11 |
| CN111383919B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101202636B1 (ko) | 반도체 장치의 제조 방법 및 절연막의 에칭 방법 | |
| TW201507022A (zh) | 用於半導體製造之內部電漿格柵應用 | |
| KR100595065B1 (ko) | 드라이 에칭 방법 | |
| US20220181162A1 (en) | Etching apparatus | |
| CN112041481A (zh) | 用于进行图案化的高品质c膜的脉冲等离子体(dc/rf)沉积 | |
| JP2008198659A (ja) | プラズマエッチング方法 | |
| TW201941363A (zh) | 空氣間隙形成處理 | |
| KR20150091208A (ko) | 드라이 에칭 방법 | |
| KR100743873B1 (ko) | 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술 | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| JP2007096002A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH06177092A (ja) | 半導体装置の製造方法 | |
| KR102435643B1 (ko) | 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층 | |
| US7989330B2 (en) | Dry etching method | |
| KR100593826B1 (ko) | 드라이 에칭 방법 | |
| KR102311907B1 (ko) | 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 | |
| JPH11168090A (ja) | 半導体製造方法 | |
| JPH0729879A (ja) | 半導体装置の製造方法 | |
| KR101055944B1 (ko) | Ｆｅｔ 장치 내에서 낮은 결함 밀도를 가지는 니켈실리사이드를 형성하는 방법 및 장치 | |
| TW200931515A (en) | Method of plasma treatment and plasma treatment apparatus | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| TW201736642A (zh) | 用於蝕刻硬體之基於氫電漿清洗處理 | |
| JP3986808B2 (ja) | ドライエッチング方法 | |
| US20090032192A1 (en) | Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same | |
| JPWO2020100339A1 (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |