CN111383919B - 用以去除电极氧化膜及蚀刻电极的处理方法 - Google Patents
用以去除电极氧化膜及蚀刻电极的处理方法 Download PDFInfo
- Publication number
- CN111383919B CN111383919B CN201911274320.5A CN201911274320A CN111383919B CN 111383919 B CN111383919 B CN 111383919B CN 201911274320 A CN201911274320 A CN 201911274320A CN 111383919 B CN111383919 B CN 111383919B
- Authority
- CN
- China
- Prior art keywords
- electrode
- oxide film
- etching
- gas
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 118
- 238000005530 etching Methods 0.000 title claims abstract description 93
- 230000008569 process Effects 0.000 claims abstract description 87
- 239000007789 gas Substances 0.000 claims description 51
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 33
- 239000010937 tungsten Substances 0.000 claims description 33
- 229910052721 tungsten Inorganic materials 0.000 claims description 33
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 6
- 229910052786 argon Inorganic materials 0.000 claims 3
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 claims 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 15
- 238000003672 processing method Methods 0.000 description 15
- 229910001930 tungsten oxide Inorganic materials 0.000 description 15
- 239000000758 substrate Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 239000013626 chemical specie Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种利用等离子体及气体的用以去除电极氧化膜及蚀刻电极的处理方法，更具体而言，涉及一种包括从形成有通道的电极去除形成在电极上的氧化膜的步骤、及对去除氧化膜的所述电极执行蚀刻制程的步骤的用以去除电极氧化膜及蚀刻电极的处理方法。
Description
技术领域
本发明涉及一种利用等离子体及气体去除形成在电极上的氧化膜，通过蚀刻制程对电极受损的部分进行处理的方法。
背景技术
通过在基板表面上形成复杂地图案化而成的物质层的制程来制造集成电路。为了在基板上形成经图案化的物质，需要去除物质的控制制程。作为这种制程，有利用化学反应(溶液)的湿式蚀刻(wet etching)方法与利用化学反应(气体)的干式蚀刻(dry etching)方法等。
另一方面，湿式蚀刻包括将光阻图案转印到具备在下部的层、将层薄膜化或使已存在于表面的特征的横向尺寸变薄，因此用于各种目的。
然而，湿式蚀刻存在如下等较大的问题：微小图案的纵横比增加而无法均匀地蚀刻表面，且图案塌陷。并且，在微小图案中，因湿式蚀刻制程的极限与低选择比而干式蚀刻备受关注。
干式蚀刻有气相蚀刻与利用反应性气体的等离子体状态进行蚀刻的等离子体蚀刻，这种干式蚀刻中的等离子体蚀刻可仅对所期望的部分进行蚀刻，故而具有准确性良好且可进行微细图案化的优点。
然而，在进行等离子体蚀刻制程时存在如下问题：等离子体能量会在蚀刻基板时使表面变粗糙，或者因等离子体活化的元素吸附或渗透到基板表面而产生缺陷。
另外，在利用等离子体制程对具有高纵横比的构造使用蚀刻制程的情况下，存在如下问题：例如，在用以打开栅极电极的沟槽制程中，因进行等离子体制程时使用的气体而电极氧化，从而元件的性能下降。
作为与此相关的现有文献，在韩国注册专利编号第10-0525119号(公开日：2001.05.15.)中揭示有栅极电极形成方法，且揭示有为了去除形成在钨的氧化膜而在氢气环境中进行热处理的制程，但存在无法应用于高纵横比的通道、沟槽及孔的问题。
发明内容
[发明欲解决的课题]
因此，本发明提供一种不仅解决在具有高纵横比的构造中因形成在电极上的氧化膜引起的问题，而且可从电极去除受损的部分的电极处理方法。
[解决课题的手段]
为了解决上述课题，本发明提供一种用以去除电极氧化膜及蚀刻电极的处理方法，其包括：从形成有通道的电极去除形成在电极上的氧化膜的步骤；以及去除氧化膜的所述电极执行蚀刻制程的步骤。
此时，所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：在同一腔室或集群(cluster)系统中执行所述氧化膜去除制程及蚀刻制程。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：在真空及非氧化环境中执行所述氧化膜去除制程及蚀刻制程。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：所述电极由选自由钨、钛、多晶硅及铝所组成的族群中的一种以上形成。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：利用H2/Ar气体执行所述氧化膜的去除，所述H2/Ar气体中的H2相对于Ar的流量比(H2/Ar)为0.01至0.1。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：利用通过射频(Radio Frequency，RF)功率产生的等离子体及气体执行所述氧化膜的去除。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：在去除所述氧化膜时施加的RF功率为0.5kW至5.0kW。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：在超过常温的温度下执行所述氧化膜的去除。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：利用ClF3气体执行所述蚀刻制程。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：利用通过RF功率产生的等离子体及气体执行所述蚀刻制程。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：在常温以下的温度下执行所述蚀刻制程。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：在执行氧化膜的去除直到所述电极打开后执行所述蚀刻制程。
所述用以去除电极氧化膜及蚀刻电极的处理方法的特征在于：去除所述氧化膜时使用的RF功率越大，则所述蚀刻制程中的电极的蚀刻量越增加。
[发明效果]
根据本发明，可利用等离子体去除进行通道形成制程时形成在电极上的氧化膜，从而可防止因氧化膜引起的如电极的电阻增加的问题。
另外，本发明可通过利用气体的蚀刻制程去除电极受损的部分，因此可防止在进行后续沉积制程时其他物质无法沉积到电极上的问题，且通过去除受损的部分，可解决电极的导电率下降或防止导电率下降的现象，可无误动作且具有可靠性地使用最终制造的元件。
另外，本发明的用以去除电极氧化膜及蚀刻电极的处理方法可在真空环境及非氧化环境中执行，因此容易控制电极氧化膜去除制程及蚀刻制程，可防止电极再氧化。
另外，使用气体及等离子体方式而仅自由基用于氧化膜去除反应，由此可将因等离子体而活化的离子引起的物理损伤、电损伤最小化。
附图说明
图1是表示本发明的用以去除电极氧化膜及蚀刻电极的处理方法的顺序图。
图2(a)及图2(b)是表示在进行用以形成通道的所述遮罩制程时开放的电极中形成有氧化膜的扫描式电子显微镜(SEM)照片。
图3是概略性地表示图2(a)及图2(b)的SEM照片中的电极的示意图。
图4是表示本发明的一实施例的用以去除电极氧化膜及蚀刻电极的处理方法中使用的等离子体装置的示意图。
图5是表示本发明的实施例1及比较例1的制程后的电极的扫描式电子显微镜(SEM)照片。
图6是表示在本发明的用以去除电极氧化膜及蚀刻电极的处理方法中去除氧化膜时与RF功率增加对应的钨的蚀刻量变化的图表。
附图标号说明
10：电极；
11：氧化膜；
12：受损部分；
100：等离子体装置；
102：气体源；
106：处理腔室；
108：气体注入口；
110：气体分配板的孔；
112：气体分配板；
114：气体区域；
116：气体反应区域；
118：基板；
120：基座；
122：高频电源；
124：簇射头的孔；
128：簇射头；
S100、S200：步骤。
具体实施方式
参照附图，详细地对上述目的、特征及优点进行说明，由此本发明所属的技术领域内的普通技术人员可容易地实施本发明的技术思想。在对本发明进行说明时，在判断为与本发明相关的现有技术的具体说明会不必要地混淆本发明的主旨的情况下，省略详细说明。以下，参照附图，详细地对本发明的优选实施例进行说明。图中相同的参照符号用于表示相同或相似的构成要素。
本发明提供一种用以去除电极氧化膜及蚀刻电极的处理方法，其包括：
从形成有通道的电极去除形成在电极上的氧化膜的步骤；以及
对去除氧化膜的所述电极进行蚀刻制程的步骤。
图1是表示本发明的用以去除电极氧化膜及蚀刻电极的处理方法的顺序图。以下，参考图1，详细地对本发明进行说明。
本发明的用以去除电极氧化膜及蚀刻电极的处理方法包括从形成有通道的电极去除形成在电极上的氧化膜的步骤S100。
通常，在基板上形成电极，在电极上形成绝缘膜(SiO、SiO2、Si2N3或其混合层)，为了开放电极而通过蚀刻制程形成通道。然而，产生如下问题：用以形成通道的硬质遮罩具备在绝缘膜上，因去除硬质遮罩时使用的氧气而在形成通道时开放的电极氧化。
图2(a)及图2(b)是表示在进行用以形成通道的所述制程后打开的电极中形成有氧化膜的扫描式电子显微镜照片，图2(a)是表示在电极上形成有通道的SEM照片，图2(b)是表示因氧气而在电极上形成有氧化膜的SEM照片。具体而言，如图2(b)所示，可知在电极上形成通道而电极打开，且可知在打开的电极的上部形成有氧化膜。
图3是概略性地表示图2(a)及图2(b)的SEM照片中的电极的示意图。如图3所示，电极10像上述内容一样因通道形成制程而形成氧化膜11。
上述氧化膜引发增加电极的电阻的问题。为了去除这种氧化膜，以往主要使用热处理制程或化学机械抛光(Chemical Mechanical Polishing，CMP)制程。然而，这种以往的制程存在无法应用于高纵横比的通道、沟槽、孔的问题。
因此，需去除在形成通道时形成在电极的氧化膜或使其还原，在本发明中，为了从具有高纵横比的通道、孔、沟槽等去除氧化膜或使其还原，可利用等离子体去除形成在电极的氧化膜。
尤其，可通过本发明的氧化膜去除制程去除具备在具有宽深比最小为20倍以上的纵横比的通道、沟槽、孔的下部的电极上的氧化膜或使其还原。
另外，由于在使用具备簇射头的等离子体的氧化膜去除反应中仅自由基，由此可将因等离子体而活化的离子引起的基板的物理损伤及电损伤最小化。
另外，在本发明中，为了去除氧化膜而使用H2/Ar气体，由此可不对现有的沉积物(在形成通道时沉积的其他氮化物及/或氧化物)产生影响而对形成在电极上的绝缘膜实现高选择比、即不使绝缘膜(氧化物及氮化物)产生损伤。
此时，在本发明的用以去除电极氧化膜的处理方法中，所述电极可由选自由钨、钛、多晶硅及铝所组成的族群中的一种以上形成。
另外，去除电极氧化膜时使用的H2/Ar中的H2相对于Ar的流量比(H2/Ar)优选为0.01至0.1。如果H2相对于Ar的所述流量比过小，则存在无法去除形成在电极的氧化膜的问题，如果流量比过大，则氧化膜去除效率下降或等离子体放电稳定化存在问题。
去除所述电极氧化膜时施加的RF功率优选为0.5kW至5.0kW。如果施加的所述RF功率过小，则存在无法去除氧化膜的一部分的问题，在过于过度施加的情况下，有产生因电弧放电引起的损伤的担忧。
另外，优选为在超过常温的温度下执行所述氧化膜的去除。
其次，本发明的用以去除电极氧化膜及蚀刻电极的处理方法包括对去除氧化膜的所述电极执行蚀刻制程的步骤S200。
有关于此，除在电极表面产生氧化膜以外，也会在氧化膜下部的电极部分产生因氧气或其他制程而受损的部分，需去除所述氧化膜下部的受损的电极部分。尤其，在高速元件的情况下，电阻率较为重要，如果所述氧化膜下部的电极部分受损，则因晶格畸变(lattice distortion)而导电率下降，从而会在高速驱动中产生问题(参考图3可知，在所述氧化膜11的下部，因氧化膜中的氧扩散而在电极产生受损部分12)。
具体而言，如果电极产生受损部分，则存在因润湿性(wettability)而在进行后续沉积制程时其他物质无法沉积到电极上的问题，且存在如下问题：因电极受损而最终元件的反应性变慢，从而误动作增加，因此最终制造的元件的可靠性降低。
所述蚀刻制程是使用蚀刻制程从去除氧化膜的电极去除受损的电极部分的制程，蚀刻的电极部分为几十埃水准，相较于电极尺寸非常薄。
此时，可利用ClF3/N2气体执行所述蚀刻制程。
另外，在进行蚀刻制程时反应温度越低，则形成在绝缘膜的氮化物的选择比越优异，因此优选为在常温以下的温度下执行所述蚀刻制程。
因如上所述的蚀刻制程的条件而具有绝缘膜的氧化膜不产生损伤且氮化物的损伤降低的优点，因此可仅蚀刻电极而不使高纵横比的通道受损。
图4是表示本发明的一实施例的用以去除电极氧化膜及蚀刻电极的处理方法中使用的等离子体装置的示意图。等离子体装置100包括处理腔室106、气体源102及高频电源122，在处理腔室106的上部具备用以产生等离子体的气体源102，在处理腔室106的一侧具备高频电源122。
在处理腔室106具备气体分配板112、簇射头128及基座120，在基座120的上部具备基板118。在气体分配板112与簇射头128之间有气体区域114，在簇射头128与基板118之间有气体反应区域116。
首先，从气体源102供给用以产生等离子体的气体，通过气体注入口108流入到处理腔室106内，所流入的气体可通过气体分配板112内的孔110进入到气体分配板112与簇射头128之间的气体区域114。气体区域114可为等离子体激发区域，气体分配板112可作为电极发挥功能而产生等离子体。即，在气体分配板112连接高频电源122，簇射头128接地，在气体分配板112与簇射头128之间产生等离子体。
另外，在气体区域114产生的等离子体通过簇射头128进入到气体反应区域116，从而可去除形成在基板118的构造物的氧化膜。
形成在簇射头128的孔124可容许反应性自由基或不带电的中性物种通过，并且控制或防止等离子体(离子化的物质)通过。
基座120支撑基板118，且可在处理腔室106上下移动，在基座120具备热电偶(TC)，因此可测定或控制基板118的温度。
另外，从气体源102或簇射头128提供用以蚀刻电极的气体，从而可蚀刻受损的电极。
在本发明的用以去除电极氧化膜及蚀刻电极的处理方法中，可像上述内容一样通过利用H2/Ar气体的等离子体去除电极的氧化物，其次，可利用ClF3/N2气体蚀刻电极。
本发明的用以去除电极氧化膜及蚀刻电极的处理方法可在同一腔室执行，也可在具备多个腔室而在各腔室执行氧化膜去除制程及蚀刻制程的集群(cluster)系统中进行。
另外，本发明的用以去除电极氧化膜及蚀刻电极的处理方法具有如下优点：在真空环境中执行而电极氧化膜去除制程及蚀刻制程的制程控制较为容易，且在不供给氧气的非氧化环境中执行而可防止电极再氧化。
实施例1：钨的氧化膜的去除及钨的蚀刻1
1.形成在钨的氧化膜的去除
确认在形成通道而开放的钨形成有氧化膜后，使形成有通道的钨位于处理腔室的基座上。将H2/Ar(流量比＝0.05)的反应气体注入到腔室内，施加1.5kW的RF功率而产生等离子体，之后利用通过簇射头的反应性自由基进行240秒的反应来去除钨的氧化膜。
2.钨的蚀刻
对去除氧化膜的钨提供ClF3/N2气体而对钨进行蚀刻。此时，蚀刻时间为120秒。
实施例2：钨的氧化膜的去除及钨的蚀刻2
在进行形成在钨的氧化膜的去除制程时施加2.0kW的RF功率，除此以外，以与所述实施例1相同的方法去除形成在钨的氧化膜且对钨进行蚀刻。
实施例3：钨的氧化膜的去除及钨的蚀刻3
在进行形成在钨的氧化膜的去除制程时施加2.5kW的RF功率，除此以外，以与所述实施例1相同的方法去除形成在钨的氧化膜且对钨进行蚀刻。
比较例1：钨的蚀刻
确认在形成通道而开放的钨形成有氧化膜后，提供ClF3/N2反应气体而进行120秒的反应。
下述表1记载实施例1至实施例3及比较例1的制程条件。
[表1]
实验例1：与是否执行钨的氧化膜去除制程对应的钨的蚀刻的分析
在本发明的用以去除电极氧化膜及蚀刻电极的处理方法中，对与是否执行钨的氧化膜去除制程对应的钨蚀刻与否进行分析，并将其结果示于图5。
如图5所示，可知在不执行钨的氧化膜去除制程的比较例1中，即便执行本发明的蚀刻制程，钨也不会被蚀刻。
实验例2：与钨的氧化膜去除制程对应的钨蚀刻量变化的分析
在本发明的用以去除电极氧化膜及蚀刻电极的处理方法中，对与氧化膜去除制程对应的钨蚀刻量变化进行分析，并将其结果示于图6。
实施例1、实施例2及实施例3分别将RF功率变为1.5kW、2.0kW及2.5kW，除此以外，以相同的条件执行氧化膜去除制程及蚀刻制程。
如图6所示，可知即便相同地执行钨蚀刻制程，如果增加进行氧化膜去除制程时施加的RF功率，则钨的蚀刻率也会增加。
图6的结果为在本发明所属的技术领域内并不普遍且普通技术人员也难以推测的结果。
如图6，认为电极氧化膜去除制程对后续制程、即电极蚀刻制程产生影响的原因在于如下原因。
在电极氧化膜去除制程期间暴露到化学物种的电极氧化膜即便因如晶体学方向性等的因素而在宏观上(macroscopic)沿厚度方向均匀，但在微观上(microscopic)被不均匀地去除。
如果其他制程条件相同，则电极氧化膜去除制程中的RF功率越增加，产生的氢自由基越多，从而去除的钨氧化物的量增加，因此零散地露出的钨电极部分增加。
另一方面，后续制程、即电极蚀刻制程利用等离子体蚀刻制程，因此即便残留钨氧化膜的一部分，因作为各向同性蚀刻的等离子体蚀刻制程的特性而残留的所述钨氧化膜下方的电极也会被蚀刻。
因此，如果钨氧化膜去除制程中的RF功率增加，则因微观上不均匀的钨氧化物的蚀刻特性而位于钨氧化物下方的电极所露出的表面增加，因此，结果判断为钨氧化膜去除制程中的RF功率越大，则后续电极蚀刻制程中的电极蚀刻量越增加。
实验例3：因钨氧化膜去除制程产生的电极面电阻的分析
在本发明的用以去除电极氧化膜及蚀刻电极的处理方法中，在执行氧化膜去除制程后对钨的面电阻进行分析。
确认到如果通过本发明的电极氧化膜去除制程去除形成在钨的氧化膜，则钨的面电阻与去除氧化膜前相比减少4％至5％。另外，在通过本发明的电极蚀刻制程进一步去除钨所存在的受损部分的情况下，面电阻会进一步减小。
即，利用本发明的处理方法不仅去除形成在电极上的氧化膜，而且还去除受损的部分，由此可提高电极的反应性，因此可提高元件的性能。
以上，以本发明的实施例为中心进行了说明，但普通技术人员可实施各种变更或变形。因此，可理解为只要不脱离本发明的范围，则这种变更与变形包括在本发明的范畴内。
Claims (6)
1.一种用以去除电极氧化膜及蚀刻电极的处理方法，包括：
利用通过射频功率产生的等离子体及氢气/氩气从形成有通道的电极去除形成在所述电极上的氧化膜；以及
利用三氟化氯气体对去除所述氧化膜的所述电极进行蚀刻制程，以去除所述电极的受损部分，
其中在所述氢气/氩气中，氢气相对于氩气的流量比为0.01至0.1，
其中去除所述氧化膜的步骤包括：
将H2/Ar气体注入到腔室内，所述腔室包括簇射头及位于所述簇射头上方的气体分配板，
通过所述簇射头和所述簇射头上方的所述气体分配板之间的射频功率产生等离子体，以及
利用通过所述簇射头的反应性自由基来去除所述氧化膜。
2.根据权利要求1所述的用以去除电极氧化膜及蚀刻电极的处理方法，其中所述电极为选自由钨、钛、多晶硅及铝所组成的族群中的一种以上。
3.根据权利要求1所述的用以去除电极氧化膜及蚀刻电极的处理方法，其中在常温以下的温度下执行所述蚀刻制程。
4.根据权利要求1所述的用以去除电极氧化膜及蚀刻电极的处理方法，其中在执行所述氧化膜的去除直到所述电极打开后执行所述蚀刻制程。
5.根据权利要求1所述的用以去除电极氧化膜及蚀刻电极的处理方法，其中在去除所述氧化膜时使用的射频功率越大，则所述蚀刻制程中的所述电极的蚀刻量越增加。
6.根据权利要求1所述的用以去除电极氧化膜及蚀刻电极的处理方法，其中在非氧化环境中执行所述氧化膜的去除及所述蚀刻制程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180169064A KR102311907B1 (ko) | 2018-12-26 | 2018-12-26 | 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 |
| KR10-2018-0169064 | 2018-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111383919A CN111383919A (zh) | 2020-07-07 |
| CN111383919B true CN111383919B (zh) | 2024-03-26 |
Family
ID=71221333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911274320.5A Active CN111383919B (zh) | 2018-12-26 | 2019-12-12 | 用以去除电极氧化膜及蚀刻电极的处理方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102311907B1 (zh) |
| CN (1) | CN111383919B (zh) |
| TW (1) | TWI713099B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112233976B (zh) * | 2020-12-17 | 2021-03-05 | 度亘激光技术（苏州）有限公司 | 一种基板刻蚀方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| KR20020059880A (ko) * | 2001-01-08 | 2002-07-16 | (주)에이피엘 | 반도체 집적소자 제조공정 및 장치 |
| WO2009084194A1 (en) * | 2007-12-28 | 2009-07-09 | Tokyo Electron Limited | Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device |
| CN103430288A (zh) * | 2011-03-14 | 2013-12-04 | 应用材料公司 | 用于金属及金属氧化物膜的蚀刻的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749145B1 (ko) * | 2000-02-10 | 2007-08-14 | 신에쯔 한도타이 가부시키가이샤 | 보호막 부착 실리콘 보트 및 그 제조방법, 그를 이용하여열처리된 실리콘 웨이퍼 |
| KR100573929B1 (ko) * | 2001-12-14 | 2006-04-26 | (주)에이피엘 | 플라즈마를 이용한 표면 세정 장치 및 방법 |
| US20020124867A1 (en) * | 2001-01-08 | 2002-09-12 | Apl Co., Ltd. | Apparatus and method for surface cleaning using plasma |
| KR100474539B1 (ko) * | 2002-07-15 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2018
- 2018-12-26 KR KR1020180169064A patent/KR102311907B1/ko active IP Right Grant
-
2019
- 2019-11-13 TW TW108141116A patent/TWI713099B/zh active
- 2019-12-12 CN CN201911274320.5A patent/CN111383919B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| KR20020059880A (ko) * | 2001-01-08 | 2002-07-16 | (주)에이피엘 | 반도체 집적소자 제조공정 및 장치 |
| WO2009084194A1 (en) * | 2007-12-28 | 2009-07-09 | Tokyo Electron Limited | Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device |
| CN103430288A (zh) * | 2011-03-14 | 2013-12-04 | 应用材料公司 | 用于金属及金属氧化物膜的蚀刻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI713099B (zh) | 2020-12-11 |
| TW202025262A (zh) | 2020-07-01 |
| KR102311907B1 (ko) | 2021-10-14 |
| KR20200080444A (ko) | 2020-07-07 |
| CN111383919A (zh) | 2020-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI796358B (zh) | 選擇性蝕刻的自對準通孔製程 | |
| US10566206B2 (en) | Systems and methods for anisotropic material breakthrough | |
| US9190290B2 (en) | Halogen-free gas-phase silicon etch | |
| US20180261686A1 (en) | Transistor sidewall formation process | |
| US8980758B1 (en) | Methods for etching an etching stop layer utilizing a cyclical etching process | |
| US9543163B2 (en) | Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process | |
| TWI520212B (zh) | 選擇性氮化鈦蝕刻 | |
| US20150214066A1 (en) | Method for material removal in dry etch reactor | |
| TWI705529B (zh) | 空氣間隙形成處理 | |
| KR100595065B1 (ko) | 드라이 에칭 방법 | |
| CN111383919B (zh) | 用以去除电极氧化膜及蚀刻电极的处理方法 | |
| JP4123428B2 (ja) | エッチング方法 | |
| KR100932763B1 (ko) | 시료의 플라즈마 에칭방법 | |
| US10170336B1 (en) | Methods for anisotropic control of selective silicon removal | |
| US20230015080A1 (en) | Metal oxide directional removal | |
| TW201903966A (zh) | 自對準通孔處理流程 | |
| US10256112B1 (en) | Selective tungsten removal | |
| US11715780B2 (en) | High performance and low power semiconductor device | |
| TW201903834A (zh) | 自對準觸點與閘極處理流程 | |
| US11798813B2 (en) | Selective removal of ruthenium-containing materials | |
| TW201903841A (zh) | 降低鰭式場效電晶體裝置的接觸電阻的方法及結構 | |
| CN111095525B (zh) | 选择性蚀刻的自对准过孔工艺 | |
| TW201839905A (zh) | 選擇性側壁間隔物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |