TW202025262A - 移除電極氧化層與蝕刻電極之處理方法 - Google Patents
移除電極氧化層與蝕刻電極之處理方法 Download PDFInfo
- Publication number
- TW202025262A TW202025262A TW108141116A TW108141116A TW202025262A TW 202025262 A TW202025262 A TW 202025262A TW 108141116 A TW108141116 A TW 108141116A TW 108141116 A TW108141116 A TW 108141116A TW 202025262 A TW202025262 A TW 202025262A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- oxide film
- etching
- processing method
- tungsten
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 98
- 230000008569 process Effects 0.000 claims abstract description 89
- 238000003672 processing method Methods 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims description 50
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 34
- 239000010937 tungsten Substances 0.000 claims description 34
- 229910052721 tungsten Inorganic materials 0.000 claims description 34
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 4
- 229910052786 argon Inorganic materials 0.000 claims 4
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 claims 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 16
- 229910001930 tungsten oxide Inorganic materials 0.000 description 16
- 239000000758 substrate Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明有關一種利用電漿及氣體的用以去除電極氧化膜及蝕刻電極的處理方法，更具體而言，有關一種包括從形成有通道的電極去除形成在電極上的氧化膜的步驟、及對去除氧化膜的所述電極執行蝕刻製程的步驟的用以去除電極氧化膜及蝕刻電極的處理方法。
Description
本發明有關一種利用電漿及氣體去除形成在電極上的氧化膜，通過蝕刻製程對電極受損的部分進行處理的方法。
通過在基板表面上形成複雜地圖案化而成的物質層的製程來製造積體電路。為了在基板上形成經圖案化的物質，需要去除物質的控制製程。作為這種製程，有利用化學反應（溶液）的濕式蝕刻（wet etching）方法與利用化學反應（氣體）的乾式蝕刻（dry etching）方法等。
另一方面，濕式蝕刻包括將光阻圖案轉印到具備在下部的層、將層薄膜化或使已存在於表面的特徵的橫向尺寸變薄，因此用於各種目的。
然而，濕式蝕刻存在如下等較大的問題：微小圖案的縱橫比增加而無法均勻地蝕刻表面，且圖案塌陷。並且，在微小圖案中，因濕式蝕刻製程的極限與低選擇比而乾式蝕刻備受關注。
乾式蝕刻有氣相蝕刻與利用反應性氣體的電漿狀態進行蝕刻的電漿蝕刻，這種乾式蝕刻中的電漿蝕刻可僅對所期望的部分進行蝕刻，故而具有準確性良好且可進行微細圖案化的優點。
然而，在進行電漿蝕刻製程時存在如下問題：電漿能量會在蝕刻基板時使表面變粗糙，或者因電漿活化的元素吸附或滲透到基板表面而產生缺陷。
另外，在利用電漿製程對具有高縱橫比的構造使用蝕刻製程的情況下，存在如下問題：例如，在用以打開閘極電極的溝槽製程中，因進行電漿製程時使用的氣體而電極氧化，從而元件的性能下降。
作為與此相關的現有文獻，在韓國註冊專利編號第10-0525119號（公開日：2001.05.15.）中揭示有閘極電極形成方法，且揭示有為了去除形成在鎢的氧化膜而在氫氣環境中進行熱處理的製程，但存在無法應用於高縱橫比的通道、溝槽及孔的問題。
[發明欲解決的課題]
因此，本發明提供一種不僅解決在具有高縱橫比的構造中因形成在電極上的氧化膜引起的問題，而且可從電極去除受損的部分的電極處理方法。
[解決課題的手段]
為了解決上述課題，本發明提供一種用以去除電極氧化膜及蝕刻電極的處理方法，其包括：從形成有通道的電極去除形成在電極上的氧化膜的步驟；以及去除氧化膜的所述電極執行蝕刻製程的步驟。
此時，所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：在同一腔室或集群（cluster）系統中執行所述氧化膜去除製程及蝕刻製程。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：在真空及非氧化環境中執行所述氧化膜去除製程及蝕刻製程。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：所述電極由選自由鎢、鈦、多晶矽及鋁所組成的族群中的一種以上形成。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：利用H2
/Ar氣體執行所述氧化膜的去除，所述H2
/Ar氣體中的H2
相對於Ar的流量比（H2
/Ar）為0.01至0.1。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：利用通過射頻（Radio Frequency，RF）功率產生的電漿及氣體執行所述氧化膜的去除。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：在去除所述氧化膜時施加的RF功率為0.5 kW至5.0 kW。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：在超過常溫的溫度下執行所述氧化膜的去除。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：利用ClF3
氣體執行所述蝕刻製程。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：利用通過RF功率產生的電漿及氣體執行所述蝕刻製程。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：在常溫以下的溫度下執行所述蝕刻製程。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：在執行氧化膜的去除直到所述電極打開後執行所述蝕刻製程。
所述用以去除電極氧化膜及蝕刻電極的處理方法的特徵在於：去除所述氧化膜時使用的RF功率越大，則所述蝕刻製程中的電極的蝕刻量越增加。
[發明效果]
根據本發明，可利用電漿去除進行通道形成製程時形成在電極上的氧化膜，從而可防止因氧化膜引起的如電極的電阻增加的問題。
另外，本發明可通過利用氣體的蝕刻製程去除電極受損的部分，因此可防止在進行後續沉積製程時其他物質無法沉積到電極上的問題，且通過去除受損的部分，可解決電極的導電率下降或防止導電率下降的現象，可無誤動作且具有可靠性地使用最終製造的元件。
另外，本發明的用以去除電極氧化膜及蝕刻電極的處理方法可在真空環境及非氧化環境中執行，因此容易控制電極氧化膜去除製程及蝕刻製程，可防止電極再氧化。
另外，使用氣體及電漿方式而僅自由基用於氧化膜去除反應，由此可將因電漿而活化的離子引起的物理損傷、電損傷最小化。
參照附圖，詳細地對上述目的、特徵及優點進行說明，由此本發明所屬的技術領域內的普通技術人員可容易地實施本發明的技術思想。在對本發明進行說明時，在判斷為與本發明相關的公知技術的具體說明會不必要地混淆本發明的主旨的情況下，省略詳細說明。以下，參照附圖，詳細地對本發明的優選實施例進行說明。圖中相同的圖式標號用於表示相同或相似的構成要素。
本發明提供一種用以去除電極氧化膜及蝕刻電極的處理方法，其包括：
從形成有通道的電極去除形成在電極上的氧化膜的步驟；以及
對去除氧化膜的所述電極進行蝕刻製程的步驟。
圖1是表示本發明的用以去除電極氧化膜及蝕刻電極的處理方法的順序圖。以下，參考圖1，詳細地對本發明進行說明。
本發明的用以去除電極氧化膜及蝕刻電極的處理方法包括從形成有通道的電極去除形成在電極上的氧化膜的步驟S100。
通常，在基板上形成電極，在電極上形成絕緣膜（SiO、SiO2
、Si2
N3
或其混合層），為了開放電極而通過蝕刻製程形成通道。然而，產生如下問題：用以形成通道的硬質罩幕具備在絕緣膜上，因去除硬質罩幕時使用的氧氣而在形成通道時開放的電極氧化。
圖2（a）及圖2（b）是表示在進行用以形成通道的所述製程後打開的電極中形成有氧化膜的掃描式電子顯微鏡照片，圖2（a）是表示在電極上形成有通道的SEM照片，圖2（b）是表示因氧氣而在電極上形成有氧化膜的SEM照片。具體而言，如圖2（b）所示，可知在電極上形成通道而電極打開，且可知在打開的電極的上部形成有氧化膜。
圖3是概略性地表示圖2（a）及圖2（b）的SEM照片中的電極的示意圖。如圖3所示，電極10像上述內容一樣因通道形成製程而形成氧化膜11。
上述氧化膜引發增加電極的電阻的問題。為了去除這種氧化膜，以往主要使用熱處理製程或化學機械研磨（Chemical Mechanical Polishing，CMP）製程。然而，這種以往的製程存在無法應用於高縱橫比的通道、溝槽、孔的問題。
因此，需去除在形成通道時形成在電極的氧化膜或使其還原，在本發明中，為了從具有高縱橫比的通道、孔、溝槽等去除氧化膜或使其還原，可利用電漿去除形成在電極的氧化膜。
尤其，可通過本發明的氧化膜去除製程去除具備在具有縱橫比最小為20倍以上的縱橫比的通道、溝槽、孔的下部的電極上的氧化膜或使其還原。
另外，由於在使用具備簇射頭的電漿的氧化膜去除反應中僅自由基，由此可將因電漿而活化的離子引起的基板的物理損傷及電損傷最小化。
另外，在本發明中，為了去除氧化膜而使用H2
/Ar氣體，由此可不對現有的沉積物（在形成通道時沉積的其他氮化物及/或氧化物）產生影響而對形成在電極上的絕緣膜實現高選擇比、即不使絕緣膜（氧化物及氮化物）產生損傷。
此時，在本發明的用以去除電極氧化膜的處理方法中，所述電極可由選自由鎢、鈦、多晶矽及鋁所組成的族群中的一種以上形成。
另外，去除電極氧化膜時使用的H2
/Ar中的H2
相對於Ar的流量比（H2
/Ar）優選為0.01至0.1。如果H2
相對於Ar的所述流量比過小，則存在無法去除形成在電極的氧化膜的問題，如果流量比過大，則氧化膜去除效率下降或電漿放電穩定化存在問題。
去除所述電極氧化膜時施加的RF功率優選為0.5 kW至5.0 kW。如果施加的所述RF功率過小，則存在無法去除氧化膜的一部分的問題，在過於過度施加的情況下，有產生因電弧放電引起的損傷的擔憂。
另外，優選為在超過常溫的溫度下執行所述氧化膜的去除。
其次，本發明的用以去除電極氧化膜及蝕刻電極的處理方法包括對去除氧化膜的所述電極執行蝕刻製程的步驟S200。
有關於此，除在電極表面產生氧化膜以外，也會在氧化膜下部的電極部分產生因氧氣或其他製程而受損的部分，需去除所述氧化膜下部的受損的電極部分。尤其，在高速元件的情況下，電阻率較為重要，如果所述氧化膜下部的電極部分受損，則因晶格畸變（lattice distortion）而導電率下降，從而會在高速驅動中產生問題（參考圖3可知，在所述氧化膜11的下部，因氧化膜中的氧擴散而在電極產生受損部分12）。
具體而言，如果電極產生受損部分，則存在因潤濕性（wettability）而在進行後續沉積製程時其他物質無法沉積到電極上的問題，且存在如下問題：因電極受損而最終元件的反應性變慢，從而誤動作增加，因此最終製造的元件的可靠性降低。
所述蝕刻製程是使用蝕刻製程從去除氧化膜的電極去除受損的電極部分的製程，蝕刻的電極部分為幾十埃水準，相較於電極尺寸非常薄。
此時，可利用ClF3
/N2
氣體執行所述蝕刻製程。
另外，在進行蝕刻製程時反應溫度越低，則形成在絕緣膜的氮化物的選擇比越優異，因此優選為在常溫以下的溫度下執行所述蝕刻製程。
因如上所述的蝕刻製程的條件而具有絕緣膜的氧化膜不產生損傷且氮化物的損傷降低的優點，因此可僅蝕刻電極而不使高縱橫比的通道受損。
圖4是表示本發明的一實施例的用以去除電極氧化膜及蝕刻電極的處理方法中使用的電漿裝置的示意圖。電漿裝置100包括處理腔室106、氣體源102及高頻電源122，在處理腔室106的上部具備用以產生電漿的氣體源102，在處理腔室106的一側具備高頻電源122。
在處理腔室106具備氣體分配板112、簇射頭128及基座120，在基座120的上部具備基板118。在氣體分配板112與簇射頭128之間有氣體區域114，在簇射頭128與基板118之間有氣體反應區域116。
首先，從氣體源102供給用以產生電漿的氣體，通過氣體注入口108流入到處理腔室106內，所流入的氣體可通過氣體分配板112內的孔110進入到氣體分配板112與簇射頭128之間的氣體區域114。氣體區域114可為電漿激發區域，氣體分配板112可作為電極發揮功能而產生電漿。即，在氣體分配板112連接高頻電源122，簇射頭128接地，在氣體分配板112與簇射頭128之間產生電漿。
另外，在氣體區域114產生的電漿通過簇射頭128進入到氣體反應區域116，從而可去除形成在基板118的構造物的氧化膜。
形成在簇射頭128的孔124可容許反應性自由基或不帶電的中性物種通過，並且控制或防止電漿（離子化的物質）通過。
基座120支撐基板118，且可在處理腔室106上下移動，在基座120具備熱電偶（TC），因此可測定或控制基板118的溫度。
另外，從氣體源102或簇射頭128提供用以蝕刻電極的氣體，從而可蝕刻受損的電極。
在本發明的用以去除電極氧化膜及蝕刻電極的處理方法中，可像上述內容一樣通過利用H2
/Ar氣體的電漿去除電極的氧化物，其次，可利用ClF3
/N2
氣體蝕刻電極。
本發明的用以去除電極氧化膜及蝕刻電極的處理方法可在同一腔室執行，也可在具備多個腔室而在各腔室執行氧化膜去除製程及蝕刻製程的集群（cluster）系統中進行。
另外，本發明的用以去除電極氧化膜及蝕刻電極的處理方法具有如下優點：在真空環境中執行而電極氧化膜去除製程及蝕刻製程的製程式控制制較為容易，且在不供給氧氣的非氧化環境中執行而可防止電極再氧化。
實施例1：鎢的氧化膜的去除及鎢的蝕刻1
1.形成在鎢的氧化膜的去除
確認在形成通道而開放的鎢形成有氧化膜後，使形成有通道的鎢位於處理腔室的基座上。將H2
/Ar（流量比＝0.05）的反應氣體注入到腔室內，施加1.5 kW的RF功率而產生電漿，之後利用通過簇射頭的反應性自由基進行240秒的反應來去除鎢的氧化膜。
2.鎢的蝕刻
對去除氧化膜的鎢提供ClF3
/N2
氣體而對鎢進行蝕刻。此時，蝕刻時間為120秒。
實施例2：鎢的氧化膜的去除及鎢的蝕刻2
在進行形成在鎢的氧化膜的去除製程時施加2.0 kW的RF功率，除此以外，以與所述實施例1相同的方法去除形成在鎢的氧化膜且對鎢進行蝕刻。
實施例3：鎢的氧化膜的去除及鎢的蝕刻3
在進行形成在鎢的氧化膜的去除製程時施加2.5 kW的RF功率，除此以外，以與所述實施例1相同的方法去除形成在鎢的氧化膜且對鎢進行蝕刻。
比較例1：鎢的蝕刻
確認在形成通道而開放的鎢形成有氧化膜後，提供ClF3
/N2
反應氣體而進行120秒的反應。
下述表1記載實施例1至實施例3及比較例1的製程條件。
[表1]
| 示例 | 製程條件 | |||
| 氧化膜去除製程 | 蝕刻製程 | |||
| 氣體種類 | 流量比 | 功率（kW） | 氣體種類 | |
| 實施例1 | H2 /Ar | 0.05 | 1.5 | ClF3 /N2 |
| 實施例2 | H2 /Ar | 0.05 | 2.0 | ClF3 /N2 |
| 實施例3 | H2 /Ar | 0.05 | 2.5 | ClF3 /N2 |
| 比較例1 | - | - | - | ClF3 /N2 |
實驗例1：與是否執行鎢的氧化膜去除製程對應的鎢的蝕刻的分析
在本發明的用以去除電極氧化膜及蝕刻電極的處理方法中，對與是否執行鎢的氧化膜去除製程對應的鎢蝕刻與否進行分析，並將其結果示於圖5。
如圖5所示，可知在不執行鎢的氧化膜去除製程的比較例1中，即便執行本發明的蝕刻製程，鎢也不會被蝕刻。
實驗例2：與鎢的氧化膜去除製程對應的鎢蝕刻量變化的分析
在本發明的用以去除電極氧化膜及蝕刻電極的處理方法中，對與氧化膜去除製程對應的鎢蝕刻量變化進行分析，並將其結果示於圖6。
實施例1、實施例2及實施例3分別將RF功率變為1.5 kW、2.0 kW及2.5 kW，除此以外，以相同的條件執行氧化膜去除製程及蝕刻製程。
如圖6所示，可知即便相同地執行鎢蝕刻製程，如果增加進行氧化膜去除製程時施加的RF功率，則鎢的蝕刻率也會增加。
圖6的結果為在本發明所屬的技術領域內並不普遍且普通技術人員也難以推測的結果。
如圖6，認為電極氧化膜去除製程對後續製程、即電極蝕刻製程產生影響的原因在於如下原因。
在電極氧化膜去除製程期間暴露到化學物種的電極氧化膜即便因如晶體學方向性等的因素而在宏觀上（macroscopic）沿厚度方向均勻，但在微觀上（microscopic）被不均勻地去除。
如果其他製程條件相同，則電極氧化膜去除製程中的RF功率越增加，產生的氫自由基越多，從而去除的鎢氧化物的量增加，因此零散地露出的鎢電極部分增加。
另一方面，後續製程、即電極蝕刻製程利用電漿蝕刻製程，因此即便殘留鎢氧化膜的一部分，因作為各向同性蝕刻的電漿蝕刻製程的特性而殘留的所述鎢氧化膜下方的電極也會被蝕刻。
因此，如果鎢氧化膜去除製程中的RF功率增加，則因微觀上不均勻的鎢氧化物的蝕刻特性而位於鎢氧化物下方的電極所露出的表面增加，因此，結果判斷為鎢氧化膜去除製程中的RF功率越大，則後續電極蝕刻製程中的電極蝕刻量越增加。
實驗例3：因鎢氧化膜去除製程產生的電極面電阻的分析
在本發明的用以去除電極氧化膜及蝕刻電極的處理方法中，在執行氧化膜去除製程後對鎢的面電阻進行分析。
確認到如果通過本發明的電極氧化膜去除製程去除形成在鎢的氧化膜，則鎢的面電阻與去除氧化膜前相比減少4%至5%。另外，在通過本發明的電極蝕刻製程進一步去除鎢所存在的受損部分的情況下，面電阻會進一步減小。
即，利用本發明的處理方法不僅去除形成在電極上的氧化膜，而且還去除受損的部分，由此可提高電極的反應性，因此可提高元件的性能。
以上，以本發明的實施例為中心進行了說明，但普通技術人員可實施各種變更或變形。因此，可理解為只要不脫離本發明的範圍，則這種變更與變形包括在本發明的範疇內。
10:電極
11:氧化膜
12:受損部分
100:電漿裝置
102:氣體源
106:處理腔室
108:氣體注入口
110:氣體分配板的孔
112:氣體分配板
114:氣體區域
116:氣體反應區域
118:基板
120:基座
122:高頻電源
124:簇射頭的孔
128:簇射頭
S100、S200:步驟
圖1是表示本發明的用以去除電極氧化膜及蝕刻電極的處理方法的順序圖。
圖2（a）及圖2（b）是表示在進行用以形成通道的所述罩幕製程時開放的電極中形成有氧化膜的掃描式電子顯微鏡（SEM）照片。
圖3是概略性地表示圖2（a）及圖2（b）的SEM照片中的電極的示意圖。
圖4是表示本發明的一實施例的用以去除電極氧化膜及蝕刻電極的處理方法中使用的電漿裝置的示意圖。
圖5是表示本發明的實施例1及比較例1的製程後的電極的掃描式電子顯微鏡（SEM）照片。
圖6是表示在本發明的用以去除電極氧化膜及蝕刻電極的處理方法中去除氧化膜時與RF功率增加對應的鎢的蝕刻量變化的圖表。
S100、S200:步驟
Claims (11)
- 一種用以去除電極氧化膜及蝕刻電極的處理方法，包括： 從形成有通道的電極去除形成在所述電極上的氧化膜；以及 對去除所述氧化膜的所述電極進行蝕刻製程。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中所述電極為選自由鎢、鈦、多晶矽及鋁所組成的族群中的一種以上。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中利用氫氣/氬氣執行所述氧化膜的去除。
- 根據權利要求3所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中在所述氫氣/氬氣中，氫氣相對於氬氣的流量比（氫氣/氬氣）為0.01至0.1。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中利用通過射頻功率產生的電漿及氣體執行所述氧化膜的去除。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中利用三氟化氯氣體執行所述蝕刻製程。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中利用通過射頻功率產生的電漿及氣體執行所述蝕刻製程。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中在常溫以下的溫度下執行所述蝕刻製程。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中在執行所述氧化膜的去除直到所述電極打開後執行所述蝕刻製程。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中在去除所述氧化膜時使用的射頻功率越大，則所述蝕刻製程中的所述電極的蝕刻量越增加。
- 根據權利要求1所述的用以去除電極氧化膜及蝕刻電極的處理方法，其中在非氧化環境中執行所述氧化膜的去除及所述蝕刻製程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180169064A KR102311907B1 (ko) | 2018-12-26 | 2018-12-26 | 전극의 산화막 제거 및 전극의 식각을 위한 처리 방법 |
| KR10-2018-0169064 | 2018-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202025262A true TW202025262A (zh) | 2020-07-01 |
| TWI713099B TWI713099B (zh) | 2020-12-11 |
Family
ID=71221333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108141116A TWI713099B (zh) | 2018-12-26 | 2019-11-13 | 移除電極氧化層與蝕刻電極之處理方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102311907B1 (zh) |
| CN (1) | CN111383919B (zh) |
| TW (1) | TWI713099B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112233976B (zh) * | 2020-12-17 | 2021-03-05 | 度亘激光技术（苏州）有限公司 | 一种基板刻蚀方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| KR20000041429A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 |
| WO2001059826A1 (fr) * | 2000-02-10 | 2001-08-16 | Shin-Etsu Handotai Co., Ltd. | Nacelle de silicium a film de protection, procede de fabrication, et plaquette en silicium traitee thermiquement utilisant ladite nacelle |
| KR100404956B1 (ko) * | 2001-01-08 | 2003-11-10 | (주)에이피엘 | 반도체 집적소자 제조공정 및 장치 |
| KR100573929B1 (ko) * | 2001-12-14 | 2006-04-26 | (주)에이피엘 | 플라즈마를 이용한 표면 세정 장치 및 방법 |
| US20020124867A1 (en) * | 2001-01-08 | 2002-09-12 | Apl Co., Ltd. | Apparatus and method for surface cleaning using plasma |
| KR100474539B1 (ko) * | 2002-07-15 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| TWI427697B (zh) * | 2007-12-28 | 2014-02-21 | Tokyo Electron Ltd | 金屬膜及金屬氧化膜之蝕刻方法與半導體裝置之製造方法 |
| US9064815B2 (en) * | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
-
2018
- 2018-12-26 KR KR1020180169064A patent/KR102311907B1/ko active IP Right Grant
-
2019
- 2019-11-13 TW TW108141116A patent/TWI713099B/zh active
- 2019-12-12 CN CN201911274320.5A patent/CN111383919B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111383919A (zh) | 2020-07-07 |
| CN111383919B (zh) | 2024-03-26 |
| TWI713099B (zh) | 2020-12-11 |
| KR20200080444A (ko) | 2020-07-07 |
| KR102311907B1 (ko) | 2021-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI796358B (zh) | 選擇性蝕刻的自對準通孔製程 | |
| US10566206B2 (en) | Systems and methods for anisotropic material breakthrough | |
| US9190290B2 (en) | Halogen-free gas-phase silicon etch | |
| TWI492297B (zh) | 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置 | |
| TWI533376B (zh) | 使用氣體脈動之深度矽蝕刻用方法 | |
| TW201826386A (zh) | 用於高深寬比結構之移除方法 | |
| KR101772701B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| TWI713099B (zh) | 移除電極氧化層與蝕刻電極之處理方法 | |
| US20080217294A1 (en) | Method and system for etching a hafnium containing material | |
| WO2006038974A2 (en) | A method and system for forming a feature in a high-k layer | |
| JP4123428B2 (ja) | エッチング方法 | |
| JPH0729879A (ja) | 半導体装置の製造方法 | |
| TW200931515A (en) | Method of plasma treatment and plasma treatment apparatus | |
| TW202314829A (zh) | 金屬氧化物定向移除 | |
| US20240290623A1 (en) | Processing methods to improve etched silicon-and-germanium-containing material surface roughness | |
| JP3986808B2 (ja) | ドライエッチング方法 | |
| Yost et al. | Dry etching of amorphous-Si gates for deep sub-100 nm silicon-on-insulator complementary metal–oxide semiconductor | |
| US20240282585A1 (en) | Treatments to improve etched silicon-and-germanium-containing material surface roughness | |
| TWI837647B (zh) | 含釕材料的選擇性移除法 | |
| JP3597721B2 (ja) | エッチング方法および半導体装置の製造方法 | |
| TW202437385A (zh) | 改良經蝕刻之含矽鍺材料表面粗糙度之加工方法 | |
| JPWO2020100339A1 (ja) | プラズマ処理方法 | |
| TW202008464A (zh) | 電漿處理方法及電漿處理裝置 | |
| JP2003100706A (ja) | ドライエッチング方法 |