JP2005302848A - 半導体製造装置および半導体製造方法 - Google Patents

Abstract

【課題】アスペクト比の高い凹部に対する優れた埋め込み特性を有する半導体製造装置および半導体製造方法を提供すること。
【解決手段】絶縁性を有する材料により基板の縁部に沿う環形状をなしその内縁部がその外側の部分よりも高く形成され内縁部の上面が基板の成膜が施される側の主面と同等以下の高さに配置されるリングを設けた基板ホルダ４と、表面反応に必要な第１イオン種を生成する化合物ガスのみからなる第１のガスを反応室内に導入する第１ノズル８０１と、前記基板の表面に平行方向の噴射方向を有し、前記第１ノズルよりも本数が少なく、前記成膜若しくはエッチングされる物質に対するスパッタ効率が前記第１イオン種より高い第２イオン種を生成する原料、若しくは前記基板の表面反応に必要なラジカル種を生成する原料となる第２のガスを前記反応室内に導入する第２ノズル９０１とを備え、前記第１ノズルおよび前記第２のノズルの少なくとも一方からＨｅガスを前記反応室内に導入する。
【選択図】 図１

Description

本発明は、半導体製造装置および半導体製造方法に関し、特にアスペクト比の高い溝を埋め込む技術に関する。

近年、半導体素子の微細化や高密度化などに伴って、微細でアスペクト比の高い凹部（溝）をその内部に空孔（ボイド）を作らずに薄膜で埋め込むことができる、優れた埋め込み特性を有する埋め込み技術（薄膜形成技術）が要求されている。このような要求を満たすために、例えばいわゆるプラズマＣＶＤ装置が用いられつつある。具体的には、半導体基板に素子分離（shallow trench isolation：ＳＴＩ）領域を形成する場合、高密度プラズマ（high density plasma：ＨＤＰ）型のＣＶＤ装置を用いて、基板の表層部に形成された凹部内にシリコン酸化膜（ＳｉＯ₂膜）の薄膜を成膜する。プラズマＣＶＤ装置については、特許文献１〜４に開示されている。

しかし、近年の半導体装置の微細化や高密度化などに伴い、凹部のアスペクト比はさらに高くなり、ボイド無く埋め込むことは非常に困難である。また従来の方法では、半導体基板でのプラズマ密度の不均一性の改善やプラズマ密度自体の向上を図る効果は少なく、凹部の埋め込み性能の向上には限界がある。
特開平７−１０６３１６号公報 特開２００１−７０９０号公報 特開２００２−２４１９４６号公報 特開２００２−１１０６４６号公報

本発明の目的は、アスペクト比の高い凹部に対する優れた埋め込み特性を有する半導体製造装置および半導体製造方法を提供することにある。

本発明の一形態の半導体製造装置は、プラズマを用いた表面反応により、基板上に成膜若しくは基板をエッチングする装置であって、真空排気可能な反応室と、前記基板を配置するために前記反応室内に配置され、絶縁性を有する材料により前記基板の縁部に沿う環形状をなしその内縁部がその外側の部分よりも高く形成されているとともに前記内縁部の上面が前記基板の前記成膜が施される側の主面と同等以下の高さに配置されるリング本体を設けた基板ホルダと、前記反応室の側壁部に根本部が配置され、前記側壁部から前記反応室の頂部方向に噴射方向が設定され、前記表面反応に必要な第１イオン種を生成する化合物ガスのみから実質的になる第１のガスを前記反応室内に導入するための複数本の第１ノズルと、前記第１ノズルの根本部と実質的に同一水平レベル、若しくは前記第１ノズルの根本部より前記基板寄りの水平位置に配置され、前記基板の表面に平行方向の噴射方向を有し、前記第１ノズルよりも本数が少なく、前記成膜若しくはエッチングされる物質に対するスパッタ効率が前記第１イオン種より高い第２イオン種を生成する原料、若しくは前記基板の表面反応に必要なラジカル種を生成する原料となる第２のガスを前記反応室内に導入するための第２ノズルと、前記第１ノズルが配置された位置と前記反応室の頂部との間の空間に前記第１イオン種が高密度に生成された高密度プラズマを生成するための高周波電界印加手段と、を備え、前記第１ノズルおよび前記第２のノズルの少なくとも一方からＨｅガスを前記反応室内に導入する。

本発明の一形態の半導体製造方法は、反応室内に基板を配置し、前記反応室の頂部と前記基板の間に、前記基板に隣接したイオン走行領域、該イオン走行領域に隣接した第１低密度プラズマ形成領域、該第１低密度プラズマ形成領域に隣接した高密度プラズマ形成領域、及び該高密度プラズマ形成領域と前記反応室の頂部に挟まれた第２低密度プラズマ形成領域を位置させ、前記高密度プラズマ形成領域のプラズマを用いた前記基板の表面反応により、前記基板上に成膜若しくは前記基板をエッチングする方法であって、前記反応室内に前記基板を配置するステップと、前記反応室内を減圧にするステップと、前記反応室の側壁部に設けられ、前記第１低密度プラズマ形成領域に根本部を有し、先端部が前記高密度プラズマ形成領域方向に向かうノズルを用い、前記基板表面の仰角方向に、前記表面反応に必要な第１イオン種を生成する化合物ガスのみから実質的になる第１のガスを噴射するステップと、前記第１のガスを噴射するステップと同時に、前記第１低密度プラズマ形成領域において、前記基板の表面に対して平行方向に、前記成膜若しくはエッチングされる物質に対するスパッタ効率が、前記第１イオン種より高い第２イオン種を生成する第２のガスを噴射するステップと、前記第１のガスを噴射するステップと同時に、前記反応室内にＨｅガスを噴射するステップと、前記高密度プラズマ形成領域、第１及び第２の低密度プラズマ形成領域に高周波電界を印加することにより、前記高密度プラズマ形成領域に前記第１イオン種が高密度に生成された高密度プラズマを生成し、前記第１及び第２の低密度プラズマ形成領域に低密度プラズマを生成し、前記第１イオン種を前記イオン走行領域を介して前記基板の表面に到達させ、前記第１イオン種による前記表面反応を生じさせるとともに、前記基板の縁部付近に、前記基板の表面に沿って前記基板の前記成膜が施される側の主面の上方から前記主面の下方に向かって下がるように電界を形成しつつ、前記第１イオン種および前記Ｈｅガスを前記主面に向けて供給するステップと、を含む。

本発明の一形態の半導体製造方法は、反応室内に基板を配置し、前記反応室の頂部と前記基板の間に、前記基板に隣接したイオン走行領域、該イオン走行領域に隣接した第１低密度プラズマ形成領域、該第１低密度プラズマ形成領域に隣接した高密度プラズマ形成領域、及び該高密度プラズマ形成領域と前記反応室の頂部に挟まれた第２低密度プラズマ形成領域を位置させ、前記高密度プラズマ形成領域のプラズマを用いた前記基板の表面反応により、前記基板上に成膜若しくは前記基板をエッチングする方法であって、前記反応室内に前記基板を配置するステップと、前記反応室内を減圧にするステップと、前記反応室の側壁部に設けられ、前記第１低密度プラズマ形成領域に根本部を有し、先端部が前記高密度プラズマ形成領域方向に向かうノズルを用い、前記基板表面の仰角方向に、前記表面反応に必要なイオン種を生成する化合物ガスのみから実質的になる第１のガスを噴射するステップと、前記第１のガスを噴射するステップと同時に、前記第１低密度プラズマ形成領域において、前記基板の表面に対して平行方向に、前記基板の表面反応に必要なラジカル種を生成する原料となる第２のガスを噴射するステップと、前記第１のガスを噴射するステップと同時に、前記反応室内にＨｅガスを噴射するステップと前記高密度プラズマ形成領域、第１及び第２の低密度プラズマ形成領域に高周波電界を印加することにより、前記高密度プラズマ形成領域に前記イオン種が高密度に生成された高密度プラズマを生成し、前記第１及び第２の低密度プラズマ形成領域に低密度プラズマを生成し、前記イオン種を前記イオン走行領域を介して前記基板の表面に到達させるとともに、前記基板の縁部付近に、前記基板の表面に沿って前記基板の前記成膜が施される側の主面の上方から前記主面の下方に向かって下がるように電界を形成しつつ、前記イオン種および前記Ｈｅガスを前記主面に向けて供給し、前記イオン種及びラジカル種による前記表面反応を生じさせるステップとを含む。

本発明によれば、アスペクト比の高い凹部に対する優れた埋め込み特性を有する半導体装置装置および半導体製造方法を提供できる。

以下、実施形態を図面を参照して説明する。以下の実施形態では、半導体基板にアスペクト比の高い素子分離（ＳＴＩ）領域を形成する際に、高密度プラズマＣＶＤ装置において、凹部をＳｉＯ_２膜で埋め込む。このときに、ＳｉＨ_４ガスを導入するノズルを高密度領域に向け、Ｏ_２ガスを導入するノズルをその他の方向に向け、さらにＨｅガスを導入する。また、半導体基板周りに特殊形状のセラミックリングを設ける。また、Ｈｅガスを導入するノズルは、上記Ｏ_２ガス用ノズル、上記ＳｉＨ_４ガス用ノズル、および単独のノズルの少なくとも一つとする。

（第１の実施形態）
本発明の実施形態は、ＩＣＰ型、ＨＷＰ型、ＥＣＲ型、マグネトロン放電型、表面波励起型等の種々の高密度プラズマを利用して基板（被処理基体）を処理する方法及び装置に適用可能であるが、以下の実施形態においては、ＩＣＰ型高密度プラズマ処理装置について例示的に説明する。又、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

図１に示すように、本発明の第１の実施形態に係る半導体装置の製造装置であるプラズマ処理装置は、真空排気可能な反応室（１，２）と、この反応室（１，２）内に配置された、基板（半導体基板、Ｓｉウェーハ）５を配置するための基板ホルダ４（４ａ，４ｂ，４ｃ，４ｄ）と、反応室（１，２）に接続された、反応室（１，２）内を減圧にする真空排気配管１６と、斜め上方向を向いた複数本の第１ノズル８０１，・・・・・，８０７，・・・・・と、水平方向を向いた複数の第２ノズル９０１，・・・・・，９０５，・・・・・と、反応室（１，２）の内部にプラズマを生成するための高周波電界印加手段（３，６）とを少なくとも有するＩＣＰ型高密度プラズマ処理装置（ＩＣＰ方式のＨＤＰ−ＣＶＤ装置）である。反応室（１，２）はステンレス等の耐腐食性金属からなる容器基体（ベース）１と、この容器基体１の上部のフランジに密閉構造で接続された誘電体容器２とから構成されている。誘電体容器２は、例えば、半透明石英（ＳｉＯ_２）や不透明アルミナ（Ａｌ_２Ｏ_３）で構成されている。基板ホルダ４（４ａ，４ｂ，４ｃ，４ｄ）は、金属製の埋め込み電極４ｄと、この埋め込み電極４ｄを囲んだ、絶縁性材料で構成された基板ホルダ上部４ａ及び基板ホルダ下部４ｂとで構成され、更に基板ホルダ支持部４ｃにより容器基体１に固定されている。埋め込み電極４ｄには、例えば１３．５６ＭＨｚのＲＦバイアス電源７が図示を省略したブロッキングコンデンサを介して接続されている。埋め込み電極４ｄには、バイアス電源７の他に、静電チャック用のＤＣ電源を接続しても良い。更に、図示を省略しているが、基板温度制御用のガス冷却手段等を基板ホルダ４（４ａ，４ｂ，４ｃ，４ｄ）の内部に収納している。複数本の第１ノズル８０１，・・・・・，８０７，・・・・・は、反応室（１，２）の側壁部に根本部が配置され、側壁部から反応室（１，２）の頂部方向に噴射方向が設定されている。この第１ノズル８０１，・・・・・，８０７，・・・・・からは、半導体基板５の表面反応に必要な第１イオン種を生成する化合物ガスのみから実質的に構成された第１のガスとＨｅガスとが反応室（１，２）内に導入される。更に、誘電体容器２の頂部中央部に設けられた単独の頂部ノズル９２１からも、第１のガスとＨｅガスとが反応室（１，２）内に導入される。第１ノズル８０１，・・・・・，８０７，・・・・・・及び頂部ノズル９２１の先端は直径０．１ｍｍ〜０．８ｍｍ程度のオリフィスが設けられていて、第１ノズル８０１，・・・・・，８０７，・・・・・及び頂部ノズル９２１の前には超音速領域、或いは亜音速領域が生成される。第１ノズル８０１，・・・・・，８０７，・・・・・には、ガス配管８１が接続され、ガス配管８１には、図示を省略した第１のガスとＨｅガスの導入量を制御するマスフローコントローラ等の導入ガス制御バルブが設けられている。図示を省略しているが頂部ノズル９２１にも、第１のガスとＨｅガスの導入量を制御する制御手段を具備したガス配管が接続されている。

一方、第２ノズル９０１，・・・・・，９０５，・・・・・は、第１ノズル８０１，・・・・・，８０７，・・・・・の根本部よりと実質的に同一水平レベル、若しくは第１ノズル８０１，・・・・・，８０７，・・・・・の根本部より半導体基板５寄りの水平位置の側壁部に根本部が配置されている。即ち、第２ノズル９０１，・・・・・，９０５，・・・・・の付け根は、第１ノズル８０１，・・・・・，８０７，・・・・・の根本部よりも下方にあっても良い。第２ノズル９０１，・・・・・，９０５，・・・・・からは、第１イオン種より成膜若しくはエッチングされる物質に対するスパッタ効率の高い第２イオン種を生成する原料となる第２のガスとＨｅガスとが反応室（１，２）内に導入される。第２ノズル９０１，・・・・・，９０５，・・・・・の先端は、第１ノズル８０１，・・・・・，８０７，・・・・・と同様に、直径０．１ｍｍ〜０．８ｍｍ程度のオリフィスが設けられており、ノズル前には超音速領域、或いは亜音速領域が生成される。第２ノズル９０１，・・・・・，９０５，・・・・・には、図示を省略したガス配管が接続され、ガス配管には、第２のガスとＨｅガスの導入量を制御するマスフローコントローラ等の導入ガス制御バルブが設けられているのは、第１ノズル８０１，・・・・・，８０７，・・・・・と同様である。なお、第１ノズル８０１，・・・・・，８０７，・・・・・、頂部ノズル９２１及び第２ノズル９０１，・・・・・，９０５，・・・・・のオリフィス径は、ガスの到達、混合を助長するために、０．２ｍｍ〜０．６ｍｍ程度であることがより好ましい。

優れた反応の均一性を確保するためには、第１イオン種の分布を決定する第１ノズル８０１，・・・・・，８０７，・・・・・の本数が多いことが重要になる。なぜなら、全体のノズル本数が多くなると、ノズルから出るガス噴流間の干渉が起こり、この干渉によって半導体基板５方向にガスが逃げ、膜厚分布は悪化する。したがって、図２に示すように、膜厚分布にあまり影響を与えない第２のガスを導入する水平方向を向いた第２ノズル９０１，９０２，・・・・・，９０６の本数は少なく、表面反応に必要な第１イオン種を生成する化合物ガスのみから実質的に構成された第１のガスを導入する第１ノズル８０１，８０２，・・・・・，８１２の本数は増やすことが必要となる（図２のＡ−Ａ方向に沿った断面図が図１に対応する。）。図２においては、第２ノズル９０１，９０２，・・・・・，９０６の本数が６本、第１ノズル８０１，８０２，・・・・・，８１２の本数が１２本の例が示されているが、この本数に限定されないことは勿論である。要は、第２ノズル９０１，９０２，・・・・・，９０６の本数が第１ノズル８０１，８０２，・・・・・，８１２の本数より少なければ、目的とするプラズマ反応の種類や特性に応じて、ノズルの本数は適宜選択可能である。

図示を省略するが、容器基体１にはダイヤフラム型の圧力計やその他の真空ゲージ等所定の圧力測定器が配置され、この圧力測定器の信号を用いて、自動的に反応室（１，２）内の圧力が制御出来るようになっている。真空排気配管１６には、図示を省略するが、この圧力測定器の信号をフィードバックして制御する圧力制御バルブが接続され、更に圧力制御バルブには、排気速度２〜８ｍ^３／ｓ程度のケミカル型ターボ分子ポンプ、拡散ポンプ、クライオポンプ、或いはメカニカルブースタポンプ等の真空排気系が接続されている。

高周波電界印加手段（３，６）は、誘電体容器２の頂部近傍に設けられたＲＦコイル３と、このＲＦコイル３に高周波電力を供給する、例えば１３．５６ＭＨｚのＲＦ電源６とから構成されている。ＲＦ電源６からの高周波出力は、図示を省略したマッチングボックスを介して、ＲＦコイル３に供給される。高周波電界印加手段（３，６）は、第２ノズル９０１，・・・・・，９０５，・・・・・が配置された位置と反応室（１，２）の頂部との間の空間にプラズマを生成する。一般に、反応室（１，２）内のプラズマ生成部には分布があり、ＲＦ電界が集中する高密度プラズマ形成領域１１とその周辺の低密度プラズマ形成領域（１２ａ，１２ｂ）が存在する（図１では、それぞれ「高密度プラズマ領域」１１、「低密度プラズマ領域」（１２ａ，１２ｂ）と略記している。）。ＩＣＰ型、表面波励起プラズマ型等の高密度プラズマ処理装置でその分布は特に顕著になり、ＩＣＰ型高密度プラズマ処理装置の場合、コイル３が設置される誘電体容器２の近傍、半導体基板５に対して上方に高密度プラズマ形成領域１１（プラズマ中のイオン種密度、電子密度が高い領域）が存在しその周囲に低密度プラズマ形成領域（１２ａ，１２ｂ）が存在する。

図１においては、反応室（１，２）内において、半導体基板５の表面の法線方向に、順に、半導体基板５に隣接したイオン走行領域１０、このイオン走行領域１０に隣接した第１低密度プラズマ形成領域（図１では、「第１低密度プラズマ領域」と略記）１２ａ、この第１低密度プラズマ形成領域１２ａに隣接した高密度プラズマ形成領域（図１では、「高密度プラズマ領域」と略記）１１、及びこの高密度プラズマ形成領域１１に隣接した第２低密度プラズマ形成領域（図１では、「第２低密度プラズマ領域」と略記）１２ｂが生成されている。第１低密度プラズマ形成領域１２ａと第２低密度プラズマ形成領域１２ｂとは、高密度プラズマ形成領域１１を包み込むように誘電体容器２の側壁部近傍で互いに連続している。

図１において、第１ノズル８０１，・・・・・，８０７，・・・・・のノズル長Ｌ_１は、基板ホルダ（４ａ，４ｂ，４ｃ）と容器基体１との間のギャップ長Ｌ及び第１ノズル８０１，・・・・・，８０７，・・・・・の半導体基板５に対する仰角（上向き角度）θ_１、容器基体１の内径２Ｒ、半導体基板５の半径ｒによって決まる次式：
Ｒ−ｒ≧Ｌ_１・ｃｏｓθ_１≧０．９Ｌ ・・・・・（１）
の範囲の値であることが好ましい。第１ノズル８０１，・・・・・，８０７，・・・・・の容器基体１の壁面における半導体基板５からの高さ（以下において「ノズル付け根高さ」という。）Ｈ_１は、容器基体１の内径を２Ｒ、半導体基板５の半径ｒ、反応室（１，２）の中央天井（頂部）の半導体基板５からの高さＨ_２とすれば、ノズル長Ｌ_１及び仰角θ_１から、
Ｈ＝Ｒ−ｒ―Ｌ_１・ｃｏｓθ_１ ・・・・・（２）
を定義し、このＨを用いて、
Ｈ_２−Ｌ_１・ｓｉｎθ_１−（Ｒ−Ｌ_１・ｃｏｓθ_１）・ｔａｎθ_１≧Ｈ_１≧Ｈ・ｔａｎ（５０−θ_１）−Ｌ_１・ｓｉｎθ_１ ・・・・・（３）
の範囲とするのが好ましい。

又、第１ノズル８０１，・・・・・，８０７，・・・・・の半導体基板５に対する仰角θ_１は、反応室（１，２）の中央天井（頂部）の半導体基板５からの高さＨ_２、容器基体１の内径２Ｒ、ノズル付け根高さＨ_１から、
Ｈ_２―Ｈ_１―Ｌ_１・ｓｉｎθ_２＝（Ｒ−Ｌ_１・ｃｏｓθ_２）・ｔａｎθ_２・・・・・（４）
の関係で求まる角度θ_２、及び
Ｈ_１＋Ｌ_１・ｓｉｎθ_３＝（Ｒ−ｒ−Ｌ_１・ｃｏｓθ_３）・ｔａｎ（５０−θ_３）・（５）
の関係で求まる角度θ_３を定義し、これらの角度θ_２及び角度θ_３を用いて、
θ_２≧θ_１≧θ_３ ・・・・・（６）
の範囲とするのが好ましい。

容器基体１の内径を２Ｒ＝３８０ｍｍ、反応室（１、２）の中央天井（頂部）の半導体基板５からの高さＨ_２＝１４０ｍｍ、基板ホルダ４（４ａ，４ｂ，４ｃ，４ｄ）と容器基体との間のギャップ長Ｌ＝５０ｍｍ、半導体基板５の半径ｒ＝１００ｍｍ（８インチウエハ）の場合、後述するように、埋め込み特性・面内膜厚均一性から第１ノズル８０１，・・・・・，８０７，・・・・・の仰角θ_１は８°から３０°の範囲が好ましい。

式（１）〜式（６）を考慮すると、例えば、第１ノズル８０１，・・・・・，８０７，・・・・・の仰角θ_１＝８°の場合、９１ｍｍ≧Ｌ_１≧４５ｍｍ、仰角θ_１＝３０°の場合、１０３ｍｍ≧Ｌ_１≧５２ｍｍの範囲のノズル長が好ましい。更に例えば、ノズル長Ｌ_１＝５５ｍｍとすると、仰角θ_１＝８°の場合、１１３ｍｍ≧Ｈ_１≧２４ｍｍ、仰角θ_１＝３０°の場合、３５ｍｍ≧Ｈ_１≧−１２ｍｍのノズル付け根高さＨ_１の範囲が好ましい。ここで、「マイナス」のノズル付け根高さＨ１は、文字通り、「半導体基板５の表面よりも下側」という意味である。

又、容器基体１の内径を２Ｒ＝５００ｍｍ、反応室（１、２）の中央天井（頂部）の半導体基板５からの高さＨ_２＝１６０ｍｍ、基板ホルダ４（４ａ，４ｂ，４ｃ，４ｄ）と容器基体との間のギャップ長Ｌ＝６０ｍｍ、半導体基板５の半径ｒ＝１５０ｍｍ（１２インチウエハ）の場合、式（１）〜式（６）を考慮すると、例えば、第１ノズル８０１，・・・・・，８０７，・・・・・の仰角θ_１＝８°の場合、１０１ｍｍ≧Ｌ_１≧５４ｍｍ、θ_１＝３０°の場合、１１５ｍｍ≧Ｌ_１≧６２ｍｍの範囲のノズル長が好ましい。更に例えば、ノズル長Ｌ_１＝５５ｍｍとすると、仰角θ_１＝８°の場合、１４０ｍｍ≧Ｈ_１≧４５ｍｍ、仰角θ_１＝３０°の場合、０≧Ｈ_１≧−１４ｍｍのノズル付け根高さＨ_１の範囲が好ましい。

より具体的に、シリコン酸化膜（ＳｉＯ_２膜）をＣＶＤする場合で説明すると、第１のガスとしてシリコン（Ｓｉ）を含む化合物ガスを用いれば良い。例えばＳｉＨ_４ガスを第１のガスとして、高密度プラズマ形成領域１１を向いたノズル長Ｌ_１＝５０ｍｍ、ノズル付け根高さＨ_１＝４０ｍｍの第１ノズル８０１，・・・・・，８０７，・・・・・から流量５０ｓｃｃｍで導入する。一方、第２のガスとして、流量１００ｓｃｃｍのＯ_２ガス、或いはＯ_２ガスとＡｒ等の希ガスの混合ガスが採用可能である。この第２のガスを８インチウエハ（半導体基板）５の基板表面に対して平行となっているノズル長Ｌ^＊ _１＝２０ｍｍ、ノズル付け根高さＨ^＊ _１＝４０ｍｍの第２ノズル９０１，・・・・・，９０５，・・・・・から導入すれば良い。そして、ＲＦ電源６から３ｋＷ程度のプラズマ生成用高周波電界を印加し、同時にバイアス電源７を用いて、１〜２ｋＷ程度のバイアス用高周波電界を印加すればプラズマが生成される。図１に示すように、ＳｉＨ_４を導入する第１ノズル８０１，・・・・・，８０７，・・・・・を上方に向けているので、高密度プラズマ形成領域１１でのＳｉＨ_４ガス濃度が高くなる。この結果、第１イオン種（ＳｉＨ_３ ^＋、ＳｉＨ_２ ^＋、ＳｉＨ^＋、Ｓｉ^＋）がイオン走行領域１０を介して半導体基板５の表面に到達し、半導体基板５の表面において、第１イオン種（ＳｉＨ_３ ^＋、ＳｉＨ_２ ^＋、ＳｉＨ^＋、Ｓｉ^＋）を介した表面反応が促進され、半導体基板５上にＳｉＯ_２膜が堆積する。

以下において、ＳｉＨ_４／Ａｒ／Ｏ_２ガス系を用いた高密度プラズマにより、半導体基板５上にシリコン酸化膜（ＳｉＯ_２膜）を堆積する反応を、詳細に説明する。以下の説明では、添え字（ｓ）、（ｇ）、（ｄ）は、それぞれ表面、気体、堆積膜状態を表すとする。即ち、ＳｉＯ_２膜のプラズマＣＶＤにおいては、以下の５つの主反応が生じる。

（ａ） 表面の酸化（ＯＨ基作成）：
Ｓｉ_（ｓ）−Ｈ_ｐ＋酸化剤→Ｓｉ_（ｓ）−ＯＨ_ｑ＋副生成物 ・・・・・（７）
ここで、ｐ＝１，２，３、ｑ＝１，２，３、酸化剤はＯ、Ｏ＊、ＯＨ、副生成物はＯＨ、Ｈ_２Ｏである。

（ｂ） イオン種励起によるＨの脱離（成膜表面サイトＳｉ_（ｓ）−ＯＨ生成）：
Ｓｉ_（ｓ）−ＯＨ_ｑ＋イオン種Ｘ^＋→Ｓｉ_（ｓ）−ＯＨ＋副生成物＋Ｘ・・・・・（８）
ここで、ｑ＝１，２，３、イオン種Ｘ^＋はＡｒ^＋、Ｏ^＋、Ｏ_２ ^＋、Ｓｉ_ｘＨ_ｙ ^＋、副生成物はＨ_２、Ｈ_２Ｏである。

（ｃ） Ｓｉ源供給（表面の成膜サイトで成膜反応）：
Ｓｉ_（ｓ）−ＯＨ＋Ｓｉ源中性ラジカル種ＳｉＨ_ｘ→ＳｉＯ_２（ｄ）＋Ｓｉ_（ｓ）−Ｈ_ｘ＋１ ・・・・・（９）
Ｓｉ_（ｓ）−ＯＨ＋Ｓｉ源イオン種ＳｉＨ_ｘ ^＋＋ｅ →ＳｉＯ_２（ｄ）＋Ｓｉ_（ｓ）−Ｈ_ｘ＋１ ・・・・・（１０）
ここで、Ｓｉ源中性ラジカル種ＳｉＨ_ｘはＳｉＨ_３、ＳｉＨ_２、ＳｉＨ、Ｓｉ、ＳｉＯであり、Ｓｉ_（ｓ）−Ｈ_ｘ＋１はＳｉ_（ｓ）−Ｈ、Ｓｉ_（ｓ）−Ｈ_２、Ｓｉ_（ｓ）−Ｈ_３であり、Ｓｉ源イオン種ＳｉＨ_ｘ ^＋はＳｉＨ_３ ^＋、ＳｉＨ_２ ^＋、ＳｉＨ^＋、Ｓｉ^＋である。

（ｄ）スパッタエッチング：
イオン種Ｘ^＋＋ＳｉＯ_２（ｄ）→ＳｉＯ_２（ｇ）＋Ｘ ・・・・・（１１）
ここで、イオン種Ｘ^＋はＡｒ^＋、Ｏ^＋、Ｏ_２ ^＋、Ｓｉ_ｘＨ_ｙ ^＋である。

（ｅ）ＳｉＯ_２の直接成膜（スパッタ種の再付着、成膜）：
ＳｉＯ_２（ｇ）→ＳｉＯ_２（ｄ） ・・・・・（１２）
溝部への埋め込み特性は式（８）、式（１０）に示されるイオン反応により改善され、式（９）、式（１２）に示される反応により悪化される。本実施形態によれば、表面反応に必要な第１イオン種であるＳｉ源イオン種ＳｉＨ_ｘ ^＋（ＳｉＨ_３ ^＋、ＳｉＨ_２ ^＋、ＳｉＨ^＋、Ｓｉ^＋）を増大させ、Ｓｉ源中性ラジカル種ＳｉＨ_ｘ（ＳｉＨ_３、ＳｉＨ_２、ＳｉＨ、Ｓｉ、ＳｉＯ）密度を減少させ、更に、第２イオン種である非Ｓｉ源イオン種（Ａｒ^＋、Ｏ^＋、Ｏ_２ ^＋等）密度を減少させるために、式（１０）に示されるイオン反応が促進され、式（９）で示される中性ラジカル種の反応及び式（１２）（式（１１）の反応が抑制されるため）で示されるＳｉＯ_２膜に対するスパッタ反応が抑制される。そのため、従来方法では埋め込めなかった狭い配線間をＳｉＯ_２膜で埋め込むことが可能となる。

図４は、Ｓｉ源イオン種密度のＲＦパワー依存性、及び（Ｓｉ源イオン種密度／Ｓｉ源中性ラジカル種密度）で定義されるＳｉ源イオン種相対密度のＲＦパワー依存性を示す。図４は、ジャーナル・オブ・バキューム・サイエンス・エンド・テクノロジー（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．），第Ａ１６巻，第２号，１９９８年に記載されたエレン・ミーク（Ｅｌｌｅｎ Ｍｅｅｋｓ）らの反応モデルを用いた反応シミュレーションの結果である。この反応シミュレーションは、完全混合槽（ＰＳＲ）及び槽列モデルを解析するアプリケーションであるケミキン・アウロラ（Ｃｈｅｍｋｉｎ Ａｕｒｏｒａ）を用いて計算した。図４に示すように、ＲＦパワーが１ｋＷ以上では、ＲＦパワーの増加とともに、Ｓｉ源中性ラジカル種密度（［ＳｉＨ_ｘ］＝［ＳｉＨ_３］＋［ＳｉＨ_２］＋［ＳｉＨ］＋［Ｓｉ］＋［ＳｉＯ］）はあまり変化しない一方、Ｓｉ源イオン種密度（［ＳｉＨ_ｘ ^＋］＝［ＳｉＨ_３ ^＋］＋［ＳｉＨ_２ ^＋］＋［ＳｉＨ^＋］＋［Ｓｉ^＋］）は増大し続けることが分かる。その結果、図４に示すように、Ｓｉ源イオン種相対密度（＝ Ｓｉ源イオン種密度／Ｓｉ源中性ラジカル種密度密度）は８ｋＷまでは増大することが分かる。

図５は、ＲＦパワー３ｋＷにおけるＳｉ源イオン種密度のＳｉＨ_４ガス濃度依存性、及びＳｉ源イオン種相対密度のＳｉＨ_４ガス濃度依存性を示す。ＳｉＨ_４ガス濃度は、［ＳｉＨ_４］／（［ＳｉＨ_４］＋［Ｏ_２］＋［Ａｒ］）で定義される。図５に示すように、ＳｉＨ_４ガス濃度の増大とともに、Ｓｉ源中性ラジカル種（ＳｉＨ_ｘ）密度、Ｓｉ源イオン種（ＳｉＨ_ｘ ^＋）密度ともに増大するが、Ｓｉ源中性ラジカル種密度が飽和状態になるため、ＳｉＨ_４ガス濃度０．４以上においてＳｉ源イオン種相対密度は、急激に増大する。即ち、ＳｉＨ_４を噴出する第１ノズル８０１，・・・・・，８０７，・・・・・を斜め上方に向けたことより、高密度プラズマ形成領域１１でのＳｉＨ_４ガス濃度が高くなったことが分かる。この結果、Ｓｉ基板５上の表面反応の反応速度（成長速度）を支配する第１イオン種（ＳｉＨ_ｘ ^＋）の、中性ラジカル種（ＳｉＨ_ｘ）に対する密度比が、０．０１５〜０．０２５になり、Ｓｉ源イオン種（第１のイオン種）の中性ラジカル種に対する相対密度が高くなっていることが分かる。

図６は、ＲＦパワー７ｋＷにおけるＳｉ源イオン種密度のＳｉＨ_４ガス濃度依存性、及びＳｉ源イオン種相対密度のＳｉＨ_４ガス濃度依存性を示す。図６に示すように、ＳｉＨ_４ガス濃度の増大とともに、Ｓｉ源中性ラジカル種（ＳｉＨ_ｘ）密度、Ｓｉ源イオン種（ＳｉＨ_ｘ ^＋）密度ともに増大するが、Ｓｉ源中性ラジカル種密度が飽和状態になるため、ＳｉＨ_４ガス濃度０．４以上においてＳｉ源イオン種相対密度は、急激に増大する。この結果、「第１のガスから生成された第１のイオン種（ＳｉＨ_ｘ ^＋）」の、「第１のガスから生成された中性ラジカル種（ＳｉＨ_ｘ）」に対する密度比が、０．０２５〜０．０４５になり、Ｓｉ源イオン種（第１のイオン種）の中性ラジカル種に対する相対密度が極めて高くなっていることが分かる。図５及び図６に示す結果を見れば、ガスにかかるＲＦパワー増大効果とＳｉＨ_４ガス濃度増大効果の相乗効果により、Ｓｉ源イオン種相対密度は高くなり、埋め込み限界が大きく改善されることが分かる。

実際の、Ｓｉ源中性ラジカル種、Ｓｉ源イオン種の基板へのフラックスΓ（ＳｉＨ_ｘ）、Γ（ＳｉＨ_ｘ＋）はそれぞれ、
Γ（ＳｉＨ_ｘ） ＝（１／４）・［ＳｉＨ_ｘ］・ｖ（ＳｉＨ_ｘ） ・・・・・（１３）
Γ（ＳｉＨ_ｘ ^＋） ＝０．６・［ＳｉＨ_ｘ ^＋］・ｖ（ＳｉＨ_ｘ ^＋） ・・・・・（１４）
ｖ（ＳｉＨ_ｘ ^＋）＝ （２・ｑ・Ｖ_ｄｃ／ｍ_ｉ）^１／２ ・・・・・（１５）
で示される。ここで、ｑは電気素量、ｘはイオン化数、ｍ_ｉはイオンの質量、Ｖ_ｄｃはセルフバイアス電圧、ｖ（ＳｉＨ_ｘ）は中性ラジカルの熱速度、ｖ（ＳｉＨ_ｘ ^＋）はイオン種の基板入射速度である。典型的な一例をとると、Ｖ_ｄｃ＝８５Ｖ、温度Ｔ（ｇａｓ）＝７００［Ｋ］の場合、
ｖ（ＳｉＨ_２）＝６６０［ｍ／ｓ］， ｖ（ＳｉＨ_２ ^＋）＝２２０００［ｍ／ｓ］
となり、Ｓｉ源イオン種相対密度を約８０倍したものがフラックス比となる。

図７は、第１の実施形態における埋め込み限界の向上を、第１ノズル８０１，・・・・・，８０７，・・・・・のノズル角度（仰角）θ_１依存性として示す。図７中に示されるように、アスペクト比５程度では、従来例（θ_１＝０°）では１４０ｎｍ程度に埋め込み限界があったが、第１ノズル８０１，・・・・・，８０７，・・・・・のみを上向きにすることにより、溝部への埋め込み特性は大きく改善され、少なくとも８°≦θ_１≦４０°の範囲において、溝部の深さ４００ｎｍ〜８００ｎｍ程度において、溝幅１１０ｎｍ程度までは、簡単に埋め込み可能であることが分かる。図示を省略しているが、更に条件を最適化すると、溝部の深さ４００ｎｍ〜８００ｎｍ程度において、溝幅９５ｎｍまで埋め込み可能である。条件の最適化には、式（１１）及び（１２）で示されるＡｒ^＋イオンによるスパッタ、再付着・成膜（反応）を防止するために、Ａｒガス流量を下げること、或いはＡｒガスをまったく流さないことが有効となる。

一方、図７に示すように、膜厚均一性は第１ノズル８０１，・・・・・，８０７，・・・・・を上に向けたことにより、半導体基板５周辺部でのＳｉ源が減少して基板５周辺部でＣＶＤ膜の成長速度が低くなるため、膜厚均一性が大きく変化する。実用レベルとして、均一性が±８％以下になる条件を要求すれば、角度は８°≦θ_１≦３０°の範囲が好ましい。これらは、３ｓｃｃｍ≦ＳｉＨ_４流量／ノズル１本≦７ｓｃｃｍ、１０ｓｃｃｍ≦Ｏ_２流量／ノズル１本≦２６ｓｃｃｍ、０ｓｃｃｍ≦Ａｒ流量／ノズル１本≦１０ｓｃｃｍの範囲で有効となる。ＣＶＤ膜の成長速度を落とさないため、又、ＳｉＯ_２膜の絶縁特性確保するために、Ｏ_２ガス或いはＯ_２／Ａｒ混合ガスは、水平に向いた第２ノズル９０１，・・・・・，９０５，・・・・・から、低密度プラズマ形成領域（１２ａ，１２ｂ）に供給される。

ＳｉＨ_４ガスの２０％以下の流量となる少量であれば、キャリアガスとして、Ａｒ等の希ガスも第１ノズル８０１，・・・・・，８０７，・・・・・からＳｉＨ_４に混合しても良い。即ち、本実施形態においては、第１のガスに、「表面反応に必要なイオン種を生成する化合物ガス」に対して、流量比で２０％以下のキャリアガス等の他のガスが混合されていても、「イオン種を生成する化合物ガスのみから“実質的”になる」と解釈可能である。いずれにせよ、優れた溝部への埋め込み特性と優れた膜厚均一性を両立させるために、これらのノズル配置においては、角度は８°≦θ_１≦３０°の範囲が有効となる。

既に、式（１）〜（６）を用いて説明したように、均一性を確保しつつ溝部への埋め込み特性を向上させるためには、第１ノズル８０１，・・・・・，８０７，・・・・・のノズル長Ｌ_１、ノズル付け根高さＨ_１、角度θ_１、半導体基板５の大きさ（半径ｒ）、プラズマ空間の大きさ、即ち反応室（１，２）大きさ（半径Ｒ）、誘電体容器２の天井から半導体基板５の表面までの高さＨ_２、基板ホルダ（４ａ，４ｂ，４ｃ，４ｄ）と反応室（１，２）の側壁（胴）との間のギャップ長Ｌとの関係を最適化することが重要である。第１ノズル８０１，・・・・・，８０７，・・・・・の仰角θ_１が、式（４）で定義される誘電体容器２の天井の中心を向く角度θ_２よりも大きくなると、半導体基板５の周辺部へのＳｉ源供給が大きく減少し、膜厚均一性を確保出来なくなる。逆に仰角θ_１が小さく、ガス噴流広がりが半導体基板５に直接当たる方向を向いていると、半導体基板５周辺部での溝部への埋め込み特性が悪化すると共に、膜厚が局所的に大きくなり、均一性が悪化する。ノズル付け根高さＨ_１の上限についても同様な制限が加わる。又、ノズル長Ｌ_１が短くなると排気側にガスが引っ張られ、原料効率が大きく悪化する。ノズル長Ｌ_１が長すぎると、半導体基板５の周辺部での膜厚均一性確保が困難になり、高密度プラズマによるノズル劣化の問題も発生する。

本発明の第１の実施形態に係る第１ノズル８０１，・・・・・，８０７，・・・・・を用いる場合、プロセスの合間、例えば半導体基板５の搬送時等に微小パーティクルがノズル穴から入り込み、後の成膜プロセスでの安定性劣化となり得る。成膜時の原料ガスが流れている以外の時間において、希ガス、或いはＮ_２等の不活性ガスを流すことが長期安定性確保のために必要となる。

上記の説明では、ＳｉＯ_２膜のプラズマＣＶＤにおける表面反応に必要な第１イオン種を生成する化合物ガスとして、ＳｉＨ_４ガスを例に説明したが、ＳｉＨ_４ガス以外でも、ジシラン（Ｓｉ_２Ｈ_６）ガス等のＳｉ水素化物、四塩化珪素（ＳｉＣｌ_４）、トリクロロシラン（ＳｉＨＣｌ_３）、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）等のハロゲン化物、或いはテトラエチルシリケート（ＴＥＯＳ）等の有機ソースを第１ノズル８０１，・・・・・，８０７，・・・・・から導入し、Ｏ_２ガス、ＣＯ_２、Ｎ_２Ｏ等の酸素を含むガスを水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・から導入することにより、溝部への埋め込み特性、膜厚均一性に優れたＳｉＯ_２膜が成膜可能である。

図８は、図１に示す半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。図９（ａ）は、本実施形態に係る成膜用リングをその上方から臨んで示す平面図であり、図９（ｂ）は、図９（ａ）中破断線Ａ−Ａ’に沿って示す断面図である。

本実施形態は、基板もしくは基板上に形成された微細でアスペクト比の高い凹部（溝、段差）を、その内部に空孔（ボイド）を殆ど発生させずに所定の膜を用いて埋め込む成膜技術に係る。例えば、素子分離（ＳＴＩ）領域となる溝内に、高密度プラズマ（ＨＤＰ）型のＣＶＤ装置を用いてシリコン酸化膜（ＳｉＯ_２膜）を殆ど隙間無く埋め込む成膜技術に関する。具体的には、半導体基板を支持する基板支持具に半導体基板を囲むように取り付けられる成膜用リングを、プラズマ状態の原料ガス（成膜原料）が半導体基板の縁部付近において半導体基板に向かって斜めに入射するのを抑制できる形状に形成する。より詳しくは、イオン化されたプラズマ状態の原料ガス（成膜原料）の各成分が、半導体基板の縁部付近において半導体基板に向かって略垂直に入射するように電界を生じさせることができる空間を、成膜用リングの周囲に設ける。これにより、半導体基板の成膜処理が施される側の主面に対する原料ガスの入射方向のうち、その主面の法線方向に沿った垂直成分を半導体基板の縁部付近で増加させて、埋め込み特性を向上させる。以下、詳しく説明する。なお、以下の説明において、イオン化されたプラズマ状態の原料ガスの各成分のことを、単にプラズマ状態の原料ガスと称することとする。

以下、図１に示すＩＣＰ（Ｉｎｄｕｃｔｉｏｎ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式のＨＤＰ−ＣＶＤ装置を用いて、半導体基板５上にシリコン酸化膜（ＳｉＯ_２膜）を成膜する。図１に示したように、このＣＶＤ装置内には、半導体基板５を支持する基板ホルダ４が設けられている。本実施形態の基板ホルダ４は、いわゆる静電チャック（Ｅ−チャック、Ｅ−ｃｈｕｃｋ）であり、静電気力により半導体基板５を吸着する。また、この静電チャック４には、半導体基板５を冷却するための図示しない冷却孔が複数個設けられている。各冷却孔からは、冷却媒体として例えばＨｅガスが、静電チャック４が吸着した半導体基板５と静電チャック４の吸着面４ａ１との間に導入される。これにより、静電チャック４が吸着した半導体基板５を処理室内の雰囲気に拘らず効率良く冷却して、ＣＶＤ装置の成膜能力を向上させることができる。すなわち、ＣＶＤ装置による凹部（溝、段差）の埋め込み特性を向上させることができる。

さらに、静電チャック４には、図１および図８に示すように、後述する成膜用リング１３が設けられる。成膜用リング１３は、静電チャック４に吸着された半導体基板５をその外側から囲むように静電チャック４に取り付けられる。成膜用リング１３は、絶縁性を有する材料により形成されている。このため、処理室内にプラズマが生成されると成膜用リング１３はマイナスに帯電し、その表面に沿うように電界（等電位面）が生じる。これにより、処理室内で生成されたプラズマ状態の原料ガスを、成膜用リング１３の内側に位置する半導体基板５の上面５ａに向けて収束させることができる。すなわち、プラズマ状態の原料ガスを、半導体基板５の被処理面（上面）５ａに向けて収束させることができる。この成膜用リング１３は、フォーカスリングとも称される。以下、本実施形態の成膜用リング１３について詳しく説明する。

図９（ａ）に示すように、本実施形態の成膜用リング１３は、半導体基板５の縁部に沿う環形状に形成されている。具体的には、成膜用リング１３は、半導体基板５の縁部に沿うように略円環形状に形成されたリング本体１４のみから構成されている。図１、図８、および図９（ｂ）に示すように、リング本体１４は、その断面視において、内縁部（内側壁部）１４ａがその外側の部分よりも高い略Ｌ字形状に形成されている。より具体的には、リング本体１４は、図８および図９（ｂ）中ｈ１で示す、その内縁部１４ａの上面と内縁部１４ａの外側の部分の上面との高さの差が約３．５ｍｍに形成されている。それとともに、リング本体１４は、図８および図９（ａ）中ｗ１で示す、その内縁部１４ａの外側面からリング本体１４の外縁（外周側面）までの幅が約３８ｍｍに形成されている。すなわち、リング本体１４の内縁部１４ａの高さｈ１は、内縁部１４ａの外側の部分のリング本体１４の径方向に沿った幅ｗ１の１／１１以上の大きさに設定されている。

このように、成膜用リング１３のうち、半導体基板５の被処理面５ａに平行な部分の殆どは、リング本体１４の内縁部１４ａの上面から約３．５ｍｍ低く下げられた位置において、成膜用リング１３の径方向外側に向けて張り出されて形成されている。また、リング本体１４は、図９（ａ）中Ｒで示す、その内径（内縁部１４ａの内径）が約１９８ｍｍに形成されている。また、リング本体１４の内縁部１４ａの厚さは、リング本体１４の内縁部１４ａの高さｈ１に比べて十分に薄く設定されている。さらに、本実施形態のリング本体１４は、絶縁性を有する材料であるセラミックを用いて形成されている。したがって、本実施形態の成膜用リング１３は、セラミックリングとも称される。

リング本体１４は、その内縁部１４ａが半導体基板５の縁部に沿って、かつ、内縁部１４ａの上面が半導体基板５の被処理面５ａと同等以下の高さに位置して、静電チャック４に取り付けられる。本実施形態では、図８に示すように、リング本体１４は、その内縁部１４ａの上面が静電チャック４の吸着面４ａ１と略同じ高さに位置して静電チャック４に取り付けられる。すなわち、リング本体１４は、その内縁部１４ａが半導体基板５の縁部に沿って、かつ、内縁部１４ａの上面が半導体基板５の被処理面５ａの裏面と略同じ高さに位置して、静電チャック４に取り付けられる。

高密度プラズマＣＶＤ装置を用いてシリコン酸化膜を成膜する場合、シリコン酸化膜の堆積とスパッタリングとが平行して起こる。これにより、基板の表層部もしくは基板の上方に形成された凹部や溝の開口部、あるいは段差などの上部に一旦堆積したシリコン酸化膜がスパッタリングされ、堆積していた箇所とは反対側の側壁などに再付着する。この結果、凹部や溝の開口部、あるいは段差などの上部に、シリコン酸化膜からなるオーバーハング部が形成される。特に、ウェーハの縁部（ウェーハエッジ部）では、ウェーハの中央部（ウェーハセンター部）と異なり、プラズマ状態の原料ガスがウェーハの中央側から径方向外側に向かって、ウェーハの被処理面にその斜め上方から入射する。このため、ウェーハエッジ部においては、凹部や段差などのウェーハの径方向外側の箇所に形成されるオーバーハング部が、その他の箇所に形成されるオーバーハング部よりも大きくなる。そして、そのような環境下で成膜処理を続けると、ウェーハエッジ部では、オーバーハング部により凹部や溝の開口部（間口）が容易に塞がれてしまう。すなわち、ウェーハエッジ部では、凹部や溝の内部にボイド（空孔）が容易に生じてしまう。

また、前述したように、処理室内にプラズマが生成されると絶縁体からなるフォーカスリングに電子が帯電し、その表面に沿うように電界（等電位面）が生じる。図示は省略するが、従来のフォーカスリングは、前述した本実施形態のセラミックリング１３と異なり、表面に段差や凹部の無い平坦な円環形状に形成されている。あるいは、従来のフォーカスリングは、本実施形態のセラミックリング１３とは反対に、内縁部がその外側の部分よりも低く下げられて形成されている。したがって、従来のフォーカスリングを用いると、ウェーハおよびフォーカスリングの周囲では、ウェーハの被処理面と略同等以上の高さに電界が発生する。これにより、ウェーハのエッジ部付近においては、プラズマ状態の原料ガスがウェーハの中央側から径方向外側に向かって被処理面に対して斜め上方から引き寄せられる。この結果、ウェーハエッジ部において、凹部や段差などのウェーハの径方向外側の箇所に形成されるオーバーハング部が、その他の箇所に形成されるオーバーハング部よりも大きくなる傾向がさらに助長される。

この結果、ウェーハエッジ部において、オーバーハング部により凹部や溝の開口部が極めて容易に塞がれて、それらの内部にボイドが極めて容易に生じてしまう。すなわち、従来のフォーカスリングを用いると、ウェーハエッジ部における凹部などの埋め込み特性が、ウェーハセンター部における凹部などの埋め込み特性に比べてさらに劣化する。そして、凹部などの埋め込み特性が劣化して凹部などの内部にボイドが生じると、ウェーハ（半導体基板）の品質、性能、および歩留まりなどが低下するとともに、ウェーハの製造コストが高騰する。ひいては、そのようなウェーハを備えた半導体装置の品質、性能、および歩留まりなどが低下するとともに、製造コストが高騰する。

これに対して、本実施形態の成膜用リング１３（リング本体１４）は、前述したように、内縁部１４ａがその外側よりも約３．５ｍｍ高く形成されている。そして、成膜用リング１３は、その内縁部１４ａの上面が半導体基板５の被処理面５ａの裏面と略同じ高さに位置して静電チャック４に取り付けられる。すなわち、静電チャック４に取り付けられた成膜用リング１３の内縁部１４ａは、図８に示すように、半導体基板５の縁部に近接しつつ、半導体基板５の被処理面５ａと直交する方向に沿って被処理面５ａから約３．５ｍｍ以上下方に向けて延ばされている。それとともに、静電チャック４に取り付けられた成膜用リング１３のうち、半導体基板５の被処理面５ａに平行な部分の殆どは、半導体基板５の被処理面５ａから約３．５ｍｍ以上低く下げられた位置において、半導体基板５および成膜用リング１３の径方向外側に向けて張り出されている。このような構造からなる成膜用リング１３をＨＤＰ−ＣＶＤ装置に適用すると、次に述べるような現象が生じる。

先ず、処理室内にプラズマが生成されると、図８に示すように、成膜用リング１３に電子が帯電する。これにより、半導体基板５の被処理面５ａ付近、ならびに成膜用リング１３の表面付近およびその内部を通過するように、図示しない電界（等電位面）が発生する。前述したように、成膜用リング１３の内縁部１４ａは、半導体基板５の被処理面５ａに対して略垂直かつ下向きに延びる垂直部として、半導体基板５の縁部近傍においてその表面積を広げられて設けられている。このため、半導体基板５の縁部近傍においては、半導体基板５の被処理面５ａおよび外側面、ならびに成膜用リング１３の内縁部１４ａの上面および外側面に沿って曲がるように電界が発生する。すなわち、等電位面は、半導体基板５の被処理面５ａおよび成膜用リング１３の内縁部１４ａの双方に対して斜め下向きの勾配（傾き）を付けられるように半導体基板５の縁部近傍を通過する。また、等電位面は、半導体基板５の縁部近傍において半導体基板５の被処理面５ａの上方から被処理面５ａの下方に向かって延びるように発生する。さらに、等電位面は、半導体基板５の被処理面５ａ付近から被処理面５ａよりも低い位置に下がる際に、半導体基板５の縁部近傍を収束しつつ通過する。すなわち、半導体基板５の被処理面５ａ付近には、半導体基板５の縁部付近において等電位面同士の間隔が密になる電界が形成される。

このように、半導体基板５の被処理面５ａに対して略垂直下向きに延ばされた成膜用リング１３の内縁部１４ａに電子が帯電すると、半導体基板５の縁部付近には、半導体基板５の表面に沿って半導体基板５の被処理面５ａの上方から被処理面５ａの下方に向かって下がるように電界が形成される。プラズマ状態の原料ガスは、電界（等電位面）に対して略垂直な方向から入射する。それとともに、プラズマ状態の原料ガスは、等電位面同士の間隔が疎な領域よりも密な領域に向けてより強く引き寄せられる。したがって、成膜用リング１３を用いることにより、プラズマ状態の原料ガスは、半導体基板５の縁部付近において半導体基板５の径方向外側（縁部側）から半導体基板５の径方向内側（中央部側）へ向けて引き寄せられる。以下、プラズマ状態の原料ガスを半導体基板５の径方向外側から径方向内側へ向けて引き寄せる電界の成分（力）を、例えば内向き成分と称することとする。また、プラズマ状態の原料ガスを半導体基板５の径方向内側から径方向外側へ向けて引き寄せる電界の成分（力）を、例えば外向き成分と称することとする。

成膜用リング１３を用いることにより半導体基板５の縁部付近に発生する電界の内向き成分は、例えば前述した従来のフォーカスリングを用いる場合などに半導体基板５の縁部付近に発生する電界の外向き成分に対して逆向きである。したがって、電界の内向き成分を発生させることにより、電界の外向き成分を実質的に抑制（緩和）することができる。すなわち、成膜用リング１３を用いることにより、プラズマ状態の原料ガスを半導体基板５の径方向内側へ向けて引き寄せる力が、半導体基板５の縁部近傍において実質的に増大された電界を発生させることができる。これにより、半導体基板５の縁部近傍において、プラズマ状態の原料ガスを半導体基板５の中央部側から縁部側へ向けて被処理面５ａに対して斜め上方から入射させる力を低減することができる。この結果、半導体基板５の縁部において、半導体基板５の被処理面５ａに対してその上方から被処理面５ａの法線方向に略沿うように、プラズマ状態の原料ガスを供給することができる。ひいては、半導体基板５の被処理面５ａ上の位置に拘らず、被処理面５ａに対してその上方から被処理面５ａの法線方向に略沿うように、プラズマ状態の原料ガスを供給することができる。

また、電界の内向き成分を増大させるにつれて、電界の外向き成分をより低減することができる。好ましくは、電界の外向き成分と互いに相殺し合う大きさの電界の内向き成分を半導体基板５の縁部付近に発生させることができる形状に、成膜用リング１３を形成するとよい。これにより、半導体基板５の縁部付近において電界の内向き成分と外向き成分とを互いに打ち消し合わせて、プラズマ状態の原料ガスを半導体基板５の径方向に沿って引き寄せる電界の成分を殆ど消滅させることができる。この結果、半導体基板５の被処理面５ａ上の位置に拘らず、半導体基板５の表層部あるいは半導体基板５の上方に設けられた図示しない凹部等の中に、被処理面５ａの法線方向に略沿った方向からプラズマ状態の原料ガスを入射させることができる。具体的には、図８中実線矢印で示すように、半導体基板５の縁部付近において、図示しないイオン化されたプラズマ状態のＳｉＯ_２薄膜の原料ガス（成分）を、被処理面５ａに対して略垂直な方向から凹部等の底部まで到達させることができる。

以上説明したように、この第１の実施形態によれば、半導体基板（ウェーハ）５の縁部付近に、半導体基板５の被処理面５ａに平行な方向から垂直な方向に向かうように、半導体基板５の被処理面５ａより低い位置に向う電界を生じさせることができる。これにより、半導体基板５上の位置に拘らず、イオン化されたプラズマ状態の原料ガス（成膜原料）の各成分を半導体基板５の被処理面５ａに対して略垂直な方向から半導体基板５に向けて供給して、成膜処理の埋め込み特性を向上させることができる。この結果、従来のＨＤＰ成膜では埋め込み不可能であった微細でアスペクト比の高いＳＴＩ（凹部）を、ボイドを殆ど作ること無く薄膜を用いて埋め込むことが出来る。すなわち、半導体基板５あるいは半導体基板５の上方に形成された微細でアスペクト比の高い凹部を、その形成された位置に拘らず、殆ど隙間なく、かつ、容易に埋め込むことができる。また、本実施形態に係る成膜用リング１３、半導体装置の製造装置、または本実施形態に係る半導体装置の製造方法を用いて製造される図示しない半導体装置は、成膜処理の埋め込み特性が向上されたプラズマ状態の原料ガスを用いる成膜処理が施された半導体基板を具備している。したがって、本実施形態に係る半導体装置は、その品質、性能、および歩留まりが向上されている。

（第２の実施形態）
第１の実施形態ではＩＣＰ型プラズマＣＶＤを説明したが、第２の実施形態ではプラズマエッチングを説明する。第２の実施形態に係るプラズマエッチングに用いるプラズマ処理装置の構成は、実質的に図１及び図２に示す構成と同様である。但し、プラズマＣＶＤとは導入するガスが異なり、特に、水平方向の第２ノズル９０１，・・・・・，９０５，・・・・からは、基板５の表面反応に必要なラジカル種を生成する原料となる第２のガスとＨｅガスとを噴射する点が主なる相違点である。又、第１の実施形態に係るプラズマＣＶＤ装置では、図示を省略したガス冷却手段が基板ホルダ４（４ａ，４ｂ，４ｃ，４ｄ）の内部に収納されていると説明したが、第２の実施形態に係るプラズマエッチング装置では、半導体基板５を冷却するための水冷配管が設けられている点が異なる。ウェハステージとなる基板ホルダ上部４ａの冷却方法については、冷媒として液体窒素、液体ヘリウムやフロロカーボンを使っても構わない。他は、第１の実施形態に係るＩＣＰ型プラズマＣＶＤ装置と実質的に同様であるので、プラズマ処理装置の構造の重複した記載を省略する。

ここでは、図１及び図２に示すＩＣＰ型プラズマＣＶＤ装置を、プラズマエッチング装置として説明する。即ち、図１及び図２に示すプラズマ処理装置において、反応室（１，２）の第１低密度プラズマ形成領域１２ａに隣接した側壁部から高密度プラズマ形成領域１１方向に向かって傾斜した方向に沿って、半導体基板５の表面反応に必要、若しくは表面反応の反応速度（エッチング速度）を支配するイオン種（第１の実施形態の「第１イオン種」に対応する。）を生成する化合物ガスのみから実質的に構成された第１のガスを噴射し、この第１のガスを噴射するステップと同時に、反応室（１，２）の第１低密度プラズマ形成領域１２ａに隣接した側壁部から基板５の表面に対して平行方向に基板５の表面反応（エッチング反応）に必要なラジカル種を生成する原料となる第２のガスを噴射することにより、第２の実施形態に係るプラズマエッチングが実施出来る。そして、高密度プラズマ形成領域１１、第１低密度プラズマ形成領域１２ａ及び第２の低密度プラズマ形成領域１２ｂに高周波電界を印加することにより、高密度プラズマ形成領域１１にイオン種が高密度に生成された高密度プラズマが生成され、第１低密度プラズマ形成領域１２ａ及び第２の低密度プラズマ形成領域１２ｂに低密度プラズマが生成される。そして、生成されたイオン種及びラジカル種がイオン走行領域１０を介して半導体基板５の表面に到達し、半導体基板５の表面において、イオン種及びラジカル種を介した表面反応によりプラズマエッチングが促進する。

ＲＩＥにおいては、イオン種の異方性を用いて奥行き方向に長くエッチングを進めるが、アスペクト比の大きいトレンチやコンタクトホール、或いはバイアホールを開孔するためには、イオン種と中性ラジカル種の密度制御が重要となる。中性ラジカル種は、エッチング表面での反応層生成、及びエッチング中に現れる側壁保護のために用いられる。一般には、イオン種の生成量不足が発生する。

具体的には、エッチング速度を支配するイオン種を生成する化合物ガスのみから実質的に構成された第１のガスとして、例えば、ＣＨ_３ ^＋イオンを生成しやすいハロゲン化アルキルのガス、例えば沃化メチル（ＣＨ_３Ｉ）ガス、塩化メチル（ＣＨ_３Ｃｌ）ガス、若しくはフッ化メチル（ＣＨ_３Ｆ）ガスを用いる。一方、第２のガスとして、ＣＦ_２ラジカルを生成しやすいパーフルオロカーボンのガス、例えばテトラフルオロエチレン（Ｃ_２Ｆ_４）ガス、若しくはパーフルオロソンクロブタン（Ｃ_４Ｆ_８）ガスを用いる。ＣＨ_３Ｉガス等のハロゲン化アルキルを用いることでイオン種密度は増大するが、それでも不足が残る。第２の実施形態に係るプラズマエッチング装置においては、ハロゲン化アルキルのガスとＨｅガスとを第１ノズル８０１，・・・・・，８０７，・・・・・から導入し、パーフルオロカーボンのガスとＨｅガスとを水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・から導入することにより、ハロゲン化アルキルの分解効率が上昇し、表面反応に不足するイオン種を増大させることが可能となる。その結果、開口幅が１００ｎｍレベルで、アスペクト比の大きなトレンチ、コンタクトホール、バイア・ホール等が高精度、且つ再現性良く、エッチング出来る。

ハロゲン化アルキル／パーフルオロカーボン系以外でも、イオン種生成を目的とするガスを第１ノズル８０１，・・・・・，８０７，・・・・・から導入し、中性ラジカル種生成を目的とするガス、或いはイオン種生成目的以外のガスを水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・から導入することにより、同様に、アスペクト比の大きなトレンチ、コンタクトホール、バイア・ホール等が高精度、且つ再現性良く、エッチング出来る。

（第３の実施形態）
ノズルの仰角θ_１を最適化することにより、増大するイオン量とラジカル量を制御することが可能となる。例えば、プラズマＣＶＤにおいては、厳しい溝部への埋め込み特性を必要とする部分には第１ノズル８０１，・・・・・，８０７，・・・・・を用い、デポレートを優先するプロセスでは仰角θ_１を小さくする、水平にする、或いは水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・からＳｉＨ_４ガスとＨｅガス等を導入することにより、高速プロセスが達成される。一つの成膜プロセス中でも、埋め込み後は仰角θ_１を小さく変え、或いは水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・を用いて成膜レートを大きくし、スループットを稼ぐことも可能となる。

エッチングにおいては、エッチング速度と異方性形状（エッチング形状）を制御が可能となる。

角度調整機構は、第１ノズル８０１，・・・・・，８０７，・・・・・全体で同時に調節される機構と、１本１本個々に調節される機構がある。個々の制御機構の場合には、膜厚分布改善のために、ノズル個体差補正のために、微調整が可能となる。

（その他の実施形態）
上記のように、本発明は第１〜第３の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

第１の実施形態においては、ＳｉＯ_２膜のプラズマＣＶＤを例に説明したが、水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・から流すガスを、窒素（Ｎ_２）ガス、アンモニア（ＮＨ_３）ガス等の窒素を含む化合物ガスとＨｅガス、或いは水素（Ｈ_２）ガスとＨｅガスに換えると、溝部への埋め込み特性、膜厚均一性に優れたシリコン窒化膜（Ｓｉ_３Ｎ_４膜）或いはアモルファスシリコンａ−ＳｉＨ膜がプラズマ反応を用いて成膜可能となる。又、ＳｉＨ_４ガスと共に、第１ノズル８０１，・・・・・，８０７，・・・・・からモノゲルマン（ＧｅＨ_４）ガス、フッ化ゲルマニウム（ＧｅＦ_４）ガスとＨｅガスを、第２ノズル９０１，・・・・・，９０５，・・・・からメタン（ＣＨ_４）ガス、エタン（Ｃ_２Ｈ_６）ガス、エチレン（Ｃ_２Ｈ_４）ガス、アセチレン（Ｃ_２Ｈ_２）ガス等のガスとＨｅガスを導入することにより、溝部への埋め込み特性、膜厚均一性に優れたａ−ＳｉＣ、ａ−ＳｉＧｅ：Ｈ膜も成膜可能となる。

更に、第１のガスとなる「表面反応に必要なイオン種（第１イオン種）を生成する化合物ガス」として６フッ化タングステン（ＷＦ_６）を第１ノズル８０１，・・・・・，８０７，・・・・・から噴射し、第２のガスとして、ＳｉＨ_４ガス若しくはＨ_２ガスを第２ノズル９０１，・・・・・，９０５，・・・・から噴射すれば、タングステン（Ｗ）膜が堆積出来る。同様に、第１のガスとして４塩化チタン（ＴｉＣｌ_４）ガスを第１ノズル８０１，・・・・・，８０７，・・・・・から噴射し、第２のガスとしてＮＨ_３ガス，Ｈ_２ガス、若しくはＮ_２ガスを第２ノズル９０１，・・・・・，９０５，・・・・から噴射すれば、窒化チタン（ＴｉＮ）膜が堆積出来る。この様にすれば、１００ｎｍレベルの微細なコンタクトホールやバイアホールへのＷ，ＴｉＮ膜等の金属膜の埋め込み特性を改善し、電気伝導特性、信頼性、膜厚均一性に優れた金属配線が成膜可能である。この様に、イオン化を目的としたガスとＨｅガスとを第１ノズル８０１，・・・・・，８０７，・・・・・から導入し、その他のガスとＨｅガスとを水平方向を向いた第２ノズル９０１，・・・・・，９０５，・・・・から導入することにより、種々のメタル膜、ダイヤモンド膜、セラミック膜、化合物半導体膜が堆積可能である。

既に述べた第１〜第３の実施形態の説明においては、プラズマＣＶＤ、プラズマエッチングの系で説明したが、これ以外のアッシング等の場合であっても、イオン化が必要なガスを高密度なプラズマ部に導入し、他の原料ガスを低密度なプラズマ領域に導入することにより、イオン種密度を増大させることが可能となる。

又、容器基体１の前後に基板搬送ゲートバルブを介して真空予備室が配置するようにしても良い。こうすれば、半導体基板５の搬送は、まず半導体基板５を真空予備室（ロードロック室）内にセットし、真空予備室を真空排気後、基板搬送ゲートバルブを開け、セットされた半導体基板５をローダーロボットアームにより容器基体１内に移す。次に基板ホルダ上部４ａ周辺に配置される基板受け渡しのためのピン上に移し、このピンを下げることで半導体基板５を基板ホルダ上部４ａにセットし、所定の静電チャック電圧を埋め込み電極に印加し、静電チャックで半導体基板５をクランプするようにしても良い。

なお、図１に示すようなプラズマ処理装置を用いれば、以下のような工程で半導体装置が製造可能である。

（イ）まず、半導体基板（Ｓｉ基板）５の表面を熱酸化し、３００ｎｍ〜８００ｎｍの酸化膜を形成する。そして、フォトレジスト膜を酸化膜の表面にスピン塗布する。そして、フォトリソグラフィー技術により、フォトレジスト膜をパターニングする。そして、このフォトレジスト膜をマスクとして、ＲＩＥなどにより酸化膜をエッチングする。酸化膜をエッチング後、フォトレジスト膜を除去する。そして、パターニングされた酸化膜をマスクとして、半導体基板５の表面に、図３に示すような開口部の幅ｌ_２が９５ｎｍ〜１３０ｎｍ、深さ４００ｎｍ〜８００ｎｍの溝部を設ける。溝部形成後、エッチング用マスクとして用いた酸化膜を除去する。

（ロ）次に、図１に示すプラズマ処理装置の容器基体１の側壁に、基板搬送ゲートバルブ（図示省略）を介して設けられた真空予備室（図示省略）の内部に、溝部を設けられた半導体基板５を配置する。そして、この真空予備室を真空排気後、基板搬送ゲートバルブを開け、真空予備室にセットされた半導体基板５をローダーロボットアームにより容器基体１内に移す。次に基板ホルダ上部４ａ周辺に配置される基板受け渡しのためのピン上に移し、このピンを下げることで半導体基板５を基板ホルダ上部４ａにセットし、所定の静電チャック電圧を埋め込み電極に印加し、静電チャックで半導体基板５をクランプする。そして、ローダーロボットアームを戻し、基板搬送ゲートバルブを閉じる。この結果、反応室（１，２）内部に、半導体基板５が配置される。

（ハ）次に、図１に示すプラズマ処理装置の真空排気配管１６に接続された主ゲートバルブ（図示省略）を開け、反応室（１，２）内の圧力を、容器基体１に設けられた圧力測定器でモニタしながら、１０^−３Ｐａ〜１０^−７Ｐａ程度の所定の圧力に到達するまで真空排気する。この際、真空排気配管１６に主ゲートバルブを介して接続されたケミカル型ターボ分子ポンプ等の真空排気ポンプを用いる。

（ニ）所定の圧力に到達したら、基板温度制御用のガス冷却手段を用いて、半導体基板５の冷却を開始する。更に、図１に示すように、反応室（１，２）の側壁部に設けられ、第１低密度プラズマ形成領域１２ａに根本部を有し、先端部が高密度プラズマ形成領域１１方向に向かう第１ノズル８０１，８０２，・・・・・，８１２を用い、基板表面の仰角θ_１方向に、シリコンの水素化合物（ＳｉＨ_４）ガスとＨｅガスとを噴射する。この際、第１ノズル８０１，８０２，・・・・・，８１２に接続されたガス配管８１の一部に設けられたマスフローコントローラ等の導入ガス制御バルブで、シリコンの水素化合物ガスとＨｅガスの流量を制御する。又、真空排気配管１６に接続された圧力制御バルブを利用してＣＶＤ圧力を制御する。

（ホ）シリコンの水素化合物ガスを噴射するステップと同時に、図１に示す第１低密度プラズマ形成領域１２ａに設けられた第２ノズル９０１，・・・・・，９０５，・・・・・を用いて、半導体基板５の表面に対して平行方向に、酸素ガス若しくは酸素の化合物ガスとＨｅガスとを噴射する。この際、第２ノズル９０１，・・・・・，９０５，・・・・・に接続されたガス配管の一部に設けられた導入ガス制御バルブで、酸素ガス若しくは酸素の化合物ガスとＨｅガスの流量を制御する。又、真空排気配管１６に接続された圧力制御バルブを利用してＣＶＤ圧力を制御する。

（ヘ）ＲＦ電源６からの、例えば１３．５６ＭＨｚの高周波電力をＲＦコイル３に供給し、高周波電界を印加することにより、高密度プラズマ形成領域１１にＳｉ源イオン種が高密度に生成された高密度プラズマを生成し、第１低密度プラズマ形成領域１２ａ及び第２の低密度プラズマ形成領域１２ｂに低密度プラズマを生成する。この際、図１に示す埋め込み電極４ｄには、ＲＦバイアス電源７を用い、例えば１３．５６ＭＨｚのＲＦバイアスを印加する。この結果、Ｓｉ源イオン種を介した表面反応により、シリコン酸化膜５９が半導体基板５の表面に堆積し、図３（ａ）に示すように溝部が埋め込まれる。図３（ａ）は、埋め込みの途中の段階の模式図であるが、更に深さ４００ｎｍ〜８００ｎｍの溝部が完全に埋まるまで堆積を続ける。

（ト）溝部が完全に埋まれば、ＲＦ電源６及びＲＦバイアス電源７のスイッチを切り、更に第１ノズル８０１，８０２，・・・・・，８１２及び第２ノズル９０１，・・・・・，９０５，・・・・・からのガス供給を停止する。そして、図１に示すプラズマ処理装置の真空排気配管１６に接続された主ゲートバルブ（図示省略）を閉じ、容器基体１の側壁に設けられた基板搬送ゲートバルブ（図示省略）を介して、真空予備室（図示省略）の半導体基板５を戻す。そして、基板搬送ゲートバルブを閉じた後、真空予備室の窓を開け、半導体基板５を大気中に取り出す。

（チ）この後、必要に応じて化学的機械研磨（ＣＭＰ）等を用いて、シリコン酸化膜５９の表面を平坦化する。この後は、フォトリソグラフィー技術を駆使した選択的イオン注入等の周知の半導体製造プロセスであるので、説明を省略する。

（第４の実施形態）
次に、本発明に係る第４の実施形態を図１０を参照しつつ説明する。図１０は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。

本実施形態は、成膜用リングの形状が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。

図１０に示すように、本実施形態の成膜用リング（リング本体）２１は、その外縁部２１ｂの上面が内縁部２１ａの上面よりも若干低く位置して形成されている。それとともに、リング本体２１の内縁部２１ａと外縁部２１ｂとの間に、実質的にリング本体２１の上面から凹まされて、高さがｈ２、幅がｗ２からなる第１の凹部２２が形成されている。例えば、第１の凹部２２の高さｈ２は約６ｍｍに、また幅ｗ２は約１２ｍｍに設定される。このような形状からなる成膜用リング２１を、ＨＤＰ−ＣＶＤ装置とともに使用する。これにより、図１０中実線矢印で示すように、イオン化されたプラズマ状態のシリコン酸化膜（ＳｉＯ_２薄膜）の原料ガスを、半導体基板５の被処理面５ａに対して略垂直な方向から供給することができる。

なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。

以上説明したように、この第４実施形態によれば、図１０中実線矢印で示すように、前述した第１実施形態と同様の効果を得ることができる。すなわち、半導体基板５上の凹部をＨＤＰ−ＣＶＤ装置によりＳｉＯ_２薄膜を成膜して埋め込む際に、成膜用リング２１を用いることにより、プラズマ状態の原料ガスを半導体基板５の中央部側から縁部側へ向けて被処理面５ａに対して斜め上方から入射させる力（イオンの斜め成分）を抑制することができる。これにより、半導体基板５上の位置に拘らず、プラズマ状態の原料ガスを半導体基板５の被処理面５ａに対して略垂直な方向から半導体基板５に向けて供給して、成膜処理の埋め込み特性をより向上させることができる。この結果、半導体基板５の表層部あるいは半導体基板５の上方に形成された微細でアスペクト比の高い凹部を、その形成された位置に拘らず、ＳｉＯ_２薄膜により殆ど隙間なく、かつ、容易に埋め込むことができる。

（第５の実施形態）
次に、本発明に係る第５実施形態を図１１〜図１３を参照しつつ説明する。図１１は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。図１２は、第１，第４，第５の各実施形態に係る半導体装置の製造装置による凹部の埋め込み特性をグラフを用いて示す図である。図１３は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の付近に発生する電界をシミュレーションした結果を簡略化して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。

本実施形態は、成膜用リングの形状が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。

図１１に示すように、本実施形態の成膜用リング（リング本体）３１は、その外縁部３１ｂの上面が内縁部３１ａの上面と同等以下の高さに形成されている。それとともに、外縁部３１ｂの上部は、成膜用リング３１の径方向外側から径方向内側に向けて延ばされて形成されている。ただし、外縁部３１ｂの上部は、内縁部３１ａに接触していない。なお、以下の説明において、成膜用リング３１の外縁部３１ｂの上部をオーバーハング部３１ｃと称することとする。

また、リング本体３１の内縁部３１ａの外側には、前述した第４実施形態の成膜用リング２１と同様に、実質的にリング本体３１の上面から凹まされて、高さがｈ３の第１の凹部３２ａが形成されている。それとともに、リング本体３１の内縁部３１ａの外側には、第１の凹部３２ａの底部に連通する幅（奥行き）がｗ３の第２の凹部３２ｂが、リング本体３１の径方向外側（外縁部３１ｂ）に向けて形成されている。例えば、第１の凹部３２ａの高さｈ２は約６ｍｍに、また第２の凹部３２ｂの幅ｗ２は約２４ｍｍに設定される。

図１３に、本実施形態の成膜用リング３１をＨＤＰ−ＣＶＤ装置３３とともに使用する場合に成膜用リング３１および半導体基板５の付近に発生する電界をシミュレーションした結果を示す。この図１３によれば、本実施形態の成膜用リング３１を用いることにより、第１実施形態の成膜用リング１３および第４実施形態の成膜用リング２１を用いる場合と同様に、半導体基板５の被処理面５ａ付近、ならびに成膜用リング３１の内縁部３１ａの表面付近および内部を通過するように等電位面を発生させることができることが分かる。また、成膜用リング３１を用いる場合、図１３中実線矢印で示す部分に電界（等電位面）が密集することが分かる。本実施形態では、第１および第４の各実施形態と異なり、第１の凹部３２ａ内および第２の凹部３２ｂ内に等電位面が集まることが分かる。すなわち、等電位面が、誘電率の低い空間に集まることが分かる。このため、等電位面は、図１３中実線の円で囲んで示すように、成膜用リング３１の内縁部３１ａ付近において半導体基板５の被処理面５ａの上方から第１の凹部３２ａの底部に向かうように、斜め下向きの勾配を付けられて半導体基板５の縁部近傍を通過する。この際、等電位面は、半導体基板５の縁部近傍を収束しつつ通過する。

このように、半導体基板５および成膜用リング３１の近傍に発生する等電位面は、第１の凹部３２ａにより半導体基板５の被処理面５ａより下側に下げられる。そして、第１の凹部３２ａで被処理面５ａより低い位置に下げられた等電位面は、その高さを、第２の凹部３２ｂによって第１および第２の各実施形態よりも成膜用リング３１の内縁部３１ａから遠い位置まで保持される。具体的には、第１の凹部３２ａの底部付近に収束された等電位面は、第２の凹部３２ｂを通過するまで第２の凹部３２ｂの高さと同等以下の高さに保持される。それとともに、少なくとも第１の凹部３２ａの中央部から第２の凹部３２ｂの入り口付近にかけては、成膜用リング３１のオーバーハング部３１ｃの下面から図１３中実線矢印で挟んで示す間隔（高さ）Ｄだけ、等電位面がさらに下げられる。このため、半導体基板５の縁部付近には、等電位面同士の間隔が第１および第４の各実施形態の等電位面同士の間隔がよりも密な電界が形成される。すなわち、半導体基板５の縁部近傍に、電界の内向き成分がより増大された電界を発生させることができる。このように、半導体基板５の縁部付近において電界の内向き成分をより増大させることにより、電界の外向き成分をより低減させることができる。この結果、プラズマ状態の原料ガスを半導体基板５の中央部側から縁部側へ向けて被処理面５ａに対して斜め上方から入射させる力（イオンの斜め成分）を、より抑制することができる。

図１２に、本発明者らが行った凹部の埋め込み特性の実験結果を示す。この実験は、前述した第１，第４，第５の各実施形態の成膜用リング１３，２１，３１をＨＤＰ−ＣＶＤ装置とともに用いた場合の、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈと、埋め込み可能な凹部のアスペクト比との関係を調べたものである。すなわち、凹部（トレンチ）と半導体基板５の被処理面５ａとの距離に対する、各成膜用リング１３，２１，３１が取り付けられたＨＤＰ−ＣＶＤ装置により埋め込み可能な凹部のアスペクト比の依存性をグラフにより示すものである。図１２によれば、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈが、第１実施形態の成膜用リング１３の内縁部１４ａの高さｈ１と同じ約３．５ｍｍの場合、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は各成膜用リング１３，２１，３１とも全て約４．１５であった。

ところが、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈを、第４および第５の各実施形態の成膜用リング１３，２１の内縁部１４ａ，２１ａの高さｈ１，ｈ２と同じ約６ｍｍにした場合、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は各成膜用リング１３，２１，３１で異なっていた。具体的には、第１実施形態の成膜用リング１３でボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．２３であった。これに対して、第４実施形態の成膜用リング２１でボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．２７であった。さらに、第５実施形態の成膜用リング３１でボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．３７であった。このように、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈを約６ｍｍに設定すると、従来では殆ど不可能であったアスペクト比が約４．２以上の凹部を、ボイドを殆ど作らずに埋め込むことができることが分かった。また、第１実施形態の成膜用リング１３に比べて、第４実施形態の成膜用リング２１の方が埋め込み特性が高いことが分かった。同様に、第４実施形態の成膜用リング２１に比べて、第５実施形態の成膜用リング３１の方が埋め込み特性が高いことが分かった。なお、この場合の第１実施形態の成膜用リング１３の内縁部１４ａの高さｈ１は、幅ｗ１の約１／７以上の大きさになっている。

また、第５実施形態の成膜用リング３１の内縁部３１ａの高さｈを約９ｍｍにした場合、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．５５であった。すなわち、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈを約３．５ｍｍに設定した場合に比べて、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比を約１割も高めることができた。すなわち、第５実施形態の成膜用リング３１の内縁部３１ａの高さｈを約９ｍｍに設定すると、ボイドを殆ど作らずに埋め込み可能な凹部のアスペクト比は極めて高くなる。

なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。

以上説明したように、この第５実施形態によれば、図１１中実線矢印で示すように、前述した第１および第４の各実施形態と同様の効果を得ることができる。また、成膜用リング３１の内縁部３１ａの高さｈを約６ｍｍ以上に設定することにより、埋め込み特性をさらに向上させて、アスペクト比が極めて高い凹部を埋め込むことができる。

（第６の実施形態）
次に、本発明に係る第６実施形態を図１４を参照しつつ説明する。図１４は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。

本実施形態は、成膜用リングの形状が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。

図１４に示すように、本実施形態では、前述した第５実施形態の成膜用リング（リング本体）３１を用いる。ただし、第２の凹部３２ｂ内に、セラミックよりも誘電率が低い低誘電率物質４１を設ける。これにより、半導体基板５の周囲および成膜用リング３１の近傍に発生する電界を、低誘電率物質４１の内部、すなわち第２の凹部３２ｂ内に積極的に通すことができる。

なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。

以上説明したように、この第６実施形態によれば、図１４中実線矢印で示すように、前述した第１，第４，第５の各実施形態と同様の効果を得ることができる。また、本実施形態では、成膜用リング３１に設けられた第１の凹部３２ａの外側に第２の凹部３２ｂを設けるとともに、この第２の凹部３２ｂ内に低誘電率物質４１を設ける。これにより、第１の凹部３２ａで半導体基板５の被処理面５ａより下側に下げられた等電位面を、セラミック材とセラミック材とで挟み込まれた低誘電率物質４１内に実質的に強制的に通過させる。この結果、イオンの斜め成分をさらに抑制して、埋め込み特性をさらに向上させることができる。すなわち、第５実施形態と同様に、アスペクト比が極めて高い凹部を埋め込むことができる。

（第７の実施形態）
次に、本発明に係る第７実施形態を図１５を参照しつつ説明する。図１５は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。

本実施形態は、成膜用リングの形状および構成が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。

図１５に示すように、本実施形態の成膜用リング５１は、前述した第１実施形態の成膜用リング１３に補助リング５２を組み合わせて構成されている。補助リング５２は、絶縁性を有する材料によりリング本体１４の内縁部１４ａをその外側から囲む環形状に形成されている。補助リング５２は、リング本体１４の上面から離間され、かつ、リング本体１４の内縁部１４ａの上面と同等以下の高さに配置される。本実施形態では、補助リング５２は、リング本体１４と同様にセラミック製とする。また、少なくとも補助リング５２の外縁部の下面とリング本体１４の外縁部の上面との間に、セラミックよりも誘電率が低い低誘電率物質５３が設けられている。すなわち、成膜用リング５１の外縁部に、リング本体１４と補助リング５２との間に挟まれて低誘電率物質５３が設けられている。ただし、本実施形態では、低誘電率物質５３は補助リング５２の下面のうち径方向外側の一部を覆うように設けられている。この結果、前述した第５実施形態と同様に、成膜用リング５１には、リング本体１４、補助リング５２、および低誘電率物質５３により、実質的に第１の凹部３２ａおよび第２の凹部３２ｂが設けられている。

以上説明したように、この第７実施形態によれば、図１５中実線矢印で示すように、前述した第１，第４〜第６の各実施形態と同様の効果を得ることができる。また、低誘電率物質５３の厚さを変えることにより、補助リング５２および第２の凹部３２ｂの高さを適宜、適正な位置に容易に設定できる。それとともに、低誘電率物質５３の幅を変えることにより、第２の凹部３２ｂの奥行きを適宜、適正な位置に容易に設定できる。これにより、埋め込むべき凹部などの大きさや形状、およびアスペクト比などに応じて、埋め込み特性を適宜、適正な状態に容易に設定できる。この結果、埋め込み特性を向上できる。

（第８の実施形態）
次に、本発明に係る第８実施形態を図１６を参照しつつ説明する。図１６は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。

本実施形態は、成膜用リングの形状および構成が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。

図１６に示すように、本実施形態の成膜用リング６１は、前述した第１実施形態の成膜用リング１３および第７実施形態の補助リング５２を組み合わせて構成されている。ただし、補助リング５２の外縁部の下面とリング本体１４の外縁部の上面との間に、補助リング５２の下面を全面的に覆ってセラミックよりも誘電率が低い低誘電率物質６２が設けられている。この結果、成膜用リング６１には、前述した第７実施形態と異なり、図示しない第２の凹部が低誘電率物質６２により略完全に塞がれて、実質的に第１の凹部３２ａのみが設けられている。

なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。

以上説明したように、この第８実施形態によれば、図１６中実線矢印で示すように、前述した第１，第４〜第７の各実施形態と同様の効果を得ることができる。また、補助リング５２の下面とリング本体１４の上面との間に低誘電率物質６２を全面的に設けることにより、第７実施形態よりもさらに積極的に電界を低誘電率物質６２の内部に通すことができる。この結果、埋め込み特性をさらに向上できる。

（第９の実施形態）
次に、本発明に係る第９実施形態を図１７を参照しつつ説明する。図１７は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。

本実施形態は、成膜用リングの形状および構成が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。

図１７に示すように、本実施形態の成膜用リング７１は、前述した第１実施形態の成膜用リング１３および第７実施形態の補助リング５２を組み合わせて構成されている。ただし、補助リング５２は、リング本体１４の上面上に設けられた補助リング支持具としての支柱７２により支持されている。これにより、リング本体１４の上面上から離間されて配置されている。

なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。

以上説明したように、この第９実施形態によれば、図１７中実線矢印で示すように、前述した第１，第４〜第８の各実施形態と同様の効果を得ることができる。すなわち、半導体基板５の縁部から下げられた電界（等電位面）を補助リング５２とリング本体１４の上面との間を通過させるように導くことができる。また、支柱７２の高さを変えることにより、補助リング５２の高さを適宜、適正な位置に容易に設定できる。すなわち、リング本体１４の内縁部１４ａの外側におけるリング本体１４付近の空間の占有領域を適宜、適正な大きさに容易に設定できる。これにより、埋め込むべき凹部などの大きさや形状、およびアスペクト比などに応じて、埋め込み特性を適宜、適正な状態に容易に設定できる。この結果、埋め込み特性をさらに向上できる。

なお、本発明に係る半導体装置は、前述した第１，第４〜第９の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。

例えば、成膜用リング１３（リング本体１４）および補助リング５２の形成材料は、セラミックには限られない。前述した第１，第４〜第９の各実施形態と同様に、半導体基板５の縁部付近において電界を半導体基板５の被処理面５ａよりも低い位置に向けて下げることができる材料であればよい。また、成膜用リング１３（リング本体１４）および補助リング５２の大きさや形状などは、半導体基板５の大きさや形状、あるいは埋め込むべき凹部等の位置、大きさ、およびアスペクト比等に応じて適正な埋め込み特性が得られるように適宜、適正な大きさや形状に設定して構わない。同様に、低誘電率物質４１，５３，６２、および支柱７２の位置や形状等も、ウェーハ２の大きさや形状、あるいは埋め込むべき凹部等の位置、大きさ、およびアスペクト比等に応じて適正な埋め込み特性が得られるように適宜、適正な大きさや形状に設定して構わない。また、上記各実施形態では、Ｈｅガスを第１ノズルと第２ノズルと単独の頂部ノズル９２１とから導入したが、これらの少なくとも一つから導入するように構成することができる。

なお、本発明は上記各実施形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。

本発明の第１の実施形態に係るプラズマ処理装置の概略を示す断面図。 本発明の第１の実施形態に係るプラズマ処理装置のガスノズルの配置の概略を示す上面図。 （ａ）は、Ａｒイオンのフラックスが少ない場合、（ｂ）は、Ａｒイオンのフラックスが多い場合における溝部への酸化膜の埋め込み特性を示す模式的な断面図。 ＲＦパワーとＳｉ源中性ラジカル種密度との関係、及びＲＦパワーとＳｉ源イオン種相対密度との関係を示す図。 ＲＦパワー３ｋＷにおけるＳｉＨ_４ガス濃度とＳｉ源中性ラジカル種密度との関係、ＳｉＨ_４ガス濃度とＳｉ源イオン種相対密度との関係を示す図。 ＲＦパワー７ｋＷにおけるＳｉＨ_４ガス濃度とＳｉ源中性ラジカル種密度との関係、ＳｉＨ_４ガス濃度とＳｉ源イオン種相対密度との関係を示す図。 ノズルの角度と膜厚の均一性の関係、及びノズルの角度と埋め込み限界幅の関係を示す図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 成膜用リングをその上方から臨んで示す平面図および断面図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 半導体装置の製造装置による凹部の埋め込み特性をグラフを用いて示す図。 半導体装置の製造装置の成膜用リングおよび半導体基板の付近に発生する電界をシミュレーションした結果を簡略化して示す断面図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。

符号の説明

１…容器基体（ベース、メタルチャンバー部） ２…誘電体容器（セラミックドーム部） ３…ＲＦコイル ４…基板ホルダ（静電チャック） ４ａ…基板ホルダ上部 ４ａ１…吸着面 ４ｂ…基板ホルダ下部 ４ｃ…基板ホルダ支持部 …４ｄ 埋め込み電極 ５…半導体基板 ６…ＲＦ電源 ７…バイアス電源 １０…イオン走行領域 １１…高密度プラズマ形成領域（高密度プラズマ領域） １２ａ…第１低密度プラズマ形成領域（第１低密度プラズマ領域） １２ｂ…第２低密度プラズマ形成領域（第２低密度プラズマ領域） １６点真空排気配管 ５９…シリコン酸化膜(ＳｉＯ₂膜) ６１…スパッタ種による成膜 ６２…オーバーハング ８１…ガス配管 ８０１〜８１２…上向きノズル（第１ノズル） ９０１〜９０６…水平ノズル（第２ノズル） ９２１…頂部ノズル ３３…ＨＤＰ−ＣＶＤ装置（半導体装置の製造装置）、５ａ…半導体基板の被処理面（基板の成膜処理が施される側の主面）、１３，２１，３１，５１，６１，７１…成膜用リング（セラミックリング、フォーカスリング）、１４…リング本体、１４ａ，３１ａ…リング本体の内縁部（成膜用リングの内縁部）、３２ａ…第１の凹部、３２ｂ…第２の凹部、４１，５３，６２…低誘電率物質、５２…補助リング、７２…支柱

Claims (4)

1. プラズマを用いた表面反応により、基板上に成膜若しくは基板をエッチングする装置であって、
   真空排気可能な反応室と、
   前記基板を配置するために前記反応室内に配置され、絶縁性を有する材料により前記基板の縁部に沿う環形状をなしその内縁部がその外側の部分よりも高く形成されているとともに前記内縁部の上面が前記基板の前記成膜が施される側の主面と同等以下の高さに配置されるリング本体を設けた基板ホルダと、
   前記反応室の側壁部に根本部が配置され、前記側壁部から前記反応室の頂部方向に噴射方向が設定され、前記表面反応に必要な第１イオン種を生成する化合物ガスのみから実質的になる第１のガスを前記反応室内に導入するための複数本の第１ノズルと、
   前記第１ノズルの根本部と実質的に同一水平レベル、若しくは前記第１ノズルの根本部より前記基板寄りの水平位置に配置され、前記基板の表面に平行方向の噴射方向を有し、前記第１ノズルよりも本数が少なく、前記成膜若しくはエッチングされる物質に対するスパッタ効率が前記第１イオン種より高い第２イオン種を生成する原料、若しくは前記基板の表面反応に必要なラジカル種を生成する原料となる第２のガスを前記反応室内に導入するための第２ノズルと、
   前記第１ノズルが配置された位置と前記反応室の頂部との間の空間に前記第１イオン種が高密度に生成された高密度プラズマを生成するための高周波電界印加手段と、を備え、
   前記第１ノズルおよび前記第２のノズルの少なくとも一方からＨｅガスを前記反応室内に導入することを特徴とする半導体製造装置。
2. 前記Ｈｅガスを前記反応室内に導入するための単独のノズルを備え、
   前記第１ノズルおよび前記第２のノズルおよび前記単独のノズルの少なくとも一つから前記Ｈｅガスを前記反応室内に導入することを特徴とする請求項１に記載の半導体製造装置。
3. 反応室内に基板を配置し、前記反応室の頂部と前記基板の間に、前記基板に隣接したイオン走行領域、該イオン走行領域に隣接した第１低密度プラズマ形成領域、該第１低密度プラズマ形成領域に隣接した高密度プラズマ形成領域、及び該高密度プラズマ形成領域と前記反応室の頂部に挟まれた第２低密度プラズマ形成領域を位置させ、前記高密度プラズマ形成領域のプラズマを用いた前記基板の表面反応により、前記基板上に成膜若しくは前記基板をエッチングする方法であって、
   前記反応室内に前記基板を配置するステップと、
   前記反応室内を減圧にするステップと、
   前記反応室の側壁部に設けられ、前記第１低密度プラズマ形成領域に根本部を有し、先端部が前記高密度プラズマ形成領域方向に向かうノズルを用い、前記基板表面の仰角方向に、前記表面反応に必要な第１イオン種を生成する化合物ガスのみから実質的になる第１のガスを噴射するステップと、
   前記第１のガスを噴射するステップと同時に、前記第１低密度プラズマ形成領域において、前記基板の表面に対して平行方向に、前記成膜若しくはエッチングされる物質に対するスパッタ効率が、前記第１イオン種より高い第２イオン種を生成する第２のガスを噴射するステップと、
   前記第１のガスを噴射するステップと同時に、前記反応室内にＨｅガスを噴射するステップと、
   前記高密度プラズマ形成領域、第１及び第２の低密度プラズマ形成領域に高周波電界を印加することにより、前記高密度プラズマ形成領域に前記第１イオン種が高密度に生成された高密度プラズマを生成し、前記第１及び第２の低密度プラズマ形成領域に低密度プラズマを生成し、前記第１イオン種を前記イオン走行領域を介して前記基板の表面に到達させ、前記第１イオン種による前記表面反応を生じさせるとともに、前記基板の縁部付近に、前記基板の表面に沿って前記基板の前記成膜が施される側の主面の上方から前記主面の下方に向かって下がるように電界を形成しつつ、前記第１イオン種および前記Ｈｅガスを前記主面に向けて供給するステップと、
   を含むことを特徴とする半導体製造方法。
4. 反応室内に基板を配置し、前記反応室の頂部と前記基板の間に、前記基板に隣接したイオン走行領域、該イオン走行領域に隣接した第１低密度プラズマ形成領域、該第１低密度プラズマ形成領域に隣接した高密度プラズマ形成領域、及び該高密度プラズマ形成領域と前記反応室の頂部に挟まれた第２低密度プラズマ形成領域を位置させ、前記高密度プラズマ形成領域のプラズマを用いた前記基板の表面反応により、前記基板上に成膜若しくは前記基板をエッチングする方法であって、
   前記反応室内に前記基板を配置するステップと、
   前記反応室内を減圧にするステップと、
   前記反応室の側壁部に設けられ、前記第１低密度プラズマ形成領域に根本部を有し、先端部が前記高密度プラズマ形成領域方向に向かうノズルを用い、前記基板表面の仰角方向に、前記表面反応に必要なイオン種を生成する化合物ガスのみから実質的になる第１のガスを噴射するステップと、
   前記第１のガスを噴射するステップと同時に、前記第１低密度プラズマ形成領域において、前記基板の表面に対して平行方向に、前記基板の表面反応に必要なラジカル種を生成する原料となる第２のガスを噴射するステップと、
   前記第１のガスを噴射するステップと同時に、前記反応室内にＨｅガスを噴射するステップと
   前記高密度プラズマ形成領域、第１及び第２の低密度プラズマ形成領域に高周波電界を印加することにより、前記高密度プラズマ形成領域に前記イオン種が高密度に生成された高密度プラズマを生成し、前記第１及び第２の低密度プラズマ形成領域に低密度プラズマを生成し、前記イオン種を前記イオン走行領域を介して前記基板の表面に到達させるとともに、前記基板の縁部付近に、前記基板の表面に沿って前記基板の前記成膜が施される側の主面の上方から前記主面の下方に向かって下がるように電界を形成しつつ、前記イオン種および前記Ｈｅガスを前記主面に向けて供給し、前記イオン種及びラジカル種による前記表面反応を生じさせるステップとを含むことを特徴とする半導体製造方法。

Images