CN105609539B - 自对准二维晶体材料场效应半导体器件及其制备方法 - Google Patents

自对准二维晶体材料场效应半导体器件及其制备方法 Download PDF

Info

Publication number
CN105609539B
CN105609539B CN201510967906.5A CN201510967906A CN105609539B CN 105609539 B CN105609539 B CN 105609539B CN 201510967906 A CN201510967906 A CN 201510967906A CN 105609539 B CN105609539 B CN 105609539B
Authority
CN
China
Prior art keywords
gate electrode
crystal material
dimensional crystal
electrode
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510967906.5A
Other languages
English (en)
Other versions
CN105609539A (zh
Inventor
王刚
李平
张庆伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201510967906.5A priority Critical patent/CN105609539B/zh
Publication of CN105609539A publication Critical patent/CN105609539A/zh
Application granted granted Critical
Publication of CN105609539B publication Critical patent/CN105609539B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

自对准二维晶体材料场效应半导体器件及其制备方法，属于半导体器件技术领域。本发明的半导体器件包括栅电极区、源电极区和漏电极区，其特征在于，还包括二维晶体材料层，所述二维晶体材料层连接源电极和漏电极，且跨过栅电极区的局部，二维晶体材料层和其下方的栅电极区之间为栅介质氧化层。使用本发明的自对准工艺可自动实现器件栅电极与源和漏电极位置的对准，从而大大减小了栅与源和漏电极的覆盖电容，这对于提高器件工作频率具有重要意义。另一方面，栅与源和漏电极自对准的器件结构大大降低了栅电极与源电极之间以及栅电极与漏电极之间的沟道层即二维晶体材料的寄生电阻，这同样有利于提高器件的工作频率。

Description

自对准二维晶体材料场效应半导体器件及其制备方法
技术领域
本发明涉及自对准的基于二维晶体材料的场效应半导体器件结构及其制备方法，属于半导体器件技术领域。
背景技术
在摩尔定律的驱动下，基于单晶硅材料的半导体器件的尺寸越来越小，集成电路的密度越来越高，功耗越来越低，芯片的性能越来越强，成本越来越低。然而随着半导体工艺关键尺寸的逐渐减小，半导体工艺制程越来越接近半导体的物理极限，很难继续缩小下去。
摩尔定律即将走向终结，然而信息技术前进的步伐不会减慢。世界各国科研人员积极探索各种新材料及新器件结构，以期取代现有的硅半导体器件。一种可预期的解决方案是使用二维晶体材料制备半导体器件及半导体集成电路。
二维晶体材料是由单个原子层或多个原子层构成的二维的晶体材料，相比三维的块材而言，二维晶体材料具有十分优异的电学、光学及机械特性。目前，世界各国科研人员对二维晶体材料及其器件的研究具有高涨的热情。二维晶体材料主要包括石墨烯、黑磷、硅烯、锗烯、锡烯、二硫化钼等等。
石墨烯是最先发现的典型的具有一个原子层厚度的二维晶体材料。2004年英国曼彻斯特大学的两位科研人员首次从石墨中分离出石墨烯，证实了二维晶体材料可以单独存在，两人因此获得了2010年诺贝尔物理学奖。石墨烯性能十分优越，低温情况下其电子迁移率可以达到200000cm2/Vs，是单晶硅材料的100倍；石墨烯是世界上最强韧的材料，其强度为钢材的200倍；另外，石墨烯具有良好的光学特性，只吸收2.3％的光，因此几乎完全透明。石墨烯的应用领域非常广泛，其中一个典型应用是射频场效应晶体管，2012年基于石墨烯的射频场效应晶体管的截止频率就已达到了427GHz。
石墨烯材料性能极其优越，但依然存在一些缺陷。石墨烯的主要问题是禁带宽度为零，基于石墨烯材料的半导体器件的开关比比较低，在集成电路方面的应用具有较大困难。然而，石墨烯打开了科学家的视野，指引科学家们积极探索与石墨烯类似，但却具有比石墨烯更强光电特性的新型二维晶体材料，例如黑磷、硅烯、锗烯、锡烯、二硫化钼等等。
包括石墨烯在内的所有二维晶体材料的最有潜力的应用是成为硅的替代品，用来研制新一代半导体器件和半导体集成电路。
发明内容
本发明所要解决的技术问题是，提供一种自对准的基于二维晶体材料的场效应半导体器件及其制备方法。
本发明解决所述技术问题采用的技术方案是，自对准二维晶体材料场效应半导体器件，包括栅电极区、源电极区和漏电极区，其特征在于，还包括二维晶体材料层，所述二维晶体材料层连接源电极和漏电极，且跨过栅电极区的局部，二维晶体材料层和其下方的栅电极区之间为栅介质氧化层。
所述二维晶体材料为石墨烯、黑磷、硅烯、锗烯、锡烯或者二硫化钼。
本发明还提供自对准二维晶体材料场效应半导体器件制备方法，其特征在于，包括以下步骤：
(1)选用绝缘衬底上的带有埋氧化层的硅晶片为基底，按预设的掩膜图形对硅晶片的顶层硅进行图形化刻蚀，直至露出硅晶片中的埋氧化层，形成源电极沟槽和漏电极沟槽，并以顶层硅作为栅电极；
(2)在源电极沟槽的侧面和漏电极沟槽的侧面形成二氧化硅介质层；
(3)在源电极沟槽和漏电极沟槽内填充金属；
(4)对器件表面进行平坦化；
(5)在器件上表面设置二维晶体材料，二维晶体材料和栅电极之间以二氧化硅介质层隔离，并对二维晶体材料进行图形化，使其连接源电极和漏电极且保留栅电极孔位置；
(6)刻蚀形成栅电极孔，并在栅电极孔内设置栅电极导体；
(7)在器件表面形成钝化层并进行刻蚀，露出器件的栅、源、漏电极。
所述栅电极导体为金属或金属硅化物。
所述步骤(3)中，沉积金属直至完全填满沟槽。
所述步骤(2)中，顶层硅的顶面也形成有二氧化硅介质层；所述步骤(4)中，平坦化至暴露出顶层硅顶面的二氧化硅介质层。
或者，所述步骤(2)中，顶层硅的顶面也形成有二氧化硅介质层；所述步骤(4)中，平坦化至暴露出顶层硅的顶面，然后在顶层硅的顶面形成二氧化硅介质层。
本发明提出的自对准二维晶体材料场效应半导体器件结构实现了器件的栅电极与源和漏电极的自对准。设计传统的场效应半导体器件时，往往让栅电极的宽度大于源和漏电极(扩散区)之间的距离，由此便产生了较大的栅电极对源和漏电极(扩散区)的覆盖电容。使用本发明的自对准工艺可自动实现器件栅电极与源和漏电极位置的对准，从而大大减小了栅与源和漏电极的覆盖电容，这对于提高器件工作频率具有重要意义。另一方面，栅与源和漏电极自对准的器件结构大大降低了栅电极与源电极之间以及栅电极与漏电极之间的沟道层即二维晶体材料的寄生电阻，这同样有利于提高器件的工作频率。
本发明提出的自对准二维晶体材料场效应半导体器件结构中，使用热氧化的二氧化硅作为场效应器件的栅介质，鉴于二氧化硅材料的优良性能，所制备的器件特性不言而喻。另一方面，避免了在二维晶体材料表面形成栅介质层时对二维晶体材料本身造成的破坏，从而最大程度地保持了二维晶体材料原有的电学、光学及机械特性。
本发明提出的自对准二维晶体材料场效应半导体器件制备过程中，在进行金属平坦化工艺步骤时，可时时对器件源电极和漏电极之间的电气隔离特性进行监控，以此作为平坦化工艺调节的依据，例如平坦化工艺的快慢或终止。
本发明提出的自对准二维晶体材料场效应半导体器件制备过程中，通过对刻蚀后的SOI顶层硅栅电极进行一次或多次氧化/腐蚀/氧化工艺过程可以实现纳米级的器件栅电极长度。
以下结合附图和具体实施方式对本发明作进一步的说明。
附图说明
图1是本发明提出的一种自对准二维晶体材料场效应半导体器件结构示意图；
图2至图10是本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的一种实施例的主要工艺步骤剖面示意图，其中：
图2是绝缘衬底上的硅晶片(SOI)的剖面示意图；
图3是SOI顶层硅刻蚀后的剖面示意图；
图4是SOI顶层硅栅电极的上表面及侧面形成二氧化硅后的剖面示意图；
图5是SOI衬底表面沉积金属层后的剖面示意图；
图6是对SOI衬底表面沉积的金属层进行平坦化后的剖面示意图；
图7是将二维晶体材料沉积或转移至SOI衬底表面后的剖面示意图；
图8是将二维晶体材料图形化后的剖面示意图；
图9是在SOI衬底表面沉积钝化层后的剖面示意图；
图10是钝化层开孔后的剖面示意图。
图11至图16是本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的另一种实施例的主要工艺步骤剖面示意图，其中：
图11是对SOI衬底表面沉积的金属进行平坦化后的剖面示意图；
图12是SOI顶层硅栅电极的上表面再一次氧化形成二氧化硅后的剖面示意图；
图13是将二维晶体材料沉积或转移至SOI衬底表面后的剖面示意图；
图14是将二维晶体材料图形化后的剖面示意图；
图15是在SOI衬底表面沉积钝化层后的剖面示意图；
图16是钝化层开孔后的剖面示意图。
图17至图22是本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的一种可行的工艺版图及流程示意图，其中：
图17是SOI顶层硅图形化后的俯视图；
图18是SOI顶层硅栅电极的上表面及侧面形成二氧化硅后的俯视图；
图19是在SOI衬底表面沉积金属并平坦化后的俯视图；
图20是在SOI衬底表面沉积或转移二维晶体材料并图形化后的俯视图；
图21是刻蚀出栅电极孔的俯视图；
图22是栅电极形成金属硅化物后的俯视图。
图23至图29是本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的另一种可行的工艺版图及流程示意图，其中：
图23是SOI顶层硅上形成器件隔离层的俯视图；
图24是对器件区域的SOI顶层硅图形化后的俯视图；
图25是SOI顶层硅栅电极的上表面及侧面形成二氧化硅后的俯视图；
图26是在SOI衬底表面沉积金属并平坦化后的俯视图；
图27是在SOI衬底表面沉积或转移二维晶体材料并图形化后的俯视图；
图28是刻蚀出栅电极孔的俯视图；
图29是栅电极形成金属硅化物后的俯视图。
图30至图32是本发明提出的一种自对准二维晶体材料场效应半导体器件纳米级栅电极长度制备方法的实施例示意图，其中：
图30是SOI顶层硅栅电极氧化后的剖面示意图；
图31是去除SOI顶层硅栅电极表面氧化硅的剖面示意图；
图32是再一次在SOI顶层硅栅电极表面形成氧化硅的剖面示意图。
标号说明
100 绝缘衬底上的硅晶片(SOI)
101 衬底硅
102 埋氧化层
103 顶层硅
200 顶层硅槽
201 栅电极
300 顶层硅表面氧化硅
301 栅介质
302 隔离氧化层
400 金属
401 源电极
402 漏电极
500 二维晶体材料
600 钝化层
700 二次氧化栅介质氧化层
800 隔离槽
900 金属硅化物栅电极
1000 器件隔离层
具体实施方式
本发明的自对准二维晶体材料场效应半导体器件制备方法，包括以下步骤：
(1)选用绝缘衬底上的硅(SOI)晶片为基底，选用合适的掩膜版为掩膜，对SOI的顶层硅进行刻蚀，直至露出SOI中的埋氧化层，刻蚀后余下的SOI顶层硅即为器件的栅电极。
(2)在SOI顶层硅栅电极上表面及侧面形成一层质量良好的二氧化硅介质。
(3)向SOI衬底表面沉积金属，金属层厚度大于SOI衬底表面已具有的沟槽的深度。
(4)使用平坦化工艺对金属层进行平坦化，控制工艺过程，以露出SOI顶层硅栅电极上表面的二氧化硅为平坦化停止条件。
(5)沉积或转移二维晶体材料，并对二维晶体材料进行图形化。
(6)刻蚀栅电极孔，向栅电极孔内填充金属并形成金属硅化物栅电极。
(7)形成钝化层并进行刻蚀，露出器件的栅、源、漏电极。
在步骤(1)中，选用的掩膜版为器件的源电极和漏电极掩膜版，对SOI顶层硅使用湿法刻蚀或干法刻蚀的办法进行刻蚀。
在步骤(2)中，使用高温氧化、低温氧化、或等离子体氧化等氧化办法在SOI顶层硅栅电极上表面及侧面形成二氧化硅介质层。SOI顶层硅栅电极上表面的二氧化硅即为器件的栅介质氧化层，侧面的二氧化硅充当器件的隔离氧化层。
在步骤(3)中，使用物理沉积或化学沉积的办法沉积金属，金属层可以是铝、铜、钛、锆、钽、钨、钴、镍、铂、钯、金、银等金属材料中的一种或几种。
在步骤(4)中，平坦化之后嵌在SOI衬底内的金属即为器件的源和漏电极，器件源和漏电极与栅电极之间不存在交叠区域，实现了良好的自对准。
在步骤(5)中，二维晶体材料主要包括石墨烯、黑磷、硅烯、锗烯、锡烯、二硫化钼等等，但不限于此，随着科技的进步越来越多的新型二维晶体材料会涌现出来。二维晶体材料图形化之后便形成了场效应半导体器件的沟道层。
在步骤(6)中，使用湿法或干法刻蚀的办法刻蚀栅电极孔，向栅电极孔内填充金属，例如钛、锆、钽、钨、钴，等等。利用加温等办法使栅电极孔中的金属与顶层硅栅电极本身形成金属硅化物以减小栅电极接触电阻。
在步骤(7)中，使用物理沉积或化学沉积的办法形成钝化层，钝化层可以是氧化硅、氮化硅、氧化铝、氧化铪等介质材料中的一种或几种。
特别的，在步骤(2)中，通过对所述的刻蚀后余下的SOI顶层硅进行一次或多次氧化/腐蚀/氧化工艺过程进而获得纳米级栅电极长度。
在步骤(4)中，可以以露出SOI顶层硅(即去除掉SOI顶层硅上表面的二氧化硅)为平坦化停止条件，接下来在SOI顶层硅上表面重新生成一层介质层。
在步骤(6)中，栅电极孔的刻蚀及金属硅化物栅电极的形成也可以在工艺步骤(2)之后及工艺步骤(3)之前完成。
本发明提出了一种自对准的二维晶体材料场效应半导体器件结构，具体结构如图1所示。从图中可以看出，该器件使用绝缘衬底上的硅(SOI)100作为衬底，器件的栅电极201与源电极401和漏电极402具有自对准的结构，栅电极201为单晶硅材料，源电极401和漏电极402为金属材料，栅电极201与源电极401和漏电极402之间使用隔离氧化层302分隔，器件使用二氧化硅作为栅介质301，在具有优良表面状况的SOI衬底表面形成了二维晶体材料500，包括石墨烯、黑磷、硅烯、锗烯、锡烯、二硫化钼等等，二维晶体材料500图形化之后本身跨过栅电极201和栅介质301，同时其两端分别与源电极401和漏电极402实现电接触，器件表面的钝化层600对器件起到了保护的作用。
图2至图10展示了本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的一种实施例的主要工艺步骤。
步骤1：器件的制备选用绝缘衬底上的硅(SOI)100作为衬底，SOI衬底包括衬底硅101，埋氧化层102和顶层硅103，如图2所示。
步骤2：使用湿法或干法刻蚀的办法对SOI顶层硅103进行刻蚀，形成顶层硅槽200，刻蚀过程中以露出SOI埋氧化层102作为刻蚀终止条件，刻蚀结束后SOI顶层硅103的一部分即为器件最终的栅电极201，如图3所示。
步骤3：使用热氧化等办法对SOI顶层硅栅电极201进行氧化，从而在顶层硅栅电极201的上表面及侧面形成顶层硅表面氧化硅300，如图4所示。
步骤4：向SOI衬底上沉积金属400，金属400材料包括铝、铜、钛、锆、钽、钨、钴、镍、铂、钯、金、银等等，金属400层的厚度应大于SOI衬底表面已有沟槽200的深度，如图5所示。
步骤5：使用化学机械平坦化(CMP)等平坦化办法对金属400进行平坦化，平坦化过程中以露出SOI顶层硅栅电极201上表面的氧化硅栅介质301作为平坦化的终止条件，此时沟槽内的金属即为器件的源电极401和漏电极402，源电极401和漏电极402与栅电极201之间使用步骤3形成的SOI顶层硅栅电极201的侧面的隔离氧化层302进行隔离，可以看出源电极401和漏电极402与栅电极201之间不存在交叠区域，实现了良好的自对准，如图6所示。
步骤6：在具有良好表面状况的SOI衬底表面沉积或转移二维晶体材料500，如石墨烯、黑磷、硅烯、锗烯、锡烯、二硫化钼等等，二维晶体材料500为器件的沟道层，如图7所示。
步骤7：使用湿法腐蚀或干法刻蚀(如氧等离子体刻蚀)等办法使二维晶体材料500形成图形化，图形化后二维晶体材料500跨过栅电极201和栅介质301，同时其两端分别与源电极401和漏电极402实现电接触，如图8所示。
步骤8：在器件表面沉积一层钝化层600，如二氧化硅、氮化硅、二氧化铪、三氧化二铝等等，隔绝外界不利因素(如水气)对器件性能产生的影响，如图9所示。
步骤9：使用湿法或干法刻蚀等办法对钝化层600进行刻蚀，露出源电极401和漏电极402接触孔，如图10所示。
在上述步骤5(即图6)中需要使用平坦化办法对金属400进行平坦化，并以露出SOI顶层硅栅电极201上表面的氧化硅栅介质301作为平坦化的终止条件，而另一种可选用的实施方案是平坦化过程中以露出SOI顶层硅栅电极201(即去除掉氧化硅栅介质301)作为平坦化的终止条件，这样做的一个有益效果是降低了工艺难度。
因此，本发明提出了一种自对准二维晶体材料场效应半导体器件制备方法的另一种实施例的主要工艺步骤，如图11至图16所示。此实施例中，金属400平坦化之前的工艺步骤与图2至图5中的工艺步骤相同，参见图2至图5。如图11所示，对金属400进行平坦化，以露出SOI顶层硅栅电极201(即去除掉氧化硅栅介质301)作为平坦化的终止条件，平坦化后槽内的金属即为器件的源电极401和漏电极402，源电极401和漏电极402与栅电极201之间使用隔离氧化层302进行隔离。接下来使用低温氧化等工艺在SOI顶层硅栅电极201上表面形成一层二次氧化栅介质氧化层700，如图12所示，为了保证低温氧化过程不对源金属电极401和漏金属电极402产生影响，源电极401和漏电极402可以选用耐熔金属。再接下来向SOI衬底表面沉积或转移二维晶体材料500并图形化，最后在SOI衬底表面沉积钝化层600并刻蚀出源电极401和漏电极402通孔，如图13至图16所示，与前述图7至图10工艺步骤相似，在此不再赘述。
图17至图22是本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的一种可行的工艺版图及流程，主要流程如下：
(1)使用器件源和漏电极掩膜版作为掩膜对SOI顶层硅103进行刻蚀形成源和漏电极槽，同时在器件四周形成隔离槽800，刻蚀终止条件为露出SOI埋氧化层102，刻蚀后余下的SOI顶层硅即为器件的栅电极201，如图17所示。
(2)对SOI顶层硅栅电极201进行氧化，在顶层硅栅电极201的上表面形成了器件的栅介质301，在顶层硅的侧面形成了器件的隔离氧化层302，如图18所示。
(3)向SOI衬底表面沉积金属400并进行平坦化，以露出SOI顶层硅栅电极201上表面的栅介质301作为平坦化终止条件，这样得到了器件的源电极401和漏电极402，器件源电极401和漏电极402与顶层硅栅电极201之间不存在交叠区域，实现了良好的自对准，如图19所示。
(4)在SOI衬底表面沉积或转移二维晶体材料500并进行图形化，二维晶体材料500包括石墨烯、黑磷、硅烯、锗烯、锡烯、二硫化钼等等，二维晶体材料500图形化之后本身跨过顶层硅栅电极201和栅介质301，同时其两端分别与源电极401和漏电极402有部分交叠以实现电接触，如图20所示。
(5)刻蚀SOI顶层硅栅电极201表面的氧化硅栅介质301露出顶层硅栅电极201孔，如图21所示。
(6)在顶层硅栅电极201孔上沉积金属(如钛、锆、钽、钨、钴等)并形成金属硅化物栅电极900以降低栅电极接触电阻，如图22所示。
(7)最后，在器件表面沉积钝化层600(如氧化硅、氮化硅、氧化铪、氧化铝等)并进行刻蚀，露出源、栅、漏电极接触孔。
上述(5)和(6)步骤的顶层硅栅电极201孔及金属硅化物栅电极900的形成也可在图18之后图19之前完成。
图23至图29是本发明提出的一种自对准二维晶体材料场效应半导体器件制备方法的另一种可行的工艺版图及流程，主要流程如下：
(1)在SOI顶层硅103上刻蚀出器件隔离槽，刻蚀终止条件为露出SOI埋氧化层102，向器件隔离槽内填充介质如氧化硅、氮化硅等并进行平坦化，最终形成器件隔离层1000，如图23所示。
(2)使用器件源和漏电极掩膜版作为掩膜对器件隔离层1000内的SOI顶层硅103进行刻蚀形成源和漏电极槽，刻蚀终止条件为露出SOI埋氧化层102，刻蚀后余下的SOI顶层硅103即为器件的栅电极201，如图24所示。
(3)对SOI顶层硅栅电极201进行氧化，在顶层硅栅电极201的上表面形成了器件的栅介质301氧化层，在顶层硅栅电极201的侧面形成了器件的隔离氧化层302，如图25所示。
(4)向SOI衬底表面沉积金属400并进行平坦化，以露出SOI顶层硅栅电极201上表面的栅介质301作为平坦化终止条件，这样得到了器件的源电极401和漏电极402，器件源电极401和漏电极402与顶层硅栅电极201之间不存在交叠区域，实现了良好的自对准，如图26所示。
(5)在SOI衬底表面沉积或转移二维晶体材料500并进行图形化，二维晶体材料500包括石墨烯、黑磷、硅烯、锗烯、锡烯、二硫化钼等等，二维晶体材料500图形化之后本身跨过顶层硅栅电极201和栅介质301，同时其两端分别与源电极401和漏电极402有部分交叠以实现电接触，如图27所示。
(6)刻蚀SOI顶层硅栅电极201表面的氧化硅栅介质301露出顶层硅栅电极201孔，如图28所示。
(7)在顶层硅栅电极201孔上沉积金属(如钛、锆、钽、钨、钴等)并形成金属硅化物栅电极900以降低栅电极接触电阻，如图29所示。
(8)最后，在器件表面沉积钝化层600(如氧化硅、氮化硅、氧化铪、氧化铝等)并进行刻蚀，露出源、栅、漏电极接触孔。
上述(6)和(7)步骤的顶层硅栅电极201孔及金属硅化物栅电极900的形成也可在图25之后图26之前完成。
图30至图32是本发明提出的一种自对准二维晶体材料场效应半导体器件纳米级栅电极长度制备方法的实施例的主要工艺过程。
本发明提出的器件结构以SOI顶层硅103作为器件的栅电极201，通过热氧化等办法在SOI顶层硅栅电极201的表面形成了一层表面氧化硅300担当器件的隔离氧化层302和栅介质301，此时器件的栅电极201长度为a，器件沟道长度也近似为a，如图30所示。接下来使用湿法或干法等刻蚀办法将SOI顶层硅栅电极201表面的表面氧化硅300去除掉，如图31所示。最后在SOI顶层硅栅电极201表面再次使用热氧化等办法生成一层新的表面氧化硅300担当器件的隔离氧化层302和栅介质301，如图32所示，此时器件的栅电极201长度降低为b。重复上述工艺过程即氧化/腐蚀/氧化一次或几次后，有望将器件的栅电极201长度降为纳米量级。

Claims (3)

1.自对准二维晶体材料场效应半导体器件制备方法，其特征在于，包括以下步骤：
(1)选用绝缘衬底上的带有埋氧化层的硅晶片为基底，按预设的掩膜图形对硅晶片的顶层硅进行图形化刻蚀，直至露出硅晶片中的埋氧化层，形成源电极沟槽和漏电极沟槽，并以顶层硅作为栅电极；
(2)在源电极沟槽的侧面、漏电极沟槽的侧面和顶层硅的顶面形成二氧化硅介质层；
(3)在源电极沟槽和漏电极沟槽内沉积金属直至完全填满沟槽；
(4)对器件表面进行平坦化至暴露出顶层硅顶面的二氧化硅介质层；
(5)在器件上表面设置二维晶体材料，二维晶体材料和栅电极之间以二氧化硅介质层隔离，并对二维晶体材料进行图形化，使其连接源电极和漏电极且保留栅电极孔位置；
(6)刻蚀形成栅电极孔，并在栅电极孔内设置栅电极导体；
(7)在器件表面形成钝化层并进行刻蚀，露出器件的栅、源、漏电极。
2.如权利要求1所述的自对准二维晶体材料场效应半导体器件制备方法，其特征在于，所述二维晶体材料为：石墨烯、黑磷、硅烯、锗烯、锡烯或者二硫化钼。
3.如权利要求1所述的自对准二维晶体材料场效应半导体器件制备方法，其特征在于，所述栅电极导体为金属或金属硅化物。
CN201510967906.5A 2015-12-22 2015-12-22 自对准二维晶体材料场效应半导体器件及其制备方法 Expired - Fee Related CN105609539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510967906.5A CN105609539B (zh) 2015-12-22 2015-12-22 自对准二维晶体材料场效应半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510967906.5A CN105609539B (zh) 2015-12-22 2015-12-22 自对准二维晶体材料场效应半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN105609539A CN105609539A (zh) 2016-05-25
CN105609539B true CN105609539B (zh) 2019-01-04

Family

ID=55989319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510967906.5A Expired - Fee Related CN105609539B (zh) 2015-12-22 2015-12-22 自对准二维晶体材料场效应半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105609539B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644906B (zh) * 2016-07-21 2021-02-02 中芯国际集成电路制造(上海)有限公司 一种黑磷场效应晶体管及其制造方法
CN108155236B (zh) * 2016-12-05 2020-08-07 上海新昇半导体科技有限公司 具有黑磷沟道层的低接触电阻率FinFET及其制备方法
CN109003986A (zh) * 2018-08-07 2018-12-14 长江存储科技有限责任公司 存储器结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105765A1 (en) * 2011-11-01 2013-05-02 International Business Machines Corporation Graphene and Nanotube/Nanowire Transistor with a Self-Aligned Gate Structure on Transparent Substrates and Method of Making Same
CN103227103A (zh) * 2012-01-26 2013-07-31 三星电子株式会社 石墨烯晶体管以及制造石墨烯器件的方法
CN103855218A (zh) * 2012-12-04 2014-06-11 国际商业机器公司 自对准双栅石墨烯晶体管及其制造方法
US20150228753A1 (en) * 2013-04-17 2015-08-13 International Business Machines Corporation Self aligned embedded gate carbon transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105765A1 (en) * 2011-11-01 2013-05-02 International Business Machines Corporation Graphene and Nanotube/Nanowire Transistor with a Self-Aligned Gate Structure on Transparent Substrates and Method of Making Same
CN103227103A (zh) * 2012-01-26 2013-07-31 三星电子株式会社 石墨烯晶体管以及制造石墨烯器件的方法
CN103855218A (zh) * 2012-12-04 2014-06-11 国际商业机器公司 自对准双栅石墨烯晶体管及其制造方法
US20150228753A1 (en) * 2013-04-17 2015-08-13 International Business Machines Corporation Self aligned embedded gate carbon transistors

Also Published As

Publication number Publication date
CN105609539A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN105097682B (zh) 半导体器件
Lin et al. Graphene/semiconductor heterojunction solar cells with modulated antireflection and graphene work function
TWI248677B (en) Method of fabricating an ultra-narrow channel semiconductor device
US7892956B2 (en) Methods of manufacture of vertical nanowire FET devices
DE112011100901B4 (de) Verfahren zur Herstellung eines Graphen/Nanostruktur-FET mit selbstausgerichteter Kontakt- und Gate-Zone und Graphen/Nanostruktur-FET
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
KR101920718B1 (ko) 그래핀 소자 제조 장치 및 이를 이용한 그래핀 소자 제조 방법
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
CN104538449B (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
US8193032B2 (en) Ultrathin spacer formation for carbon-based FET
CN1979888A (zh) 碳化硅半导体装置及其制造方法
CN105609539B (zh) 自对准二维晶体材料场效应半导体器件及其制备方法
JP2012516053A (ja) 電界効果トランジスタの性能を強化する方法およびそれによって作られる電界効果トランジスタ
CN104488084B (zh) 形成锥形氧化物的方法
CN105047562B (zh) 半悬浮石墨烯场效应晶体管制备方法
CN109860050A (zh) 半导体制作方法
CN108807159A (zh) 半导体装置的形成方法
CN106531633A (zh) 半导体装置的制造方法
WO2013049144A1 (en) Graphene transistor
CN108417617A (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN102299096B (zh) 半导体器件的接触的制造方法及具有该接触的半导体器件
CN104282575A (zh) 一种制备纳米尺度场效应晶体管的方法
CN105428417B (zh) 自对准石墨烯/黑磷晶体管结构的制备方法
CN107086180A (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN108565287A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190104

Termination date: 20211222

CF01 Termination of patent right due to non-payment of annual fee