CN1979888A - 碳化硅半导体装置及其制造方法 - Google Patents

碳化硅半导体装置及其制造方法 Download PDF

Info

Publication number
CN1979888A
CN1979888A CNA2006101403999A CN200610140399A CN1979888A CN 1979888 A CN1979888 A CN 1979888A CN A2006101403999 A CNA2006101403999 A CN A2006101403999A CN 200610140399 A CN200610140399 A CN 200610140399A CN 1979888 A CN1979888 A CN 1979888A
Authority
CN
China
Prior art keywords
silicon carbide
compound electrode
silicon compound
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101403999A
Other languages
English (en)
Inventor
谷本智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of CN1979888A publication Critical patent/CN1979888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes

Abstract

一种碳化硅半导体装置及其制造方法，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积在该硅化物电极上的上部导体膜。

Description

碳化硅半导体装置及其制造方法
技术领域
本发明涉及一种碳化硅半导体装置及其制造方法。
背景技术
半导体碳化硅(SiC)具有高击穿电场、高饱和电子速度、高热导率、高耐热性、高化学稳定性、以及高机械强度等卓越特征。另外，半导体碳化硅可以形成pn结和生长热氧化硅膜。因此，半导体碳化硅是用于实现不能通过Si实现的超低耗功率装置、高频功率放大装置、以及高温操作开关装置等的半导体材料。从过去就一直期望具有以上特征的半导体碳化硅，并且持续进行了其基础研究。近年来，随着大孔径和相对高质量的单晶衬底的商品化，在半导体领域中，如在日本特开2003-318398(＝JP2003318398)号公报中所公开的那样，上述SiC电子装置及其相应的制造技术得以急切发展。
为了制造上述SiC电子装置，需要形成至少一个欧姆接触。为了根据现有技术形成上述欧姆接触，在用于欧姆接触的部分上形成硅化物电极，并在该部分上形成上部导体膜，从而完成欧姆接触。
然而，根据现有技术，在形成该接触结构之后，上部导体膜可能突然剥离，因此，降低了SiC电子装置的产量或导致完成SiC电子装置后的剥离失效。而且，即使当该接触不是欧姆接触时，也可能出现上面的问题。
发明内容
因此，本发明的目的是提供一种碳化硅半导体装置，其中，沉积到硅化物电极上的上部导体膜不会剥离。
本发明的另一目的是提供一种用于制造上述碳化硅半导体装置的方法。
根据本发明的第一方面，提供一种碳化硅半导体装置，包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积到该硅化物电极上的上部导体膜。
根据本发明的第二方面，提供一种用于制造碳化硅半导体装置的方法，其中，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积到该硅化物电极的上部导体膜，该方法包括：1)第一操作，用于将接触母体材料沉积到该碳化硅衬底上；2)第二操作，用于执行接触式退火，包括以下子操作：i)加热沉积有该接触母体材料的碳化硅衬底，以及ii)通过该接触母体材料与该碳化硅衬底之间的固相反应形成该硅化物电极；3)第三操作，用于将通过第二操作生成的碳的至少一部分析出到该硅化物电极的表面，从而使该硅化物电极用作低碳含量硅化物电极；4)第四操作，用于清除在第三操作中析出到该硅化物电极表面的碳的至少一部分；以及5)第五操作，用于在第四操作的碳清除之后，将该上部导体膜沉积到通过第三操作用作低碳含量硅化物电极的硅化物电极表面。
根据本发明的第三方面，提供一种用于制造碳化硅半导体装置的方法，其中，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积到该硅化物电极上的上部导体膜，其中，该碳化硅衬底包括：1)第一面，其与肖特基电极接触，使得该碳化硅半导体装置被用作纵向肖特基二极管，以及2)与第一面相对的第二面，在第二面上形成低碳含量硅化物电极，该方法包括：1)第一操作，用于利用热氧化膜覆盖该碳化硅衬底的第一面和第二面；2)第二操作，包括以下子操作：i)清除该碳化硅衬底的第二面上的至少一部分热氧化膜，以及ii)从而暴露该碳化硅衬底的第二面；3)第三操作，用于将该接触母体材料沉积在由此暴露的第二面上；4)第四操作，用于执行接触式退火，包括以下子操作：i)加热沉积有该接触母体材料的碳化硅衬底，以及ii)通过该接触母体材料与该碳化硅衬底之间的固相反应形成该硅化物电极；5)第五操作，用于将通过第四操作生成的碳的至少一部分析出到该硅化物电极的表面，从而使该硅化物电极用作低碳含量硅化物电极；6)第六操作，用于清除第五操作中析出到该硅化物电极表面的碳的至少一部分；以及7)第七操作，用于在第六操作中的碳清除之后，将该上部导体膜析出到通过第五操作用作低碳含量硅化物电极的硅化物电极的表面；其中，在第五操作之后，该方法还包括以下操作：8)第八操作，包括以下子操作：i)清除该碳化硅衬底的第一面上的至少一部分热氧化膜，以及ii)从而暴露该碳化硅衬底的第一面，以及9)第九操作，用于在由此暴露的该碳化硅衬底的第一面上形成肖特基电极。
根据本发明的第四方面，提供一种用于制造碳化硅半导体装置的方法，其中，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积到该硅化物电极上的上部导体膜，其中，该碳化硅半导体装置还包括：1)包括低碳含量硅化物电极的源电极，以及2)包括低碳含量硅化物电极的漏电极，使该碳化硅半导体装置用作被配置成纵向金属氧化物半导体的场效应晶体管，该方法包括：1)第一操作，用于通过选择性杂质离子注入，在该碳化硅衬底的第一面上顺序形成：i)p型基区的前体区；ii)p+型基区的前体区；以及iii)n+型源区的前体区；2)第二操作，用于通过对各个前体区进行热退火来形成n+型源区、p型基区、以及p+型基区；3)第三操作，包括以下子操作：利用第一热氧化膜覆盖形成有n+型源区、p型基区、以及p+型基区的该碳化硅衬底的第一面；以及利用第二热氧化膜覆盖该碳化硅衬底的第二面；4)第四操作，包括以下子操作：i)清除以下各项的至少一部分：a)n+型源区上的第一热氧化膜；以及b)p+型基区上的第一热氧化膜，ii)从而暴露该n+型源区和p+型基区，以及iii)将该接触母体材料沉积在由此暴露的n+型源区和由此暴露的p+型基区；5)第五操作，包括以下子操作：i)清除该碳化硅衬底的第二面上的第二热氧化膜的至少一部分；ii)从而暴露该碳化硅衬底的第二面，以及iii)将该接触母体材料沉积在由此暴露的该碳化硅衬底的第二面上；6)第六操作，用于执行接触式退火，包括以下子操作：i)加热第一面和第二面均沉积有该接触母体材料的碳化硅衬底；以及ii)通过该接触母体材料与该碳化硅衬底之间的固相反应形成：a)源电极，其是与该n+型源区和p+型基区接触的硅化物电极；以及b)漏电极，其是与该碳化硅衬底的第二面接触的硅化物电极；7)第七操作，用于将通过第六操作中的接触式退火生成的碳的至少一部分析出到该硅化物电极的表面，从而使该硅化物电极用作低碳含量硅化物电极；8)第八操作，用于清除第七操作中析出到该硅化物电极表面的碳的至少一部分；以及9)第九操作，用于在第八操作的碳清除之后，将上部导体膜沉积到以下各项：i)通过第七操作用作低碳含量硅化物电极的源电极的表面；以及ii)通过第七操作用作低碳含量硅化物电极的漏电极的表面。
附图说明
图1是根据现有技术的包括失效原因的欧姆接触的基本部分的横断面图。
图2是根据本发明的第一实施例的碳化硅半导体装置的基本部分的横断面图。
图3A到图3F示出根据本发明的第一实施例的用于制造碳化硅半导体装置的方法。
图4是根据本发明的第二实施例的碳化硅半导体装置的基本部分的横断面图。
图5A到图5G示出根据本发明的第二实施例的用于制造碳化硅半导体装置的方法。
图6是根据本发明的第三实施例的碳化硅半导体装置的基本部分的横断面图。
图7A到7H示出根据本发明的第三实施例的用于制造碳化硅半导体装置的方法。
具体实施方式
为了解决该现有技术的上述问题，本发明人对剥离失效的原因进行了全面研究。
首先，本发明人确定在哪里发生剥离。图1示出该确定所使用的结构。图1中的结构是根据该现有技术制造的，并示出包括失效原因的欧姆接触的基本部分的横断面图。在图1中，设置有n型SiC衬底1，在其上(图1中的下部)，通过接触母体材料与碳化硅衬底1之间的(由被称为“接触式退火”的加热所导致的)固相反应形成硅化物电极41。此外，在硅化物电极41上(图1中的下部)设置上部导体膜3。
在仔细观察了多个失效样品后，在上部导体膜3与硅化物电极41之间的界面(另外，也称为“电极-导体界面42”)、以及在硅化物电极41内(另外，也称为“硅化物内部43”)发现了剥离，如图1中的横断面图所示。电极-导体界面42的剥离比率相对较高，具体来说，约占总失效的80％，而剩下的其它剥离出现在硅化物内部43。
在进行物理分析后，从剥离面(即，电极-导体界面42和硅化物内部43)检测到大量似为石墨(碳C)的析出物44。同时，为了对硅化物电极41中的碳浓度进行比较，执行二次离子质谱分析法(SIMS)。出乎意料的是，导致剥离的剥离面(即，电极-导体界面42和硅化物内部43)下部(图1中的上部)的碳浓度，比非剥离样品的碳浓度低了一位数。
从冶金学角度考虑，已知在高温加热中，接触SiC的Ni、Co等接触母体材料发生以下固相反应，因此容易形成硅化物，而不形成碳化物：
Ni+2SiC→NiSi2+2C    (接触母体材料：Ni)
利用以上事实和研究，推测出由下面的机理导致剥离失效。
在不稳定的过饱和状态或作为微量析出物时，通过以上固相反应(接触式退火)生成的碳C分散存在于硅化物电极41的整个内部区域。当在层积了上部导体膜3之后，碳C受到某种激励时，碳C被快速排出，然后析出(沉淀)到电极-导体界面42和硅化物内部43。在该析出中，碳C以层的形式成为似为石墨的析出物44。析出物44是脆性材料并具有弱的粘附力，因此，析出物44受到轻微的应力就容易破碎，从而从上部导体膜3剥落。
基于以上分析结果，本发明人得出以下推论。“在形成上部导体膜前，有意识地排出并清除分散在硅化物电极中过量的碳C(似为石墨的析出物)，可以抑制上部导体膜的剥离。”在进行各种研究之后，本发明人找到几种用于排出过量的碳C和用于清除似为石墨的析出物的方法，并且证实使用以上方法可以产生所推测的效果。
本发明就是这样完成的。
在本发明中，提供一种碳化硅半导体装置，包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式在碳化硅衬底上沉积接触母体材料形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)在mol(摩尔)数上小于硅的碳；以及3)沉积在该硅化物电极上的上部导体膜。
从上述反应式“Ni+2SiC→NiSi2+2C”明显可知，通过该固相反应(接触式退火)所生成的碳与硅化物中的硅在mol数上是相同的。因此，通过将至少一部分所生成的碳排出并清除到硅化物电极外，本发明中的碳化硅半导体装置包括：i)硅和ii)摩尔数小于硅的碳。
下面参照附图详细说明本发明的几个实施例。在以下附图中，以相同或相似的附图标号或标记表示相同或相似部分，并且，根据具体情况简化或省略其说明。附图是示意性的，因此，i)相对于平面图尺度的厚度或ii)每一层的厚度比等视具体情况而定，不是实际的。因此，应当参照以下说明确定具体的厚度或尺度。此外，附图之间的相对尺度或比视具体情况而定，不是实际的。
本发明的实施例可适用于包括4H、3C、15R(其中，H表示六方晶系，C表示立方晶系，而R表示菱形晶系)等晶系的衬底的所有晶面。然而，为了方便，以下说明的是4H-SiC衬底。由于在各种碳化硅衬底中，4H-SiC衬底能够带来最优异的元件特征，因而以下所说明的4H-SiC衬底在今日是最有前途的。
在以下的说明中，除非另外指出，将具有SiC衬底的、上面形成有外延层、其它膜或电极的衬底称为“SiC衬底”或简称为“衬底”。
第一实施例
以下说明包括根据本发明的第一实施例的具有简单欧姆接触的碳化硅半导体装置10、以及用于制造碳化硅半导体装置10的方法。
结构
图2示出根据本发明的第一实施例的碳化硅半导体装置10的基本部分的横断面图。在图2中，设置有n型4H-SiC衬底1，其为碳化硅衬底。至少n型4H-SiC衬底1的接触面的表面层掺杂有高浓度n型杂质。衬底1具有与低碳含量硅化物电极52(例如，NiSi2)形成的接触面，低碳含量硅化物电极52是通过接触式退火(固相反应)形成的，并且在mol数上碳含量小于硅含量。碳含量在mol数上为硅含量的1/5或更少，优选为硅含量的1/10或更少。碳浓度为硅浓度的1/5或更高(这种情况下，碳浓度仍然小于硅浓度)可以在一定程度上产生本发明的效果：降低上部导体膜3的剥离失效的发生(后面将要说明)。然而，碳浓度为硅浓度的1/5或更少表现出十分显著的效果：进一步降低上部导体膜3的剥离失效的发生，具体来说，降低了两位数或更多。
而且，低碳含量硅化物电极52具有20nm到500nm的厚度，或者优选为50nm到250nm。
在低碳含量硅化物电极52上(图2中的下部)，形成有上部导体膜3。上部导体膜3可以由安装用的金属化膜(例如，Ti/Ni/Ag层积膜)制成，或由电流输出用的表面互连(Al膜或Cu膜)制成。
在衬底1与上部导体膜3之间形成欧姆接触。
方法
然后，参照图3A到3F的横断面图中所示的步骤说明用于制造图2所示的碳化硅半导体装置10的方法。
这里，低电阻n+型4H-SiC衬底1是主表面1A(图2中的上部)为(0001)Si面的碳化硅衬底。在低电阻率n+型4H-SiC衬底1的主背面1B(图2中的下部)上，形成具有安装用的上部导体膜3(金属化膜)的欧姆接触。然而，可以在低电阻率n+型4H-SiC衬底1的主表面1A上形成欧姆接触，产生相同效果。
在下面的说明中，步骤I-A到步骤I-F分别对应于图3A到图3F。
步骤I-A
首先，在1160℃干燥氧化作为形成接触用的碳化硅衬底的n型SiC衬底(n+型4H-SiC)1，从而在该碳化硅衬底的主背面1B上生成热氧化膜。然后，立即通过缓冲氢氟酸溶液清除该热氧化膜，从而清除碳化硅衬底的表面层上的低质量晶体层，并暴露高质量晶体层(图3A)。以上牺牲氧化对于获得该接触的低电阻是必不可少的，但是如果这种低电阻接触不是必需的，则可以省略。
步骤I-B
然后，使用超纯水漂洗n型SiC衬底1，并进行干燥。如图3B所示，通过DC溅射等成膜方法，将接触母体材料50沉积在n型SiC衬底1的整个主背面1B上(图3B的下部)。所用的接触母体材料50包括Ni、Co等导电材料。通过接触式退火，上述导电材料形成硅化物，并生成副产物碳。在下述步骤中，为了方便，基于由Ni制成的接触母体材料50进行说明。
接触母体材料50的膜厚度是对上部导体膜3的剥离带来实质影响的关键因素之一。接触母体材料50的膜厚度越大，在随后的接触式退火中生成的碳量越多，导致膜剥离的风险越高。因此，较小的接触母体材料50的膜厚度更好。然而，膜厚度太小的接触母体材料50不是优选的，从某一降低后的厚度开始，可能引起接触电阻的快速增大。在降低接触母体材料50的膜厚度的过程中，正好在接触电阻快速增大前，得到接触母体材料50的最佳膜厚度。例如，对于足够平整的接触面，接触母体材料50的最佳膜厚度为50nm，而对于接触面不规则的研磨面则为100nm。接触母体材料50的最佳膜厚度可能随着SiC衬底1的晶体质量、晶系、抛光(或研磨)状态等而轻微改变。一般地，接触母体材料50的最佳膜厚度为15nm到250nm，通常为25nm到125nm。
步骤I-C
然后，在沉积了接触母体材料50(Ni)之后，立即将衬底1置于快速热退火器上，以在高纯Ar气氛中在1000℃对其进行2分钟的快速热退火(接触式退火)，在该气氛中，彻底清除水份和氧。在热退火后，沉积在衬底1的主背面1B上的Ni膜(接触母体材料50)与SiC衬底1进行固相反应，以转换成图3C中的硅化物电极51。n+型SiC衬底1与硅化物电极51之间的界面表现出非常低的接触电阻。然而，此时，通过固相反应所生成的过量的碳分散在硅化物电极51的整个内部区域。
步骤I-D
然后，在100℃到600℃的非氧化性气体气氛中对衬底1进行热退火(表面析出处理)。以不稳定状态分散于硅化物电极51内的碳活跃地移向硅化物电极51的表面51S，析出为石墨53，如图3D中所示。执行表面析出处理，直到低碳含量硅化物电极52中的碳浓度(mol浓度)下降到硅浓度的1/5或更低，优选为硅浓度的1/10或更低为止。表面析出处理后，硅化物电极51被转换成低碳含量硅化物电极52。
在步骤I-D的热退火中，因为以下原因，石墨53被析出到低碳含量硅化物电极52的表面52S上，而不是在低碳含量硅化物电极52内。该原因是：此时作为障碍物的上部导体膜3不存在。因此，在热力学上，石墨53析出到自由空间的表面上比析出在该固体内更容易更稳定。
这里，图3C中步骤I-C的接触式退火用的快速热退火器，还可用于图3D中的步骤I-D，从而使得步骤I-C和步骤I-D合理化。
此外，添加以下条件(1)到(3)可以减少处理时间，降低处理温度或确保处理。
(1)添加氢或氦到处理气体。
(2)间歇地升高或降低温度。
(3)施加超声波振动。
鉴于以上考虑，实际的表面析出处理条件的例子包括“温度400℃(恒定)，20分钟，在纯氢气体气氛中”。
步骤I-E
然后，如图3E中所示，干净地清除在低碳含量硅化物电极52的表面上析出的石墨53(石墨清除处理)，从而暴露低碳含量硅化物电极52。
石墨清除处理包括以下方法中的任意一个：
(1)擦除方法
一种象化学机械抛光(CMP)的后处理(清洗)所使用的方法那样的方法。具体地说，用纯水弄湿的化学纤维布{例如，洁净室海绵或由聚乙烯醇缩甲醛(polyvinyl formal)制成PVA[聚乙烯醇]海绵(BELLCREAN)}机械擦拭清除低碳含量硅化物电极52表面上的石墨53。另外，通常，可以用液体弄湿的纤维集料机械擦拭清除石墨53。然而，当在凹陷部分中形成低碳含量硅化物电极52时，上述擦除方法是不适当的。在这种情况下，使用下面的方法。
(2)化学溶液方法
一种用化学溶液清除石墨53的方法。在该方法中，石墨53不必溶解在该化学溶液中，只要可以分散在清除用的该化学溶液中就可以了。适当的化学溶液的例子包括氟化铵溶液、缓冲氢氟酸溶液、添加磷酸乙酸的硝酸混合液、王水、以及光刻胶的剥离液等，但不局限于此。将化学溶液吹向低碳含量硅化物电极52的表面，或将衬底1浸入带超声波振动的化学溶液槽中，更为有效。
(3)氧化方法
一种将衬底1置于氧等离子体、UV(紫外线)/臭氧等活性氧气氛中，以利用上述气相的活性氧来氧化从而清除石墨53的方法。对于该氧化方法，可以使用无需改造的商品化的光刻胶灰化装置(灰化器)。
同时执行方法(1)到方法(3)可以更有效地加速石墨清除处理。例如，用缓冲氢氟酸溶液弄湿的化学纤维布擦拭石墨53{即，组合方法(1)和方法(2)}可以在几十秒内完成石墨清除处理。
步骤I-F
在这样清除低碳含量硅化物电极52上(图3D和图3E的下部)的石墨53后，对衬底1进行充分清洗。其后，立即通过使用DC溅射、电子束真空蒸镀等成膜方法，将例如Ti、Ni和Ag顺序沉积在衬底1的低碳含量硅化物电极52的表面52S上(图3F中的下部)，作为上部导体膜3。其中，当需要对上部导体膜3进行图案化时，连续执行光刻和蚀刻。这样，完成欧姆接触的最终结构(图3F)。根据本发明的第一实施例，图3F中的最终结构与图2中的碳化硅半导体装置10的结构相同。
从图2中的结构可以看出，沉积了上部导体膜3的低碳含量硅化物电极52基本上不包含导致剥离的过量的碳，从而不会导致石墨53的析出，因此，不会引起上部导体膜3的剥离。换句话说，根据第一实施例，可以解决以下问题：“上部导体膜3突然剥离，从而降低了碳化硅半导体装置10的产量，完成碳化硅半导体装置10后导致失效”。
通过以下操作可以形成不包含导致剥离的过量的碳的低碳含量硅化物电极52：在根据本发明的第一实施例的制造方法中，在形成上部导体膜3之前，硅化物电极51内的过量的碳被强制析出到衬底1的主背面1B(或主表面1A)上，成为石墨53，并清除由此析出的石墨53。
第二实施例
根据第二实施例，本发明应用于2端子型装置的纵向肖特基二极管。
结构
图4示出根据本发明的第二实施例的碳化硅半导体装置40的纵向肖特基二极管的基本部分的横断面图。提供n+型单晶4H-SiC衬底1，其是1×1019/cm3或更高杂质浓度的碳化硅衬底。n+型单晶4H-SiC衬底1具有主表面1A(图4中的上部)，即(0001)Si面，在主表面1A上同质外延生长厚约10μm且添加了5×1015/cm3氮的第一n-型外延层4。
在n-型外延层4的表面层的特定区域中，通过离子注入和激活退火，相距2μm形成每个2μm宽的环状p型电场减缓区9a1、9a2、9a3到9an。电场减缓区9a1、9a2、9a3到9an的数量(n)随着反向阻断电压而改变，例如，对于1000V的反向阻断电压为5个(n＝5)。
具有开口部分6的场绝缘膜5覆盖衬底1的主表面1A。与n-型外延层4接触的肖特基电极7设置在开口部分6的底面上，与n-型外延层4形成肖特基结。肖特基电极7的外端设置在p型电场减缓区9a1上(最内部的p型环状区域)。设置与肖特基电极7机械电接触的主表面互连8，使得塞住场开口部分6。在图4的平面图中，将主表面互连8的外端设计成使其位于肖特基电极7的外端的外部和p型电场减缓区9a1的外端的内部。
在衬底1的主背面1B上设置低碳含量硅化物电极(欧姆电极)52。在低碳含量硅化物电极52上(图4中的下部)，将用于片结合的上部导体膜3设置在主背面1B上(图4中的下部)。
根据第二实施例，在肖特基电极7与上部导体膜3之间引起整流特性，允许碳化硅半导体装置40用作为纵向肖特基二极管。
方法
然后，参照图5A到5G的横断面图中所示的步骤说明用于制造图4中所示的碳化硅半导体装置40的方法。在以下的说明中，步骤II-A到步骤II-G分别对应于图5A到图5G。
步骤II-A
首先，准备(购买)n+型4H-SiC衬底1，其是具有主表面1A的碳化硅衬底，在主表面1A上同质外延生长了厚约10μm的n-型外延层4。然后，如图5A中所示，通过高温选择性离子注入，在n-型外延层4的表面上形成p型电场减缓区9a1、9a2、9a3到9an。
对于上述操作，首先，通过化学气相沉积(CVD)在衬底1的整个主表面1A上沉积厚约1.5μm的SiO2膜。然后，通过光刻(使用光刻胶进行图案化)和干-湿式蚀刻技术选择性地清除用于形成高浓度杂质区的区域上的SiO2膜。在上述中，干-湿式蚀刻技术是一种复合蚀刻技术，其在通过反应离子蚀刻(RIE)、感应耦合等离子(ICP)蚀刻等异向干式蚀刻清除SiO2膜中，具有以下操作：为了保持衬底1的主表面1A不受等离子损伤，在恰好完成SiO2膜的清除前停止干式蚀刻，然后，通过使用缓冲氢氟酸溶液等进行湿式蚀刻来清除残余的SiO2膜。
在蚀刻SiO2膜之后，从衬底1清除光刻胶，随后进行充分清洗。然后，在衬底1的主表面1A上，通过低压化学气相沉积(LPCVD)沉积10nm到30nm厚的薄SiO2膜，从而形成整个SiO2膜。
在如上所述形成离子注入掩膜后，在衬底1的主表面1A上执行Al+离子的多步离子注入，从而形成p型电场减缓区9a1、9a2、9a3到9an的前体区9ap1、9ap2、9ap3到9apn。以下示出p型电场减缓区9a1、9a2、9a3到9an的离子注入条件的例子。
p型电场减缓区9a1、9a2、9a3到9an的离子注入条件：
衬底1的温度    700℃
加速能量(电压)/剂量
第一阶段    300keV/8.3×1015/cm2
第二阶段    190keV/3.2×1015/cm2
第三阶段    150keV/2.1×1015/cm2
第四阶段    100keV/1.9×1015/cm2
第五阶段    60keV/1.7×1015/cm2
第六阶段    30keV/9.4×1014/cm2
在完成离子注入之后，将衬底1浸入缓冲氢氟酸溶液中，从而清除主表面1A和主背面1B上的所有SiO2膜(掩膜和整个膜)，随后进行干燥。然后，为了激活p型电场减缓区9a1、9a2、9a3到9an的前体区9ap1、9ap2、9ap3到9apn，在1650℃的温度高纯Ar气氛中执行激活退火约1分钟，从而形成p型电场减缓区9a1、9a2、9a3到9an。以此形成图5A中所示的结构。
步骤II-B
然后，在激活p型电场减缓区9a1、9a2、9a3到9an之后，充分清洗并干燥衬底1，随后在干燥氧气氛中在1100℃进行牺牲氧化，从而在衬底1的主表面1A和主背面1B两者上生长热氧化膜。然后，将衬底1浸入缓冲氢氟酸溶液中，从而清除衬底1的主表面1A和主背面1B上的热氧化膜(牺牲氧化)。该热氧化膜的厚度低于50nm，或优选为5nm到20nm。
在衬底1的表面进行牺牲氧化之后，充分清洗衬底1，随后在干燥氧气氛中在1100℃进行热氧化，从而在衬底1的整个主表面1A和整个主背面1B上生长热氧化膜(厚度5nm到20nm)。然后，通过使用常压化学气相沉积(APCVD)等在该热氧化膜上沉积SiO2膜(600nm厚)，从而形成包括热氧化膜和APCVD-SiO2膜的2层结构的场绝缘膜5，如图5B中所示。在衬底1的主背面1B上，热氧化还形成100nm或更厚的热氧化膜13。
作为场绝缘膜5的下层的热氧化膜5A产生如下效果：稳定场绝缘膜5与SiC衬底1的主表面1A之间的界面；提高纵向装置(碳化硅半导体装置40)的高电压性能；以及抑制高电压性能的变化。衬底1的主背面1B的热氧化膜13清除了衬底1的主背面1B的低质量晶体层，从而降低了接触电阻。
步骤II-C
然后，将保护性光刻胶施加到场绝缘膜5上，然后将衬底1浸入缓冲氢氟酸溶液中，然后清除在主背面1B上形成的热氧化膜13，从而暴露衬底1的主背面1B。然后，用超纯水充分漂洗衬底1，并进行充分干燥。然后，通过DC溅射等成膜方法，将接触母体材料真空蒸镀到所暴露的衬底1的主背面1B上。在这种情况下，优选通过使用遮罩等以使得衬底1的主背面1B的周边不会与欧姆电极母体材料粘附的方式执行真空蒸镀。接触母体材料的例子包括100nm厚的Ni、Co等。
在接触母体材料的真空蒸镀后，将衬底1浸入专用的光刻胶剥离剂溶液，从而完全剥离保护性光刻胶。然后，充分清洗并漂洗衬底1，随后进行干燥。此后立即将衬底1置于快速热退火器中，以在1000℃的高纯Ar气氛中进行2分钟的快速热退火(接触式退火)。通过该快速热退火，沉积在衬底1的主背面1B上的接触母体材料(Ni膜等)与n+型SiC衬底1的主背面1B发生固相反应，如图5C中所示，以转换成包含过量的碳的硅化物电极51，因此衬底1表现出十分低的接触电阻。硅化物电极51所达到的接触电阻为10-6Ωcm2(0.000001Ωcm2到0.000001999...Ωcm2)的量级或更低，其与肖特基二极管(碳化硅半导体装置40)的电阻相比，小得可以忽略。
步骤II-D
然后，同样执行根据第一实施例的表面析出处理步骤(图3D)和石墨清除处理步骤(图3E)。因此，如图5D中所示，包含过量的碳的硅化物电极51被转换成低碳含量硅化物电极52，并清除在低碳含量硅化物电极52的表面52S(图5D中的下部)上析出的石墨53。
步骤II-E
然后，在形成低碳含量硅化物电极52之后，对衬底1的主表面1A进行光刻，从而形成用于在场绝缘膜5的表面中打开开口部分6的光刻胶图案19。
然后，将光刻胶20应用于衬底1的主背面1B，使得完全覆盖低碳含量硅化物电极52，从而得以保护。然后，对主表面1A上的光刻胶图案19和主背面1B上的光刻胶20进行后烘。然后，执行i)使用缓冲氢氟酸溶液的湿式蚀刻或ii)以上所述的干-湿式蚀刻(参见步骤II-A)。然后，在场绝缘膜5中形成开口部分6，从而暴露开口部分6的底部的n-型外延层4(打开蚀刻)。
利用以上操作，通过开口部分6暴露SiC外延层4。然后，使用超纯水充分漂洗衬底1并进行干燥。此后，立即将衬底1安装在高真空电子束真空蒸镀器中，从而在衬底1的整个主表面1A上形成优选的肖特基电极材料21(50nm厚的Ti)。如此形成图5E中所示的结构。当肖特基电极材料21包含Ti和Al等易于被氧化或被纯水或光刻胶剥离剂溶液溶解的材料时，进一步在肖特基电极材料21上继续形成用于防止氧化的导体膜(例如，50nm到150nm厚的Pt)。
步骤II-F
然后，将衬底1浸入专用的光刻胶剥离剂溶液中，从而完全清除主表面1A上的光刻胶图案19和主背面1B上的光刻胶20。图5F示出用超纯水等充分漂洗掉剥离剂溶液，并随后对衬底1进行了干燥的衬底1的横断面形状。如图5F所示，肖特基电极7仅留在开口部分6的底部(n-型外延层4的表面)，并且，光刻胶图案19上的肖特基电极材料21与被溶解的光刻胶图案19一起被清除。其中，当在肖特基电极材料21上继续沉积用于防止氧化的上述导体膜(例如，50nm到150nm厚的Pt)时，具有与肖特基电极7相同结构的这种导体膜被层积在肖特基电极7上。
步骤II-G
然后，使用DC磁控溅射等在衬底1的整个主表面1A上真空蒸镀厚的表面互连材料。然后，利用已知的光刻技术、RIE等干式蚀刻对表面互连材料进行图案化，从而形成主表面互连8，导致如图5G中所示的结构。表面互连材料的例子包括通过连续真空蒸镀Ti(厚50nm)和Al(厚2μm)所形成的层积膜。
步骤II-H
最终，在清洗且干燥的衬底1的整个背面1B(即，低碳含量硅化物电极52的表面52S)上(图4中的下部)，通过使用DC磁控溅射等真空蒸镀用于片结合安装等的导体材料，从而在主背面1B上(图4中下部)形成上部导体膜3，如此完成具有图4中所示的最终结构的肖特基二极管。上部导体膜3的例子包括顺序层积Ti(厚50nm)、Ni(厚100nm)和Ag(厚150nm)的Ti/Ni/Ag膜。然而，本发明不局限于此。
从以上说明可知，同样根据第二实施例，设置在主背面1B(图4中的下部)上的、沉积了上部导体膜3的低碳含量硅化物电极52是不存在导致剥离的过量的碳的膜。因此，石墨53不会在低碳含量硅化物电极52内或者在硅化物电极52与上部导体膜3之间的界面中析出。因此，上部导体膜3不会剥离。换句话说，根据第二实施例，可以解决以下问题：“上部导体膜3突然剥离，从而降低碳化硅半导体装置40的产量，在完成碳化硅半导体装置40后导致失效。”
通过以下操作可以形成不包含导致剥离的过量的碳的低碳含量硅化物电极52：在根据本发明的第二实施例的制造方法中，在形成上部导体膜3之前，在衬底1的主背面1B(或主表面1A)上强制析出硅化物电极51中的过量的碳，作为石墨53，并且清除由此析出的表面石墨53。
基于根据本发明的第二实施例的半导体装置40的结构及其制造方法，制备了1000个纵向肖特基二极管样品，其中每个都具有约1×1mm2面积的肖特基电极7。1000个样品中未出现上部导体膜3的失效模式(剥离)。
第三实施例
根据本发明的第三实施例，提供一种纵向MOSFET(金属氧化物半导体场效应晶体管)，其是一种3端子类型的开关装置。而且，根据本发明的第三实施例，该3端子开关装置在SiC衬底71的主表面71A和主背面71B两者上均具有硅化物电极型欧姆接触。
结构
图6示出根据本发明的第三实施例的作为碳化硅半导体装置200的SiC半导体MOSFET的单位单元70的基本部分的横断面图。单位单元70是有源区的最小单位。在功率元件中，为了实现较大电流，横向配置多个单位单元70。以下，附图标记70用于表示有源区和单位单元两者。
提供n+型单晶4H-SiC衬底71，其是添加了高浓度杂质的碳化硅衬底。n+型单晶4H-SiC衬底71具有主表面71A(图6中的上部)，在主表面71A上同质外延生长了厚约10μm且添加了1×10-16/cm3氮的n-型外延层72。除了4H外，6H、3C、以及15R等(其中，H表示六方晶系；C表示立方晶系；而R表示菱形晶系)所有晶系也可以用于SiC衬底71。
在n-型外延层72的表面层的特定区域中，添加了杂质浓度高于n-型外延层72的杂质浓度的p型杂质的p型基区73a、73b相互间隔开。
在p型基区73a、73b的表面层的特定区域中，分别形成n+型源区(高浓度杂质区)74a、74b，它们在厚度上小于p型基区73a、73b，而在添加的杂质浓度上大于p型基区73a、73b。在一部分p型基区73a、73b中和n+型源区74a、74b的外表面层上，分别设置了添加了高浓度p型杂质的p+型基区75a、75b。按照n-型外延层72、p型基区73a、73b、以及n+型源区74a、74b的顺序，杂质浓度变大。
总之，SiC衬底71的主表面71A上形成有以上杂质区。在主表面71A上，设置栅氧化物膜75。在栅氧化物膜75上，设置由导电多晶硅制成的栅电极76。在栅电极76的侧面和上面，设置多晶硅热氧化膜77。在栅氧化物膜75和多晶硅热氧化膜77上，设置层间绝缘膜78。
以贯穿跨越SiC衬底71的主表面71A上的n+型源区74a、74b以及p+型基区75 a、75b的范围的方式设置开口于层间绝缘膜78和栅氧化物膜75中的源窗口79a、79b。在源窗口79a、79b的底部，分别设置各用作第一低碳含量硅化物电极的源电极80a、80b。源电极80a、80b能够同时提供与两个异极区域，即n+型源区74a、74b和p+型基区75a、75b的欧姆接触。设置主表面互连82，其是用于将n+型源区74a、74b或p+型基区75a、75b与外部电路或与同一衬底71上的其它电路元件进行连线的一种上部导体膜。
其间，在衬底71的主背面71B上(图6中的下部)，设置用作用于与MOSFET单元进行欧姆接触的第二低碳含量硅化物电极的漏电极81。在漏电极81上(图6的下部)，设置用于执行平稳片结合的主背面互连61(一种上部导体膜)。
根据本发明的第三实施例，利用以上结构，碳化硅半导体装置200用作纵向金属氧化物半导体场效应晶体管(MOSFET)。
方法
然后，参照图7A到图7H的横断面图所示的步骤说明用于制造图6中所示的碳化硅半导体装置200(使用4H-SiC衬底的MOSFET单元)的方法。在以下说明中，步骤III-A到步骤III-H分别对应于图7A到图7H。
步骤III-A
首先，准备(购买)n+型4H-SiC衬底71，其是具有主表面71A的碳化硅衬底，在主表面71A上同质外延生长厚约10pm的n-型外延层72。然后，通过根据第二实施例的步骤II-A的高温选择性离子注入，在特定区域中顺序形成p型基区73a、73b的前体区73ap、73bp、p+型基区75a、75b的前体区75ap、75bp、以及n+型源区74a、74b的前体区74ap、74bp。下面示出区域73a、73b、74a、74b、75a、75b中每一个的离子注入条件的例子。
p型基区73a、73b的离子注入条件：
杂质                   Al+离子
衬底71的温度           750℃
加速能量(电压)/剂量    360keV/5×1013/cm2
P+型基区75a、75b的离子注入条件：
离子                   Al+
注入温度               750℃
加速能量(电压)/剂量
30keV    1.0×1015/cm2
50keV    1.0×1015/cm2
70keV    2.0×1015/cm2
100keV   3.0×1015/cm2
n+型源区74a、74b的离子注入条件：
离子        P+(磷)
注入温度    500℃
加速能量(电压)/剂量
40keV       5.0×1014/cm2
70keV       6.0×1014/cm2
100keV      1.0×1015/cm2
160keV      2.0×1015/cm2
在完成高温离子注入后，将形成在衬底71上的最终离子注入掩膜浸入缓冲氢氟酸溶液中，从而清除该掩膜，随后充分清洗衬底71并进行干燥。为了同时激活衬底71的主表面71A上的所有前体区73ap、73bp、74ap、74bp、以及75ap、75bp，执行激活退火，从而形成p型基区73a、73b、n+型源区74a、74b、以及p+型基区75a、75b。图7A示出在步骤III-A的结构。
以以下方式执行激活：在高纯碳基座上，以主表面71A朝上置衬底71(即，主背面71B接触该基座)，然后，在高纯惰性气体(例如，Ar)气氛中或在包含少量硅烷的高纯惰性气体气氛中，在1600℃或更高温度，执行快速热退火1分钟到几分钟。
步骤III-B
在激活衬底71的主表面71A的杂质区之后，充分清洗并干燥衬底71。然后，在干燥氧气氛中在1100℃对衬底71进行牺牲氧化，从而在衬底71的主表面71A上生长热氧化膜。然后，将衬底71浸入缓冲氢氟酸溶液，从而清除衬底71的主表面71A上的热氧化膜(牺牲氧化)。热氧化膜厚度低于50nm，优选为5nm到20nm。牺牲氧化可以从衬底71的主表面71A上适当清除导致碳化硅半导体装置200失效的污染层以及失配层。
牺牲氧化之后，充分清洗衬底71，并在1100℃的干燥氧气氛中对其进行热氧化，从而在衬底71的整个主表面71A和整个主背面71B上生长热氧化膜(约5nm到20nm厚)。然后，在衬底71的主表面71A上，通过使用常压化学气相沉积(APCVD)等沉积厚(600nm厚)SiO2膜，从而形成具有热氧化膜100A和APCVD-SiO2膜100B的2层场绝缘膜100，如图7B中所示。热氧化还在主背面71B上(图7B中的下部)形成100nm或更厚的过渡热氧化膜97。
作为图7B中的场绝缘膜100的下层的热氧化膜100A稳定了场绝缘膜100与SiC衬底71的主表面71A之间的界面，增强了纵向装置(碳化硅半导体装置200)的高电压性能，因此抑制纵向装置的变化。
步骤III-C
然后，使用已知的光刻技术和已知的湿式蚀刻(或以上所述的干-湿式蚀刻，参见步骤II-A和步骤II-E)选择性地蚀刻衬底71的主表面71A上的场绝缘膜100，从而形成i)场区以及ii)清除了场绝缘膜100的有源区70(图6)。过渡热氧化膜97在湿式蚀刻后消失。图7C中步骤III-C的有源区70与图7B中步骤III-B的有源区70具有基本相同的结构。然而，在这种情况下，除有源区70以外的区域具有场绝缘膜100，使得图7C中的整个SiC衬底71在结构上不同于图7B中的衬底。
然后，再次充分清洗衬底71。在清洗的最终步骤，为了清除在有源区70的表面上生成的化学氧化膜(SiO2)，将衬底71浸入缓冲氢氟酸溶液5秒到10秒钟，然后，用超纯水彻底漂洗掉缓冲氢氟酸溶液，随后进行干燥，并且立即进行热氧化，以在有源区70的衬底71的主表面71A上生长栅氧化物膜75(例如，40nm厚)。通过栅氧化，在主背面71B上形成过渡热氧化膜98(在过渡热氧化膜97之后的另一过渡热氧化膜)。栅氧化条件不局限于以上所述，然而，例如1160℃的干氧化是优选的。其中的关键点是：设置该热氧化温度高于随后步骤中的其它任何热退火温度。
然后，通过使用硅烷原料的低压CVD(生长温度600℃到700℃)，在衬底71的整个主表面71A和整个主背面71B上形成300nm到400nm厚的多晶硅膜84。然后，通过使用i)也被称为氯化磷酰(phosphoryl chloride)的磷的氯氧化物(POCl3)、以及ii)氧，进行已知的热扩散(处理温度900℃到950℃)将P(磷)添加到多晶硅膜84，从而使多晶硅膜84具有导电性。然后，将光刻胶应用于衬底71的主表面71A，然后通过使用i)光刻以及ii)利用C2F6和氧作为蚀刻剂的反应离子蚀刻(RIE)，清除衬底71的主表面71A上的多晶硅膜84的不需要部分，从而形成栅电极76，导致图7C中所示的结构。
步骤III-D
然后，充分清洗蚀刻后的衬底71，随后在干燥氧气氛中在900℃进行热氧化，从而在栅电极76上生成多晶硅热氧化膜77，并在主背面71B的多晶硅膜84的表面上(图7D中的下部)生成多晶硅热氧化膜85。
然后，如图7D所示，在衬底71的整个主表面71A上沉积层间绝缘膜78。层间绝缘膜78的适当的例子包括：
i)通过利用硅烷和氧作为原料的APCVD形成厚约1μm的SiO2膜(NSG[None-doped Silicate Glass])；
ii)添加了磷的磷硅酸盐玻璃(phosphor-silicate-glass，PSG)；以及
iii)上面的ii)添加硼所形成的硼磷硅酸盐玻璃(boron-phosphor-silicate glass，BPSG)；
iv)等等，但不局限于以上所述。
然后，将衬底71置于普通扩散炉中，在N2气氛中，进行几十分钟的平稳热退火，从而增加了层间绝缘膜78的浓缩。以上热退火温度低于用于形成(热氧化)栅绝缘膜的温度，例如，从900℃到1000℃适当选择。
步骤III-E
然后，使用已知的光刻技术和干-湿式蚀刻(参见步骤II-A、步骤II-E和步骤III-C)，分别在衬底71的主表面71A上设置的层间绝缘膜78和栅氧化物膜75中打开源窗口79a、79b和栅窗口(在图7E中未示出，因为处于有源区70外)。在这种情况下，还同时清除衬底71的主背面71B上的多晶硅热氧化膜85。
在该蚀刻之后，用超纯水充分漂洗覆盖有光刻胶掩膜的衬底71，并进行干燥。然后立即通过使用电子束真空蒸镀、DC磁控溅射等成膜方法，将接触母体材料87a、87b真空蒸镀在衬底71的整个表面71A上。然后，如图7E中所示剥离光刻胶，仅在各个源窗口79a、79b的底部和栅窗口(在图7E中未示出，因为处于有源区70外)的底部保留接触母体材料87a、87b。接触母体材料87a、87b的例子包括Ni、Co等(50nm厚)，但不特别局限于此。
步骤III-F
然后，充分清洗并干燥衬底71，并将1μm或更厚的保护性抗蚀材料(可以使用光刻胶)应用于整个主表面71A，随后进行利用CF4和O2的干式蚀刻，从而彻底清除主背面71B上的多晶硅膜84。然后，将衬底71浸入缓冲氢氟酸溶液，从而清除主背面71B上的SiO2膜98，从而在衬底71的背面71B上暴露干净的晶面。
然后，充分清洗并干燥具有覆盖有保护性抗蚀材料的主表面71A的衬底71，并快速将其安装在高真空蒸镀器中，从而在衬底71的主背面71B上真空蒸镀优选的接触母体材料89。主背面71B的接触母体材料89的例子包括50nm到150nm厚的Ni膜等。
在接触母体材料89成膜之后，使用专用剥离剂完全清除主表面71A上的保护性抗蚀剂，从而充分清洗衬底71。在将衬底71干燥后，立即将其设置在快速热退火器中，在1000℃的高纯Ar气氛中，进行2分钟的热退火(接触式退火)。通过该热退火，源窗口79a、79b和栅窗口(未示出栅窗口底部)的接触母体材料87a、87b、以及衬底71的主背面71B上的n++型漏区60(高浓度杂质区)上的接触母体材料，与本底发生固相反应，从而形成用作包含过量的碳的硅化物电极的源电极88a、88b、漏电极89，并引起与源和漏的低电阻欧姆接触(同时还形成栅窗口底部栅接触，但在图7F中未示出)。由此形成的源电极88a、88b和漏电极89均表现出10-6Ωcm2(0.000001Ωcm2到0.00001Ωcm2)量级或更低的极低接触电阻。
步骤III-G
接触式退火后，同样执行根据第一实施例的表面析出处理步骤(图3D中的步骤I-D)和石墨清除处理步骤(图3E中的步骤I-E)，从而从源电极88a、88b和漏电极89清除过量的碳，因此形成源电极80a、80b(第一低碳含量硅化物电极)和漏电极81(第二低碳含量硅化物电极)，导致图7G中所示的结构。
步骤III-H
然后，充分清洗并干燥衬底71，并通过DC磁控溅射等在整个主表面71A(或图7H中的表面80aS和表面80bS)上形成Al等主表面互连(主表面上部导体膜)材料。然后，通过光刻和干式蚀刻技术(RIE等)对所得到的进行图案化，然后剥离光刻胶，随后进行清洗和干燥，从而形成图7H中所示的主表面互连82。
可以根据具体情况，在主表面互连82与源电极80a、80b之间插入Ti、TiN以及TaN等导体，用以改善上面的导体82、80a、80b的i)粘附力、ii)接触电阻、以及iii)耐热性。在这种情况下，首先对这些材料进行成膜，随后形成上面的表面互连膜材料。当由Al制成表面互连膜材料时，与Al相同的蚀刻剂气体可以连续对以上材料进行图案化。
步骤III-I
最终，在衬底71的整个主背面71B上，即在漏电极81的表面81S上(图7H的下部)，通过使用DC磁控溅射等，真空蒸镀用于片结合安装等的主背面互连(主背面上部导体膜)材料等，从而形成主背面互连61，因此完成纵向MOSFET，即，碳化硅半导体装置200，如图6中所示。主背面互连材料的例子包括顺序层积Ti(厚50nm)、Ni(厚100nm)和Ag(厚150nm)的Ti/Ni/Ag膜。然而，本发明不局限于此。
根据在衬底71的主表面71A和主背面71B两者上都设置低碳含量硅化物电极的第三实施例，作为硅化物电极的源电极80a、80b和漏电极81中每一个都是清除了过量的碳(导致剥离)的膜。因此，在完成碳化硅半导体装置200之后，在硅化物电极(即，80a、80b、81)内，或在硅化物电极(即，80a、80b、81)与上部导体膜(即，82、61)之间的界面上，都不析出石墨。换句话说，根据第三实施例，可以解决以下问题：“上部导体膜，即，源电极或漏电极突然剥离，因而降低碳化硅半导体装置200的产量，在完成碳化硅半导体装置200后导致失效”。
通过以下操作可以形成不包含导致剥离的过量的碳的低碳含量硅化物电极80a、80b、81：在根据本发明的第三实施例的制造方法(步骤III-G)中，在衬底71的表面71A上强制析出源电极88a、88b和漏电极89中的过量的碳，作为石墨，并清除由此析出的表面石墨。
基于根据本发明的第三实施例的半导体装置200的结构及其制造方法，制备了200个功率MOSFET样品，用于温度循环测试，每个样品具有约0.25×0.25mm2的有源区70。根据图1中的现有技术同时制备的对应元件中的大多数发生表面互连或背面互连的剥离，导致失效率95％或更高。同时，根据本发明的第三实施例的200个样品无一出现失效模式(剥离)。
尽管以上参照三个实施例对本发明进行了说明，但是，本发明不局限于以上所述的三个实施例。根据以上讲授，对于本技术领域的技术人员来说，可以对上述三个实施例进行修正和改变。
本申请是基于2005年12月8日在日本提出的日本特开P2005-354281号。要求其优先权的日本特开P2005-354281号的全部内容被包括在此作为参考，以对翻译错误或省略的部分做出保护。
根据所附权利要求限定本发明的范围。

Claims (26)

1.一种碳化硅半导体装置，包括：
1)碳化硅衬底；
2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：
i)硅，以及
ii)摩尔数小于硅的碳；以及
3)沉积在该硅化物电极上的上部导体膜。
2.根据权利要求1所述的碳化硅半导体装置，其特征在于，该低碳含量硅化物电极包括摩尔数为硅的1/5或更少的碳。
3.根据权利要求2所述的碳化硅半导体装置，其特征在于，该低碳含量硅化物电极包括摩尔数为硅的1/10或更少的碳。
4.根据权利要求1所述的碳化硅半导体装置，其特征在于，该低碳含量硅化物电极具有20nm到500nm的厚度。
5.根据权利要求1所述的碳化硅半导体装置，其特征在于，该碳化硅衬底包括：
1)第一面，其与肖特基电极接触，使得该碳化硅半导体装置被用作纵向肖特基二极管，以及
2)与第一面相对的第二面，在第二面上形成所述低碳含量硅化物电极。
6.根据权利要求1所述的碳化硅半导体装置，其特征在于，该碳化硅半导体装置还包括：
1)包括所述低碳含量硅化物电极的源电极，以及
2)包括所述低碳含量硅化物电极的漏电极，
使该碳化硅半导体装置用作被配置成纵向金属氧化物半导体的场效应晶体管。
7.一种用于制造碳化硅半导体装置的方法，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积在该硅化物电极上的上部导体膜，
该方法包括：
1)第一操作，用于将该接触母体材料沉积到该碳化硅衬底；
2)第二操作，用以执行接触式退火，第二操作包括以下子操作：
i)加热沉积有该接触母体材料的碳化硅衬底，以及
ii)通过该接触母体材料与该碳化硅衬底之间的固相反应形成该硅化物电极；
3)第三操作，用于将通过第二操作生成的碳的至少一部分析出到该硅化物电极的表面，从而使该硅化物电极用作该低碳含量硅化物电极；
4)第四操作，用于清除在第三操作中析出到该硅化物电极表面的碳的至少一部分；以及
5)第五操作，用于在第四操作中的碳清除之后，将该上部导体膜沉积到通过第三操作用作低碳含量硅化物电极的硅化物电极的表面。
8.根据权利要求7所述的用于制造碳化硅半导体装置的方法，其特征在于，该接触母体材料具有15nm到250nm的厚度。
9.根据权利要求8所述的用于制造碳化硅半导体装置的方法，其特征在于，该接触母体材料具有25nm到125nm的厚度。
10.根据权利要求7所述的用于制造碳化硅半导体装置的方法，其特征在于，在以下条件下执行第三操作：
1)100℃到600℃的处理温度，以及
2)非氧化性气体气氛。
11.根据权利要求10所述的用于制造碳化硅半导体装置的方法，其特征在于，第三操作的非氧化性气体气氛包括氢和氦之一。
12.根据权利要求10所述的用于制造碳化硅半导体装置的方法，其特征在于，第三操作间歇地升高或降低处理温度。
13.根据权利要求10所述的用于制造碳化硅半导体装置的方法，其特征在于，第三操作将超声波振动施加到碳化硅衬底。
14.根据权利要求7所述的用于制造碳化硅半导体装置的方法，其特征在于，第四操作用液体弄湿的纤维集料机械地擦除所析出的碳。
15.根据权利要求7所述的用于制造碳化硅半导体装置的方法，其特征在于，第四操作利用化学溶液清除所析出的碳。
16.根据权利要求15所述的用于制造碳化硅半导体装置的方法，其特征在于，从以下一组化学溶液中选择该化学溶液：
1)氟化铵溶液，
2)缓冲氢氟酸溶液，
3)添加磷酸乙酸的硝酸液体混合物，
4)王水，
5)光刻胶的剥离液。
17.根据权利要求7所述的用于制造碳化硅半导体装置的方法，其特征在于，第四操作通过利用气相的活性氧氧化所析出的碳来清除所析出的碳。
18.根据权利要求7所述的用于制造碳化硅半导体装置的方法，其特征在于，通过单个热退火器连续执行第二操作和第三操作。
19.一种用于制造碳化硅半导体装置的方法，其中，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积在该硅化物电极上的上部导体膜，其中，该碳化硅衬底包括：1)第一面，其与肖特基电极接触，使得该碳化硅半导体装置被用作纵向肖特基二极管，以及2)与第一面相对的第二面，在第二面上形成低碳含量硅化物电极，
该方法包括：
1)第一操作，用于利用热氧化膜覆盖该碳化硅衬底的第一面和第二面；
2)第二操作，包括以下子操作：
i)清除该碳化硅衬底的第二面上的至少一部分热氧化膜，以及
ii)从而暴露该碳化硅衬底的第二面；
3)第三操作，用于将该接触母体材料沉积在由此暴露的第二面上；
4)第四操作，用于执行接触式退火，包括以下子操作：
i)加热沉积有该接触母体材料的碳化硅衬底，以及
ii)通过该接触母体材料与该碳化硅衬底之间的固相反应形成该硅化物电极；
5)第五操作，用于将通过第四操作生成的碳的至少一部分析出到该硅化物电极的表面，从而允许该硅化物电极用作低碳含量硅化物电极；
6)第六操作，用于清除在第五操作中析出到该硅化物电极表面的碳的至少一部分；以及
7)第七操作，用于在第六操作中的碳清除之后，将该上部导体膜沉积到通过第五操作用作低碳含量硅化物电极的硅化物电极的表面；
其中，该方法在第五操作后还包括以下操作：
8)第八操作，包括以下子操作：
i)清除该碳化硅衬底的第一面上的至少一部分热氧化膜，以及
ii)从而暴露该碳化硅衬底的第一面，以及
9)第九操作，用于在由此暴露的该碳化硅衬底的第一面上形成肖特基电极。
20.根据权利要求19所述的用于制造碳化硅半导体装置的方法，其特征在于，该低碳含量硅化物电极包括摩尔数为硅的1/5或更少的碳。
21.根据权利要求20所述的用于制造碳化硅半导体装置的方法，其特征在于，该低碳含量硅化物电极包括摩尔数为硅的1/10或更少的碳。
22.根据权利要求19所述的用于制造碳化硅半导体装置的方法，其特征在于，该低碳含量硅化物电极具有20nm到500nm的厚度。
23.一种用于制造碳化硅半导体装置的方法，其中，该碳化硅半导体装置包括：1)碳化硅衬底；2)硅化物电极，通过以引起固相反应的方式将接触母体材料沉积在该碳化硅衬底上而形成该硅化物电极，该硅化物电极是低碳含量硅化物电极，包括：i)硅，以及ii)摩尔数小于硅的碳；以及3)沉积在该硅化物电极上的上部导体膜，其中，该碳化硅半导体装置还包括：1)包括低碳含量硅化物电极的源电极，以及2)包括低碳含量硅化物电极的漏电极，使该碳化硅半导体装置用作被配置成纵向金属氧化物半导体的场效应晶体管；
该方法包括：
1)第一操作，用于通过选择性杂质离子注入在该碳化硅衬底的第一面上顺序形成：
i)p型基区的前体区，
ii)p+型基区的前体区，以及
iii)n+型源区的前体区；
2)第二操作，用于通过对各个前体区进行热退火来形成n+型源区、p型基区、以及p+型基区；
3)第三操作，包括以下子操作：
用第一热氧化膜覆盖形成有n+型源区、p型基区、以及p+型基区的该碳化硅衬底的第一面；以及
利用第二热氧化膜覆盖该碳化硅衬底的第二面；
4)第四操作，包括以下子操作：
i)清除以下各项的至少一部分：
a)n+型源区上的第一热氧化膜，以及
b)p+型基区上的第一热氧化膜，
ii)从而暴露该n+型源区和p+型基区，以及
iii)将该接触母体材料沉积在由此暴露的n+型源区和由此暴露的p+型基区上；
5)第五操作，包括以下子操作：
i)清除该碳化硅衬底的第二面上的第二热氧化膜的至少一部分，
ii)从而暴露该碳化硅衬底的第二面，以及
iii)将该接触母体材料沉积在由此暴露的该碳化硅衬底的第二面上；
6)第六操作，用于执行接触式退火，包括以下子操作：
i)加热第一面和第二面上均如此沉积了该接触母体材料的碳化硅衬底；以及
ii)通过该接触母体材料与该碳化硅衬底之间的固相反应形成：
a)源电极，其是接触该n+型源区和p+型基区的硅化物电极，以及
b)漏电极，其是接触该碳化硅衬底的第二面的硅化物电极；
7)第七操作，用于将通过第六操作中的接触式退火所生成的碳的至少一部分析出到该硅化物电极的表面，从而使该硅化物电极用作低碳含量硅化物电极；
8)第八操作，用于清除在第七操作中析出到该硅化物电极表面的碳的至少一部分；以及
9)第九操作，用于在第八操作的碳清除之后，将上部导体膜沉积到以下各项上：
i)通过第七操作用作低碳含量硅化物电极的源电极的表面；以及
ii)通过第七操作用作低碳含量硅化物电极的漏电极的表面。
24.根据权利要求23所述的用于制造碳化硅半导体装置的方法，其特征在于，该低碳含量硅化物电极包括摩尔数为硅的1/5或更少的碳。
25.根据权利要求24所述的用于制造碳化硅半导体装置的方法，其特征在于，该低碳含量硅化物电极包括摩尔数为硅的1/10或更少的碳。
26.根据权利要求23所述的用于制造碳化硅半导体装置的方法，其特征在于，该低碳含量硅化物电极具有20nm到500nm的厚度。
CNA2006101403999A 2005-12-08 2006-12-08 碳化硅半导体装置及其制造方法 Pending CN1979888A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005354281 2005-12-08
JP2005354281 2005-12-08

Publications (1)

Publication Number Publication Date
CN1979888A true CN1979888A (zh) 2007-06-13

Family

ID=37635690

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101403999A Pending CN1979888A (zh) 2005-12-08 2006-12-08 碳化硅半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20070138482A1 (zh)
EP (1) EP1796148A3 (zh)
KR (1) KR100915266B1 (zh)
CN (1) CN1979888A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158602A (zh) * 2015-05-15 2016-11-23 丰田自动车株式会社 碳化硅半导体装置的制造方法
WO2017201703A1 (zh) * 2016-05-26 2017-11-30 中山港科半导体科技有限公司 一种功率半导体芯片背面金属结构及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663010B1 (ko) * 2005-09-23 2006-12-28 동부일렉트로닉스 주식회사 모스 트랜지스터 및 그 제조 방법
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009194216A (ja) 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
US20110233560A1 (en) * 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide
JP5418466B2 (ja) * 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
JP6060476B2 (ja) 2011-04-06 2017-01-18 富士電機株式会社 電極形成方法
EP2698808B1 (en) * 2011-04-11 2018-12-05 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing a silicon carbide semiconductor device
JP6099298B2 (ja) 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP5728339B2 (ja) 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP5777455B2 (ja) 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
JP6261155B2 (ja) 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6112698B2 (ja) 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP5928101B2 (ja) 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP5966556B2 (ja) 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
TWI555148B (zh) * 2012-10-05 2016-10-21 頎邦科技股份有限公司 半導體結構
CN103730437A (zh) * 2012-10-15 2014-04-16 颀邦科技股份有限公司 半导体结构
US9293627B1 (en) * 2012-12-03 2016-03-22 Sandia Corporation Sub-wavelength antenna enhanced bilayer graphene tunable photodetector
US20160172527A1 (en) * 2012-12-03 2016-06-16 Sandia Corporation Photodetector with Interdigitated Nanoelectrode Grating Antenna
JP5983415B2 (ja) * 2013-01-15 2016-08-31 住友電気工業株式会社 炭化珪素半導体装置
WO2015076128A1 (ja) 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
US11043383B2 (en) 2018-05-28 2021-06-22 Infineon Technologies Ag Electrical contact connection on silicon carbide substrate
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP7354027B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN111916783A (zh) * 2020-07-24 2020-11-10 浙江海晫新能源科技有限公司 一种降低碳硅接触电阻的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442200A (en) * 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
US6261938B1 (en) * 1997-02-12 2001-07-17 Quantiscript, Inc. Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP3963151B2 (ja) * 2002-12-27 2007-08-22 日産自動車株式会社 炭化珪素半導体装置
JP2005276978A (ja) * 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158602A (zh) * 2015-05-15 2016-11-23 丰田自动车株式会社 碳化硅半导体装置的制造方法
WO2017201703A1 (zh) * 2016-05-26 2017-11-30 中山港科半导体科技有限公司 一种功率半导体芯片背面金属结构及其制备方法

Also Published As

Publication number Publication date
EP1796148A2 (en) 2007-06-13
KR100915266B1 (ko) 2009-09-03
KR20070061392A (ko) 2007-06-13
US20070138482A1 (en) 2007-06-21
EP1796148A3 (en) 2009-08-26

Similar Documents

Publication Publication Date Title
CN1979888A (zh) 碳化硅半导体装置及其制造方法
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
JP4942134B2 (ja) 炭化珪素半導体装置の製造方法
JP3559971B2 (ja) 炭化珪素半導体装置およびその製造方法
CN112103364B (zh) 选择性发射极结构、其制备方法及应用
JP5860580B2 (ja) 半導体装置及びその製造方法
JP2008235331A (ja) 炭化珪素半導体装置及びその製造方法
JP4956783B2 (ja) 炭化珪素半導体装置の製造方法
JP4929579B2 (ja) 半導体装置の製造方法
CN106981512B (zh) 金刚石基常关型场效应晶体管及其制备方法
TWI602284B (zh) 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法
JP2009177102A (ja) 半導体装置の電極の製造方法
TW200947726A (en) Buried insulator isolation for solar cell contacts
JP2012160485A (ja) 半導体装置とその製造方法
CN111863808B (zh) 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
CN108417617A (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN108321213A (zh) SiC功率二极管器件的制备方法及其结构
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP4013842B2 (ja) 炭化珪素半導体装置の製造方法
JPS62570B2 (zh)
CN104979195B (zh) SiC基HEMT器件的制备方法
CN101140871B (zh) 半导体器件中金属硅化物接触的制造方法
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
US4871617A (en) Ohmic contacts and interconnects to silicon and method of making same
TW200418128A (en) High density trench power MOSFET structure and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070613