JP7283053B2 - 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7283053B2
JP7283053B2 JP2018211827A JP2018211827A JP7283053B2 JP 7283053 B2 JP7283053 B2 JP 7283053B2 JP 2018211827 A JP2018211827 A JP 2018211827A JP 2018211827 A JP2018211827 A JP 2018211827A JP 7283053 B2 JP7283053 B2 JP 7283053B2
Authority
JP
Japan
Prior art keywords
layer
metal
nickel
contact electrode
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018211827A
Other languages
English (en)
Other versions
JP2020077833A (ja
Inventor
誠 内海
善行 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018211827A priority Critical patent/JP7283053B2/ja
Priority to US16/585,699 priority patent/US11183476B2/en
Publication of JP2020077833A publication Critical patent/JP2020077833A/ja
Application granted granted Critical
Publication of JP7283053B2 publication Critical patent/JP7283053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素半導体装置は、表面（ひょうめん）電極として、炭化珪素（ＳｉＣ）からなる半導体基板とのオーミックコンタクト（直線性を示す電気的接触部）となるコンタクト電極と、当該コンタクト電極とはんだ層とを接続する金属接続層と、を備えることが公知である。コンタクト電極は、ニッケル（Ｎｉ）またはチタン（Ｔｉ）もしくはその両方を含むシリサイド層である。金属接続層は、半導体基板側からチタン層、ニッケル層および金（Ａｕ）層が順に積層された積層構造を有する（例えば、下記特許文献１（第００４０～００４１，００４８段落、第８図）、下記特許文献２（第００２９，００３１段落、第５図）および下記特許文献３（第００２０～００２６段落、第９図）参照。）。
下記特許文献１には、炭化珪素からなる半導体基板とのオーミックコンタクトとなるニッケルシリサイド（ＮｉＳｉ）層を形成するための熱処理時に、ニッケルシリサイド層の表面に析出される炭素層の炭素原子濃度を、ニッケルシリサイド層に含まれるチタンカーバイド（ＴｉＣ）の炭素原子濃度の１２％以上３０％以下に設定することが開示されている。これによって、ニッケルシリサイド層と金属接続層との密着性を向上させている。また、下記特許文献１には、ニッケルシリサイド電極とはんだ層との金属接続層を構成するチタン層、ニッケル層および金層について、金属接続層をベース基板にはんだ接合する前の厚さがそれぞれ７０ｎｍ、７００ｎｍおよび２００ｎｍであることが開示されている。
下記特許文献２には、炭化珪素からなる半導体基板とのオーミックコンタクトとなるニッケルシリサイド（ＮｉＳｉ）層を形成するための熱処理時に、当該ニッケルシリサイド層の表面に析出された炭素層を除去することが開示されている。これによって、ニッケルシリサイド層の表面に析出された炭素層を除去することで、半導体基板とニッケルシリサイド層との密着性、および、ニッケルシリサイド層と金属接続層との密着性を向上させている。また、下記特許文献２には、ニッケルシリサイド電極とはんだ層との金属接続層を構成するチタン層、ニッケル層および金層について、金属接続層をベース基板にはんだ接合する前の厚さがそれぞれ７０ｎｍ、４００ｎｍおよび２００ｎｍであること、が開示されている。
下記特許文献３には、炭化珪素からなる半導体基板の表面にニッケルシリサイド層、チタン層およびニッケル層が順に積層されて裏面電極が構成されていることが開示されている。これに加えて、当該裏面電極のチタン層およびニッケル層について、裏面電極をベース基板にはんだ接合する前の厚さがそれぞれ１０００ｎｍ以下および７０００ｎｍ以下であることが開示されている。また、下記特許文献３には、裏面電極を構成するチタン層は、ニッケル層とはんだ層とがニッケル層の全域で合金を形成した場合に、はんだ層が半導体基板と接触することを防止するバリア層として機能することが開示されている。
特許第６０９９２９８号公報 特開２０１７－１２０９３８号公報 特許第６１５１０８９号公報
上述したように、炭化珪素半導体装置では、コンタクト電極とはんだ層とを接続する金属接続層として、コンタクト電極上にチタン層、ニッケル層および金層が順に積層されている。チタン層は、コンタクト電極と金属接続層との密着性を向上させる機能を有する。ニッケル層は、金属接続層とはんだ層との密着性を向上させる機能を有する。金属接続層をベース基板にはんだ接合する際に、ニッケル層中のニッケル原子および金層中の金原子がはんだ層へ拡散されることで、金属接続層とはんだ層との密着性が向上される。
しかしながら、ニッケル層中のニッケル原子および金層中の金原子がはんだ層中に拡散されることで、ニッケル層および金層が消失していく。ニッケル層および金層が消失した部分で、チタン層とはんだ層とが接触すると、チタン層中のチタン原子もはんだ層中に拡散される。このとき、チタン層も消失されてしまうと、チタン層が消失した部分で、はんだ層との密着性の低いシリサイド層であるコンタクト電極と、はんだ層と、が接触してしまうため、コンタクト電極とはんだ層との密着性が低下するという問題がある。
上記特許文献１～３には、コンタクト電極とはんだ層とを接続する３層構造の金属接続層の各金属層の望ましい厚さについて記載されていない。また、上記特許文献１～３には、３層構造の金属接続層の各金属層について、３層構造の金属接続層を構成する各金属層について、金属接続層をベース基板にはんだ接合する前の厚さが記載されているのみであり、金属接続層をベース基板にはんだ接合した後の厚さについて規定されていない。また、上記特許文献１～３には、３層構造の金属接続層を構成する各金属層に必要な厚さを組立工程後の製品完成時までどのように残すかについて記載されていない。
この発明は、上述した従来技術による問題点を解消するため、コンタクト電極とはんだ層とを接続する金属接続層と、はんだ層と、の密着性を向上させることができる炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板の表面に、コンタクト電極が設けられている。前記コンタクト電極は、前記半導体基板とのオーミックコンタクトを形成する、ニッケルを含むシリサイド層である。前記コンタクト電極の表面に、金属接続層が設けられている。前記金属接続層は、前記コンタクト電極の表面に、チタン層、ニッケル層および金層が順に積層された積層構造を有する。前記チタン層は、前記チタン層と前記コンタクト電極との界面側に高濃度で炭素を含む炭素層を有する。前記チタン層の形成時の初期厚さは１００ｎｍ以上３００ｎｍ以下である。前記ニッケル層の形成時の初期厚さは１０００ｎｍ以上１５００ｎｍ以下である。前記金層の形成時の初期厚さは２０ｎｍ以上２００ｎｍ以下である。前記コンタクト電極は、金属炭化物からなるカーバイドを含むニッケルシリサイド層である。前記コンタクト電極のニッケル原子濃度は、前記金属炭化物を構成する金属の原子濃度よりも高い。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記高濃度で炭素を含む炭素層は、少なくとも２０原子％の炭素を含み、前記チタン層と前記コンタクト電極との界面の全面に対向することを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、金前記金属炭化物を構成する金属は、モリブデンまたはチタンであることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記金属炭化物を構成する金属は、モリブデンである。前記チタン層と前記コンタクト電極との界面に、モリブデンの深さ方向の原子濃度分布のピークと、炭素の深さ方向の原子濃度分布のピークと、を有することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体組立体は、次の特徴を有する。炭化珪素からなる半導体基板の表面に、コンタクト電極が設けられている。前記コンタクト電極は、前記半導体基板とのオーミックコンタクトを形成する、ニッケルを含むシリサイド層である。前記コンタクト電極の表面に、金属接続層が設けられている。はんだ層を介して前記金属接続層がベース基板に接合され、当該ベース基板に前記半導体基板が実装されている。前記金属接続層は、前記コンタクト電極の表面に、チタン層、ニッケル層および金層が順に積層された積層構造を有する。前記チタン層は、前記チタン層と前記コンタクト電極との界面側に高濃度で炭素を含む炭素層を有する。前記チタン層の組立工程後の厚さは１００ｎｍ以上３００ｎｍ以下である。前記ニッケル層の組立工程後の厚さは５０ｎｍ以上である。前記コンタクト電極は、金属炭化物からなるカーバイドを含むニッケルシリサイド層である。前記コンタクト電極のニッケル原子濃度は、前記金属炭化物を構成する金属の原子濃度よりも高い。また、この発明にかかる炭化珪素半導体組立体は、上述した発明において、前記金属炭化物を構成する金属は、モリブデンまたはチタンであることを特徴とする。また、この発明にかかる炭化珪素半導体組立体は、上述した発明において、前記金属炭化物を構成する金属は、モリブデンである。前記チタン層と前記コンタクト電極との界面に、モリブデンの深さ方向の原子濃度分布のピークと、炭素の深さ方向の原子濃度分布のピークと、を有することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の表面に、ニッケルを含む金属層を形成する第１工程を行う。次に、熱処理により前記半導体基板中のシリコン原子と前記金属層中のニッケル原子とを反応させてなるニッケルシリサイド層を、前記半導体基板とのコンタクト電極として形成する第２工程を行う。次に、前記コンタクト電極の表面に、チタン層、ニッケル層および金層を順に積層した積層構造を有する金属接続層を形成する第３工程を行う。前記第３工程では、前記チタン層の厚さを１００ｎｍ以上３００ｎｍ以下とし、前記ニッケル層の厚さを１０００ｎｍ以上１５００ｎｍ以下とし、前記金層の厚さを２０ｎｍ以上２００ｎｍ以下とする前記第３工程による第１熱履歴により、前記第２工程で生じた余剰の炭素原子を前記コンタクト電極側から前記チタン層の内部へ拡散させて、前記チタン層の、前記チタン層と前記コンタクト電極との界面側に高濃度で炭素を含む炭素層を形成する。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、まず、前記半導体基板の表面に、金属炭化物からなる第１金属層を形成する工程を行う。次に、前記第１金属層の表面に、ニッケルを含む第２金属層を形成する工程を行う。前記第２工程では、前記第１金属層中の金属原子と前記半導体基板中の炭素原子とを反応させてなるカーバイドを含んだ、前記半導体基板中のシリコン原子と前記第２金属層中のニッケル原子とを反応させてなる前記ニッケルシリサイド層を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、モリブデンまたはチタンからなる前記第１金属層を形成する。前記第２工程では、モリブデンカーバイドまたはチタンカーバイドを含んだ前記ニッケルシリサイド層を形成することを特徴とする。
上述した発明によれば、コンタクト電極とはんだ層とを接続する金属接続層を構成するチタン層の厚さを当該チタン層の形成時の初期厚さとほぼ同じ厚さで維持することができるため、コンタクト電極と金属接続層との密着性を高くすることができる。それに加えて、金属接続層をベース基板等にはんだ接合する際に、金属接続層を構成するニッケル層中のニッケル原子および金層中の金原子がはんだ層中に拡散することで、金属接続層とはんだ層との密着性が高くなる。
本発明にかかる炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法によれば、コンタクト電極とはんだ層との密着性を向上させることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体組立体の製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施例の金属接続層を電子顕微鏡で観察した様子を模式的に示す断面図である。 図７の切断線Ａ－Ａ’における組成を示す分布図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる炭化珪素（ＳｉＣ）半導体装置および炭化珪素半導体組立体の構造について説明する。図１は、実施の形態にかかる炭化珪素半導体組立体の構造を示す断面図である。図１に示す実施の形態にかかる炭化珪素半導体組立体１２は、組立工程後の製品であり、ベース基板１１に実装された部品として、実施の形態にかかる炭化珪素半導体装置１０が作製（製造）された半導体基板（半導体チップ）１を備えたパッケージである。半導体基板１は、はんだ層９を介してベース基板１１に接合され実装されている。
実施の形態にかかる炭化珪素半導体装置１０は、半導体基板１の裏面に設けられた裏面電極８として、半導体基板１とのオーミックコンタクト（直線性を示す電気的接触部）となるコンタクト電極３と、当該コンタクト電極３とはんだ層９とを接続する金属接続層７と、を備える。組立工程とは、金属接続層７をベース基板１１の導電性板（不図示）にはんだ接合して、半導体基板１をベース基板１１に実装する工程である。導電性板とは、ベース基板１１上に所定パターンで形成された配線層である。
半導体基板１の内部には、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ダイオード等の図示省略する所定の素子構造が設けられている。
半導体基板１のおもて面には、例えばアルミニウム（Ａｌ）を含むおもて面電極２が設けられている。半導体基板１の裏面には、裏面電極８として、半導体基板１側からコンタクト電極３および金属接続層７が順に積層されている。おもて面電極２およびコンタクト電極３は、それぞれ、半導体基板１のおもて面および裏面に露出する所定領域に電気的に接続されている。例えば、実施の形態にかかる炭化珪素半導体装置１０がＭＯＳＦＥＴである場合、おもて面電極２はソース電極であり、裏面電極８はドレイン電極である。
コンタクト電極３は、半導体基板１とコンタクト電極３とのオーミックコンタクトを形成するシリサイド化のための熱処理（後述するステップＳ６の処理）時に半導体基板１中に生じる余剰の炭素（Ｃ）原子（以下、余剰炭素原子とする）と結合されて金属炭化物を生成しやすい例えばモリブデン（Ｍｏ）またはチタン（Ｔｉ）を構成元素として含み、かつニッケル（Ｎｉ）を構成元素として含むシリサイド層である。具体的には、コンタクト電極３は、モリブデンカーバイド（ＭｏＣ）またはチタンカーバイド（ＴｉＣ）を含むニッケルシリサイド（ＮｉＳｉ）層である。
金属接続層７は、コンタクト電極３側からチタン層４、ニッケル層５および金（Ａｕ）層６が順に積層された積層構造を有する。チタン層４は、コンタクト電極３中のニッケル原子との密着性が高く、コンタクト電極３と金属接続層７との密着性を向上させる機能を有する。チタン層４の厚さｔ１は、チタン層４の形成時（後述するステップＳ８の処理時）の厚さ（以下、初期厚さとする：図６参照）ｔ１’とほぼ同じである。チタン層４の厚さｔ１は、信頼性確保のために例えば１００ｎｍ以上であることがよく、かつチタン層４の脆性破壊を抑制可能な３００ｎｍ以下程度であることがよい。
チタン層４の厚さｔ１がチタン層４の初期厚さｔ１’とほぼ同じ厚さで維持されている理由は、次の通りである。組立工程において金属接続層７をベース基板１１の導電性板にはんだ接合する際に、ニッケル層５中のニッケル原子および金層６中の金原子がはんだ層９中に拡散し、ニッケル層５および金層６が消失していく。このニッケル層５および金層６が消失した部分ではんだ層９とチタン層４とが接触し、当該接触箇所からチタン層４中のチタン原子がはんだ層９中に拡散されたとしても、当該チタン層４からはんだ層９へのチタン原子の拡散がチタン層４の内部の後述する高濃度で炭素を含む炭素拡散層４ａ（ハッチング部分）で止まり、チタン層４中のチタン原子濃度が組立工程前後でほぼ減少しないからである。
チタン層４の内部には、チタン層４とコンタクト電極３との界面１４側に高濃度で炭素を含む炭素拡散層４ａが設けられている。高濃度で炭素を含む炭素拡散層４ａは、半導体基板１とコンタクト電極３とのオーミックコンタクトを形成するシリサイド化のための熱処理時に半導体基板１中に生じた余剰炭素原子が製造工程中の熱履歴によりチタン層４中に拡散されてなる。高濃度で炭素を含む炭素拡散層４ａは、コンタクト電極３に接する。高濃度で炭素を含む炭素拡散層４ａは、はんだに溶融しにくい特長を有する。高濃度で炭素を含む炭素拡散層４ａ中に、コンタクト電極３中の金属（モリブデンまたはチタン）が構成元素として含まれていてもよい。高濃度で炭素を含む炭素拡散層４ａはチタン層４とコンタクト電極３との界面１４全面に対向していればよく、高濃度で炭素を含む炭素拡散層４ａの厚さｔ４は一様でなくてもよい。高濃度で炭素を含む炭素拡散層４ａの高濃度は、少なくとも２０原子％以上の炭素を含み、望ましくは４０原子％以上５０原子％以下の炭素を含んでいる。
ニッケル層５および金層６は、はんだ層９の材料である例えば鉛（Ｐｂ）フリーのＳｎ・Ａｇ（錫・銀）系のはんだ層９への溶融層である。金層６は、金属接続層７の表面に塗布されるはんだの濡れ性を向上させる機能を有する。金属接続層７をベース基板１１の導電性板にはんだ接合する際に、ニッケル層５中のニッケル原子および金層６中の金原子がはんだ層９中に拡散されることで、金属接続層７とはんだ層９との密着性が向上されている。
ニッケル層５および金層６の各厚さｔ２，ｔ３は、それぞれニッケル層５および金層６の形成時（後述するステップＳ９，Ｓ１０の処理時）の初期厚さｔ２’ｔ３’よりも薄くなっている。ニッケル層５は、信頼性確保のため、組立工程後に例えば５０ｎｍ以上の厚さｔ２で残っていることがよい。金層６の材料である金（Ａｕ）は高価であるため、金層６の厚さｔ３は例えばコストに応じて決定される。
次に、実施の形態にかかる炭化珪素半導体組立体１２の製造方法について説明する。図２は、実施の形態にかかる炭化珪素半導体組立体の製造方法の概要を示すフローチャートである。図３～６は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、炭化珪素からなる半導体基板（半導体ウエハ）１のおもて面側の素子構造を形成する（ステップＳ１）。半導体基板１の内部に形成される所定の素子構造のうち、半導体基板１のおもて面側に形成される素子構造である。
半導体基板１のおもて面側の素子構造とは、実施の形態にかかる炭化珪素半導体装置１０として例えばＭＯＳＦＥＴを作製（製造）する場合、ソース領域やベース領域等の拡散領域（不図示）およびＭＯＳゲート構造である。次に、半導体基板１のおもて面に、おもて面電極２（図１参照）やパッシベーション膜（不図示）等を形成する（ステップＳ２）。パッシベーション膜の強度を向上させるための熱処理（キュア）は、例えば窒素（Ｎ2）雰囲気において３８０℃程度の温度での６０分間程度の熱処理であってもよい。
次に、半導体基板１を裏面側から研削していき（以下、裏面研削とする）、炭化珪素半導体装置１０として用いる製品厚さの位置まで研削する（ステップＳ３）。次に、半導体基板１の裏面に形成された自然酸化膜を除去するための洗浄処理を行う。この洗浄処理は、例えば希弗酸（ＨＦ）溶液を用いて、半導体基板１の裏面をエッチングする処理（以下、希弗酸処理とする）であってもよい。
次に、図３に示すように、例えばスパッタにより、半導体基板１の研削後の裏面に、モリブデン（Ｍｏ）層（第１金属層）２１およびニッケル（Ｎｉ）層（第２金属層）２２を順に積層（形成）する（ステップＳ４，Ｓ５：第１工程）。モリブデン層２１の厚さｔ１１は、例えば３０ｎｍ以上８０ｎｍ以下程度であってもよい。ニッケル層２２の厚さｔ１２は、例えば８０ｎｍ以上１２０ｎｍ以下程度であってもよい。モリブデン層２１に代えてチタン層を形成してもよい。
半導体基板１上にモリブデン層２１およびニッケル層２２の順に積層することが好ましい。半導体基板１上にニッケル層２２およびモリブデン層２１の順に積層する場合と比べて、後述するステップＳ６の熱処理時に生じる余剰炭素原子とモリブデン層２１中のモリブデン原子とが反応してなるモリブデンカーバイド（ＭｏＣ）の生成量が多くなるため、余剰炭素原子によるコンタクト電極３の剥離を抑制する効果が高くなるからである。
次に、図４に示すように、半導体基板１とのオーミックコンタクトを形成するための熱処理を行い、ニッケル層２２中のニッケル原子を半導体基板１中のシリコン原子と反応させてシリサイド化することでコンタクト電極３を形成する（ステップＳ６：第２工程）。ステップＳ６の熱処理により、コンタクト電極３としてモリブデンカーバイドを含むニッケルシリサイドが形成され、当該コンタクト電極３と半導体基板１とのオーミックコンタクトが形成される。
ステップＳ６の熱処理は、例えば局所的に加熱可能なレーザーアニール１３として、半導体基板１の裏面側のみを加熱してもよい。これにより、半導体基板１のおもて面側の素子構造にステップＳ６の熱処理による熱履歴の悪影響が及ぶことを抑制することができる。この場合、レーザーアニール１３の条件は、例えばレーザーの波長を３５５ｎｍ程度とし、エネルギー密度を２．６Ｊ／ｃｍ2程度としてもよい。
また、図５に示すように、ニッケル層２２がシリサイド化されることで半導体基板１中に生じた余剰炭素原子からなる炭素層３ａ（ハッチング部分）がコンタクト電極３の表面（露出面）側に析出される。コンタクト電極３の内部に、コンタクト電極３の表面に炭素層３ａとして析出されずに残る余剰炭素原子が存在してもよい。ステップＳ６の熱処理をレーザーアニール１３とした場合、モリブデン層２１およびニッケル層２２でコンタクト電極３を形成することで、モリブデン層２１をチタン層に代えた場合と比べて炭素層３ａの析出量を少なくすることができる。
次に、図６に示すように、コンタクト電極３の表面の炭素層３ａを除去する（ステップＳ７）。ステップＳ７の処理は、例えば、イオン化したアルゴン（Ａｒ）を衝突させて不純物除去する逆スパッタや、エッチングにより行えばよい。ステップＳ６の処理の後、ステップＳ７の処理の前に、コンタクト電極３の表面に形成された自然酸化膜を除去するための洗浄処理を行ってもよい。この洗浄処理は例えば希弗酸処理であってもよい。
次に、例えばスパッタにより、コンタクト電極３の表面（露出面）に、チタン（Ｔｉ）層４、ニッケル（Ｎｉ）層５および金（Ａｕ）層６を順に形成する（ステップＳ８～Ｓ１０：第３工程）。これによって、チタン層４、ニッケル層５および金層６が順に積層されてなる金属接続層７が形成され、コンタクト電極３および金属接続層７からなる裏面電極８が形成される。チタン層４、ニッケル層５および金層６を形成（堆積）するためのスパッタ時、半導体基板１の温度は例えば１５０℃以上２００℃以下程度に維持されているとよい。
チタン層４の初期厚さｔ１’は、信頼性確保のために例えば１００ｎｍ以上であることがよく、かつチタン層４の脆性破壊を抑制可能な３００ｎｍ以下程度であることがよい。ニッケル層５の初期厚さｔ２’は、後述する組立工程後に当該ニッケル層５が所定の厚さｔ２（図１参照）で残る程度に厚くすることが好ましく、例えば１０００ｎｍ以上１５００ｎｍ以下程度であってもよい。金層６の初期厚さｔ３’は、例えば２０ｎｍ以上２００ｎｍ以下程度に薄くして、コスト増を抑制してもよい。
具体的には、実施の形態にかかる炭化珪素半導体装置１０としてトレンチゲート型ＭＯＳＦＥＴを作製する場合、チタン層４、ニッケル層５および金層６の各初期厚さｔ１’～ｔ３’は、組立工程後の製品での信頼性を確保可能な程度に厚いことが好ましく、例えば、それぞれ２５０ｎｍ程度、１４５０ｎｍ程度および１００ｎｍ程度であってもよい。また、これらチタン層４、ニッケル層５および金層６の各初期厚さｔ１’～ｔ３’は、半導体基板１の裏面の表面粗さの大きさに応じて厚くすることがよい。
次に、半導体基板（半導体ウエハ）１を切断して個々のチップ状に個片化することで、実施の形態にかかる炭化珪素半導体装置１０が完成する。次に、個片化された半導体基板（半導体チップ）１をベース基板１１上に実装するための組立工程を行う。組立工程においては、ベース基板１１の導電性板上にはんだを塗布した後（ステップＳ１１）、当該はんだに金属接続層７が接するように、裏面側をはんだ側にして当該はんだ上に半導体基板１を配置する（ステップＳ１２）。
次に、熱処理により半導体基板１を加熱して、金属接続層７とベース基板１１との間のはんだを焼成することで、当該はんだが固化されてなるはんだ層９を介してベース基板１１に金属接続層７をはんだ接合する（ステップＳ１３）。ステップＳ１３の熱処理は、例えば、低温はんだの融点以上の温度で、かつパッシベーション膜の材料であるポリイミドが変色しない程度に低い３５０℃未満の温度で行われる。このステップＳ１３の熱処理により、溶融したニッケル層５中のニッケル原子および溶融した金層６中の金原子がはんだ層９中に拡散され、金属接続層７とはんだ層９との密着性が向上する。
ニッケル層５中のニッケル原子および金層６中の金原子は、それぞれ、組立工程の熱履歴（ステップＳ１３の熱処理等）によりはんだ層９中に拡散する。これによって、組立工程後におけるニッケル層５および金層６の各厚さｔ２，ｔ３は、ニッケル層５および金層６の形成時（ステップＳ９，Ｓ１０の処理時）の初期厚さｔ２’，ｔ３’よりも薄くなる。組立工程後におけるニッケル層５および金層６の好適な厚さｔ２，ｔ３は上述した通りである。
チタン層４中には、ステップＳ８～Ｓ１０の処理時の熱履歴によりコンタクト電極３中の余剰炭素原子が拡散する。これによって、チタン層４の内部に高濃度で炭素を含む炭素拡散層４ａが形成される。さらに、その後の組立工程の熱履歴により、当該高濃度で炭素を含む炭素拡散層４ａの厚さｔ４が増す。この高濃度で炭素を含む炭素拡散層４ａは、はんだ層９に溶融されにくい。このため、組立工程中にニッケル層５および金層６が消失した部分でチタン層４がはんだ層９に接触したとしても、チタン層４の厚さｔ１はチタン層４の形成時の初期厚さｔ１’とほぼ同じ厚さｔ１で維持される。
以上の工程により、実施の形態にかかる炭化珪素半導体装置１０が作製された半導体基板１がベース基板１１上に実装されて、図１に示す実施の形態にかかる炭化珪素半導体組立体１２が完成する。これによって、組立工程が終了する。
（実施例）
次に、チタン層４の組成について検証した。図７は、実施例の金属接続層を電子顕微鏡で観察した様子を模式的に示す断面図である。図７には、実施例の金属接続層７を透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）で観察した様子を模式的に示す。図８は、図７の切断線Ａ－Ａ’における組成を示す分布図である。図８には、エネルギー分散型Ｘ線分光法（ＥＤＳ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定した、コンタクト電極３とチタン層４との界面１４付近の組成分布を示す。
上述した図２に示すステップＳ１～Ｓ１３までの処理を順に行い、実施の形態にかかる炭化珪素半導体装置１０を作製してベース基板１１に実装して、図１に示す実施の形態にかかる炭化珪素半導体組立体１２を作製した（以下、実施例とする）。この実施例について、半導体基板１のおもて面の表面層から、チタン層４の、チタン層４とコンタクト電極３との界面１４付近までの部分をＴＥＭで観察した様子を図７に示す。
半導体基板１のおもて面付近からチタン層４側へ切断線Ａ－Ａ’に沿ったライン上の各元素の原子濃度［ａｔｏｍｉｃ％（原子％）］を図８に示す。図８において、チタン層４とコンタクト電極３との界面１４の左側の部分が当該界面１４からコンタクト電極３および半導体基板１であり、右側の部分が当該界面１４からチタン層４およびニッケル層５である。金属接続層７は、コンタクト電極３側からチタン層４、ニッケル層５および金（Ａｕ）層６が順に積層された積層構造とした。
図８に示す結果から、実施例において、コンタクト電極３中のモリブデン（Ｍｏ）原子および炭素（Ｃ）原子が、チタン層４とコンタクト電極３との界面１４からチタン層４の内部へ５０ｎｍ程度まで拡散していることが確認された。図７に示すように、実施例のＴＥＭ画像では、チタン層４の、チタン層４とコンタクト電極３との界面１４側に当該界面１４に沿って高濃度で炭素を含む炭素拡散層４ａが形成されていることが確認された。
また、図７，８に示す結果から、チタン層４の厚さｔ１は、チタン層４の形成時（ステップＳ８の処理時）の初期厚さｔ１’（図６参照）とほぼ同じ厚さｔ１で維持されることが確認された。その理由は、上述したように、金属接続層７とベース基板１１にはんだ接合する際に、チタン層４とはんだ層９とが接触したとしても、チタン層４中のチタン原子のはんだ層９への拡散がチタン層４の内部に高濃度で炭素を含む炭素拡散層４ａで止まるためと推測される。
図示省略するが、ステップＳ４の処理においてモリブデン層２１に代えて、チタン層を形成した場合においても実施例と同様の結果が得られることが確認された。
以上、説明したように、実施の形態によれば、コンタクト電極とはんだ層とを接続する金属接続層は、コンタクト電極側からチタン層、ニッケル層および金層が順に積層された積層構造を有する。金属接続層を構成する最下層のチタン層中に、金属接続層の形成時の熱履歴コンタクト電極中の余剰炭素原子が拡散され、当該チタン層の、チタン層とコンタクト電極との界面側に当該界面に沿って高濃度で炭素を含む炭素拡散層が形成される。この高濃度で炭素を含む炭素拡散層は、はんだに溶解しにくい。これにより、金属接続層をベース基板にはんだ接合する際に、チタン層の上層のニッケル層および金層が消失して、チタン層とはんだ層とが接触したとしても、チタン層中のチタン原子の拡散が高濃度で炭素を含む炭素拡散層で止まり、チタン層中のチタン原子濃度が組立工程前後でほぼ減少しない。
このようにチタン層中のチタン原子濃度が組立工程前後でほぼ減少しないことで、コンタクト電極とはんだ層とを接続する金属接続層のうち、コンタクト電極との密着性の高いチタン層の厚さを当該チタン層の形成時の初期厚さとほぼ同じ厚さで維持することができる。それに加えて、チタン層の上層のニッケル層中のニッケル原子および金層中の金原子がはんだ層中に拡散することで、金属接続層とはんだ層との密着性が高くなる。これによって、コンタクト電極とはんだ層との密着性を高くすることができるため、高温高湿環境での長時間駆動においてもコンタクト電極がベース基板から剥離しにくい炭化珪素半導体装置を提供することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。
以上のように、本発明にかかる炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ 半導体基板
２ おもて面電極
３ コンタクト電極
３ａ 炭素層
４ チタン層
４ａ 高濃度で炭素を含む炭素拡散層
５ ニッケル層
６ 金層
７ 金属接続層
８ 裏面電極
９ はんだ層
１０ 炭化珪素半導体装置
１１ ベース基板
１２ 炭化珪素半導体組立体
２１ モリブデン層
２２ ニッケル層
１３ レーザーアニール
１４ チタン層とコンタクト電極との界面
ｔ１ チタン層の厚さ
ｔ１’ チタン層の初期厚さ
ｔ２ ニッケル層の厚さ
ｔ２’ ニッケル層の初期厚さ
ｔ３ 金層の厚さ
ｔ３’ 金層の初期厚さ
ｔ４ 高濃度で炭素を含む炭素拡散層の厚さ
ｔ１１ モリブデン層の厚さ
ｔ１２ ニッケル層の厚さ

Claims (10)

  1. 炭化珪素からなる半導体基板と、
    前記半導体基板の表面に設けられ、前記半導体基板とのオーミックコンタクトを形成する、ニッケルを含むシリサイド層であるコンタクト電極と、
    前記コンタクト電極の表面に設けられた金属接続層と、
    を備え、
    前記金属接続層は、前記コンタクト電極の表面にチタン層、ニッケル層および金層が順に積層された積層構造を有し、
    前記チタン層は、前記チタン層と前記コンタクト電極との界面側に高濃度で炭素を含む炭素層を有し、
    前記チタン層の形成時の初期厚さは１００ｎｍ以上３００ｎｍ以下であり、
    前記ニッケル層の形成時の初期厚さは１０００ｎｍ以上１５００ｎｍ以下であり、
    前記金層の形成時の初期厚さは２０ｎｍ以上２００ｎｍ以下であり、
    前記コンタクト電極は、金属炭化物からなるカーバイドを含むニッケルシリサイド層であり、
    前記コンタクト電極のニッケル原子濃度は、前記金属炭化物を構成する金属の原子濃度よりも高いことを特徴とする炭化珪素半導体装置。
  2. 前記金属炭化物を構成する金属は、モリブデンまたはチタンであることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記金属炭化物を構成する金属は、モリブデンであり、
    前記チタン層と前記コンタクト電極との界面に、モリブデンの深さ方向の原子濃度分布のピークと、炭素の深さ方向の原子濃度分布のピークと、を有することを特徴とする請求項１に記載の炭化珪素半導体装置。
  4. 前記高濃度で炭素を含む炭素層は、少なくとも２０原子％の炭素を含み、前記チタン層と前記コンタクト電極との界面の全面に対向することを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置。
  5. 炭化珪素からなる半導体基板と、
    前記半導体基板の表面に設けられ、前記半導体基板とのオーミックコンタクトを形成する、ニッケルを含むシリサイド層であるコンタクト電極と、
    前記コンタクト電極の表面に設けられた金属接続層と、
    はんだ層を介して前記金属接続層が接合され、前記半導体基板が実装されたベース基板と、
    を備え、
    前記金属接続層は、前記コンタクト電極の表面にチタン層、ニッケル層および金層が順に積層された積層構造を有し、
    前記チタン層は、前記チタン層と前記コンタクト電極との界面側に高濃度で炭素を含む炭素層を有し、
    前記チタン層の組立工程後の厚さは１００ｎｍ以上３００ｎｍ以下であり、
    前記ニッケル層の組立工程後の厚さは５０ｎｍ以上であり、
    前記コンタクト電極は、金属炭化物からなるカーバイドを含むニッケルシリサイド層であり、
    前記コンタクト電極のニッケル原子濃度は、前記金属炭化物を構成する金属の原子濃度よりも高いことを特徴とする炭化珪素半導体組立体。
  6. 前記金属炭化物を構成する金属は、モリブデンまたはチタンであることを特徴とする請求項５に記載の炭化珪素半導体組立体。
  7. 前記金属炭化物を構成する金属は、モリブデンであり、
    前記チタン層と前記コンタクト電極との界面に、モリブデンの深さ方向の原子濃度分布のピークと、炭素の深さ方向の原子濃度分布のピークと、を有することを特徴とする請求項５に記載の炭化珪素半導体組立体。
  8. 炭化珪素からなる半導体基板の表面に、ニッケルを含む金属層を形成する第１工程と、
    熱処理により前記半導体基板中のシリコン原子と前記金属層中のニッケル原子とを反応させてなるニッケルシリサイド層を、前記半導体基板とのコンタクト電極として形成する第２工程と、
    前記コンタクト電極の表面に、チタン層、ニッケル層および金層を順に積層した積層構造を有する金属接続層を形成する第３工程と、
    を含み、
    前記第３工程では、
    前記チタン層の厚さを１００ｎｍ以上３００ｎｍ以下とし、
    前記ニッケル層の厚さを１０００ｎｍ以上１５００ｎｍ以下とし、
    前記金層の厚さを２０ｎｍ以上２００ｎｍ以下とし、
    前記第３工程による熱履歴により、前記第２工程で生じた余剰の炭素原子を前記コンタクト電極側から前記チタン層の内部へ拡散させて、前記チタン層の、前記チタン層と前記コンタクト電極との界面側に高濃度で炭素を含む炭素層を形成することを特徴とする炭化珪素半導体装置の製造方法。
  9. 前記第１工程は、
    前記半導体基板の表面に、金属炭化物からなる第１金属層を形成する工程と、
    前記第１金属層の表面に、ニッケルを含む第２金属層を形成する工程と、を含み、
    前記第２工程では、前記第１金属層中の金属原子と前記半導体基板中の炭素原子とを反応させてなるカーバイドを含んだ、前記半導体基板中のシリコン原子と前記第２金属層中のニッケル原子とを反応させてなる前記ニッケルシリサイド層を形成することを特徴とする請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記第１工程では、モリブデンまたはチタンからなる前記第１金属層を形成し、
    前記第２工程では、モリブデンカーバイドまたはチタンカーバイドを含んだ前記ニッケルシリサイド層を形成することを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
JP2018211827A 2018-11-09 2018-11-09 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 Active JP7283053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018211827A JP7283053B2 (ja) 2018-11-09 2018-11-09 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
US16/585,699 US11183476B2 (en) 2018-11-09 2019-09-27 Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018211827A JP7283053B2 (ja) 2018-11-09 2018-11-09 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020077833A JP2020077833A (ja) 2020-05-21
JP7283053B2 true JP7283053B2 (ja) 2023-05-30

Family

ID=70550705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018211827A Active JP7283053B2 (ja) 2018-11-09 2018-11-09 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11183476B2 (ja)
JP (1) JP7283053B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7314758B2 (ja) * 2019-10-11 2023-07-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7434908B2 (ja) * 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置
JP2010205824A (ja) 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法
JP2014236043A (ja) 2013-05-31 2014-12-15 三菱電機株式会社 半導体装置およびその製造方法
JP2016015424A (ja) 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532943B (zh) * 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) * 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
US7687023B1 (en) * 2006-03-31 2010-03-30 Lee Robert G Titanium carbide alloy
JP4291875B2 (ja) * 2007-07-20 2009-07-08 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
KR101442886B1 (ko) * 2008-04-15 2014-09-19 스미토모덴키고교가부시키가이샤 반도체 장치 및 그 제조 방법
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置
JP2010205824A (ja) 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法
JP2014236043A (ja) 2013-05-31 2014-12-15 三菱電機株式会社 半導体装置およびその製造方法
JP2016015424A (ja) 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20200152594A1 (en) 2020-05-14
JP2020077833A (ja) 2020-05-21
US11183476B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
JP5983889B2 (ja) 半導体装置の製造方法
CN101432846B (zh) 用于将半导体衬底键合到金属衬底的方法
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
KR100823648B1 (ko) 반도체장치의 제조 방법
JP2003243323A (ja) 半導体素子およびその製造方法
TWI582851B (zh) Electrode structure and semiconductor device
JP2017059636A (ja) 半導体装置の製造方法
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
US10796918B2 (en) Integrated circuits with backside metalization and production method thereof
TWI242290B (en) Fabrication method of thin film transistor
WO2016189643A9 (ja) 半導体装置の製造方法
JPH06252091A (ja) 半導体装置およびその製造方法
WO2009142077A1 (ja) 半導体装置の製造方法
JP2008171890A (ja) 半導体装置用電極膜
JP3858693B2 (ja) 半導体素子の製造方法
JP6918902B2 (ja) 半導体装置の製造方法
JP3823826B2 (ja) 半導体素子の製造方法
JP3017810B2 (ja) 半導体装置の製造方法
JP6520656B2 (ja) 半導体装置および半導体装置の製造方法
JP5303008B2 (ja) 半導体素子及び半導体素子の製造方法
JPS5849023B2 (ja) 半導体装置の製法
JP2016149412A (ja) 炭化珪素半導体装置の製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法
JP2003197925A (ja) 半導体素子の製造方法
JP2010147205A (ja) 積層電極形成方法とその積層電極を備える半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7283053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150