JP7434908B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP7434908B2
JP7434908B2 JP2020002469A JP2020002469A JP7434908B2 JP 7434908 B2 JP7434908 B2 JP 7434908B2 JP 2020002469 A JP2020002469 A JP 2020002469A JP 2020002469 A JP2020002469 A JP 2020002469A JP 7434908 B2 JP7434908 B2 JP 7434908B2
Authority
JP
Japan
Prior art keywords
laser
silicide
region
film
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002469A
Other languages
English (en)
Other versions
JP2021111686A (ja
Inventor
誠 内海
真樹 宮里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020002469A priority Critical patent/JP7434908B2/ja
Priority to US17/107,605 priority patent/US11469303B2/en
Publication of JP2021111686A publication Critical patent/JP2021111686A/ja
Priority to JP2023189655A priority patent/JP2023181546A/ja
Application granted granted Critical
Publication of JP7434908B2 publication Critical patent/JP7434908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置に関する。
高耐圧、大電流を制御するパワー半導体素子の材料として従来は、シリコン(Si)単結晶が用いられている。シリコンのパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、PiNダイオード(P-intrinsic-N diode)やバイポーラトランジスタ、さらに、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)は、いわゆるバイポーラ型デバイスである。これらの素子は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数kHzが、IGBTでは20kHz程度の周波数がその使用限界である。一方、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電解効果トランジスタ)は、大電流は取れないものの、数MHzまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンのIGBTやパワーMOSFETなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素(SiC)が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、SiCは化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用できるためである。また、最大電界強度もシリコンより1桁以上大きいからである。SiCはシリコンにおける材料限界を超える可能性大であることから、パワー半導体用途で今後の伸長が大きく期待される。特に、耐圧10kVを超えるような電力ならびにパルスパワーなどの超高耐圧用途では、バイポーラデバイスであるPiNダイオードへの期待もSiCに集まっている。
パワー半導体モジュールは、1つまたは複数のパワー半導体チップを内蔵して電力変換装置の一部または全体を構成し、かつ、パワー半導体チップと積層基板または金属基板との間が電気的に絶縁された構造を持つパワー半導体デバイスである。パワー半導体モジュールは、産業用途としてエレベータなどのモータを駆動する制御インバータなどに使われている。さらに近年では、車載用モータを駆動する制御インバータにも広く用いられるようになっている。車載用インバータでは、車の燃費向上のため小型・軽量化や、エンジンルーム内の駆動用モータ近傍に配置されることから、高温動作での長期信頼性が求められる。
ここで、車載用パワー半導体モジュールは、産業用パワー半導体モジュールに比べ、設置空間の制約から小型、軽量化が求められる。また、モータを駆動するための出力パワー密度が高くなるため、運転時における半導体チップ温度が高くなるとともに、高温動作時の長期信頼性の要求も高まってきている。このため、高温動作・長期信頼性を有したパワー半導体モジュール構造が要求されてきている。
ここで、従来の炭化珪素半導体装置では、炭化珪素半導体基板にパワー半導体チップを搭載した場合、パワー半導体チップを電気回路等と接続するための電極、特にドレイン電極等の裏面電極を形成するに際し、炭化珪素半導体基板と裏面電極との接触抵抗を低減させたオーミック電極を形成している。
上記オーミック電極を形成する方法として、炭化珪素半導体基板で構成される半導体装置において、n型SiCとp型SiCとの双方に対して低抵抗(電位障壁が小さな)接続となるオーミック電極を得るために、炭化珪素半導体基板にニッケル(Ni)を蒸着した後、熱処理を行うというシリサイドプロセスを行い、炭化珪素半導体基板にNiシリサイド膜を形成する方法が知られている。
例えば、炭化珪素半導体基板の裏面にシリサイドを形成する金属薄膜を形成し、レーザーを照射し、金属薄膜にシリサイド層を形成することで裏面電極を形成している(例えば、下記特許文献1参照)。金属薄膜としてNi、チタン(Ti)、モリブデン(Mo)、タングステン(W)のいずれか1つもしくは複数を含む金属を用いている。シリサイド層を形成するために、半導体基板の裏面の粗さ(Ra)が10nm以上かつ500nm以下となるように研磨して、355nm波長のレーザー光を使用し、光子エネルギー(eV)とレーザー出力(mJ/cm2)の積が、1000(eV・mJ/cm2)以上かつ8000(eV・mJ/cm2)以下となる範囲のレーザー光を照射している。
また、カーバイドを生成する金属であるMoに加えて、シリサイドを生成する金属であるNiを含め、MoとNiとによる積層膜である金属薄膜を形成し、金属薄膜と炭化珪素中の炭素を反応させてカーバイド層を形成することで、オーミック電極を形成し、カーバイド層の表面に生じたシリコン酸化物またはシリコン粒子からなる不要膜を除去することで裏面電極を形成している(例えば、下記特許文献2参照)。ここでは、レーザーアニールにより、金属薄膜と炭化珪素中の炭素を反応させてカーバイド層を形成している。
特許第5460975号公報 特許第5369762号公報
上記文献では、炭化珪素半導体基板の裏面に一様にシリサイド層が形成されるように図示されている。しかし、実際には、炭化珪素半導体基板の裏面の研磨状況により、シリサイド層の厚さにムラが生じる。
更に上記文献では、シリサイド層の厚さのムラおよびシリサイド形成後の炭化珪素半導体基板の裏面の粗面性についての条件は記載されていない。また従来技術では、オーミック電極上に形成される領域との密着性を向上させたオーミック電極を形成することは難しかった。
この発明は、上述した従来技術による問題点を解消するため、オーミック電極とオーミック電極上に形成される領域との密着性を向上させ、長期信頼性を有する炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。半導体基板に設けられた半導体素子と、前記半導体素子の裏面に設けられた、ニッケルシリサイドとモリブデンカーバイド、またはニッケルシリサイドとチタンカーバイドから構成されたオーミック電極と、を備える。前記オーミック電極は、シリサイドが厚い第1領域と、シリサイドが薄い第2領域とから構成され、前記オーミック電極の面積に対する前記第2領域の面積の比率は、10%以上30%以下である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体素子の裏面の粗さ(Ra)は、0.1μm以上0.15μm以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記オーミック電極の、前記半導体素子と反対側の面に設けられたチタン、窒化チタンまたはタンタルから構成された保護膜を備えることを特徴とする。
上述した発明によれば、オーミック電極において、シリサイドが薄い第2領域の面積の比率は、10%以上30%以下である。これにより、オーミック電極とTi膜(保護膜)との密着性を向上させ、オーミック電極とTi膜との抵抗を良好にすることができる。また、オーミック電極を形成する前に、裏面を研磨して、裏面の粗さ(Ra)を2nm以上10nm未満にしている。これにより、裏面にダメージ層が形成され、レーザーアニールでシリサイドが形成されやすくなる。
本発明にかかる炭化珪素半導体装置によれば、オーミック電極とオーミック電極上に形成される領域との密着性を向上させ、長期信頼性を有するという効果を奏する。
実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。 実施の形態にかかるパワー半導体モジュールの裏面電極部の構成を示す断面図である。 MoNiシリサイド層の断面の全体像を示す図である。 MoNiシリサイド層の断面の全体像を示す図である。 MoNiシリサイド層の図3Aの点線部分の拡大像を示す図である。 MoNiシリサイド層の図3Bの点線部分の拡大像を示す図である。 レーザーの重なり0/0でのMoNiシリサイド層の表面像を示す図である。 レーザーの重なり0/0でのMoNiシリサイド層の表面の拡大像を示す図である。 レーザーの重なり0/0でのMoNiシリサイド層の断面像を示す図である。 レーザーの重なり33/33でのMoNiシリサイド層の表面像を示す図である。 レーザーの重なり33/33でのMoNiシリサイド層の表面の拡大像を示す図である。 レーザーの重なり33/33でのMoNiシリサイド層の断面像を示す図である。 レーザーの重なり67/50でのMoNiシリサイド層の表面像を示す図である。 レーザーの重なり67/50でのMoNiシリサイド層の表面の拡大像を示す図である。 レーザーの重なり67/50でのMoNiシリサイド層の断面像を示す図である。 レーザーの重なり67/67でのMoNiシリサイド層の表面像を示す図である。 レーザーの重なり67/67でのMoNiシリサイド層の表面の拡大像を示す図である。 レーザーの重なり67/67でのMoNiシリサイド層の断面像を示す図である。 レーザーの重なり80/80でのMoNiシリサイド層の表面像を示す図である。 レーザーの重なり80/80でのMoNiシリサイド層の表面の拡大像を示す図である。 レーザーの重なり80/80でのMoNiシリサイド層の断面像を示す図である。 レーザーの重なりとシリサイドが薄い第2領域との関係を示すグラフである。 実施の形態にかかるパワー半導体モジュールの裏面電極の製造途中の状態を示す断面図である(その1)。 実施の形態にかかるパワー半導体モジュールの裏面電極の製造途中の状態を示す断面図である(その2)。 実施の形態にかかるパワー半導体モジュールの裏面電極の製造途中の状態を示す断面図である(その3)。 レーザー照射前のMo膜およびNi膜の断面像を示す図である。 レーザー照射前のMo膜およびNi膜の図14Aの点線部分の断面像を示す図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、ミラー指数の表記において、“-”はその直後の指数につくバーを意味しており、指数の前に“-”を付けることで負の指数を表している。
(実施の形態)
図1は、実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。図1に示すように、パワー半導体モジュール50は、パワー半導体チップ1と、絶縁基板2と、接合材3a、3b、3cと、電極パターン4と、金属基板5と、リードフレーム配線6と、樹脂ケース7と、封止樹脂8と、金属端子9と、金属ワイヤ10と、を備える。
パワー半導体チップ1は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)あるいはダイオードチップ等の半導体素子である。半導体素子に特に制限はなく、他の半導体素子であってもかまわない。絶縁性を確保するセラミック基板等の絶縁基板2のおもて面(パワー半導体チップ1側)および裏面(金属基板5側)には、銅(Cu)板などからなる電極パターン4が設けられている。なお、絶縁基板2の少なくとも片面に電極パターン4が設けられた基板を積層基板12とする。おもて面の電極パターン4上には、はんだなどの接合材3bにてパワー半導体チップ1が接合される。裏面の電極パターン4上には、はんだなどの接合材3cにて放熱フィン(不図示)が設けられた金属基板5が接合される。また、パワー半導体チップ1の上面(接合材3bと接する面と反対側の面)には、電気接続用の配線としてリードフレーム配線6の一端がはんだなどの接合材3aにて接合される。リードフレーム配線6の他端は、接合材3bにて電極パターン4と接合される。
樹脂ケース7は、パワー半導体チップ1と積層基板12と金属基板5とが積層された積層組立体に組み合わされる。例えば、樹脂ケース7は、積層組立体とシリコーン系接着剤などの接着剤を介して接着されている。また、樹脂ケース7内部には、積層基板12上のパワー半導体チップ1を絶縁保護するため、エポキシ樹脂などの硬質樹脂等の封止樹脂8が充填されている。実施の形態1では、封止樹脂8としてエポキシ樹脂などの硬質樹脂を用いており、蓋を使用していない。また、金属ワイヤ10がパワー半導体チップ1と金属端子9との間を接続している。金属端子9は樹脂ケース7を貫通して、外部に突き出ている。
図2は、実施の形態にかかるパワー半導体モジュールの裏面電極部の構成を示す断面図である。図2は図1の点線で囲まれた部分の拡大図である。図2に示すように、半導体基板の炭化珪素半導体素子20(図1のパワー半導体チップ1に対応)の裏面に、半導体基板とオーミック接触するオーミック電極21が設けられている。オーミック電極21は、ニッケルシリサイドとモリブデンカーバイド、またはニッケルシリサイドとチタンカーバイドから構成された複合膜である。ニッケルシリサイドとモリブデンカーバイドの複合膜は、炭化珪素半導体素子20にMo、Niをこの順で堆積した後、レーザーアニールにより形成したMoNiシリサイド層である。ニッケルシリサイドとチタンカーバイドの複合膜は、炭化珪素半導体素子20にTi、Niをこの順で堆積した後、レーザーアニールにより形成したTiNiシリサイド層である。
オーミック電極21の裏面に、保護膜として機能するTi膜22が設けられている。Ti膜22は、TiN(窒化チタン)膜であってもよいし、Ta(タンタル)膜であってもよい。Ti膜22の裏面に、Ti膜22との密着性を向上させるためのニッケルと、酸化を防止するための金を堆積したNi/Au膜23が設けられている。Ni/Au膜23の裏面にリードフレーム配線6を接合するためのはんだ24(図1の接合材3bに対応)が設けられる。また、はんだ24は、例えば、スズ(Sn)系の低温はんだを用いることができる。
ここで、炭化珪素半導体基板の裏面の粗さ(Ra)は、0.1μm以上0.15μmとなっている。ここで、粗さ(Ra)とは、裏面の算術平均粗さ(Ra)のことである。また後述するように、パワー半導体モジュールの製造途中で、炭化珪素半導体基板の裏面の粗さ(Ra)は、2nm以上10nm未満に研磨される。この粗さは、オーミック電極21を形成する際のレーザーアニールにより大きくなるため、製造後の炭化珪素半導体基板の裏面の粗さ(Ra)は上記のようになる。
また、炭化珪素半導体基板の裏面の研磨状況により、シリサイド層の厚さにムラが出る。図3Aおよび図3Bは、MoNiシリサイド層の断面の全体像を示す図である。図4Aは、MoNiシリサイド層の図3Aの点線部分の拡大像を示し、図4Bは、MoNiシリサイド層の図3Bの点線部分の拡大像を示す図である。図3Aおよび図3Bは、倍率5000倍の走査型電子顕微鏡(SEM:Scanning Electron Microscope)による像であり、図5Aおよび図5Bは、倍率30000倍の像である。図3A~図4Bでは、後述するレーザーの重なり67/50でMoNiシリサイド層21を形成し、MoNiシリサイド層21上に保護膜を形成した後の断面の像を撮影している。
図3Aおよび図3Bは、同一の半導体チップの異なる断面であり、図3Aは、シリサイドが厚い領域が多い箇所の断面であり、図3Bは、シリサイドが厚い領域が少ない箇所の断面である。図3A~図4Bでシリサイドが厚い領域は、白い部分S3である。
図3A~図4Bで示すように、オーミック電極21は、シリサイドが厚い第1領域と、シリサイドが薄い第2領域とから構成される。第2領域を透過型電子顕微鏡(TEM:Transmission Electron Microscope)で確認すると、第2領域にも、オーミック接触する層は形成されているが、この層の約半分は析出カーボン(C)層となっている。このため、第2領域は、Ti膜22との密着性が悪くなっている。
図2は、オーミック電極21を模式的に示し、オーミック電極21は、シリサイドが厚い第1領域30(図2でハッチングされた領域)と、析出カーボンを含むシリサイドが薄い第2領域31とから構成される。
次に、第2領域31の割合と、Ti膜22との密着性との関係を調べるため、オーミック電極21をMoNiシリサイド層として、レーザーアニールの条件を変えて、オーミック電極21とTi膜22との密着性を試験した。レーザーアニールでは、1回で炭化珪素半導体基板の全面にレーザー光を照射できないため、レーザー光の1照射を少しずつずらして行っている。例えば、レーザー光の1照射後、レーザーの位置をx方向にずらして次の照射を行う。レーザーの位置が炭化珪素半導体基板の最外周に出た場合、レーザーの位置をy方向にずらして、次の照射を行う。このように、炭化珪素半導体基板上をスキャンしてレーザー光の照射を行っている。また、レーザーとして、YAG(Yttrium Aluminum Garnet)レーザー等の固体レーザーを用いている。
この際、x方向およびy方向にずらして次の照射を行う場合、レーザー光の1照射を重ねることができる。レーザー光の1照射と次のレーザー光の1照射でのx方向での照射の重なりがA%であり、y方向での照射の重なりがB%であることを、レーザーの重なりA/Bで示している。また、レーザー光の1照射とは、レーザー光の強度が半分になるまでの領域(半値幅)である。また、x方向は、例えば、<11-20>方向であり、炭化珪素半導体装置がストライプ状のトレンチ構造を有する場合、ストライプの方向である。y方向は、炭化珪素半導体基板の裏面上でx方向と直交する方向である。
例えば、レーザーの重なり0/0は、レーザー光の1照射と次のレーザー光の1照射でのx方向での照射の重なりが0%であり、y方向での照射の重なりが0%であることを示している。同様に、レーザーの重なり67/50は、レーザー光の1照射と次のレーザー光の1照射での照射のx方向での重なりが67%であり、y方向での照射の重なりが50%であることを示している。
以下、レーザーアニールの条件として、レーザーの重なりが0/0、33/33、67/50、67/67、80/80の場合でのオーミック電極21とTi膜22との密着性の試験結果を示す。
図5Aは、レーザーの重なり0/0でのMoNiシリサイド層の表面像を示す図である。図5Bは、レーザーの重なり0/0でのMoNiシリサイド層の表面の拡大像を示す図である。図5Cは、レーザーの重なり0/0でのMoNiシリサイド層の断面像を示す図である。図5A~図5Cは、MoNiシリサイド層21を形成後の走査型電子顕微鏡による像である。図5Aは、倍率500倍の像であり、図5Bは、倍率5000倍の像であり、図5Cは、倍率20000倍の像である。図5Cでは、MoNiシリサイド層21上に保護膜を形成した後、断面の像を撮影している。
レーザーの重なり0/0では、レーザー光の1照射が円形であるため、x方向およびy方向での照射の重なりが0%であると炭化珪素半導体基板の裏面でレーザー光の照射が不十分の部分が出てくる。例えば、図5Aで円形の白い部分S1はレーザー光が照射され、シリサイドが厚い第1領域30であり、黒い部分S2はレーザー光の照射が不十分で熱が十分に上がらずに、シリサイドが形成されない領域である。また、図5Cの断面において中央の白い部分S3が、シリサイドが厚い第1領域30である。
レーザーの重なり0/0では、レーザーが照射されない、又はレーザーの照射で十分に加熱されずにシリサイドが形成されない領域が発生する。このため、析出カーボンを含むシリサイドが薄い第2領域31の割合が少なく、第2領域31の面積比率は、6%程度であった。第2領域31の面積比率とは、シリサイドの厚い領域面積に対する、析出カーボンを含むシリサイドが薄い領域の面積の比である。例えば、図2において、E2とE4が第2領域31の面積であり、第2領域31の面積比率は、E2+E4/(E1+E2+E3+E4+E5)である。この面積比率については、MoNiシリサイド層の表面の拡大像について、例えば、画像の輝度を256階調とし、輝度75を閾値として黒点を検出してその面積比率を算出した。このように画像の輝度に閾値を設定して2値化することで測定できる。
この場合、レーザーの重なり0/0では、オーミック電極21とTi膜22との密着性はよかった。ただし、シリサイドが薄い第2領域31では、カーボンが析出しているため、抵抗が低くなっている。レーザーの重なり0/0では、シリサイドが薄い第2領域31の他にレーザーが照射されない、または十分に加熱されずにシリサイド化しない、オーミック接合が形成されない部分も生ずるので、オーミック電極21とTi膜22との抵抗は高くなった。
図6Aは、レーザーの重なり33/33でのMoNiシリサイド層の表面像を示す図である。図6Bは、レーザーの重なり33/33でのMoNiシリサイド層の表面の拡大像を示す図である。図6Cは、レーザーの重なり33/33でのMoNiシリサイド層の断面像を示す図である。図6A~図6Cの撮影条件は図5A~図5Cと同様である。
レーザーの重なり33/33では、炭化珪素半導体基板の裏面に、x方向のスキャンで照射の重なりが33%のレーザー光が照射され、y方向のスキャンで照射の重なりが33%のレーザー光が照射される。このため、レーザー光が照射された円形の中央部はレーザー光が1回照射されることになる。図6Aでは、シリサイドが厚い第1領域30とシリサイドが薄い第2領域31との境界は明確ではないが、より拡大した図6Bでは、シリサイドが厚い第1領域30である白い部分S1と、シリサイドが薄い第2領域31である黒い部分S2とが観察される。また、図6Cの断面においても、シリサイドが厚い第1領域31である中央の白い部分S3が観察される。
このように、レーザーの重なり33/33では、シリサイドが薄い第2領域31の割合がレーザーの重なり0/0より増え、10%程度であった。この場合、オーミック電極21とTi膜22との密着性はよく、オーミック電極21とTi膜22との抵抗も良好であった。
図7Aは、レーザーの重なり67/50でのMoNiシリサイド層の表面像を示す図である。図7Bは、レーザーの重なり67/50でのMoNiシリサイド層の表面の拡大像を示す図である。図7Cは、レーザーの重なり67/50でのMoNiシリサイド層の断面像を示す図である。図7A~図7Cの撮影条件は図5A~図5Cと同様である。
レーザーの重なり67/50では、炭化珪素半導体基板の裏面に、x方向のスキャンで照射の重なりが67%のレーザー光が照射され、y方向のスキャンで照射の重なりが50%のレーザー光が照射される。このため、少なくともx方向で3回はレーザー光が照射されることになる。このため、図6A~図6Cの場合と同様に、図7Aでは、シリサイドが厚い第1領域とシリサイドが薄い第2領域との境界は明確ではないが、より拡大した図7Bでは、シリサイドが厚い第1領域である白い部分S1と、シリサイドが薄い第2領域である黒い部分S2とが観察される。また、図7Cの断面においても、シリサイドが厚い第1領域である中央の白い部分S3が観察される。
このように、レーザーの重なり67/50では、シリサイドが薄い第2領域31の割合がレーザーの重なり33/33より増え、14%程度であった。この場合、オーミック電極21とTi膜22との密着性はよく、オーミック電極21とTi膜22との抵抗も良好であった。
図8Aは、レーザーの重なり67/67でのMoNiシリサイド層の表面像を示す図である。図8Bは、レーザーの重なり67/67でのMoNiシリサイド層の表面の拡大像を示す図である。図8Cは、レーザーの重なり67/67でのMoNiシリサイド層の断面像を示す図である。図8A~図8Cの撮影条件は図5A~図5Cと同様である。
レーザーの重なり67/67では、炭化珪素半導体基板の裏面に、x方向のスキャンで照射の重なりが67%のレーザー光が照射され、y方向のスキャンで照射の重なりが67%のレーザー光が照射される。このため、x方向で3回、y方向で3回の少なくとも6回はレーザー光が照射されることになる。このため、図6A~図6Cの場合と同様の像が得られる。
このように、レーザーの重なり67/67では、シリサイドが薄い第2領域31の割合がレーザーの重なり67/50より増え、25%程度であった。この場合、オーミック電極21とTi膜22との密着性はよく、オーミック電極21とTi膜22との抵抗も良好であった。
図9Aは、レーザーの重なり80/80でのMoNiシリサイド層の表面像を示す図である。図9Bは、レーザーの重なり80/80でのMoNiシリサイド層の表面の拡大像を示す図である。図9Cは、レーザーの重なり80/80でのMoNiシリサイド層の断面像を示す図である。図9A~図9Cの撮影条件は図5A~図5Cと同様である。
レーザーの重なり80/80では、炭化珪素半導体基板の裏面に、x方向のスキャンで照射の重なりが80%のレーザー光が照射され、y方向のスキャンで照射の重なりが80%のレーザー光が照射される。このため、x方向で少なくとも4回はレーザー光が照射されることになる。このため、図9Aでは、シリサイドが厚い第1領域30とシリサイドが薄い第2領域31との境界は明確ではないが、より拡大した図9Bでは、シリサイドが薄い第2領域31である黒い部分S2の割合が図6B~図8Bの場合より多くなっている。これは、レーザー照射を過剰に行ったためである。さらに、図9Bと図8Bと比較すると、図9Bではシリサイドが薄い第2領域31が大きくなっている。
このように、レーザーの重なり80/80では、シリサイドが薄い第2領域31の割合がレーザーの重なり67/67より増え、34%程度であった。この場合、第2領域31の割合が高すぎ、第2領域31が大きいため、オーミック電極21とTi膜22との密着性は悪かった。また、オーミック電極21とTi膜22との抵抗も良好でなかった。これは、第2領域31とTi膜22との密着が不十分となり、空隙等の形成により、抵抗が高くなると考えられる。
さらに、図示していないが、レーザーの重なり67/80では、シリサイドが薄い第2領域31の割合は、レーザーの重なり67/67とレーザーの重なり80/80との間になり、30%程度であった。この場合、オーミック電極21とTi膜22との密着性はよく、オーミック電極21とTi膜22との抵抗も良好であった。
また、以上の図5A~図9Cは、MoNiシリサイド層の結果であるが、TiNiシリサイド層でも同様の結果になる。
図10は、レーザーの重なりとシリサイドが薄い第2領域の比率との関係を示すグラフである。図10において、横軸は、x方向のレーザーの重なりを示し、単位は%である。縦軸は、シリサイドが薄い第2領域31の比率を示し、単位は%である。図10は、上記の図5A~図9Cの結果をグラフにしたものであるが、図5A~図9Cにない67/80の結果も追加してある。
シリサイドが薄い第2領域31では、Ti膜22との密着性が悪いため、シリサイドが薄い第2領域31の面積の比率が高いと、オーミック電極21とTi膜22との密着性が悪くなる。具体的には、レーザーの重なり67/67とレーザーの重なり80/80との結果により、シリサイドが薄い第2領域31の面積の比率が30%超えるとオーミック電極21とTi膜22との密着性が悪くなる。このため、第2領域の面積比率は、0%以上30%以下であることが好ましい。また、シリサイドが薄い第2領域31では、カーボンが析出しているため、抵抗が低くなっている。シリサイドが薄い第2領域31が少なすぎると抵抗が高くなるため、第2領域の面積比率は、10%以上であることが好ましい。
このため、実施の形態では、オーミック電極21の面積に対する第2領域31の面積の比率を、10%以上30%以下としている。これにより、オーミック電極21とTi膜22との密着性を向上させ、オーミック電極21とTi膜22との抵抗を良好にしている。
(実施の形態にかかる炭化珪素半導体装置の製造方法)
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について、説明する。図11~図13は、実施の形態にかかるパワー半導体モジュールの裏面電極の製造途中の状態を示す断面図である。まず、従来技術による炭化珪素半導体装置の製造方法と同様に、炭化珪素半導体基板上に炭化珪素半導体素子20を形成する。例えば、炭化珪素半導体装置がMOSFETである場合、炭化珪素半導体基板上にエピタキシャル成長によりドリフト層を形成し、イオン注入で不純物を注入することにより、おもて面にベース領域、ソース領域等を形成する。次に、おもて面に熱酸化等でゲート絶縁膜を選択的に形成し、MOSゲート構造を形成する。次に、上面電極を形成する。ここまでの状態が、図11に記載される。図11では、炭化珪素半導体素子20の素子構造および上面電極の記載は省略されている。
次に、炭化珪素半導体素子20の裏面を研磨して、裏面の粗さ(Ra)を2nm以上10nm未満にする。比較的粗い砥粒を用いた粗研磨のみであると裏面の粗さ(Ra)は、10nm以上になるので、粗研磨を行った後、粗研磨で用いた砥粒(♯2000番)より5倍程度細かい砥粒(♯10000番)を用いた仕上げ研磨を行うことで、裏面の粗さ(Ra)を2nm以上10nm未満にすることができる。この粗さ(Ra)とすることで、炭化珪素半導体素子20の裏面にダメージ層が形成され、レーザーアニールでシリサイドが形成されやすくなる。また、ドライポリッシュを行うと粗さ(Ra)は、0.5nm以上2nm以下となり、裏面にダメージ層が形成されず、レーザーアニールでシリサイドが形成されにくいため、ドライポリッシュは好ましくない。
次に、半導体素子20の裏面にMo膜32を堆積する。Mo膜32は、例えば、スパッタリング蒸着を行うことで形成することができる。次に、Mo膜32上にNi膜33を堆積する。Ni膜33は、例えば、スパッタリング蒸着を行うことで形成することができる。ここまでの状態が、図12に記載される。TiNiシリサイド層を形成する場合は、同様の方法によりTi膜とNi膜の堆積を行う。
ここで、図14Aは、レーザー照射前のMo膜およびNi膜の断面像を示す図である。図14Bは、レーザー照射前のMo膜およびNi膜の図14Aの点線部分の断面像を示す図である。図14Aおよび図14Bは、裏面の粗さ(Ra)を2nm以上10nm未満にした炭化珪素半導体素子20の裏面にMo膜32とNi膜33を堆積した後の断面のSEM画像である。図14Bに示すように、半導体素子20の裏面とMo膜32との間にダメージ層34が形成され、レーザーアニールでシリサイドが形成されやすくなっている。また、このダメージ層34は、レーザーアニール後の像(例えば、図9Aおよび図9B)には、存在しないため、レーザーアニールのシリサイド形成過程で緩和したと考えられる。
次に、レーザーアニールを行い、ニッケルシリサイドとモリブデンカーバイドで構成されたオーミック電極21を形成する。レーザーアニールは、レーザーとして、例えば、YAGレーザーの第3高周波(355nm)を用いて、レーザーエネルギーを2.0J/cm2以上3.0J/cm2以下とする。また、レーザーアニールは、同じ場所に2回または3回レーザー光が照射されるようにする。例えば、炭化珪素半導体基板上をスキャンしてレーザー光の照射を行っている場合、レーザーの重なりを33/33、67/50、67/67、67/80とすることで同じ場所に2回または3回レーザーが照射されるようにできる。ここまでの状態が、図13に記載される。次に、例えばTi膜22、Ni/Au膜23を順に積層した積層膜などの厚い膜を電子ビーム(EB:Electron Beam)蒸着などで形成する。このようにして、パワー半導体チップ1が形成される。
図1のパワー半導体モジュールの製造方法は、従来技術によるパワー半導体モジュールと同様である。パワー半導体モジュールの製造方法では、まず、積層基板12にパワー半導体チップ1を実装し、パワー半導体チップ1と、絶縁基板2上に設けられた電極パターン4とを、はんだ24(接合材3b)を介して、リードフレーム配線6で電気的に接続する。次に、これらを金属基板5に接合して、パワー半導体チップ1、積層基板12および金属基板5からなる積層組立体を組み立てる。この積層組立体に樹脂ケース7をシリコーン系接着剤などの接着剤で接着する。
次に、金属ワイヤ10でパワー半導体チップ1と金属端子9との間を接続し、樹脂ケース7内にエポキシ樹脂などの硬質樹脂等の封止樹脂8を充填する。これにより、図1に示す実施の形態にかかるパワー半導体モジュールが完成する。なお、封止樹脂8がエポキシ樹脂等の硬質樹脂でない場合、封止樹脂8が外に漏れないようにするため、蓋を取り付けるようにする。
以上、説明したように、実施の形態の炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、オーミック電極において、シリサイドが薄い第2領域の面積の比率は、10%以上30%以下である。これにより、オーミック電極とTi膜との密着性を向上させ、オーミック電極とTi膜との抵抗を良好にすることができる。また、オーミック電極を形成する前に、裏面を研磨して、裏面の粗さ(Ra)を2nm以上10nm未満にしている。これにより、裏面にダメージ層が形成され、レーザーアニールでシリサイドが形成されやすくなる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、実施の形態は、MOSFET、ダイオード等の炭化珪素半導体装置に適用可能である。
以上のように、本発明にかかる炭化珪素半導体装置は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
1 パワー半導体チップ
2 絶縁基板
3a、3b、3c 接合材
4 電極パターン
5 金属基板
6 リードフレーム配線
7 樹脂ケース
8 封止樹脂
9 金属端子
10 金属ワイヤ
12 積層基板
20 炭化珪素半導体素子
21 オーミック電極
22 Ti膜
23 Ni/Au膜
24 はんだ
30 シリサイドが厚い第1領域
31 シリサイドが薄い第2領域
32 Mo膜
33 Ni膜
34 ダメージ層

Claims (3)

  1. 半導体基板上に設けられた半導体素子と、
    前記半導体素子の裏面に設けられた、ニッケルシリサイドとモリブデンカーバイド、またはニッケルシリサイドとチタンカーバイドから構成されたオーミック電極と、
    を備え、
    前記オーミック電極は、シリサイドが厚い第1領域と、シリサイドが薄い第2領域とから構成され、前記オーミック電極の面積に対する前記第2領域の面積の比率は、10%以上30%以下であることを特徴とする炭化珪素半導体装置。
  2. 前記半導体素子の裏面の粗さ(Ra)は、0.1μm以上0.15μm以下であることを特徴とする請求項1に記載の炭化珪素半導体装置。
  3. 前記オーミック電極の、前記半導体素子と反対側の面に設けられたチタン、窒化チタンまたはタンタルから構成された保護膜を備えることを特徴とする請求項1または2に記載の炭化珪素半導体装置
JP2020002469A 2020-01-09 2020-01-09 炭化珪素半導体装置 Active JP7434908B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020002469A JP7434908B2 (ja) 2020-01-09 2020-01-09 炭化珪素半導体装置
US17/107,605 US11469303B2 (en) 2020-01-09 2020-11-30 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2023189655A JP2023181546A (ja) 2020-01-09 2023-11-06 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020002469A JP7434908B2 (ja) 2020-01-09 2020-01-09 炭化珪素半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023189655A Division JP2023181546A (ja) 2020-01-09 2023-11-06 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021111686A JP2021111686A (ja) 2021-08-02
JP7434908B2 true JP7434908B2 (ja) 2024-02-21

Family

ID=76764346

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020002469A Active JP7434908B2 (ja) 2020-01-09 2020-01-09 炭化珪素半導体装置
JP2023189655A Pending JP2023181546A (ja) 2020-01-09 2023-11-06 炭化珪素半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023189655A Pending JP2023181546A (ja) 2020-01-09 2023-11-06 炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11469303B2 (ja)
JP (2) JP7434908B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023088518A (ja) 2021-12-15 2023-06-27 住友重機械工業株式会社 シリサイド膜形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
WO2013021786A1 (ja) 2011-08-10 2013-02-14 三菱電機株式会社 半導体装置の製造方法
WO2015122065A1 (ja) 2014-02-13 2015-08-20 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016046308A (ja) 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置
JP2017063145A (ja) 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017199807A (ja) 2016-04-27 2017-11-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5460975B2 (ja) 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP5369762B2 (ja) 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 SiC半導体デバイス及びその製造方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
WO2013021786A1 (ja) 2011-08-10 2013-02-14 三菱電機株式会社 半導体装置の製造方法
WO2015122065A1 (ja) 2014-02-13 2015-08-20 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016046308A (ja) 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置
JP2017063145A (ja) 2015-09-25 2017-03-30 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP2017199807A (ja) 2016-04-27 2017-11-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11469303B2 (en) 2022-10-11
JP2021111686A (ja) 2021-08-02
US20210217852A1 (en) 2021-07-15
JP2023181546A (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
US11848295B2 (en) Power semiconductor apparatus and fabrication method for the same
US10381244B2 (en) Power module and fabrication method for the same
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2017187760A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2023181546A (ja) 炭化珪素半導体装置の製造方法
US9997603B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN110797260A (zh) 用于碳化硅功率半导体器件上的背侧欧姆接触的碳受控欧姆接触层
US11081564B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN110100314A (zh) 半导体装置及半导体装置的制造方法
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN110867485A (zh) 半导体装置和电源转换装置
JP2022016286A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2018098227A (ja) 半導体装置および半導体装置の製造方法
JP7458217B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6695498B2 (ja) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
US11387326B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20220059688A1 (en) Power semiconductor device and power converter
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
WO2016030963A1 (ja) 4h-SiC 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置
US11437505B2 (en) Semiconductor device and power conversion device
CN107408575B (zh) 半导体装置及半导体装置的制造方法
JP2021061332A (ja) 半導体装置および電力変換装置
WO2023048122A1 (ja) 半導体装置および電力変換装置
US20220262905A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7243956B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240122

R150 Certificate of patent or registration of utility model

Ref document number: 7434908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150