JP2016046308A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2016046308A
JP2016046308A JP2014167525A JP2014167525A JP2016046308A JP 2016046308 A JP2016046308 A JP 2016046308A JP 2014167525 A JP2014167525 A JP 2014167525A JP 2014167525 A JP2014167525 A JP 2014167525A JP 2016046308 A JP2016046308 A JP 2016046308A
Authority
JP
Japan
Prior art keywords
electrode layer
silicon carbide
carbide semiconductor
cluster
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014167525A
Other languages
English (en)
Other versions
JP6350106B2 (ja
Inventor
弘之 北林
Hiroyuki Kitabayashi
弘之 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014167525A priority Critical patent/JP6350106B2/ja
Priority to US14/794,581 priority patent/US9331164B2/en
Priority to DE102015213254.4A priority patent/DE102015213254B4/de
Priority to CN201510427675.9A priority patent/CN105390544B/zh
Publication of JP2016046308A publication Critical patent/JP2016046308A/ja
Application granted granted Critical
Publication of JP6350106B2 publication Critical patent/JP6350106B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】炭化珪素半導体層とオーミック電極との接触抵抗が低い、炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置は、炭化珪素半導体層１００と、炭化珪素半導体層１００とオーミック接触した電極層１０１と、を備える。電極層１０１において、炭化珪素半導体層１００と電極層１０１との界面から３００ｎｍ以内の界面領域ＩＲに、炭素クラスタ１を含む。界面領域ＩＲのうち炭素クラスタ１が占める面積の比率が、１０％以上４０％以下である。
【選択図】図２

Description

本発明は炭化珪素半導体装置に関する。
米国特許第７５４７５７８号明細書（特許文献１）には、炭化珪素（ＳｉＣ）半導体装置の製造過程において、ＳｉＣ基板の裏面を研削、研磨あるいはエッチングすることによりＳｉＣ基板を薄板化した後に、研削面上に裏面電極を形成する技術が開示されている。また特開２０１１−１７１５５１号公報（特許文献２）には、ニッケル（Ｎｉ）を主成分とする裏面電極が開示されている。
こうした裏面電極は、所定温度で加熱されることによりＳｉＣ基板とオーミック接触する。このときＳｉＣ中の炭素（Ｃ）が、電極中に拡散していることが示唆されている（非特許文献１および非特許文献２を参照）。
米国特許第７５４７５７８号明細書 特開２０１１−１７１５５１号公報
Ｌ．Ｃａｌｃａｇｎо ｅｔ ａｌ．，"Ｅｆｆｅｃｔｓ ｏｆ ａｎｎｅａｌｉｎｇ ｔｅｍｐｅｒａｔｕｒｅ ｏｎ ｔｈｅ ｄｅｇｒｅｅ ｏｆ ｉｎｈｏｍｏｇｅｎｅｉｔｙ ｏｆ ｎｉｃｋｅｌ−ｓｉｌｉｃｉｄｅ／ＳｉＣ Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ"Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ９８，０２３７１３（２００５）；ｄоｉ：１０．１０６３／１．１９７８９６９ Ｅ．Ｋｕｒｉｍｏｔｏ ｅｔ ａｌ．，"Ｒａｍａｎ ｓｔｕｄｙ ｏｎ ｔｈｅ Ｎｉ／ＳｉＣ ｉｎｔｅｒｆａｃｅ ｒｅａｃｔｉｏｎ"Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ９１，１０２１５（２００２）；ｄоｉ：１０．１０６３／１．１４７３２２６
特許文献１および２では、裏面電極とＳｉＣ基板とをオーミック接触させる手段としてレーザアニールが開示されている。さらにこれらの文献では、その際に好適なレーザの照射条件、温度条件等が開示されている。
しかし電極形成前の前処理条件、レーザ照射面の凹凸、あるいは電極形成条件等の違いによって、レーザ照射面におけるエネルギーの吸収状況は、その都度変化してしまう。さらに通常のランプアニール等と比較して、レーザアニールでは加熱が局所的かつ短時間であることから、被加熱部の温度を正確に測定することは容易ではない。したがって単純にこれらの条件を規定するのみでは、レーザアニールによって低抵抗のオーミック電極を再現性よく形成することは困難である。
ところで非特許文献１では、オーミック化アニールの際、電極を構成する金属元素（たとえばＮｉ）とＳｉＣとが反応してシリサイドが形成される一方で、ＳｉＣからＣが遊離し電極中に拡散していることが示唆されている。また非特許文献２によれば、この拡散したＣはクラスタ（以下「炭素クラスタ」あるいは「Ｃクラスタ」と記す）を形成しているとされている。
しかしながら本発明者が、レーザアニール後の電極界面を詳細に調査したところ、レーザアニールでは、ＳｉＣから遊離したＣが電極中に拡散せずにＳｉＣ基板と電極との界面に留まりやすく、さらに界面において小さなＣクラスタが凝集して層状となり、これにより接触抵抗が増加していることが明らかとなった。
こうした現状を踏まえて、炭化珪素半導体層とオーミック電極との接触抵抗が低い、炭化珪素半導体装置を提供することを目的とする。
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素半導体層と、該炭化珪素半導体層とオーミック接触した電極層と、を備える。この炭化珪素半導体装置は、電極層において炭化珪素半導体層と該電極層との界面から３００ｎｍ以内の界面領域に、炭素クラスタを含有する。当該界面領域のうち炭素クラスタが占める面積の比率が、１０％以上４０％以下である。
本発明の他の態様に係る炭化珪素半導体装置は、炭化珪素半導体層と、該炭化珪素半導体層とオーミック接触した電極層と、を備える。電極層は、第１の厚さを有する第１の領域と、第１の厚さよりも薄い第２の厚さを有する第２の領域と、を含む。この炭化珪素半導体装置は、第２の領域に炭素クラスタを含有する。
上記によれば、炭化珪素半導体層とオーミック電極との接触抵抗が低い、炭化珪素半導体装置が提供される。
本発明の一態様に係る炭化珪素半導体装置の構成の一例を示す模式的な断面図である。 炭化珪素半導体層と電極層との界面の構成の一例を示す模式的な部分断面図である。 炭化珪素半導体層と電極層との界面の構成の他の例を示す模式的な部分断面図である。 試料１に係る炭化珪素半導体層と電極層との界面を示すＨＡＡＤＦ像である。 図４の界面領域における輝度の度数分布である。 図４におけるＳｉの元素マッピング結果である。 図４におけるＮｉの元素マッピング結果である。 図４におけるＣの元素マッピング結果である。 試料２に係る炭化珪素半導体層と電極層との界面を示すＨＡＡＤＦ像である。 図９の界面領域における輝度の度数分布である。 図９におけるＳｉの元素マッピング結果である。 図９におけるＮｉの元素マッピング結果である。 図９におけるＣの元素マッピング結果である。 試料３に係る炭化珪素半導体層と電極層との界面を示すＨＡＡＤＦ像である。 図１４の界面領域における輝度の度数分布である。 図１４におけるＡｌの元素マッピング結果である。 図１４におけるＳｉの元素マッピング結果である。 図１４におけるＣの元素マッピング結果である。 試料４に係る炭化珪素半導体層と電極層との界面を示すＨＡＡＤＦ像である。 図１９の界面領域における輝度の度数分布である。 図１９におけるＳｉの元素マッピング結果である。 図１９におけるＮｉの元素マッピング結果である。 図１９におけるＣの元素マッピング結果である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
本発明の一態様に係る炭化珪素半導体装置は、
〔１〕炭化珪素半導体層１００と、炭化珪素半導体層１００とオーミック接触した電極層１０１と、を備える。炭化珪素半導体装置は、電極層１０１において、炭化珪素半導体層１００と電極層１０１との界面から３００ｎｍ以内の界面領域ＩＲに、炭素クラスタ１を含有する。界面領域ＩＲのうち炭素クラスタ１が占める面積の比率が、１０％以上４０％以下である。
上記の炭化珪素半導体装置は、電極層１０１においてＳｉＣから遊離したＣを、層状の凝集体としてではなく、Ｃクラスタ１として含有する。さらに電極層１０１の厚さ方向断面において、ＳｉＣ半導体層１００と電極層１０１との界面から３００ｎｍ以内の界面領域ＩＲのうちＣクラスタ１が占める面積の比率が、１０％以上４０％以下である。
ここで「炭素（Ｃ）クラスタ」とは、概ね１０個以上の炭素原子からなる集合体であり、電極層１０１の厚さ方向断面においてアスペクト比（長径÷短径）が１以上５以下であるものを意味している。
Ｃクラスタ１が占める面積の比率は、Ｃクラスタ１が電極層１０１中にどの程度拡散しているかを表す指標と捉えることができる。本発明者の研究によれば、同面積の比率が１０％未満になると、Ｃクラスタ１の拡散が不十分となり、Ｃクラスタ１がＳｉＣ半導体層１００と電極層１０１との界面において層状の凝集体となって偏析し、それによりＳｉＣ半導体層１００と電極層１０１とのオーミック接触が阻害されることとなる。また同面積の比率が４０％を超えると、電極層１０１内に抵抗成分であるＣクラスタ１が過剰に分散した状態となり、電極層１０１の電気抵抗が増加することとなる。それゆえ上記の炭化珪素半導体装置では、界面領域ＩＲのうちＣクラスタ１が占める面積の比率を、１０％以上４０％以下に規制している。
ここで「炭素クラスタが占める面積の比率」は、次の（ａ）〜（ｄ）の手順に従って求めるものとする。
（ａ）先ず炭化珪素半導体装置から測定用のサンプル（観察個所）を採取する。この際、サンプルの採取個所は任意であるが、平面視における電極層１０１の中心部、および当該中心部を挟んで相対する両端部の３点を少なくとも含む、５点程度を選択してサンプルを採取することが望ましい。ここで「平面視」とは電極層１０１の主面をその法線方向から見た視野を意味している。
（ｂ）サンプルの採取にはマイクロサンプリング（登録商標）法が好適である。すなわちＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置によって、サンプルとなるべき部分の周囲を加工し、当該部分にプローブを接着し、さらに当該部分の底部を切断してサンプルを得る。続いてプローブごとサンプルを摘出し、ＦＩＢによってプローブを切り離した後、さらにＦＩＢによってサンプルを薄片化する。
（ｃ）次に採取されたサンプルにおいて、電極層１０１とＳｉＣ半導体層１００との界面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮像して、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ−Ｆｉｅｌｄ）像を得る。このときＳＴＥＭの観察倍率は、たとえば１０００００倍〜１００００００倍程度である。
（ｄ）ＨＡＡＤＦ像において、電極層１０１に含まれ、電極層１０１とＳｉＣ半導体層１００との界面から３００ｎｍ以内の界面領域ＩＲついて各ピクセル（ｐｉｘｅｌ）の輝度を抽出し、抽出された輝度ごとにｐｉｘｅｌ数を計数する。こうして得られた輝度を、輝度の最大値を１００とする相対値に換算して度数分布（たとえば図５を参照）を得る。この度数分布において中間値（輝度の相対値が５０となる値）以下の輝度を有するｐｉｘｅｌを炭素に由来のものと定義し、下記式（Ｉ）：
（面積の比率）＝（界面領域ＩＲに含まれる炭素由来のｐｉｘｅｌ数）÷（界面領域ＩＲに含まれる全ｐｉｘｅｌ数）・・・（Ｉ）
によって、「炭素クラスタが占める面積の比率」を算出することができる。このとき、前述のように複数のサンプルを採取している場合は、それらの算術平均値を採用することが望ましい。なお電極層１０１の厚さが３００ｎｍに満たない場合は、電極層１０１全体を界面領域ＩＲとみなすものとする。
また本発明の他の態様に係る炭化珪素半導体装置は、
〔２〕炭化珪素半導体層１００と、炭化珪素半導体層１００とオーミック接触した電極層１０１と、を備える。電極層１０１は、第１の厚さＴ１を有する第１の領域Ｒ１と、第１の厚さＴ１よりも薄い第２の厚さＴ２を有する第２の領域Ｒ２と、を含む。炭化珪素半導体装置は、第２の領域Ｒ２に炭素クラスタ１を含有する。
上記の第１の領域Ｒ１および第２の領域Ｒ２は、パルス状のレーザを照射することによって、ＳｉＣ半導体層１００と電極層１０１とをオーミック接触させた場合に形成される。すなわちパルスレーザによるレーザアニールでは、パルス間隔に依存して加熱ムラが生じ、それにより第１の厚さＴ１を有する第１の領域Ｒ１と第２の厚さＴ２を有する第２の領域Ｒ２とが、たとえばレーザの走査方向に沿って交互に形成される。上記のように、厚さの薄い第２の領域Ｒ２においてもＣクラスタ１が生成されるようにレーザが照射されていれば、ＳｉＣ半導体層１００と電極層１０１とのオーミック接触が確保され、接触抵抗は低く良好なものとなる。
〔３〕炭素クラスタ１のサイズは、１０ｎｍ以上１００ｎｍ以下が好ましい。Ｃクラスタ１のサイズが１０ｎｍ未満になると、層状の凝集体が形成されやすくなるからである。また電極層１０１上には、ダイボンディング用電極層１０２が形成される場合があるが、Ｃクラスタ１のサイズが１００ｎｍを超えるとＣクラスタ１が電極層１０１の表面近傍まで拡散したときに、電極層１０１とダイボンディング用電極層１０２との密着性に影響を与えることも考えられる。よって炭素クラスタ１のサイズは１００ｎｍ以下が好ましい。
ここで「炭素クラスタのサイズ」とは、上記ＨＡＡＤＦ像（電極層１０１の厚さ方向断面）における、Ｃクラスタの定方向径（いわゆる「Ｆｅｒｅｔ径」）を意味している。
〔４〕電極層１０１は、ニッケル（Ｎｉ）を含むことが好ましい。これにより電極層１０１の電気抵抗を低減することができるからである。
〔５〕電極層１０１は、シリコン（Ｓｉ）をさらに含み、ニッケルおよびシリコンの原子数の総和のうち、ニッケルの原子数が占める割合は、６８原子数％以上７５原子数％以下であることが好ましい。
電極層１０１がＳｉを含むことにより、Ｃクラスタ１が電極層１０１の表層まで拡散することを抑制することができる。さらに上記の組成比でＮｉとＳｉとを含むことにより、電極層１０１の電気抵抗をいっそう低減することができる。
[本発明の実施形態の詳細]
以下、本発明の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔炭化珪素半導体装置〕
図１は、本実施形態に係る炭化珪素（ＳｉＣ）半導体装置１０００の構成の一例を示す模式的な断面図である。ＳｉＣ半導体装置１０００は、プレーナ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ＳｉＣ半導体装置１０００は、第１の主面Ｐ１と第１の主面Ｐ１の反対側に位置する第２の主面Ｐ２とを有するＳｉＣ半導体層１００を備えている。ＳｉＣ半導体層１００は、単結晶層１１とエピタキシャル層１２とを含む。単結晶層１１は、たとえば４Ｈ型の結晶多形を有するＳｉＣからなる。単結晶層１１およびエピタキシャル層１２は、たとえばｎ型の導電型を有する。
エピタキシャル層１２は、単結晶層１１上にエピタキシャル成長させられた半導体層であり、各種不純物領域（ボディ領域１３、ｎ＋領域１４、コンタクト領域１８）を有している。エピタキシャル層１２上にはゲート絶縁膜１５、ゲート電極１７、ソース電極１６および表面側パッド電極１９が形成されている。
第２の主面Ｐ２には、ＳｉＣ半導体層１００とオーミック接触させられた電極層１０１（オーミック電極）と、電極層１０１上に形成されたダイボンディング用電極層１０２とが形成されている。ＳｉＣ半導体装置１０００において電極層１０１およびダイボンディング用電極層１０２は、ドレイン電極として機能している。ダイボンディング用電極層１０２は、たとえばチタン（Ｔｉ）、アルミニウム（Ａｌ）、Ｎｉ、金（Ａｕ）等から構成される。
図２は、ＳｉＣ半導体層１００と電極層１０１との界面の構成の一例を示す模式的な部分断面図である。ＳｉＣ半導体層１００と電極層１０１とはレーザアニールによってオーミック接触させられている。そのため電極層１０１には、第１の厚さＴ１を有する第１の領域Ｒ１と、第１の厚さＴ１よりも薄い第２の厚さＴ２を有する第２の領域Ｒ２とが形成されている。レーザのパルス間隔に依存して加熱ムラが生じるからである。このとき第１の領域Ｒ１と第２の領域Ｒ２とは、たとえばレーザの走査方向に沿って交互に形成されており、第１の領域Ｒ１および第２の領域Ｒ２は、それぞれＣクラスタ１を含有している。このように厚さの薄い第２の領域Ｒ２においてもＣクラスタ１が生成されるようにレーザが照射されていれば、ＳｉＣ半導体層１００と電極層１０１とのオーミック接触が確保される。
ここで第１の厚さＴ１は、たとえば３００ｎｍ以上である。また第１の厚さＴ１は、たとえば第２の厚さＴ２の１．２倍以上であり、好ましくは１．５倍以上であり、特に好ましくは２．０倍以上である。
また別の見方をすれば、ＳｉＣ半導体装置１０００は、電極層１０１においてＳｉＣ半導体層１００と電極層１０１との界面から３００ｎｍ以内の界面領域ＩＲに、Ｃクラスタ１を含有している。ＳｉＣ半導体装置１０００において、界面領域ＩＲのうちＣクラスタ１が占める面積の比率は、１０％以上４０％以下である。
このようにＣクラスタ１が占める面積の比率を規定することにより、ＳｉＣから遊離した炭素がクラスタとなって適度に分散した状態となり、電極層１０１とＳｉＣ半導体層１００とのオーミック接触が確保される。
図３は、たとえばＣクラスタ１が占める面積の比率が１０％未満である場合の電極界面の様子を示す模式的な断面図である。Ｃクラスタ１が占める面積の比率が１０％未満であると、小さなＣクラスタが凝集して炭素層１０となり、ＳｉＣ半導体層１００と電極層１０１とのオーミック接触を阻害することとなる。他方、Ｃクラスタ１が占める面積の比率が４０％を超えると、電極層１０１全体にＣクラスタ１が分布するようになり、電極層１０１の電気抵抗が増加する。Ｃクラスタ１が占める面積の比率は、より好ましくは１０％以上３０％以下であり、特に好ましくは１０％以上２０％以下である。
界面領域ＩＲのうちＣクラスタ１が占める面積の比率は、たとえばレーザアニール時のレーザ照射強度によって制御することができる。ただし前述のとおり、諸条件の違いによりエネルギーの吸収状況が変化することから、一概にその条件を決定することは適当ではない。したがって、たとえば１．０Ｊ／ｃｍ2〜３．０Ｊ／ｃｍ2程度の範囲内でレーザ照射強度を変化させながら、Ｃクラスタ１が占める面積の比率を測定し、その値が１０％以上４０％以下となり得る条件を探索する等の態様が望ましい。その際レーザの波長は、たとえばＹＡＧレーザあるいはＹＶＯ4レーザの第３高調波（波長３５５ｎｍ）のように、ＳｉＣのバンドギャップに対応する波長（波長３８６ｎｍ以下）とすることが望ましい。またレーザのパルス幅は、たとえば１０ｎｓ以上１０μｓ以下の範囲で適宜調整すればよい。
ここで本明細書における「レーザ照射強度」とは、レーザ出力がピーク値の１／ｅ倍（「ｅ」はネイピア数を示す。）の値となるまでの範囲をレーザの照射範囲と定義し、その照射範囲の中にレーザのエネルギーが１００％含まれるものと仮定した際のエネルギー密度を示すものとする。
Ｃクラスタのサイズは、１０ｎｍ以上１００ｎｍ以下が好ましい。サイズが１０ｎｍ以上であるＣクラスタは層状となり難いことから、Ｃクラスタのサイズが１０ｎｍ以上となるようにアニールを行うことにより、電極層１０１とＳｉＣ半導体層１００とのオーミック接触がいっそう確実なものとなる。
他方、Ｃクラスタのサイズが１００ｎｍを超えると、このＣクラスタが電極層１０１の表層まで拡散した場合に、この上に形成されるダイボンディング用電極層１０２と電極層１０１との密着性に影響を与えることも考えらえる。よってＣクラスタのサイズは１００ｎｍ以下が好ましい。Ｃクラスタのサイズは、より好ましくは３０ｎｍ以上であり、特に好ましくは５０ｎｍ以上である。
〔電極層〕
電極層１０１は、たとえばスパッタリング法あるいは真空蒸着法等によって形成され得る。電極層１０１の厚さは、たとえば５０〜１０００ｎｍ程度である。
電極層１０１を構成する元素としては、たとえばＮｉ、Ｔｉ、タングステン（Ｗ）およびモリブデン（Ｍｏ）等を例示することができる。電極層１０１は、これらのうちＮｉを含むことが好ましい。これにより電気抵抗を低減することができるからである。電極層１０１は、単一の元素から構成されていてもよいし、複数の元素から構成されていてもよい。たとえば電極層１０１は、ＮｉおよびＳｉから構成されていてもよい。電極層１０１がＳｉを含むことにより、Ｃクラスタが電極層１０１全体に拡散することを抑制し、電気抵抗を低減することができる。電極層１０１において、ＮｉおよびＳｉは混合物の状態でもよいし、ニッケルシリサイド（Ｎｉ2Ｓｉ）のような金属間化合物を形成していてもよい。
電極層１０１がＮｉおよびＳｉを含む場合、Ｎｉの原子数は、ＮｉおよびＳｉの原子数の総和のうち６８原子数％以上７５原子数％以下を占めることが好ましい。Ｎｉの占める割合が６８原子数％未満であると、電気抵抗が高くなる傾向にあり、同割合が７５原子数％を超えるとＳｉ量が不足してＣクラスタの拡散を適度に抑制できない場合もあるからである。ＮｉおよびＳｉの原子数の総和のうちＮｉの占める割合は、より好ましくは６９原子数％以上７４原子数％以下であり、特に好ましくは７０原子数％以上７３原子数％以下である。こうした原子数濃度は、たとえばエネルギー分散型Ｘ線分析法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等によって測定することができる。なお電極層１０１は、形成時に不可避的に混入する不純物を含んでいても構わない。
以下、実施例を挙げて本実施形態をより詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔ＳｉＣ半導体装置の作製〕
以下のようにしてＳｉＣ半導体装置（ＭＯＳＦＥＴ）を作製し、界面領域ＩＲのうちＣクラスタが占める面積の比率と、電極層におけるＣクラスタの拡散状態とを確認した。ここでは試料１および試料２が実施例に相当し、試料３および試料４が比較例に相当する。
〔試料１〕
ｎ型の導電型を有し、さらに第１の主面Ｐ１と、第１の主面Ｐ１の反対側に位置する第２の主面Ｐ２とを有するＳｉＣ半導体層１００を準備した。第１の主面Ｐ１側に素子構造を形成した後、スパッタリング法によって、ＮｉとＳｉとを含む電極層１０１を第２の主面Ｐ２上に形成した。このとき電極層１０１の厚さは２３０ｎｍとし、ＮｉとＳｉとの原子比はＮｉ：Ｓｉ＝７２：２８となるように調整した。
次にレーザアニールによって電極層１０１とＳｉＣ半導体層１００とをオーミック接触させた。このときレーザ照射強度は１．８Ｊ／ｃｍ2とした。さらに電極層１０１上に、スパッタリング法によって、ダイボンディング用電極層１０２としてＴｉ層とＮｉ層とＡｕ層とを積層した。こうして試料１に係るＭＯＳＦＥＴを得た。
前述の方法に従ってＳＴＥＭ用サンプルを採取し、図４に示すＨＡＡＤＦ像を得た。さらに同視野においてＳｉ、ＮｉおよびＣの各元素のマッピングを行った。結果を図６（Ｓｉ）、図７（Ｎｉ）および図８（Ｃ）にそれぞれ示す。図４ならびに図６〜図８より、試料１では界面領域ＩＲにＣクラスタ１が存在していることが分かる。
次に図４において、各ｐｉｘｅｌの輝度を抽出し、抽出された輝度ごとにｐｉｘｅｌ数を計数することにより図５に示す度数分布を得、前述の方法に従って界面領域ＩＲのうちＣクラスタが占める面積の比率を算出した。結果を表１に示す。
〔試料２〕
電極層１０１の厚さを８００ｎｍとし、レーザ照射強度を１．９Ｊ／ｃｍ2とすることを除いては、試料１と同様にして試料２を得た。
前述の方法に従ってＳＴＥＭ用サンプルを採取し、図９に示すＨＡＡＤＦ像を得た。さらに同視野においてＳｉ、ＮｉおよびＣの各元素のマッピングを行った。結果を図１１（Ｓｉ）、図１２（Ｎｉ）および図１３（Ｃ）にそれぞれ示す。図９ならびに図１１〜図１３より、試料２でも界面領域ＩＲにＣクラスタ１が存在していることが分かる。
次に図９において、各ｐｉｘｅｌの輝度を抽出し、抽出された輝度ごとにｐｉｘｅｌ数を計数することにより図１０に示す度数分布を得、前述の方法に従って界面領域ＩＲのうちＣクラスタが占める面積の比率を算出した。結果を表１に示す。
〔試料３〕
電極層１０１の厚さを５００ｎｍとし、レーザ照射強度を２．０Ｊ／ｃｍ2とし、さらにダイボンディング用電極層１０２としてＴｉ層とＮｉ層とＡｌ層とを積層することを除いては、試料１と同様にして試料３を得た。
前述の方法に従ってＳＴＥＭ用サンプルを採取し、図１４に示すＨＡＡＤＦ像を得た。さらに同視野においてＡｌ、ＳｉおよびＣの各元素のマッピングを行った。結果を図１６（Ａｌ）、図１７（Ｓｉ）および図１８（Ｃ）にそれぞれ示す。図１４ならびに図１６〜図１８より、試料３でも界面領域ＩＲにＣクラスタ１が存在していることが分かる。
次に図１４において、各ｐｉｘｅｌの輝度を抽出し、抽出された輝度ごとにｐｉｘｅｌ数を計数することにより図１５に示す度数分布を得、前述の方法に従って界面領域ＩＲのうちＣクラスタが占める面積の比率を算出した。結果を表１に示す。
〔試料４〕
電極層１０１の厚さを６００ｎｍとし、レーザ照射強度を２．１Ｊ／ｃｍ2とすることを除いては、試料１と同様にして試料４を得た。
前述の方法に従ってＳＴＥＭ用サンプルを採取し、図１９に示すＨＡＡＤＦ像を得た。さらに同視野においてＳｉ、ＮｉおよびＣの各元素のマッピングを行った。結果を図２１（Ｓｉ）、図２２（Ｎｉ）および図２３（Ｃ）にそれぞれ示す。図１９ならびに図２１〜２３より、試料４では電極層１０１全体に小さなＣクラスタが拡散していることが分かる。
次に図１９において、各ｐｉｘｅｌの輝度を抽出し、抽出された輝度ごとにｐｉｘｅｌ数を計数することにより図２０に示す度数分布を得、前述の方法に従って界面領域ＩＲのうちＣクラスタが占める面積の比率を算出した。結果を表１に示す。
〔結果と考察〕
図４（試料１）、図９（試料２）、図１４（試料３）および図１９（試料４）より、レーザ照射強度が高くなるほど、電極層１０１においてＣクラスタ１の拡散度合が大きくなっていることが分かる。
図４（試料１）では界面近傍においてＣクラスタ１が凝集しつつあり、これよりもＣクラスタの拡散が抑えられると、炭素層が形成されてオーミック接触が阻害される可能性がある。表１より、試料１において界面領域ＩＲのうちＣクラスタ１が占める面積の比率は１６．５％である。よって同面積の比率は１０％以上を要し、好ましくは１６％以上である。
図９（試料２）では１０〜１００ｎｍ程度のＣクラスタ１が生成されている。また図９においてＣクラスタ１は、ＳｉＣ半導体層１００と電極層１０１との界面から適度に離れ、かつ電極層１０１全体に広がらない程度に拡散している。よって試料２では、良好なオーミック接触が得られるとともに、電極層１０１の抵抗増加も抑えられていると考えられる。表１に示すとおり、試料２において界面領域ＩＲのうちＣクラスタ１が占める面積の比率は２９．１％（１０％以上４０％以下）である。
また図９（試料２）では、レーザアニールによって、第１の厚さＴ１を有する第１の領域Ｒ１と、第１の厚さＴ１よりも薄い第２の厚さＴ２を有する第２の領域Ｒ２とが形成されており、第２の領域Ｒ２にＣクラスタ１が含まれていることが確認できる。
図１４（試料３）では、Ｃクラスタ１が電極層１０１全体に分布し始めており、電極層１０１における電気抵抗の増加が懸念される。表１より、試料３において界面領域ＩＲのうちＣクラスタ１が占める面積の比率は４２．６％である。
また試料３では、サイズが１００ｎｍを超えるＣクラスタが生成されており、電極層１０１とダイボンディング用電極層１０２との密着性の低下も懸念される。よってＣクラスタのサイズは、好ましくは１００ｎｍ以下である。
図１９（試料４）では、Ｃクラスタのサイズ自体は小さいものの、Ｃクラスタが電極層１０１全体に拡散しており、電気抵抗の増加が強く懸念される。表１より、試料４において界面領域ＩＲのうちＣクラスタ１が占める面積の比率は、試料３よりもさらに増加して７６．８％となっている。よって、試料３および４の結果を考慮すると、界面領域ＩＲのうちＣクラスタ１が占める面積の比率は４０％以下とすべきである。
以上のとおり、ＳｉＣ半導体層１００と、ＳｉＣ半導体層１００とオーミック接触した電極層１０１とを備え、電極層１０１においてＳｉＣ半導体層１００と電極層１０１との界面から３００ｎｍ以内の界面領域ＩＲにＣクラスタ１を含有し、さらに界面領域ＩＲのうちＣクラスタ１が占める面積の比率が１０％以上４０％以下である、炭化珪素半導体装置では、ＳｉＣ半導体層１００とオーミック電極（電極層１０１）との接触抵抗が低いと考えられる。
今回ＭＯＳＦＥＴを例示しながら本実施形態を説明したが、本実施形態はこれに限定されず、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等の炭化珪素半導体装置に広く適用され得る。また炭化珪素半導体装置はプレーナ構造のみならず、トレンチ構造を有するものであっても構わない。
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 炭素クラスタ（Ｃクラスタ）
１０ 炭素層
１１ 単結晶層
１２ エピタキシャル層
１３ ボディ領域
１４ 領域
１５ ゲート絶縁膜
１６ ソース電極
１７ ゲート電極
１８ コンタクト領域
１９ 表面側パッド電極
１００ 炭化珪素半導体層（ＳｉＣ半導体層）
１０１ 電極層
１０２ ダイボンディング用電極層
１０００ 炭化珪素半導体装置（ＳｉＣ半導体装置）
ＩＲ 界面領域
Ｐ１ 第１の主面
Ｐ２ 第２の主面
Ｒ１ 第１の領域
Ｒ２ 第２の領域
Ｔ１ 第１の厚さ
Ｔ２ 第２の厚さ

Claims (5)

  1. 炭化珪素半導体層と、
    前記炭化珪素半導体層とオーミック接触した電極層と、を備え、
    前記電極層において、前記炭化珪素半導体層と前記電極層との界面から３００ｎｍ以内の界面領域に、炭素クラスタを含有し、
    前記界面領域のうち前記炭素クラスタが占める面積の比率が、１０％以上４０％以下である、炭化珪素半導体装置。
  2. 炭化珪素半導体層と、
    前記炭化珪素半導体層とオーミック接触した電極層と、を備え、
    前記電極層は、第１の厚さを有する第１の領域と、前記第１の厚さよりも薄い第２の厚さを有する第２の領域と、を含み、
    前記第２の領域に、炭素クラスタを含有する、炭化珪素半導体装置。
  3. 前記炭素クラスタのサイズは、１０ｎｍ以上１００ｎｍ以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記電極層は、ニッケルを含む、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記電極層は、シリコンをさらに含み、
    ニッケルおよびシリコンの原子数の総和のうち、ニッケルの原子数が占める割合は、６８原子数％以上７５原子数％以下である、請求項４に記載の炭化珪素半導体装置。
JP2014167525A 2014-08-20 2014-08-20 炭化珪素半導体装置 Active JP6350106B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014167525A JP6350106B2 (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置
US14/794,581 US9331164B2 (en) 2014-08-20 2015-07-08 Silicon carbide semiconductor device
DE102015213254.4A DE102015213254B4 (de) 2014-08-20 2015-07-15 Siliziumkarbid-Halbleitervorrichtung
CN201510427675.9A CN105390544B (zh) 2014-08-20 2015-07-20 碳化硅半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014167525A JP6350106B2 (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2016046308A true JP2016046308A (ja) 2016-04-04
JP6350106B2 JP6350106B2 (ja) 2018-07-04

Family

ID=55274096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014167525A Active JP6350106B2 (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US9331164B2 (ja)
JP (1) JP6350106B2 (ja)
CN (1) CN105390544B (ja)
DE (1) DE102015213254B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224694A (ja) * 2016-06-15 2017-12-21 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430237A (zh) * 2020-04-21 2020-07-17 上海芯元基半导体科技有限公司 半导体器件结构、肖特基二极管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260731A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
WO2012060222A1 (ja) * 2010-11-01 2012-05-10 住友電気工業株式会社 半導体装置およびその製造方法
WO2013080584A1 (ja) * 2011-12-02 2013-06-06 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
US6815323B1 (en) * 2003-01-10 2004-11-09 The United States Of America As Represented By The Secretary Of The Air Force Ohmic contacts on n-type silicon carbide using carbon films
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
KR20080046658A (ko) 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260731A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
WO2012060222A1 (ja) * 2010-11-01 2012-05-10 住友電気工業株式会社 半導体装置およびその製造方法
JP2012099598A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2013080584A1 (ja) * 2011-12-02 2013-06-06 住友電気工業株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224694A (ja) * 2016-06-15 2017-12-21 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP6350106B2 (ja) 2018-07-04
CN105390544B (zh) 2019-06-14
DE102015213254B4 (de) 2023-11-16
DE102015213254A1 (de) 2016-02-25
US9331164B2 (en) 2016-05-03
CN105390544A (zh) 2016-03-09
US20160056257A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
US10361274B2 (en) Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
WO2013073623A1 (ja) 半導体装置および半導体装置の製造方法
US10700167B2 (en) Semiconductor device having an ohmic electrode including a nickel silicide layer
JP6911486B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US7521757B2 (en) Semiconductor device with back surface electrode including a stress relaxation film
WO2014122863A1 (ja) 半導体装置
TW201727718A (zh) 半導體裝置及其製造方法
JP2012160584A (ja) 半導体装置
JP6350106B2 (ja) 炭化珪素半導体装置
JP2014053393A (ja) ワイドギャップ半導体装置およびその製造方法
WO2011118101A1 (ja) 半導体装置およびその製造方法
JPWO2014073127A1 (ja) 半導体装置及びその製造方法
US9923062B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
US20190067425A1 (en) Silicon Carbide Components and Methods for Producing Silicon Carbide Components
WO2016027584A1 (ja) 炭化珪素半導体装置
JP2016046309A (ja) 炭化珪素半導体装置の製造方法
JP2018082017A (ja) 炭化珪素半導体装置の製造方法
JP5892742B2 (ja) 電力用半導体装置の製造方法
JP2014130979A (ja) 半導体装置の製造方法及び半導体装置
US20220013641A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017195333A (ja) 炭化珪素半導体装置
JP2018082018A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023045863A (ja) 半導体装置及び半導体装置の製造方法
JP2019145784A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250