CN105390544B - 碳化硅半导体器件 - Google Patents

碳化硅半导体器件 Download PDF

Info

Publication number
CN105390544B
CN105390544B CN201510427675.9A CN201510427675A CN105390544B CN 105390544 B CN105390544 B CN 105390544B CN 201510427675 A CN201510427675 A CN 201510427675A CN 105390544 B CN105390544 B CN 105390544B
Authority
CN
China
Prior art keywords
electrode layer
cluster
area
carbon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510427675.9A
Other languages
English (en)
Other versions
CN105390544A (zh
Inventor
北林弘之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN105390544A publication Critical patent/CN105390544A/zh
Application granted granted Critical
Publication of CN105390544B publication Critical patent/CN105390544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及碳化硅半导体器件，包括碳化硅半导体层(100)以及与碳化硅半导体层接触的电极层(101)。电极层的至少一部分包含碳。在电极层的厚度方向上的一个截面中将电极层在厚度方向上二等分以获得面对碳化硅半导体层的第一区域(r1)以及与碳化硅半导体层相反的第二区域(r2)的情况下，在第一区域中包含碳的碳部分(2)的面积比第二区域中的碳部分(2)的面积宽。在电极层的厚度方向上的一个截面中，在位于距碳化硅半导体层和电极层之间的界面直到300nm的界面区域(IR)处，碳部分包括其间插入间隔地设置的多个部分，并且由碳部分占据的面积的比率不大于40％。

Description

碳化硅半导体器件
技术领域
本发明涉及一种碳化硅半导体器件。
背景技术
美国专利No.7,547,578公开了一种技术，其中在制造碳化硅(SiC)半导体器件的工艺过程中，通过研磨、抛光或蚀刻SiC衬底的背表面来减薄SiC衬底且随后在研磨的表面上形成背侧电极。同时，日本专利公布No.2011-171551公开了一种主要由镍(Ni)构成的背侧电极。
这种背侧电极在预定温度下加热时与SiC衬底欧姆接触。这时，认为SiC中的碳(C)会扩散进电极(参见L.Calcagno等人，“Effects of annealing temperature on thedegree of inhomogeneity of nickel-silicide/SiC Schottky barrier”，Journal ofApplied Physics，98,023713(2005)；doi:10.1063/1.1978969，以及E.Kurimoto等人，“Raman study on the Ni/SiC interface reaction”，Journal of Applied Physics，91,10215(2002)；doi:10.1063/1.1473226)。
发明内容
美国专利No.7,547,578以及日本专利公布No.2011-171551公开了激光退火作为使背侧电极和SiC衬底彼此欧姆接触的手段。而且，这些文献公开了适用的激光辐照条件、温度条件等。
但是，由于电极形成之前的预处理条件差异、激光施加表面的不均匀性差异或不同的电极形成条件等，激光施加表面中的能量吸收每次都在改变。而且，激光退火与常规的灯退火等相比，会提供短时间的局部加热，因此不容易精确地测量加热部分的温度。因此，仅通过简单的定义这些条件，难以借助激光退火形成具有良好重复性的低电阻的欧姆电极。
L.Calcagno等人建议在欧姆退火过程中，电极的金属元素(例如Ni)与SiC反应以形成硅化物，且C从SiC中分离并扩散进入电极。而且，E.Kurimoto等人报导扩散的C形成团簇(以下也称为“碳团簇”或“C团簇”)。
但是，本发明人已经全面检验了激光退火之后的电极界面，并且发现借助激光退火，从SiC分离的C不会扩散进电极且可能停留在SiC衬底和电极之间的界面处，并且小C团簇在界面处聚集成层，因此造成增大的接触电阻。
鉴于这种当前情况，其目的是提供一种使碳化硅半导体层和欧姆电极之间具有低接触电阻的碳化硅半导体器件。
根据本发明一个实施例的碳化硅半导体器件包括：碳化硅半导体层；以及与碳化硅半导体层接触的电极层。电极层的至少一部分包含碳。在电极层的厚度方向上的一个截面中，该电极层在厚度方向上被二等分，以获得面对碳化硅半导体层的第一区域以及与碳化硅半导体层相反的第二区域的情况下，第一区域中包含碳的碳部分的面积比第二区域中的碳部分的面积宽。在电极层的厚度方向上的一个截面中，在位于距碳化硅半导体层和电极层之间的界面直到300nm的界面区域处，碳部分包括多个部分，所述多个部分被设置成在该多个部分之间插入有间隔，并且由碳部分占据的面积的比率不大于40％。
当结合附图时，将使本发明的上述和其他目的、特征、方面以及优点从本发明的以下详细说明中更加显而易见。
附图说明
图1是示出根据本发明一个实施例的碳化硅半导体器件的构造的一个实例的截面示意图。
图2是示出碳化硅半导体层和电极层之间界面的构造的一个实例的局部截面示意图。
图3是示出碳化硅半导体层和电极层之间界面的构造的另一实例的局部截面示意图。
图4示出显示样本1中的碳化硅半导体层和电极层之间的界面的HAADF图像。
图5示出图4的界面区域中的亮度的频率分布。
图6示出图4中的Si的元素分布像(element mapping)。
图7示出图4中的Ni的元素分布像。
图8示出图4中的C的元素分布像。
图9示出显示样本2中的碳化硅半导体层和电极层之间的界面的HAADF图像。
图10示出图9的界面区域中的亮度的频率分布。
图11示出图9中的Si的元素分布像。
图12示出图9中的Ni的元素分布像。
图13示出图9中的C的元素分布像。
图14示出显示样本3中的碳化硅半导体层和电极层之间的界面的HAADF图像。
图15示出图14的界面区域中的亮度的频率分布。
图16示出图14中的Al的元素分布像。
图17示出图14中的Si的元素分布像。
图18示出图14中的C的元素分布像。
图19示出显示样本4中的碳化硅半导体层和电极层之间的界面的HAADF图像。
图20示出图19的界面区域中的亮度的频率分布。
图21示出图19中的Si的元素分布像。
图22示出图19中的Ni的元素分布像。
图23示出图19中的C的元素分布像。
图24是用于说明样本1的构造的示意图。
图25是用于说明样本2的构造的示意图。
具体实施方式
[本发明的实施例的说明]
首先，列举并说明本发明的实施例。在以下说明中，相同或相应的元件由相同的参考符号指定且不再赘述。
[1]根据本发明一个实施例的碳化硅半导体器件包括：碳化硅半导体层100；以及与碳化硅半导体层100接触的电极层101。电极层101的至少一部分包含碳。在电极层101的厚度方向上的一个截面中将电极层101在厚度方向上二等分以获得面对碳化硅半导体层100的第一区域r1以及与碳化硅半导体层100相反的第二区域r2的情况下，第一区域r1中包含碳的碳部分2的面积比第二区域r2中的碳部分2的面积宽。在电极层101的厚度方向上的一个截面中，在位于距碳化硅半导体层100和电极层101之间的界面直到300nm的界面区域IR处，碳部分2包括设置成其间插入有间隔的多个部分，且由碳部分2占据的面积的比率不大于40％。
碳部分代表由碳构成并具有可在电极层的厚度方向上的一个截面中被测量的面积的区域。
在上述说明中，碳部分2大部分分布在电极层101的厚度方向上的一个截面中的SiC半导体层100侧上。但是，碳部分2包括设置成其间插入有间隔的多个部分。即，碳部分扩散而没有聚集成层。因此，通过碳部分2，电极层101和SiC半导体层100可彼此欧姆接触。
当从另一透视图观察本发明时，碳化硅半导体器件包括：碳化硅半导体层100；以及与碳化硅半导体层100欧姆接触的电极层101。在碳化硅半导体器件中，碳团簇1可包含在位于距碳化硅半导体层100和电极层101之间的界面直到300nm的界面区域IR处的电极层101中。在界面区域IR中由碳团簇1占据的面积的比率不小于10％且不大于40％。
在上述碳化硅半导体器件中，从SiC分离的C包含在电极层101中作为C团簇1，而不是以层的形式聚集。而且，在电极层101的厚度方向上的截面中，由位于距SiC半导体层100和电极层101之间的界面直到300nm的界面区域IR中的C团簇1占据的面积不小于10％且不大于40％。
这里，“碳(C)团簇”是指团簇形式的碳部分。C团簇是由约100个以上的碳原子构成的聚集体且在电极层101的厚度方向上的截面中具有不小于1且不大于5的纵横比(较长的直径/较短的直径)。
可以认为由C团簇1占据的面积的比率是表示C团簇1在电极层101中扩散的程度的指数。根据本发明人的研究，当面积的比率小于10％时，C团簇1不充分扩散，在SiC半导体层100和电极层101之间的界面处形成为层形式的聚集体，且分隔开，由此会妨碍SiC半导体层100和电极层101之间的欧姆接触。而且，当面积的比率大于40％时，作为电阻分量的C团簇1在电极层101中过度分布，由此增加了电极层101的电阻。为此，在上述碳化硅半导体器件中，由C团簇1占据的面积的比率设定为在界面区域IR中不大于40％。
这里，根据以下过程(a)至(d)得到“由C团簇1占据的面积的比率”。而且，以相同方式得到“由碳部分占据的面积的比率”。
(a)首先，从碳化硅半导体器件获取用于测量的样本(将被观察的部分)。在这种情况下，可从任何位置获取样本，但是从至少包括以下三点的所选的五个点获取是期望的：当从平面图观察时的电极层101的中央部分；以及在以中央部分置于其间的情况下彼此面对的其端部。这里，“当从平面图观察时”的表述是指当在其法线方向观察电极层101的主表面时的视野。
(b)对于获取样本来说，微采样方法是合适的。即，采用FIB(聚焦离子束)设备，通过处理该部分的周边以作为样本，在该部分上附接探针且切割该部分的底部而获得样本。随后，与探针一起获取样本，通过FIB隔离探针，且随后通过FIB将样本形成为薄片。
(c)随后，在由此获取的各个样本中，利用STEM(扫描透射电子显微镜)捕捉电极层101和SiC半导体层100之间的界面的图像，由此获得HAADF(高角环形暗场)图像。这时，STEM的观察放大倍数例如约为100000x至1000000x。
(d)在HAADF图像中，相对于电极层100中包括并位于距电极层101和SiC半导体层100之间的界面直到300nm的界面区域IR提取各个像素的亮度，且计算用于各个提取的亮度的像素数。假设亮度的最大值是100，将由此获得的亮度转换成相对值，且获得频率分布(例如参见图5)。在这种频率分布中，定义具有等于或小于平均值(亮度的相对值变成50的值)的亮度的像素由碳产生，且可根据下述公式(I)计算“由碳团簇占据的面积的比率”：
(面积的比率)＝(界面区域IR中的碳的像素数)/(界面区域IR中的所有像素数)...(I)。
这时，当如上所述获取多个样本时，希望采用其算数平均值。应当注意当电极层101的厚度小于300nm时，整个电极层101被认为是界面区域IR。
当从又一透视图观察本发明时，碳化硅半导体器件包括：碳化硅半导体层100；以及与碳化硅半导体层100欧姆接触的电极层101。电极层101包括具有第一厚度T1的区域R1以及具有小于第一厚度T1的第二厚度T2的区域R2。在碳化硅半导体器件中，碳团簇1可包含在具有第二厚度T2的区域R2中。
当SiC半导体层100和电极层101借助脉冲激光照射而彼此欧姆接触时形成具有第一厚度T1的区域R1以及具有第二厚度T2的区域R2。即，通过脉冲激光的激光退火根据脉冲间隔致使加热的不均匀，因此具有第一厚度T1的区域R1以及具有第二厚度T2的区域R2例如在激光扫描方向上交替形成。如上所述，当施加激光以也在具有这种较薄厚度的区域R2中产生C团簇1时，确保了SiC半导体层100和电极层101之间的欧姆接触，且接触电阻变低并良好。
碳团簇1优选具有不小于10nm且不大于100nm的尺寸。这时因为C团簇1的尺寸小于10nm时，可能形成层形式的聚集体。而且，在管芯键合电极层102形成电极层101上的情况下，当C团簇1的尺寸大于100nm且C团簇1扩散至电极层101的表面附近时，推测电极层101和管芯键合电极层102之间粘附性受影响。因此，碳团簇1的尺寸优选不大于100nm。
这里，表述“碳团簇的尺寸”是指上述HAADF图像(电极层101的厚度方向上的截面)中的C团簇的单向颗粒直径(“Feret's直径”)。
[2]电极层101优选包含镍(Ni)。这是因为可由此降低电极层101的电阻。
[3]优选地，电极层101进一步包含硅(Si)，且电极层101中的镍和硅的原子总数中，镍的原子数的比率为不小于在的68原子％且不大于75原子％。
借助包含Si的电极层101，可抑制C团簇1扩散进入电极层101的表面层。通过包含上述组分比的Ni和Si，可进一步降低电极层101的电阻。
[本发明实施例的细节]
以下详细说明本发明的一个实施例(以下称为“本实施例”)，但是本实施例不限于此。
[碳化硅半导体器件]
图1是示出根据本实施例的碳化硅(SiC)半导体器件1000的构造的一个实例的截面示意图。SiC半导体器件1000是具有平面结构的垂直型MOSFET(金属氧化物半导体场效应晶体管)。SiC半导体器件1000包括具有第一主表面P1和与第一主表面P1相反定位的第二主表面P2的SiC半导体层100。SiC半导体层100包括单晶层11和外延层12。单晶层11例如由具有4H多结晶型的SiC制成。单晶层11和外延层12例如具有n导电类型。
外延层12是外延生长在单晶层11上并具有各种杂质区(体区13、n+区14、接触区18)的半导体层。在外延层12上，形成栅极绝缘膜15、栅电极17、源电极16以及正面侧焊盘电极19。
形成在第二主表面P2上的是：与SiC半导体层100欧姆接触的电极层101(欧姆电极)；以及形成在电极层101上的管芯键合电极层102。在SiC半导体器件1000中，电极层101和管芯键合电极层102作为漏电极。管芯键合电极层102例如由钛(Ti)、铝(Al)、Ni、金(Au)等构成。
图2是示出SiC半导体层100和电极层101之间的界面的构造的一个实例的局部截面示意图。SiC半导体层100和电极层101通过激光退火而彼此欧姆接触。因此，电极层101具备各具有第一厚度T1的区域R1以及各具有比第一厚度T1薄的第二厚度T2的区域R2。由于取决于激光的脉冲间隔造成的加热不均匀而形成它们。在这种情况下，区域R1和区域R2例如交替形成在激光的扫描方向上且都包含C团簇1。当施加激光以也在具有这种薄的厚度的区域R2中产生C团簇1时，确保了SiC半导体层100和电极层101之间的欧姆接触。
这里，第一厚度T1例如不小于300nm。而且，例如，第一厚度T1不小于第二厚度T2的1.2倍，优选不小于1.5倍，且特别优选不小于2.0倍。
当从不同透视图观察时，在SiC半导体器件1000中，C团簇1包含在位于电极层101中距SiC半导体层100和电极层101之间的界面直到300nm的界面区域IR中。在SiC半导体器件1000中，在界面区域IR中由C团簇1占据的面积的比率不小于10％且不大于40％。
通过由此定义由C团簇1占据的面积的比率，从SiC分离的碳形成为团簇并适当分布，由此确保电极层101和SiC半导体层100之间的欧姆接触。
图3是示出例如当由C团簇1占据的面积的比率小于10％时，电极界面状态的截面示意图。当由C团簇1占据的面积的比率小于10％时，小的C团簇聚集成碳层10，由此妨碍SiC半导体层100和电极层101之间的欧姆接触。另一方面，当由C团簇1占据的面积的比率变得大于40％时，C团簇1分布在整个电极层101中，由此造成电极层101的电阻增大。由C团簇1占据的面积的比率更优选不小于10％且不大于30％，且特别优选不小于10％且不大于20％。
界面区域IR中由C团簇1占据的面积的比率例如可根据激光退火过程中的激光照射强度进行控制。但是，能量吸收会由于上述各种条件的差异而改变，因此不能适当地无差别地确定用于激光照射强度的条件。因此，例如以下述方式建立所需条件：在约1.0J/cm2至3.0J/cm2的范围内改变激光照射强度的同时，测量由C团簇1占据的面积的比率以寻找可实现不小于10％且不大于40％的值的条件。在这种情况下，希望将激光波长设定为对应于SiC的带隙的波长(不大于386nm的波长)，例如YAG激光或YVO4激光的三次谐波(355nm的波长)。而且，可将激光的脉冲宽度适当调整为例如不小于10ns且不大于10μs的范围。
这里的术语“激光照射强度”是指当达到峰值的1/e(“e”代表奈培常数)倍的值时的激光输出的激光输出的范围被定义为激光照射范围时的能量密度，且假设100％的激光能量包括在该照射范围内。
C团簇中的每一个优选具有不小于10nm且不大于100nm的尺寸。因为各具有不小于10nm尺寸的C团簇不能形成为层，因此通过执行退火以获得各具有不小于10nm尺寸的C团簇，可进一步确保在电极层101和SiC半导体层100之间实现欧姆接触。
另一方面，当C团簇中的每一个的尺寸变得大于100nm且这种C团簇扩散进电极层101的表面层中时，在都形成在电极层101的表面上的管芯键合电极层102和电极层101之间的粘附性会受影响。因此，C团簇的尺寸优选不大于100nm。C团簇的尺寸更优选不小于30nm且特别优选不小于50nm。
[电极层]
可例如通过溅射方法或蒸发沉积方法形成电极层101。电极层101例如具有约50至1000nm的厚度。
电极层101的元素的实例是Ni、Ti、钨(W)和钼(Mo)。电极层101优选包含它们中的Ni。因此，可降低电阻。电极层101可由单元素或多元素构成。例如，电极层101可由Ni和Si构成。借助包含Si的电极层101，抑制C团簇在整个电极层101中扩散，由此降低电阻。在电极层101中，Ni和Si可以是混合物状态，或可以是诸如硅化镍(Ni2Si)金属间化合物的形式。
当电极层101包含Ni和Si时，Ni原子数优选不小于Ni和Si原子总数的68原子％且不大于75原子％。当Ni的比例小于68原子％时，电阻可能变高，相反，当比例大于75原子％时，推测Si的量不足以适当抑制C团簇的扩散。更优选Ni的比例不小于Ni和Si的原子总数的69原子％且不大于74原子％，且特别优选不小于70原子％且不大于73原子％。例如可借助能量色散X射线分光(EDX)、二次离子质谱法(SIMS)等确保这种原子浓度。应当注意电极层101可包含在形成过程中不可避免被引入的杂质。
[实例]
以下参考实例更详细说明本实施例，但是本实施例不限于此。
[SiC半导体器件的制备]
以下述方式制造SiC半导体器件(MOSFET)且检查界面区域IR中由C团簇占据的面积的比率以及电极层中C团簇的扩散状态。这里，样本1和2对应于实例且样本3和4对应于比较实例。
[样本1]
制备SiC半导体层100，其具有n型导电类型且具有第一主表面P1以及与第一主表面P1相反定位的第二主表面P2。在第一主表面P1侧形成元件结构，且随后采用溅射方法在第二主表面P2上形成包含Ni和Si的电极层101。这时，电极层101具有230nm的厚度且对其进行调整以具有以下的Ni和Si的原子比：Ni:Si＝72:28。
随后，提供激光退火以使电极层101和SiC半导体层100彼此欧姆接触。这时，激光照射强度设定为1.8J/cm2。而且，在电极层101上，通过溅射方法提供Ti层、Ni层以及Au层作为管芯键合电极层102。以此方式获得根据样本1的MOSFET。
根据上述方法，获取用于STEM的样本，由此获得图4中所示的HAADF图像。而且，在相同视野中，映射各个元素，即Si、Ni和C。结果分别示出在图6(Si)、图7(Ni)以及图8(C)中。从图4和图6至图8可以看出C团簇1存在于样本1中的界面区域IR中。
随后，在图4中，提取各个像素的亮度，计数用于各个提取的亮度的像素数以获得图5中所示的频率分布，并根据上述方法计算在界面区域IR中由C团簇占据的面积的比率。结果示出在表1中。
[表1]
[样本2]
以与样本1相同的方式获得样本2，除了电极层101的厚度为800nm且激光照射强度为1.9J/cm2之外。
根据上述方法，获取用于STEM的样本，由此获得图9中所示的HAADF图像。而且，在相同视野中，映射各个元素，即S、Ni和C。结果分别示出在图11(Si)、图12(Ni)以及图13(C)中。从图9和图11至图13可以看出C团簇1也存在于样本2中的界面区域IR中。
随后，在图9中，提取各个像素的亮度，计数用于各个提取的亮度的像素数以获得图10中所示的频率分布，并根据上述方法计算在界面区域IR中由C团簇占据的面积的比率。结果示出在表1中。
[样本3]
以与样本1相同的方式获得样本3，除了电极层101的厚度为500nm，激光照射强度为2.0J/cm2，且提供Ti层、Ni层以及Al层作为管芯键合电极层102之外。
根据上述方法，获取用于STEM的样本，由此获得图14中所示的HAADF图像。而且，在相同视野中，映射各个元素，即Al、Si和C。结果分别示出在图16(Al)、图17(Si)以及图18(C)中。从图14和图16至图18可以看出C团簇1也存在于样本3中的界面区域IR中。
随后，在图14中，提取各个像素的亮度，计数用于各个提取的亮度的像素数以获得图15中所示的频率分布，并根据上述方法计算在界面区域IR中由C团簇占据的面积的比率。结果示出在表1中。
[样本4]
以与样本1相同的方式获得样本4，除了电极层101的厚度为600nm且激光照射强度为2.1J/cm2之外。
根据上述方法，获取用于STEM的样本，由此获得图19中所示的HAADF图像。而且，在相同视野中，映射各个元素，即Si、Ni和C。结果分别示出在图21(Si)、图22(Ni)以及图23(C)中。从图19和图21至图23可以看出小的C团簇在样本4中整个电极层101中扩散。
随后，在图19中，提取各个像素的亮度，计数用于各个提取的亮度的像素数以获得图20中所示的频率分布，并根据上述方法计算在界面区域IR中由C团簇占据的面积的比率。结果示出在表1中。
[结果和评价]
从图4(样本1)、图9(样本2)、图14(样本3)以及图19(样本4)可以看出激光照射强度越高，电极层101中的C团簇1的扩散程度越大。
在图4(样本1)中，C团簇1在聚集的过程中靠近界面，且如果比此更强地抑制C团簇的扩散，则碳层会形成从而妨碍欧姆接触。从表1看出，在样本1中，由C团簇1占据的面积的比率在界面区域IR中为16.5％。因此，面积的比率优选不小于10％且更优选不小于16％。
在图9(样本2)中，产生约10至100nm的C团簇1。而且，在图9中，C团簇1扩散为适当离开SiC半导体层100和电极层101之间的界面且不会在整个电极层101中扩展的程度。因此，在样本2中，认为获得了良好的欧姆接触且也抑制了电极层101的电阻的增大。如表1中所示，在样本2中，由C团簇1占据的面积的比率在界面区域IR中为29.1％(不小于10％且不大于40％)。
而且，在图9(样本2)中，证实各具有第一厚度T1的区域R1以及各具有比第一厚度T1薄的第二厚度T2的区域R2通过激光退火形成且C团簇1包括在区域R2中。
在图14(样本3)中，C团簇1处于开始在整个电极层101中分布的状态，且因此认为增大了电极层101的电阻。从表1看出，在样本3中，界面区域IR中由C团簇1占据的面积的比率是42.6％。
而且，在样本3中，产生各具有大于100nm尺寸的C团簇，且因此认为增大了电极层101和管芯键合电极层102之间的粘附性。因此，各个C团簇的尺寸优选不大于100nm。
在图19(样本4)中，各个C团簇的尺寸较小，但是C团簇在整个电极层101中扩散且因此强烈认为增大了电阻。从表1中看出，在样本4中，在界面区域IR中由C团簇1占据的面积的比率是76.8％，其大于样本3。因此，考虑到样本3和4的结果，在界面区域IR中由C团簇1占据的面积的比率应不大于40％。
如上所述，认为在包括：SiC半导体层100；以及与SiC半导体层100欧姆接触的电极层101的碳化硅半导体器件中，SiC半导体层100和欧姆电极(电极层101)之间的接触电阻降低，C团簇1包含在电极层101中距SiC半导体层100和电极层101之间的界面直到300nm的界面区域IR中，在界面区域IR中由C团簇1占据的面积的比率不小于10％且不大于40％。
图24和图25是用于说明上述样本1和2的构造的示意图。在图24和图25中，C团簇示出为碳部分2。如上所述，C团簇是指团簇形式的碳部分。因此，由碳部分2占据的面积的比率与上述由C团簇1占据的面积的比率的数值相同。
如图24和图25中所示，在各个样本1和2中，在电极层101在电极层101的厚度方向上的一个截面中在厚度方向上被二等分以获得面对SiC半导体层100的第一区域r1以及与SiC半导体层100相反的第二区域r2的情况下，第一区域r1中包含碳的碳部分2的面积比第二区域r2中的碳部分2的面积宽。在电极层101的厚度方向上的一个截面中，在距SiC半导体层100和电极层101之间的界面直到300nm的界面区域IR处，碳部分2包括设置成其间插入有间隔的多个部分。而且，在电极层101的厚度方向上的一个截面中的由碳部分2占据的面积的比率不大于40％。如上述评估所示，认为由此构造的样本1和2实现良好的欧姆接触。
虽然已经通过举例参考MOSFET说明了本实施例，但是本实施例不限于此且广泛应用于诸如绝缘栅双极晶体管(IGBT)或肖特基势垒二极管(SBD)的碳化硅半导体器件。碳化硅半导体器件可不仅具有平面型结构，而且也可具有沟槽型结构。
虽然已经详细说明并解释了本发明，但是明显应当理解的是仅作为说明和举例且不是为了限制，本发明的范围由权利要求项解释。

Claims (3)

1.一种碳化硅半导体器件，包括：
碳化硅半导体层(100)；以及
电极层(101)，所述电极层(101)与所述碳化硅半导体层(100)接触，
所述电极层(101)的至少一部分包含碳，
在所述电极层(101)的厚度方向上的一个截面中将所述电极层(101)在厚度方向上二等分，以获得面对所述碳化硅半导体层(100)的第一区域(r1)以及与所述碳化硅半导体层(100)相反的第二区域(r2)的情况下，所述第一区域(r1)中的包含所述碳的碳部分(2)的面积比所述第二区域(r2)中的所述碳部分(2)的面积宽，
在所述一个截面中，在位于距所述碳化硅半导体层(100)和所述电极层(101)之间的界面直到300nm的界面区域(IR)处，所述碳部分(2)包括多个部分，所述多个部分被设置成在所述多个部分之间插入有间隔，由所述碳部分(2)占据的面积的比率不小于10％且不大于40％。
2.根据权利要求1所述的碳化硅半导体器件，其中所述电极层(101)包含镍。
3.根据权利要求2所述的碳化硅半导体器件，其中
所述电极层(101)进一步包含硅，并且
在所述电极层(101)中的镍和硅的总原子数中，镍的原子数的比率不小于68原子％且不大于75原子％。
CN201510427675.9A 2014-08-20 2015-07-20 碳化硅半导体器件 Active CN105390544B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-167525 2014-08-20
JP2014167525A JP6350106B2 (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN105390544A CN105390544A (zh) 2016-03-09
CN105390544B true CN105390544B (zh) 2019-06-14

Family

ID=55274096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510427675.9A Active CN105390544B (zh) 2014-08-20 2015-07-20 碳化硅半导体器件

Country Status (4)

Country Link
US (1) US9331164B2 (zh)
JP (1) JP6350106B2 (zh)
CN (1) CN105390544B (zh)
DE (1) DE102015213254B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224694A (ja) * 2016-06-15 2017-12-21 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7434908B2 (ja) * 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置
CN111430237A (zh) * 2020-04-21 2020-07-17 上海芯元基半导体科技有限公司 半导体器件结构、肖特基二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
CN102804342A (zh) * 2010-11-01 2012-11-28 住友电气工业株式会社 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260731A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
US6815323B1 (en) * 2003-01-10 2004-11-09 The United States Of America As Represented By The Secretary Of The Air Force Ohmic contacts on n-type silicon carbide using carbon films
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
JP4594113B2 (ja) * 2005-01-19 2010-12-08 新電元工業株式会社 半導体装置の製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
EP1935007B1 (en) 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
KR20140099230A (ko) * 2011-12-02 2014-08-11 스미토모덴키고교가부시키가이샤 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US7297626B1 (en) * 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
CN102804342A (zh) * 2010-11-01 2012-11-28 住友电气工业株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US9331164B2 (en) 2016-05-03
DE102015213254A1 (de) 2016-02-25
JP2016046308A (ja) 2016-04-04
DE102015213254B4 (de) 2023-11-16
CN105390544A (zh) 2016-03-09
JP6350106B2 (ja) 2018-07-04
US20160056257A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
CN109314148A (zh) 高压横向硅上氮化镓肖特基二极管
CN105390544B (zh) 碳化硅半导体器件
US8742454B2 (en) Semiconductor device
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
EP2933826A2 (en) Semiconductor device and method for producing the same
TW201727718A (zh) 半導體裝置及其製造方法
Khan et al. Atom probe tomography on semiconductor devices
WO2014122863A1 (ja) 半導体装置
JP2011199132A (ja) 半導体装置およびその製造方法
Simon-Najasek et al. Advanced FIB sample preparation techniques for high resolution TEM investigations of HEMT structures
Poggi et al. Effect of nitrogen implantation at the SiO2/SiC interface on the electron mobility and free carrier density in 4H-SiC metal oxide semiconductor field effect transistor channel
CN109427563A (zh) 碳化硅器件和用于制造碳化硅器件的方法
Liu et al. Study on the effects of proton irradiation on the dc characteristics of AlGaN/GaN high electron mobility transistors with source field plate
Kono et al. Imaging of diamond defect sites by electron-beam-induced current
Fontserè et al. Nanoscale investigation of AlGaN/GaN-on-Si high electron mobility transistors
Hallais et al. STEM analysis of deformation and B distribution In nanosecond laser ultra-doped Si1− x B x
CN109065442A (zh) 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法
CN105244371A (zh) 半导体器件
CN107293485A (zh) 一种低压逆导fs‑igbt的制备方法
US20170069724A1 (en) Iridium silicide structures and methods
Baik et al. Reducing specific contact resistivity for n-type germanium using laser activation process and nano-island formation
WO2016027584A1 (ja) 炭化珪素半導体装置
Hatzistergos et al. Characterization of 3D dopant distribution in state of the art finFET structures
Conlan et al. Thermally propagated Al contacts on SiGe nanowires characterized by electron beam induced current in a scanning transmission electron microscope
JP2017057090A (ja) グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant