KR101386119B1 - ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법 - Google Patents
ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법 Download PDFInfo
- Publication number
- KR101386119B1 KR101386119B1 KR1020120081670A KR20120081670A KR101386119B1 KR 101386119 B1 KR101386119 B1 KR 101386119B1 KR 1020120081670 A KR1020120081670 A KR 1020120081670A KR 20120081670 A KR20120081670 A KR 20120081670A KR 101386119 B1 KR101386119 B1 KR 101386119B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- sic
- forming
- region
- ohmic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 48
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 45
- 238000010586 diagram Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012552 review Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- -1 Al-Si Chemical class 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018575 Al—Ti Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은, SiC MOSFET의 오믹 접합 형성방법에 있어서, SiC에 n형 도핑영역과 p형 도핑영역을 형성하는 제 1단계와; 상기 n형 도핑영역과 p형 도핑영역에 Ti와 Ni의 박막을 연속적으로 동시에 형성하는 제 2단계와; 상기 Ti와 Ni의 박막이 형성된 SiC를 열처리하여 n형 도핑영역과 p형 도핑영역에 오믹접합을 동시에 형성하는 제 3단계;를 포함하여 구성되는 SiC MOSFET의 오믹 접합 형성방법을 기술적 요지로 한다. 이에 따라, p형 영역과 n형 영역에 오믹 전극을 형성하기 위한 공정에 있어서 동일한 물질을 사용하여 p형 영역과 n형 영역에 대하여 동시에 오믹 전극을 형성함으로써 제작공정을 단순화하고, 또한 접촉저항을 낮춰서 SiC MOSFET 소자의 특성을 개선시키는 이점이 있다.
Description
본 발명은 SiC MOSFET의 오믹 접합 형성방법에 관한 것으로, 더욱 상세하게는, p형 영역과 n형 영역에 오믹 전극을 형성하기 위한 공정에 있어서 동일한 물질을 사용하여 p형 영역과 n형 영역에 대하여 동시에 오믹 전극을 형성함으로써 제작공정을 단순화하고, 또한 접촉저항을 낮춰서 SiC MOSFET 소자의 특성을 개선시키는 SiC MOSFET의 오믹 접합 형성방법에 관한 것이다.
SiC MOSFET은 일반적으로 도 1과 같은 구조를 갖는다.
도 1에서, 드레인 전극(10), 제 1도전형 SiC 기판(20), 제 1도전형 SiC층(30), 게이트 절연막(70) 및 게이트 전극(80)이 형성되어 있으며, 제 1도전형 고농도 도핑영역(60)이 통상 소오스(source)라고 불리우는 부분인데, 소오스는 제 2도전형 well영역(40)으로 둘러싸여 있으며 일반적으로 1019 ~ 1020/cm3의 높은 도핑농도를 갖는다. 소오스인 제 1도전형 고농도 도핑영역(60) 및 제 2도전형 well영역(40)에는 정상적인 전압인가 및 전류소통을 위해 각각 오믹전극(51,61)이 형성된다. 제 2도전형 well영역(40)은 그 자체로는 충분히 낮은 접촉저항을 얻을 정도로 도핑농도가 충분히 높지 않으므로(대략 ~1017/cm3 범위), 이를 보완하기 위해 제 2도전형 고농도 도핑영역(50)이 이온주입(ion implantation) 공정 등으로 사전에 별도 형성된다. 제 2도전형 고농도 도핑영역 오믹전극(51)과 제 1도전형 고농도 도핑영역 오믹전극(61)은 소오스-well-드레인의 기생 바이폴라 트랜지스터(parasitic bipolar junction transistor)의 턴온(turn-on) 방지를 위해 도 1에 표시된 것과 같이 동일한 전압이 인가되도록 금속배선이 단락(short)되어 형성된다.
n형으로 도핑된 SiC에 대한 오믹접합 형성은 비교적 간단한데, Ni을 n형 SiC 위에 증착한 후 900 ℃ 이상의 온도에서 열처리를 실시하면 10-6 ~ 10-5 Ω·cm2 범위의 접촉저항을 갖는 오믹접합이 어렵지 않게 얻어진다. Ni을 이용한 n형 오믹접합 형성연구에 대한 상세한 리뷰와 정보는 L.M. Porter와 R.F. Davis가 1995년에 Materials Science and Engineering B의 34권 pp. 83~105에 발표한 논문인 “A critical review of ohmic and rectifying contacts for silicon carbide"에서 얻을 수 있다.
그러나 p형으로 도핑된 SiC에 대한 오믹접합은 n형만큼 쉽지가 않은데, 이것의 근본적인 이유는 SiC의 넓은 밴드갭(6H-SiC는 3.0 eV, 4H-SiC는 3.26 eV)과 큰 전자친화도(electron affinity, 4H-SiC는 3.7 eV)로 인해 일함수(workfunction)가 4 ~ 5.5 eV인 거의 대부분의 전이금속(transition metal)을 사용해서는 낮은 쇼트키 장벽(Schottky barrier)을 얻을 수 없기 때문이다. 따라서 p형 도핑된 SiC에 대한 오믹접합은 Ni을 사용해서는 만족스러운 결과를 얻을 수 없다.
앞에서 소개한 논문인 “A critical review of ohmic and rectifying contacts for silicon carbide"를 참조하면 Al-Si, Al-Ti, Al, Ta, Ti, W/Pt/Al 등 다양한 금속들의 조합이 연구되어 왔으나, p형 SiC에 대해서는 아직까지 일반적으로 광범위하게 선택되는 대표기술이 부재한 상황이다.
따라서, 본 발명은 상기한 종래기술들의 문제점을 해결하기 위해 안출된 것으로, p형 영역과 n형 영역에 오믹 전극을 형성하기 위한 공정에 있어서 동일한 물질을 사용하여 p형 영역과 n형 영역에 대하여 동시에 오믹 전극을 형성함으로써 제작공정을 단순화하고, 또한 접촉저항을 낮춰서 SiC MOSFET 소자의 특성을 개선시키는 SiC MOSFET의 오믹 접합 형성방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, SiC MOSFET의 오믹 접합 형성방법에 있어서, SiC에 n형 도핑영역과 p형 도핑영역을 형성하는 제 1단계와; 상기 n형 도핑영역과 p형 도핑영역에 Ti와 Ni의 박막을 연속적으로 동시에 형성하는 제 2단계와; 상기 Ti와 Ni의 박막이 형성된 SiC를 열처리하여 n형 도핑영역과 p형 도핑영역에 오믹접합을 동시에 형성하는 제 3단계;를 포함하여 구성되는 SiC MOSFET의 오믹 접합 형성방법을 기술적 요지로 한다.
상기 Ti와 Ni의 박막을 증발법(evaporation)으로 형성하는 것이 바람직하다.
상기 Ti와 Ni의 박막을 스퍼터링(sputtering)으로 형성하는 것이 바람직하다.
상기 Ti 박막의 두께가 100 Å, Ni 박막의 두께가 200 Å인 것이 바람직하다.
상기 제 3단계의 열처리온도는 950℃ ~ 1000℃이고, 열처리 시간은 60 ~120초로 실시하는 것이 바람직하다.
이에 따라, p형 영역과 n형 영역에 오믹 전극을 형성하기 위한 공정에 있어서 동일한 물질을 사용하여 p형 영역과 n형 영역에 대하여 동시에 오믹 전극을 형성함으로써 제작공정을 단순화하고, 또한 접촉저항을 낮춰서 SiC MOSFET 소자의 특성을 개선시키는 이점이 있다.
상기의 구성에 의한 본 발명은, Ti/Ni을 사용하여 SiC MOSFET에서 요구되는 p형 오믹접합과 n형 오믹접합을 동시에 형성할 수 있다. Ti/Ni을 사용한 n형 오믹접합의 특성은 SiC MOSFET에서 통상적으로 채택되는 Ni을 사용했을 경우와 동등한 수준이며, Ti/Ni을 사용한 p형 오믹접합의 특성은 Ni에 비해 접촉저항이 1/10 ~ 1/100로 크게 개선되는바, p형 오믹접합과 n형 오믹접합을 동시에 형성할 수 있으므로 SiC MOSFET의 제조공정이 대폭 단순화하며, 이로 인한 제조단가 하락 및 수율상승이 기대되는 효과가 있다.
도 1은 SiC MOSFET의 일반적인 구조를 간략하게 나타낸 단면도이고,
도 2는 Ni 또는 Ti/Ni을 사용하여 p형 SiC에 오믹접합을 형성하고 접촉저항을 측정한 결과를 나타낸 box plot을 나타낸 도이고,
도 3은 Ni 또는 Ti/Ni을 사용하여 n형 SiC에 오믹접합을 형성하고 접촉저항을 측정한 결과를 나타낸 box plot를 나타낸 도이다.
도 2는 Ni 또는 Ti/Ni을 사용하여 p형 SiC에 오믹접합을 형성하고 접촉저항을 측정한 결과를 나타낸 box plot을 나타낸 도이고,
도 3은 Ni 또는 Ti/Ni을 사용하여 n형 SiC에 오믹접합을 형성하고 접촉저항을 측정한 결과를 나타낸 box plot를 나타낸 도이다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 설명한다.
도 1은 SiC MOSFET의 일반적인 구조를 간략하게 나타낸 단면도이고, 도 2는 Ni 또는 Ti/Ni을 사용하여 p형 SiC에 오믹접합을 형성하고 접촉저항을 측정한 결과를 나타낸 box plot을 나타낸 도이고, 도 3은 Ni 또는 Ti/Ni을 사용하여 n형 SiC에 오믹접합을 형성하고 접촉저항을 측정한 결과를 나타낸 box plot를 나타낸 도이다.
도시된 바와 같이 본 발명은 Ti와 Ni을 연속적, 순차적으로 SiC에 적층한 후 급속열처리(RTA)하여 p형 SiC와 n형 SiC에 대해 모두 만족스러운 결과를 얻을 수 있음을 제시한다. 즉, Ti/Ni 이중막을 사용하는 것이 본 발명의 핵심이다.
이를 좀 더 상세하게 설명하기 위해 구체적인 실시예로서 상세히 설명한다.
실시예
1) 제 1단계 :
먼저 SiC에 n형 도핑영역과 p형 도핑영역을 형성한다.
상기 도핑영역의 형성은 이온주입 기술을 사용하는 것이 일반적이나, 에피성장기술(epitaxy)을 이용한 인시추도핑(in situ doping) 방법도 배제하지 않는다. n형 도핑영역의 형성에는 도판트(dopant)로서 질소(N) 또는 인(P)이 사용되며, p형 도핑영역의 형성에는 알루미늄(Al), 붕소(B), 갈륨(Ga)이 사용된다.
낮은 접촉저항을 갖는 오믹접합을 형성하기 위해서는 p형, n형 공히 적어도 1019/cm3 이상의 도핑농도가 요구되며, 도핑영역의 깊이 또는 두께는 제 3단계에서 열처리 공정시 SiC와 금속의 반응에 의해 실리사이드(silicide) 또는 카바이드(carbide) 반응층이 형성될 깊이를 고려하여 충분히 깊게 형성하는 것이 필요하다.
본 발명에서는 알루미늄과 질소를 이온주입하여 표면농도 1019/cm3 이상, 도핑영역의 깊이는 2000 Å 이상이 되도록 p형과 n형 도핑영역을 형성하였다. 또한 이온주입이 완료된 시편에 대하여 SiC의 결정성 회복 및 도판트의 전기적 활성화(electrical activation)를 위하여 SiC 표면에 그래파이트 보호막(graphite capping layer)을 씌우고 1700℃, Ar 분위기에서 60분간 활성화 열처리 공정을 실시하였으며, 1150℃에서 건식산화(dry oxidation) 공정을 진행하여 상기 그래파이트 보호막을 제거하였다.
2) 제 2단계 :
p형 도핑영역과 n형 도핑영역이 형성된 SiC 위에 Ti와 Ni을 순차적으로 연속 증착한다. 증착방법은 증발법(evaporation) 또는 스퍼터링(sputtering) 방법을 사용하는 것이 일반적이다.
본 발명에서는 전자빔 증발법(e-beam evaporation)을 사용하였으며, Ti 100 Å을 먼저 증착하고 뒤이어 진공상태를 그대로 유지하면서 Ni 200 Å을 증착하였다.
Ti/Ni 이중막을 증착한 후에는 포토공정 및 식각공정을 통하여 오믹접합이 형성될 부위를 제외한 여타 부위의 Ti/Ni을 모두 제거한다. 이 과정을 거쳐서 n형 도핑영역과 p형 도핑영역에 Ti/Ni 이중막이 공통적으로 남게 된다.
3) 제 3단계 :
최종적으로 열처리 공정을 거쳐 오믹접합 형성을 완료한다. SiC의 오믹접합 형성을 위해서는 통상적으로 900℃ 이상의 온도가 필요하다.
본 발명에서는 할로겐 램프를 장착한 급속열처리 장치를 사용하여 약 30℃/sec의 승온속도로 950℃ 또는 1000℃ 까지 급속히 온도를 올리고 60초 ~ 120초간 최고온도를 유지한 후 급속하게 온도를 떨어뜨렸다.
급속열처리시 분위기는 질소분위기를 유지하였으며 1기압에서 진행되었다.
도 2와 도 3은 이와 같은 과정을 거쳐 형성된 p형 오믹접합과 n형 오믹접합의 접촉 저항값을 통계처리하여 box plot으로 표시한 결과를 나타낸 도이다.
도 2를 보면 p형 오믹접합에서는 Ti/Ni을 사용한 경우에 중간값 기준으로 ~3x10-3 Ω·cm2 의 접촉저항이 얻어졌으며, 300 Å의 Ni만을 사용한 경우에 비해 1/10 ~ 1/100로 접촉저항이 감소하였다.
또한 도 3의 n형 오믹접합 실험결과에서는 Ni을 사용한 샘플들이 중간값(median) 기준으로 최저 ~2x10-6 Ω·cm2 의 접촉저항을 나타내며, Ti/Ni을 사용한 샘플에서도 동등한 수준의 접촉저항을 얻을 수 있음이 확인된다.
n형 SiC에 대해 얻어진 2x10-6 Ω·cm2 의 접촉 저항값은 오믹접합으로 사용하기에 충분한 수준의 양호한 결과라고 할 수 있으며, 따라서 도 2와 도 3의 결과를 종합하면 Ti/Ni을 사용할 경우 n형 SiC에 대한 Ni 오믹접합의 뛰어난 오믹접합 특성을 그대로 유지하면서 p형 SiC에 대해서는 오믹접합으로 사용 가능한 수준의 수치인 ~3x10-3 Ω·cm2 의 접촉 저항값을 얻을 수 있음을 알 수 있다.
SiC MOSFET의 p형 오믹접합은 일반적으로 p형으로 형성되는 제 2도전형 well영역(40)에서 기생BJT의 턴온 현상이 발생하지 않도록 p-well의 전압을 소오스의 전압과 동일하게 고정하는 역할(voltage clamping)을 수행하기 위해 형성되므로, 정상적인 경우 p형 오믹접합을 통해 다량의 전류가 흐르지는 않는다.
따라서 ~3x10-3 Ω·cm2 의 접촉저항값은 SiC MOSFET에 사용하기에 문제가 없는 수준이라고 할 수 있다.
10 : 드레인전극 20 : 제1도전형 SiC기판
30 : 제1도전형 SiC층 40 : 제2도전형 well영역
50 : 제2도전형 고농도 도핑영역 51 : 제2도전형 고농도 도핑영역 오믹전극
60 : 제1도전형 고농도 도핑영역 61 : 제1도전형 고농도 도핑영역 오믹전극
70 : 게이트 절연막 80 : 게이트 전극
30 : 제1도전형 SiC층 40 : 제2도전형 well영역
50 : 제2도전형 고농도 도핑영역 51 : 제2도전형 고농도 도핑영역 오믹전극
60 : 제1도전형 고농도 도핑영역 61 : 제1도전형 고농도 도핑영역 오믹전극
70 : 게이트 절연막 80 : 게이트 전극
Claims (5)
- SiC MOSFET의 오믹 접합 형성방법에 있어서,
SiC에 n형 도핑영역과 p형 도핑영역을 형성하는 제 1단계와;
상기 n형 도핑영역과 p형 도핑영역에 Ti 박막을 증착한 후, Ni의 박막을 연속적으로 형성하는 제 2단계와;
상기 Ti와 Ni의 박막이 형성된 SiC를 열처리하여 n형 도핑영역과 p형 도핑영역에 오믹접합을 동시에 형성하는 제 3단계;를 포함하여 구성됨을 특징으로 하는 SiC MOSFET의 오믹 접합 형성방법. - 제 1항에 있어서, 상기 Ti와 Ni의 박막을 증발법(evaporation)으로 형성하는 것을 특징으로 하는 SiC MOSFET의 오믹 접합 형성방법.
- 제 1항에 있어서, 상기 Ti와 Ni의 박막을 스퍼터링(sputtering)으로 형성하는 것을 특징으로 하는 SiC MOSFET의 오믹 접합 형성방법.
- 제 1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 Ti 박막의 두께가 100 Å, Ni 박막의 두께가 200 Å임을 특징으로 하는 SiC MOSFET의 오믹 접합 형성방법.
- 제 1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 제 3단계의 열처리온도는 950℃ ~ 1000℃이고, 열처리 시간은 60 ~120초로 실시하는 것을 특징으로 하는 SiC MOSFET의 오믹 접합 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120081670A KR101386119B1 (ko) | 2012-07-26 | 2012-07-26 | ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120081670A KR101386119B1 (ko) | 2012-07-26 | 2012-07-26 | ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140015866A KR20140015866A (ko) | 2014-02-07 |
| KR101386119B1 true KR101386119B1 (ko) | 2014-04-21 |
Family
ID=50265147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120081670A KR101386119B1 (ko) | 2012-07-26 | 2012-07-26 | ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101386119B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993926A (zh) * | 2017-12-01 | 2018-05-04 | 西安电子科技大学 | 碳化硅欧姆接触的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100134009A (ko) * | 2008-04-15 | 2010-12-22 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 |
| US20110127522A1 (en) | 2009-11-28 | 2011-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20120023710A (ko) * | 2009-05-11 | 2012-03-13 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 |
| KR20120065962A (ko) * | 2009-10-05 | 2012-06-21 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 |
-
2012
- 2012-07-26 KR KR1020120081670A patent/KR101386119B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100134009A (ko) * | 2008-04-15 | 2010-12-22 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 |
| KR20120023710A (ko) * | 2009-05-11 | 2012-03-13 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 |
| KR20120065962A (ko) * | 2009-10-05 | 2012-06-21 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 |
| US20110127522A1 (en) | 2009-11-28 | 2011-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140015866A (ko) | 2014-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
| JP6344718B2 (ja) | 結晶積層構造体及び半導体素子 | |
| US9755064B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8367507B1 (en) | Manufacturing method of semiconductor device | |
| US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| WO2010038547A1 (ja) | 炭化珪素半導体装置 | |
| JP5995347B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| US9786740B2 (en) | Semiconductor device and method for producing the same | |
| US10707306B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20180294350A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US9887263B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| US10665679B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JPWO2014068813A1 (ja) | 半導体装置 | |
| TW201442252A (zh) | 半導體裝置及製造半導體裝置之方法 | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| US20110169015A1 (en) | Bipolar semiconductor device and method for manufacturing same | |
| US9147731B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| US8994034B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2012172988A1 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| KR101386119B1 (ko) | ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법 | |
| JPWO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6253133B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6582537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017168676A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170403 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 5 |