JP2023045863A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023045863A
JP2023045863A JP2021154469A JP2021154469A JP2023045863A JP 2023045863 A JP2023045863 A JP 2023045863A JP 2021154469 A JP2021154469 A JP 2021154469A JP 2021154469 A JP2021154469 A JP 2021154469A JP 2023045863 A JP2023045863 A JP 2023045863A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
electrode
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021154469A
Other languages
English (en)
Inventor
俊介 朝羽
Shunsuke Asaba
誠 水上
Makoto Mizukami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021154469A priority Critical patent/JP2023045863A/ja
Priority to CN202210012391.3A priority patent/CN115939194A/zh
Priority to US17/681,856 priority patent/US20230092391A1/en
Publication of JP2023045863A publication Critical patent/JP2023045863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト抵抗を低減できる半導体装置を提供する。【解決手段】実施形態の半導体装置は、チタン（Ｔｉ）を含む電極と、炭化珪素層と、炭化珪素層と、電極との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、厚さが２ｎｍ以上１０ｎｍ以下の第１の領域と、第１の領域と電極との間に設けられ、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の領域と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば高耐圧、低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
例えば、炭化珪素を用いたＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）では、炭化珪素層と金属電極との間のコンタクト抵抗を低減することが望まれる。コンタクト抵抗を低減することで、例えば、ＭＯＳＦＥＴの定常損失やスイッチング損失が低減される。
特許第６５８４９９６号公報
本発明が解決しようとする課題は、コンタクト抵抗を低減できる半導体装置を提供することにある。
実施形態の半導体装置は、チタン（Ｔｉ）を含む電極と、炭化珪素層と、前記炭化珪素層と、前記電極との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、厚さが２ｎｍ以上１０ｎｍ以下の第１の領域と、前記第１の領域と前記電極との間に設けられ、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の領域と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の元素分布の一例を示す図。 第１の実施形態の比較例の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合、それらの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ－はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ＋形、ｎ－形を単にｎ形、ｐ＋形、ｐ－形を単にｐ形と記載する場合もある。
なお、本明細書中でｐ形の炭化珪素領域の「ｐ形不純物濃度」とは、当該領域のｐ形不純物濃度から当該領域のｎ形不純物濃度を引いた正味（ｎｅｔ）のｐ形不純物濃度を意味する。また、ｎ形の炭化珪素領域の「ｎ形不純物濃度」とは、当該領域のｎ形不純物濃度から当該領域のｐ形不純物濃度を引いた正味（ｎｅｔ）のｎ形不純物濃度を意味する。
また、明細書中に別段の記述がない限り特定の領域の不純物濃度とは、当該領域の最大不純物濃度を意味するものとする。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭの画像やＳｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。また、絶縁層の厚さ等は、例えば、ＳＩＭＳ、ＳＥＭ、又はＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。また、半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、ＳＩＭＳ、電子エネルギー損失分光法（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、チタン（Ｔｉ）を含む電極と、炭化珪素層と、炭化珪素層と、電極との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、厚さが２ｎｍ以上１０ｎｍ以下の第１の領域と、第１の領域と電極との間に設けられ、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の領域と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、炭化珪素層とコンタクト電極を含むコンタクト構造１００である。
コンタクト構造１００は、炭化珪素層１０、第１の中間領域１２（第１の領域）、第２の中間領域１４（第２の領域）、及びコンタクト電極１６（電極）を含む。第１の中間領域１２は、第１の領域の一例である。第２の中間領域１４は、第２の領域の一例である。コンタクト電極１６は、電極の一例である。
図２は、第１の実施形態の半導体装置の元素分布の一例を示す図である。図２は、コンタクト構造１００に含まれる元素の原子比率（ａｔｏｍｉｃ ｒａｔｉｏ）を示している。図２は、炭化珪素層１０からコンタクト電極１６に向かう方向の元素の原子比率の分布を示す。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。炭化珪素層１０の表面は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。
炭化珪素層１０は、例えば、ｎ形不純物を含む。ｎ形不純物は、例えば、窒素（Ｎ）又はリン（Ｐ）である。炭化珪素層１０の中のｎ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上である。
炭化珪素層１０は、例えば、ｐ形不純物を含む。ｐ形不純物は、例えば、アルミニウム（Ａｌ）である。炭化珪素層１０の中のｐ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上である。
第１の中間領域１２は、炭化珪素層１０の上に設けられる。第１の中間領域１２は、炭化珪素層１０とコンタクト電極１６との間に設けられる。第１の中間領域１２は、炭化珪素層１０と第２の中間領域１４との間に設けられる。第１の中間領域１２は、例えば、炭化珪素層１０に接する。
第１の中間領域１２は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第１の中間領域１２は、例えば、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とする。第１の中間領域１２が、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とするとは、第１の中間領域１２には、シリコン（Ｓｉ）及び酸素（Ｏ）よりも原子比率の高い元素が存在しないことを意味する。
第１の中間領域１２の酸素原子比率は、例えば、第１の中間領域１２のシリコン原子比率よりも高い。第１の中間領域１２の炭素原子比率は、例えば、第１の中間領域１２のシリコン原子比率よりも低い。第１の中間領域１２の炭素原子比率は、例えば、第１の中間領域１２のシリコン原子比率の１０分の１以下である。
第１の中間領域１２の酸素原子濃度は、例えば、２×１０２１ｃｍ－３以上である。
第１の中間領域１２は、例えば、酸化シリコンを含む。第１の中間領域１２は、例えば、酸化シリコン層である。
第１の中間領域１２の厚さは、２ｎｍ以上１０ｎｍ以下である。第１の中間領域１２と炭化珪素層１０との間の境界は、例えば、図２のような原子比率の分布において、炭素比率と酸素比率が交差する位置と定義できる。また、第１の中間領域１２と第２の中間領域１４との間の境界は、例えば、図２のような原子比率の分布において、チタン比率と酸素比率が交差する位置と定義できる。
第２の中間領域１４は、第１の中間領域１２の上に設けられる。第２の中間領域１４は、第１の中間領域１２とコンタクト電極１６との間に設けられる。第２の中間領域１４は、例えば、第１の中間領域１２に接する。
第２の中間領域１４は、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む。第２の中間領域１４は、例えば、チタン（Ｔｉ）及びシリコン（Ｓｉ）を主成分とする。第２の中間領域１４が、チタン（Ｔｉ）及びシリコン（Ｓｉ）を主成分とするとは、第２の中間領域１４には、チタン（Ｔｉ）及びシリコン（Ｓｉ）よりも原子比率の高い元素が存在しないことを意味する。
第２の中間領域１４のチタン原子比率は、例えば、第２の中間領域１４のシリコン原子比率よりも高い。第２の中間領域１４の酸素原子比率は、例えば、第２の中間領域１４のチタン原子比率よりも低い。
第２の中間領域１４は、例えば、チタンシリサイドを含む。第２の中間領域１４は、例えば、チタンシリサイド層である。
第２の中間領域１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。第２の中間領域１４と第１の中間領域１２との間の境界は、例えば、図２のような原子比率の分布において、酸素比率とチタン比率が交差する位置と定義できる。また、第２の中間領域１４とコンタクト電極１６との間の境界は、例えば、図２のような原子比率の分布において、チタン比率が９５％となる位置と定義できる。
コンタクト電極１６は、第２の中間領域１４の上に設けられる。コンタクト電極１６は、例えば、第２の中間領域１４と接する。
コンタクト電極１６は、チタン（Ｔｉ）を含む。コンタクト電極１６は、例えば、チタン（Ｔｉ）を主成分とする。コンタクト電極１６が、チタン（Ｔｉ）を主成分とするとは、コンタクト電極１６には、チタン（Ｔｉ）よりも原子比率の高い元素が存在しないことを意味する。
コンタクト電極１６は、例えば、チタン層である。
コンタクト電極１６の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、炭化珪素層の上に、厚さ２ｎｍ以上１０ｎｍ以下の酸化シリコン膜を形成し、酸化シリコン膜の上にチタン膜を形成し、４００℃以上６００℃以下の温度で熱処理を行う。
最初に、炭化珪素層の上に、厚さ２ｎｍ以上１０ｎｍ以下の酸化シリコン膜を形成する。酸化シリコン膜は、例えば、気相成長法又は熱酸化法により形成する。酸化シリコン膜は、例えば、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＡＬＤ法）を用いて形成する。
次に、酸化シリコン膜の上に、チタン膜を形成する。チタン膜は、例えば、化学気相成長法（ＣＶＤ法）又はスパッタ法により形成する。チタン膜の厚さは、例えば、３０ｎｍ以上３００ｎｍ以下である。
次に、４００℃以上１１００℃以下の温度で熱処理を行う。熱処理は、例えば、非酸化性雰囲気で行われる。熱処理は、例えば、窒素雰囲気、又は、アルゴン雰囲気で行われる。
熱処理は、例えば、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ）を用いて行われる。熱処理の時間は、例えば、１０秒以上５００秒以下である。
上記の半導体装置の製造方法により、図１に示したコンタクト構造１００が形成される。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
発明者の検討の結果、炭化珪素層とチタン膜との間に、薄い酸化シリコン膜を挟んで熱処理を行うことで、オーミック性を備えるコンタクト構造を実現できることが明らかになった。
図３は、第１の実施形態の比較例の半導体装置の模式断面図である。比較例の半導体装置は、コンタクト構造９００である。
コンタクト構造９００は、炭化珪素層１０、中間領域１５、及びコンタクト電極１６を備える。コンタクト構造９００は、第１の中間領域１２及び第２の中間領域１４に代えて、中間領域１５を備える点で、第１の実施形態のコンタクト構造１００と異なる。
中間領域１５は、チタン（Ｔｉ）及び炭素（Ｃ）を含む。中間領域１５は、チタン（Ｔｉ）及び炭素（Ｃ）を主成分とする。中間領域１５が、チタン（Ｔｉ）及び炭素（Ｃ）を主成分とするとは、中間領域１５には、チタン（Ｔｉ）及び炭素（Ｃ）よりも原子比率の高い元素が存在しないことを意味する。
中間領域１５は、例えば、チタンカーバイドを含む。中間領域１５は、例えば、チタンカーバイド層である。中間領域１５の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
比較例のコンタクト構造９００は、第１の実施形態の製造方法から、酸化シリコン膜の形成を省略することで形成できる。
最初に、炭化珪素層の上に、チタン膜を形成する。次に、４００℃以上６００℃以下の温度で熱処理を行う。
上記の製造方法により、図３に示した比較例のコンタクト構造９００が形成される。
図４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図４は、実施形態のコンタクト構造１００と比較例のコンタクト構造９００の電圧電流特性を示す図である。図４は、コンタクト構造１００の炭化珪素層１０がｎ形の場合を例示している。
図４に示すように、実施形態のコンタクト構造１００の場合、電圧電流特性にオーミック性が見られる。一方、比較例のコンタクト構造９００の場合、電圧電流特性に整流性が見られる。
実施形態のコンタクト構造１００により、炭化珪素層とコンタクト電極との間のコンタクト抵抗を低減できる。
実施形態のコンタクト構造１００により、電圧電流特性にオーミック性が見られるようになる要因は、必ずしも明らかではない。第１の要因として、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の中間領域１４の仕事関数が低く、コンタクト構造１００のショットキー障壁高さが減少したことが考えられる。また、第２の要因として、シリコン（Ｓｉ）及び酸素（Ｏ）を含む第１の中間領域１２の中に含まれる欠陥、あるいは、炭化珪素層１０と第１の中間領域１２の界面に存在する欠陥により、コンタクト構造１００のショットキー障壁高さが低い状態にピニングされたことが考えられる。また、第１の要因と、第２の要因が複合することによって、電圧電流特性にオーミック性が見られるようになったとも考えられる。
コンタクト抵抗を低減する観点から、第１の中間領域１２の厚さは、２ｎｍ以上１０ｎｍ以下であることが必要である。コンタクト抵抗を低減する観点から、第１の中間領域１２の厚さは、３ｎｍ以上８ｎｍ以下であることが好ましい。
コンタクト抵抗を低減する観点から、炭化珪素層１０の中のｎ形不純物濃度は、１×１０１９ｃｍ－３以上であることが好ましく、１×１０２０ｃｍ－３以上であることがより好ましい。
コンタクト抵抗を低減する観点から、炭化珪素層１０の中のｐ形不純物濃度は、１×１０１９ｃｍ－３以上であることが好ましく、１×１０２０ｃｍ－３以上であることがより好ましい。
コンタクト抵抗を低減する観点から、第１の中間領域１２の酸素原子濃度は、２×１０２１ｃｍ－３以上であることが好ましく、５×１０２１ｃｍ－３以上であることがより好ましく、１×１０２２ｃｍ－３以上であることが更に好ましい。
コンタクト抵抗を低減する観点から、第２の中間領域１４の厚さは、２ｎｍ以上１０ｎｍ以下であることが好ましく、３ｎｍ以上８ｎｍ以下であることがより好ましい。
以上、第１の実施形態によれば、コンタクト抵抗を低減できる半導体装置及びその製造方法が実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１の面に接する第１の部分を含む第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の第１の面の側に設けられたゲート電極と、第２の炭化珪素領域とゲート電極との間に設けられたゲート絶縁層と、炭化珪素層の第１の面の側に設けられたチタン（Ｔｉ）を含む第１の電極と、第４の炭化珪素領域と第１の電極との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、厚さが２ｎｍ以上１０ｎｍ以下の第１の領域と、第１の領域と第１の電極との間に設けられ、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の領域と、第１の部分と第１の電極との間に設けられ、チタン（Ｔｉ）及び炭素（Ｃ）を含む第３の領域と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。
図５は、第２の実施形態の半導体装置の模式断面図である。
第２の実施形態の半導体装置は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴ２００である。第２の実施形態のＭＯＳＦＥＴ２００は、例えば、ボディ領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、第２の実施形態の半導体装置は、内蔵ダイオードとしてＳｃｈｏｔｋｋｙ Ｂｒｉｉｅｒ Ｄｉｏｄｅ（ＳＢＤ）を備える。
第２の実施形態のＭＯＳＦＥＴ２００は、第１の実施形態のコンタクト構造１００を、ソース電極とソース領域との間のコンタクト構造に適用する。また、ＭＯＳＦＥＴ２００は、比較例のコンタクト構造９００をＳＢＤのショットキー障壁構造に適用する。以下、第１の実施形態の内容と重複する内容については、一部記述を省略する場合がある。
以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。ＭＯＳＦＥＴ１００は、電子をキャリアとする縦型のｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素層２０、ソース電極２２（第１の電極）、ドレイン電極２４（第２の電極）、ゲート絶縁層２６、ゲート電極２８、層間絶縁層３０、第１のコンタクト領域３２（第１の領域）、第２のコンタクト領域３４（第２の領域）、ショットキー領域３６（第３の領域）を備える。
炭化珪素層２０は、ｎ＋形のドレイン領域４２、ｎ形のドリフト領域４４（第１の炭化珪素領域）、ｐ形のボディ領域４６（第２の炭化珪素領域）、ｐ＋形のボディコンタクト領域４８（第３の炭化珪素領域）、ｎ＋形のソース領域５０（第４の炭化珪素領域）を含む。
ドリフト領域４４は、第１の部分４４ａを有する。
ソース電極２２は、第１の電極の一例である。ドレイン電極２４は、第２の電極の一例である。第１のコンタクト領域３２は、第１の領域の一例である。第２のコンタクト領域３４は、第２の領域の一例である。ショットキー領域３６は、第３の領域の一例である。ドリフト領域４４は、第１の炭化珪素領域の一例である。ボディ領域４６は、第２の炭化珪素領域の一例である。ボディコンタクト領域４８は、第３の炭化珪素領域の一例である。ソース領域５０は、第４の炭化珪素領域の一例である。
炭化珪素層２０は、ソース電極２２とドレイン電極２４との間に設けられる。炭化珪素層２０は、単結晶のＳｉＣである。炭化珪素層２０は、例えば、４Ｈ－ＳｉＣである。
炭化珪素層２０は、第１の面（図５中“Ｆ１”）と第２の面（図５中“Ｆ２”）とを備える。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面と称する場合がある。第１の面Ｆ１は、炭化珪素層２０のソース電極２２側に位置する。また、第２の面Ｆ２は、炭化珪素層２０のドレイン電極２４側に位置する。第１の面Ｆ１と第２の面Ｆ２は対向する。なお、以下、「深さ」とは、第１の面を基準として第２の面に向かう方向の深さを意味する。
第１の面は、第１の方向及び第２の方向に平行である。第２の方向は、第１の方向に垂直である。
第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。
ｎ＋形のドレイン領域４２は、炭化珪素層２０の裏面側に設けられる。ドレイン領域４２は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドレイン領域４２のｎ形不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｎ－形のドリフト領域４４は、ドレイン領域４２と第１の面Ｆ１との間に設けられる。ｎ形のドリフト領域４４は、ソース電極２２とドレイン電極２４との間に設けられる。ｎ形のドリフト領域４４は、ゲート電極２８とドレイン電極２４との間に設けられる。
ドリフト領域４４は、ドレイン領域４２上に設けられる。ドリフト領域４４は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドリフト領域４４のｎ形不純物濃度は、ドレイン領域４２のｎ形不純物濃度よりも低い。ドリフト領域４４のｎ形不純物濃度は、例えば、４×１０１４ｃｍ－３以上１×１０１７ｃｍ－３以下である。ドリフト領域４４の厚さは、例えば、３μｍ以上１５０μｍ以下である。
ドリフト領域４４は、第１の部分４４ａを有する。第１の部分４４ａは、第１の面Ｆ１に接する。第１の部分４４ａは、ＳＢＤのカソード領域として機能する。
ｐ形のボディ領域４６は、ドリフト領域４４と第１の面Ｆ１との間に設けられる。ボディ領域４６は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
ボディ領域４６は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディ領域４６のｐ形不純物濃度は、例えば、５×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下である。
ボディ領域４６の深さは、例えば、０．５μｍ以上１．０μｍ以下である。
ボディ領域４６は、ソース電極２２に電気的に接続される。ボディ領域４６は、ソース電極２２の電位に固定される。
ボディ領域４６の一部は第１の面Ｆ１に接する。ボディ領域４６の一部はゲート電極２８に対向する。ボディ領域４６の一部は、ＭＯＳＦＥＴ２００のチャネル領域となる。ボディ領域４６の一部とゲート電極２８との間に、ゲート絶縁層２６が挟まれる。
ｐ＋形のボディコンタクト領域４８は、ボディ領域４６と第１の面Ｆ１との間に設けられる。ボディコンタクト領域４８は、ボディ領域４６とソース電極２２との間に設けられる。
ボディコンタクト領域４８のｐ形不純物の不純物濃度は、ボディ領域４６のｐ形不純物濃度よりも高い。
ボディコンタクト領域４８は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。ボディコンタクト領域４８のｐ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ボディコンタクト領域４８の深さは、例えば、０．１μｍ以上０．６μｍ以下である。
ボディコンタクト領域４８は、ソース電極２２に電気的に接続される。ボディコンタクト領域４８と、ソース電極２２との間のコンタクトは、例えば、オーミックコンタクトである。ボディコンタクト領域４８は、ソース電極２２の電位に固定される。
ｎ＋形のソース領域５０は、ボディ領域４６と第１の面Ｆ１との間に設けられる。ソース領域５０は、例えば、第１の面Ｆ１に接する。
ソース領域５０は、例えば、リン（Ｐ）又は窒素（Ｎ）をｎ形不純物として含む。ソース領域５０のｎ形不純物濃度は、ドリフト領域４４のｎ形不純物濃度よりも高い。
ソース領域５０のｎ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。ソース領域５０の深さは、ボディ領域４６の深さよりも浅い。ソース領域５０の深さは、例えば、０．０５μｍ以上０．２μｍ以下である。
ソース領域５０は、ソース電極２２に電気的に接続される。ソース領域５０とソース電極２２との間のコンタクトは、例えば、オーミックコンタクトである。ソース領域５０は、ソース電極２２の電位に固定される。
ゲート電極２８は、炭化珪素層２０の第１の面Ｆ１の側に設けられる。ゲート電極２８は、導電層である。ゲート電極２８は、例えば、ｐ形不純物又はｎ形不純物を含む多結晶質シリコンである。ゲート電極２８は、ボディ領域４６と対向する。
ゲート絶縁層２６は、ゲート電極２８とボディ領域４６との間に設けられる。ゲート絶縁層２６は、例えば、酸化シリコンである。
層間絶縁層３０は、ゲート電極２８上及び炭化珪素層２０上に設けられる。層間絶縁層３０は、例えば、酸化シリコンである。
ソース電極２２は、炭化珪素層２０の第１の面Ｆ１の側に設けられる。ソース電極２２は、トランジスタのソース電極及びＳＢＤのアノード電極として機能する。
ソース電極２２は、チタン（Ｔｉ）を含む。ソース電極２２は、例えば、チタン（Ｔｉ）を主成分とする。ソース電極２２が、チタン（Ｔｉ）を主成分とするとは、ソース電極２２には、チタン（Ｔｉ）よりも原子比率の高い元素が存在しないことを意味する。
ソース電極２２は、例えば、チタン層である。チタン層の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下である。
ソース電極２２は、例えば、チタン層の上にアルミニウム層が積層された積層構造であっても構わない。
第１のコンタクト領域３２は、ボディコンタクト領域４８とソース電極２２との間に設けられる。第１のコンタクト領域３２は、例えば、ボディコンタクト領域４８に接する。
第１のコンタクト領域３２は、ソース領域５０とソース電極２２との間に設けられる。第１のコンタクト領域３２は、例えば、ソース領域５０に接する。
第１のコンタクト領域３２は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む。第１のコンタクト領域３２は、例えば、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とする。第１のコンタクト領域３２が、シリコン（Ｓｉ）及び酸素（Ｏ）を主成分とするとは、第１のコンタクト領域３２には、シリコン（Ｓｉ）及び酸素（Ｏ）よりも原子比率の高い元素が存在しないことを意味する。
第１のコンタクト領域３２の酸素原子比率は、例えば、第１のコンタクト領域３２のシリコン原子比率よりも高い。第１のコンタクト領域３２の炭素原子比率は、例えば、第１のコンタクト領域３２のシリコン原子比率よりも低い。
第１のコンタクト領域３２の酸素原子濃度は、例えば、２×１０２１ｃｍ－３以上である。
第１のコンタクト領域３２は、例えば、酸化シリコンを含む。第１のコンタクト領域３２は、例えば、酸化シリコン層である。
第１のコンタクト領域３２の厚さは、２ｎｍ以上１０ｎｍ以下である。
第２のコンタクト領域３４は、第１のコンタクト領域３２の上に設けられる。第２のコンタクト領域３４は、第１のコンタクト領域３２とソース電極２２との間に設けられる。第２のコンタクト領域３４は、例えば、第１のコンタクト領域３２に接する。第２のコンタクト領域３４は、例えば、ソース電極２２に接する。
第２のコンタクト領域３４は、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む。第２のコンタクト領域３４は、例えば、チタン（Ｔｉ）及びシリコン（Ｓｉ）を主成分とする。第２のコンタクト領域３４が、チタン（Ｔｉ）及びシリコン（Ｓｉ）を主成分とするとは、第２のコンタクト領域３４には、チタン（Ｔｉ）及びシリコン（Ｓｉ）よりも原子比率の高い元素が存在しないことを意味する。
第２のコンタクト領域３４のチタン原子比率は、例えば、第２のコンタクト領域３４のシリコン原子比率よりも高い。第２のコンタクト領域３４の酸素原子比率は、例えば、第２のコンタクト領域３４のチタン原子比率よりも低い。
第２のコンタクト領域３４は、例えば、チタンシリサイドを含む。第２のコンタクト領域３４は、例えば、チタンシリサイド層である。
第２のコンタクト領域３４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
ショットキー領域３６は、ドリフト領域４４の第１の部分４４ａの上に設けられる。ショットキー領域３６は、第１の部分４４ａと、ソース電極２２との間に設けられる。ショットキー領域３６は、例えば、第１の部分４４ａ及びソース電極２２に接する。
ショットキー領域３６は、チタン（Ｔｉ）及び炭素（Ｃ）を含む。ショットキー領域３６は、チタン（Ｔｉ）及び炭素（Ｃ）を主成分とする。ショットキー領域３６が、チタン（Ｔｉ）及び炭素（Ｃ）を主成分とするとは、ショットキー領域３６には、チタン（Ｔｉ）及び炭素（Ｃ）よりも原子比率の高い元素が存在しないことを意味する。
ショットキー領域３６は、例えば、チタンカーバイドを含む。ショットキー領域３６は、例えば、チタンカーバイド層である。ショットキー領域３６の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
ドレイン電極２４は、炭化珪素層２０の第２の面Ｆ２側に設けられる。ドレイン電極２４は、炭化珪素層２０の第２の面Ｆ２上に設けられる。ドレイン電極２４は、第２の面Ｆ２に接する。
ドレイン電極２４は、例えば、金属又は金属半導体化合物を含む。ドレイン電極２４は、例えば、ニッケルシリサイド層、チタン層、ニッケル層、銀層、又は金層を含む。
ドレイン電極２４は、ドレイン領域４２に電気的に接続される。ドレイン電極２４は、例えば、ドレイン領域４２に接する。
次に、第２の実施形態のＭＯＳＦＥＴ２００の製造方法の一例について説明する。
図６、図７、図８、図９、及び図１０は、第２の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図６ないし図１０は、図５に相当する断面図である。
最初に、ｎ＋形のドレイン領域４２、及び、ドレイン領域４２の上にエピタキシャル成長により形成されたｎ－形のドリフト領域４４を有する炭化珪素層２０を準備する。
次に、公知のプロセス技術を用いて、炭化珪素層２０の中に、ｐ形のボディ領域４６、ｐ＋形のボディコンタクト領域４８、及びｎ＋形のソース領域５０を形成する。
次に、炭化珪素層２０の表面に、公知のプロセス技術を用いて、ゲート絶縁層２６、ゲート電極２８、及び層間絶縁層３０を形成する。その後、層間絶縁層３０の一部を開口し、炭化珪素層２０の表面を露出させる（図６）。
次に、厚さ２ｎｍ以上１０ｎｍ以下の酸化シリコン膜６０を形成する（図７）。酸化シリコン膜６０は、例えば、気相成長法又は熱酸化法により形成する。酸化シリコン膜は、例えば、ＡＬＤ法を用いて形成する。
次に、酸化シリコン膜６０の一部を除去し、少なくともドリフト領域４４の第１の部分４４ａを露出させる（図８）。
次に、チタン膜６２を形成する（図９）。チタン膜６２は、例えば、ＣＶＤ法により形成する。
次に、４００℃以上６００℃以下の温度で熱処理を行う。熱処理は、例えば、非酸化性雰囲気で行われる。熱処理は、例えば、窒素雰囲気、又は、アルゴン雰囲気で行われる。
熱処理は、例えば、ＲＴＡを用いて行われる。熱処理の時間は、例えば、１０秒以上６０秒以下である。
熱処理により、ボディコンタクト領域４８とチタン膜６２との間に、第１のコンタクト領域３２及び第２のコンタクト領域３４が形成される。ソース領域５０とチタン膜６２との間に、第１のコンタクト領域３２及び第２のコンタクト領域３４が形成される。
また、熱処理により、ドリフト領域４４の第１の部分４４ａとチタン膜６２との間に、ショットキー領域３６が形成される（図１０）。チタン膜６２は、ソース電極２２となる。
その後、公知のプロセス技術を用いて、炭化珪素層２０の裏面側にドレイン電極２４を形成する。
以上の製造方法により、図５に示すＭＯＳＦＥＴ２００が形成される。
ソース電極２２とボディコンタクト領域４８との間のコンタクト抵抗は、第１のコンタクト領域３２及び第２のコンタクト領域３４を備えることで、低減される。また、ソース電極２２とソース領域５０との間のコンタクト抵抗は、第１のコンタクト領域３２及び第２のコンタクト領域３４を備えることで、低減される。
ソース電極２２とドリフト領域４４の第１の部分４４ａとの間は、ショットキー領域３６を備えることで、整流特性を有するショットキー接触となる。ソース電極２２とドリフト領域４４の第１の部分４４ａとが、ＳＢＤとして機能する。
第２の実施形態によれば、内蔵ダイオードとしてＳＢＤを備え、コンタクト抵抗が低減されたＭＯＳＦＥＴ２００が実現される。
また、第２の実施形態によれば、内蔵ダイオードとしてＳＢＤを備え、コンタクト抵抗が低減されたＭＯＳＦＥＴ２００を容易に製造することが可能となる。
以上、第２の実施形態によれば、コンタクト抵抗を低減できる半導体装置及びその製造方法が実現できる。
第１及び第２の実施形態では、ＳｉＣの結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。また、炭化珪素層２０の表面に（０００１）面以外の面を適用することも可能である。
第２の実施形態では、第１導電形がｎ形、第２導電形がｐ形の場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。
第２の実施形態では、ｐ形不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。また、ｎ形不純物として窒素（Ｎ）及びリン（Ｐ）を例示したが、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。
第２の実施形態では、プレーナゲート型のＭＯＳＦＥＴを例に説明した、例えば、本発明をトレンチゲート型のＭＯＳＦＥＴに適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ 第１の中間領域（第１の領域）
１４ 第２の中間領域（第２の領域）
１６ コンタクト電極（電極）
２０ 炭化珪素層
２２ ソース電極（第１の電極）
２４ ドレイン電極（第２の電極）
２６ ゲート絶縁層
２８ ゲート電極
３２ 第１のコンタクト領域（第１の領域）
３４ 第２のコンタクト領域（第２の領域）
３６ ショットキー領域（第３の領域）
４４ ドリフト領域（第１の炭化珪素領域）
４４ａ 第１の部分
４６ ボディ領域（第２の炭化珪素領域）
４８ ボディコンタクト領域（第３の炭化珪素領域）
５０ ソース領域（第４の炭化珪素領域）
６０ 酸化シリコン膜
６２ チタン膜
１００ コンタクト構造（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
Ｆ１ 第１の面
Ｆ２ 第２の面

Claims (9)

  1. チタン（Ｔｉ）を含む電極と、
    炭化珪素層と、
    前記炭化珪素層と、前記電極との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、厚さが２ｎｍ以上１０ｎｍ以下の第１の領域と、
    前記第１の領域と前記電極との間に設けられ、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の領域と、
    を備える半導体装置。
  2. 前記第１の領域の酸素原子比率は、前記第１の領域のシリコン原子比率よりも高い請求項１記載の半導体装置。
  3. 前記第１の領域の炭素原子比率は、前記第１の領域のシリコン原子比率よりも低い請求項１又は請求項２記載の半導体装置。
  4. 前記第１の領域の酸素原子濃度は、２×１０２１ｃｍ－３以上である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記炭化珪素層のｎ形不純物濃度又はｐ形不純物濃度は、１×１０１９ｃｍ－３以上である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の領域の厚さは、２ｎｍ以上１０ｎｍ以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
    前記第１の面に接する第１の部分を含む第１導電形の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
    前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い、第２導電形の第３の炭化珪素領域と、
    前記第２の炭化珪素領域と前記第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、
    を含む炭化珪素層と、
    前記炭化珪素層の前記第１の面の側に設けられたゲート電極と、
    前記第２の炭化珪素領域と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記炭化珪素層の前記第１の面の側に設けられたチタン（Ｔｉ）を含む第１の電極と、
    前記第４の炭化珪素領域と前記第１の電極との間に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含み、厚さが２ｎｍ以上１０ｎｍ以下の第１の領域と、
    前記第１の領域と前記第１の電極との間に設けられ、チタン（Ｔｉ）及びシリコン（Ｓｉ）を含む第２の領域と、
    前記第１の部分と前記第１の電極との間に設けられ、チタン（Ｔｉ）及び炭素（Ｃ）を含む第３の領域と、
    前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
    を備える半導体装置。
  8. 前記第１の領域は、前記第３の炭化珪素領域と前記第１の電極との間に設けられる請求項７記載の半導体装置。
  9. 炭化珪素層の上に、厚さ２ｎｍ以上１０ｎｍ以下の酸化シリコン膜を形成し、
    前記酸化シリコン膜の上にチタン膜を形成し、
    ４００℃以上６００℃以下の温度で熱処理を行う半導体装置の製造方法。
JP2021154469A 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法 Pending JP2023045863A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021154469A JP2023045863A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法
CN202210012391.3A CN115939194A (zh) 2021-09-22 2022-01-07 半导体装置及其制造方法
US17/681,856 US20230092391A1 (en) 2021-09-22 2022-02-28 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021154469A JP2023045863A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023045863A true JP2023045863A (ja) 2023-04-03

Family

ID=85571785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021154469A Pending JP2023045863A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20230092391A1 (ja)
JP (1) JP2023045863A (ja)
CN (1) CN115939194A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118156357A (zh) * 2024-03-13 2024-06-07 浙江大学 基于碳化钛纳米膜的硅基x射线光电探测器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
JP6584966B2 (ja) * 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7003019B2 (ja) * 2018-09-15 2022-01-20 株式会社東芝 半導体装置
US11004940B1 (en) * 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current

Also Published As

Publication number Publication date
CN115939194A (zh) 2023-04-07
US20230092391A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
JP6478884B2 (ja) 半導体装置
JP7214508B2 (ja) 半導体装置
US9601581B2 (en) Semiconductor device and method for producing the same
US9786740B2 (en) Semiconductor device and method for producing the same
US10700167B2 (en) Semiconductor device having an ohmic electrode including a nickel silicide layer
US20180248016A1 (en) Semiconductor device
JP6018501B2 (ja) 半導体装置及びその製造方法
JP2015061069A (ja) 半導体装置およびその製造方法
JPWO2011061918A1 (ja) 半導体素子及びその製造方法
TW201711186A (zh) 半導體裝置
JP2017055003A (ja) 半導体装置及びその製造方法
JP2020047683A (ja) 半導体装置
JP2023045863A (ja) 半導体装置及び半導体装置の製造方法
JP7358590B2 (ja) 半導体装置
JP6367434B2 (ja) 半導体装置およびその製造方法
JP6606020B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
EP4060751A1 (en) Semiconductor device
JP7204547B2 (ja) 半導体装置
JP2014222734A (ja) 半導体装置及びその製造方法
US20240321967A1 (en) Semiconductor device
EP4156286A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2023139981A (ja) 半導体装置
CN117121162A (zh) 用于在宽带隙半导体器件上形成欧姆接触的方法和宽带隙半导体器件
JP2024137537A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240802