JP5892742B2

JP5892742B2 - 電力用半導体装置の製造方法

Info

Publication number: JP5892742B2
Application number: JP2011164169A
Authority: JP
Inventors: 佐川　雅一; 雅一佐川
Original assignee: Hitachi Power Semiconductor Device Ltd
Current assignee: Hitachi Power Semiconductor Device Ltd
Priority date: 2011-07-27
Filing date: 2011-07-27
Publication date: 2016-03-23
Anticipated expiration: 2031-07-27
Also published as: JP2013030539A

Description

本発明は、電力用半導体装置の製造方法に関する。

絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下、ＩＧＢＴという）は、ゲート電極に加える電圧でコレクタ電極とエミッタ電極との間に流す電流を制御する電力用スイッチング素子（電力用半導体装置）である。このＩＧＢＴが制御可能な電力は、数１０ワットから数１０万ワットに及び、また、スイッチング制御可能な周波数範囲も数１０ヘルツから１００キロヘルツ超と幅広い。このような特徴を活かして、ＩＧＢＴは、エアコンや電子レンジなど家庭用の小電力機器から、鉄道や製鉄所のインバータなど大電力機器まで広く用いられている。

ＩＧＢＴを適用した電力変換装置などにおいては、電力変換の高効率化を実現するため、ＩＧＢＴには種々の損失の低減が求められ、従来から様々な対策がなされてきた。ここで、ＩＧＢＴの損失には、導通損失、ターンオン損失、ターンオフ損失などがある。また、オン状態でコレクタ電極とエミッタ電極との間に発生する電圧をオン電圧といい、オン電圧は、導通損失に比例するため、その指標として用いられる。よって、ＩＧＢＴでは、オン電圧、ターンオン損失およびターンオフ損失の低減が求められる。

ところで、ＩＧＢＴの構造には、パンチスルー型（Punch Through：以下、ＰＴ型という）、ノンパンチスルー型（Non Punch Through：以下、ＮＰＴ型という）、フィールドストップ型（Field Stop：以下、ＦＳ型という）などがある。

ＰＴ型ＩＧＢＴは、ｐ^＋エピタキシャル基板とｎ層（ｎ型活性層）との間にｎ^＋層（ｎバッファ層）が設けられ、ｎ型活性層中の空乏層がｎバッファ層に到達する構造であり、従来のＩＧＢＴでは主流の基本構造になっている。例えば、耐圧６００Ｖ系のＩＧＢＴに対し、ｎ型活性層の厚さは７０μｍ程度で十分であるが、ｐ^＋エピタキシャル基板部分を含めると、その厚さは、合計２００〜３００μｍ程度と厚くなる。

一方、高価なエピタキシャル基板を用いないで、ＦＺ（Floating Zone）法により製造されたＦＺ基板を用いて薄膜化し、コレクタ電極側に低ドーズ量の浅いコレクタ層を形成して低コスト化を図ったＮＰＴ型ＩＧＢＴやＦＳ型ＩＧＢＴが開発されている。

図１は、トレンチ型のＭＯＳ（Metal Oxide Semiconductor）ゲート構造を有する従来の一般的なＦＳ型ＩＧＢＴ素子の断面構造の例を示した図である。図１に示すように、ＦＳ型ＩＧＢＴ素子１は、ｎ⁻型の不純物がドープされたＳｉ単結晶のＦＺ基板１０を上下から挟み込むようにして、その主面側（図１の紙面の上部側）にエミッタ電極６００およびトレンチ型のゲート電極２００が形成され、また、裏面側にコレクタ電極５００が形成されて構成される。

そして、ＦＺ基板１０の主面側のトレンチ型のゲート電極２００によって囲まれる領域（図１の断面構造の例に即していえば、主面側から下方に延びた２つのゲート電極２００に挟まれた領域）には、ｐ型のチャネル領域１２０が形成され、このチャネル領域１２０の上部の主面側には、エミッタ電極６００に導通したｐ^＋型のエミッタ領域１２１およびｎ^＋型のソース領域１３０が形成されている。このとき、ＦＺ基板１０中央部のｎ⁻型のドリフト層１１０は、ゲート電極２００によるＭＯＳ構造のドレイン領域に相当する。また、このドリフト層１１０は、ｐｎｐトランジスタのベース領域を構成する。

なお、エミッタ電極６００は、ゲート電極２００、ドリフト層１１０、および、ドリフト層１１０の上部主面側に設けられたｐ型のフローティング領域１２６のいずれとも、絶縁膜４０１によって絶縁されている。また、ゲート電極２００は、ソース領域１３０、チャネル領域１２０およびドリフト層１１０のいずれとも、ゲート絶縁膜３００によって絶縁されている。また、ゲート電極２００は、ゲート端子２０１に接続され、コレクタ電極５００は、コレクタ端子５０１に接続され、エミッタ電極６００は、エミッタ端子６０１に接続されている。

このようなＦＳ型ＩＧＢＴ素子１では、コレクタ層１００のキャリア濃度を低くすることができ、その場合には、ドリフト層１１０への正孔注入量が抑制される。その結果、ライフタイム制御なしでも高速スイッチングが可能となり、ターンオフ損失が低減される。また、フィールドストップ層１１２の導入により、耐圧を保持しながらドリフト層１１０を薄くすることができるので、その分、導通損失が低減される。

以上、図１のような構造を有するＦＳ型ＩＧＢＴ素子１の製造は、まず、主面側にトレンチＭＯＳゲート構造を形成し、次いで、裏面側にコレクタ構造を形成するという順序で行われる。

裏面側の製造工程では、最初に、ＦＺ基板１０を裏面側から所望の厚さまでバックグラインドやエッチングにより研削し、ＦＺ基板１０を薄ウェハ化する。次に、ＦＺ基板１０にその裏面側からリン（Ｐ）およびボロン（Ｂ）をこの順序で注入した後、電気炉、ランプ加熱炉、レーザー照射装置などを用いて活性化して、フィールドストップ層１１２およびｐ型のコレクタ層１００をそれぞれ形成する。

続いて、コレクタ層１００の表面にアルミニウムなどの金属層を形成し、コレクタ電極５００とする。その後、このウェハをダイシングしてチップとし、超音波ワイヤーボンディング装置を用いて、エミッタ電極６００とエミッタ端子６０１との間、および、ゲート電極２００とゲート端子２０１との間をそれぞれアルミニウムワイヤで接続し、また、半田層などを介して、コレクタ電極５００を所定の固定部材に固着してコレクタ端子５０１とする。

特許文献１には、図１に示したような断面構造を有するとともに、導通損失を増加させることなく、低ノイズ特性を確保しながらスイッチング損失を低減することができるＦＳ型ＩＧＢＴの例が開示されている。また、特許文献２，３には、ＦＳ型ＩＧＢＴのコレクタ層やフィールドストップ層を裏面側からのレーザー照射により活性化するレーザーアニール技術が開示されている。

特許４６４４７３０号特開２０１０−２１２５３０号公報特開２００７−１２３３００号公報

ところで、ＦＳ型ＩＧＢＴ素子１の製造工程においては、裏面側に形成された不純物層（コレクタ層１００およびフィールドストップ層１１２）を活性化するとき、以下に説明するような問題が生じる。

ＦＳ型ＩＧＢＴ素子１の製造工程では、裏面側の不純物層を活性化するとき、主面側には、ＭＯＳゲート構造（ゲート電極２００、ソース領域１３０など）がすでに形成されており、さらに、エミッタ電極６００の一部は、ポリイミドなどを主成分とする耐熱性樹脂層（図１では図示省略）で覆われている。

そのため、不純物活性化のアニール温度は、エミッタ電極６００やそれを覆う耐熱性樹脂の耐熱温度で制約される。ちなみに、一般的な電気炉によるアニールでは、その温度は４００〜５００℃に制限され、その場合、不純物の活性化率は高々１０％程度しか得られない。また、ハロゲンランプなどを用いたランプ加熱炉によるアニールでは、多少、温度の制約が緩和されるものの、活性化率が大幅に向上することはない。

そこで、この温度制約の問題を解決するために、近年では、レーザー照射装置によるレーザーアニールが多く用いられるようになってきた。レーザーアニールでは、光源としてＮｄ：ＹＡＧやＮｄ：ＹＬＦなどの固体レーザーが用いられ、その第２高調波（ＳＨＧ）による可視〜近紫外領域のパルス光が利用される。この波長域では、Ｓｉ単結晶の光学吸収係数は、概ね１０^３〜１０^４ｃｍ^−１程度となり、レーザー光のほとんどが表面１μｍ以内で吸収されてジュール熱となり、局所的な加熱が可能となる。また、レーザーパルス幅は、数１００ｎ秒程度であり、高温の保持時間も極めて短いため、不純物の拡散をほとんど無視することができるというメリットがある。従って、レーザーアニールを用いたｐ型のコレクタ層１００の活性化では、照射エネルギー、繰り返し周波数、スキャン速度を調整することにより、表面側に影響を与えることなしに、活性化率を７０％以上にすることが可能である。

しかしながら、ｎ型のフィールドストップ層１１２に対してレーザーアニールを施す場合には、問題が生じる。すなわち、ｎ型のフィールドストップ層１１２は、構成上ｐ型のコレクタ層１００よりも深く位置するため、レーザー光が届かず、もっぱらＦＺ基板１０表層部からの熱伝導により加熱が行われることになる。そのため、活性化率を高めるようアニール温度を上げると、レーザーの照射エネルギーを上げざるを得ず、その場合には、ＦＺ基板１０の表層部の温度は、Ｓｉ単結晶の融点を超えてしまう。その結果、ＦＺ基板１０の基板表面（裏面側の表面）から１μｍ程度の領域は溶融し、照射が終わると、基板奥からの固相エピタキシャル成長によって再結晶化が行われる。

いったん溶融した結晶部分は、再結晶化の過程において、様々な擾乱（例えば、温度分布、雰囲気、自然酸化膜、異物などの相違）の影響を受けて、完全な単結晶に戻ることはなく、一部に多結晶を含んだ結晶となる。その場合、結晶欠陥が残留することとなり、とくに、ｐ型のコレクタ層１００とｎ型のフィールドストップ層１１２との境界辺りでは、ｐｎ接合リーク（以下、接合リークという）が発生する。従って、ｎ型フィールドストップ層１１２を活性化する場合は、活性化率を向上させるとともに、多結晶による結晶欠陥を抑制することが重要な課題となる。

そこで、本発明の目的は、ＦＺまたはＣＺ−ＦＺ基板を用いて製造される電力用半導体装置の、裏面側の不純物層のレーザーアニール工程で生じる多結晶に由来する結晶欠陥を低減することが可能な製造方法を提供することにある。

また、本発明に係る電力用半導体装置の製造方法は、低濃度の第１導電型（ｎ型）の不純物がドープされたＳｉ単結晶基板の主面側にゲート電極を含むＭＯＳゲート構造およびエミッタ電極を形成する工程と、前記ゲート電極を含むＭＯＳゲート構造およびエミッタ電極が形成されたＳｉ単結晶基板を裏面側から研削する工程と、前記裏面が研削されたＳｉ単結晶基板に裏面側から第１導電型（ｎ型）の不純物および第２導電型（ｐ型）の不純物をこの順序で注入する不純物注入工程と、前記不純物注入工程で形成された不純物層に裏面からレーザーを照射して不純物層を活性化するレーザーアニール工程と、前記不純物層が活性化されたＳｉ単結晶基板にコレクタ電極を形成する工程と、前記レーザーアニール工程を経た前記Ｓｉ単結晶基板の裏面に対してＸ線回折試験を行って、Ｓｉ単結晶内に含まれる多結晶成分の割合を表す多結晶度を測定する多結晶度測定工程と、を含む製造工程によって製造される電力用半導体装置の製造方法であって、前記多結晶度測定工程では、前記レーザーアニール工程でレーザー照射条件を各種変えて製造された前記電力用半導体装置それぞれについて前記多結晶度を測定し、前記測定した多結晶度が２００ｐｐｍ以下であった場合、前記レーザー照射条件のデータを記憶装置に蓄積しておき、その後、前記電力用半導体装置を製造するときの前記レーザーアニール工程では、前記記憶装置から読み出した前記レーザー照射条件のデータに従って前記不純物層にレーザーを照射することを特徴とする。

詳細は、実施形態で説明するが、発明者らのＸ線回折試験の結果によれば、第１導電型（ｎ型）の不純物が低濃度にドープされたＳｉ単結晶基板、すなわち、ＦＺ法またはＣＺ−ＦＺ法で製造されたＳｉ単結晶基板を用いて製造された電力用半導体装置（ＦＳ型ＩＧＢＴ素子）では、その多結晶度が２００ｐｐｍ以下、さらに好ましくは、１００ｐｐｍ以下である場合には、多結晶に由来する結晶欠陥や接合リークがほとんど生じないことが判っている。そして、本発明では、その電力用半導体装置の製造工程に、その多結晶度を測定する多結晶度測定工程が含まれている。従って、レーザーアニール工程で実施されたレーザー照射の様々な照射条件の中から、多結晶度が２００ｐｐｍ以下、さらに好ましくは、１００ｐｐｍ以下であったような照射条件を選択し、その選択した照射条件を、その後に製造する電力用半導体装置のレーザーアニール工程でのレーザー照射条件として用いることにより、レーザーアニール工程で生じる多結晶に由来する結晶欠陥や接合リークを減ずることができる。

本発明によれば、ＦＺまたはＣＺ-ＦＺ基板を用いて製造された電力用半導体装置の、裏面側の不純物層のレーザーアニール工程で生じる多結晶に由来する結晶欠陥を低減することが可能になる。

トレンチＭＯＳゲート構造を有する従来の一般的なＦＳ型ＩＧＢＴ素子の断面構造の例を示した図。本発明の第１の実施形態に係るＦＳ型ＩＧＢＴ素子の製造工程の概略を、素子の断面構造の変遷として示した図。第１の実施形態における製造方法に従って製造したＦＳ型ＩＧＢＴ素子を試料として、そのコレクタ層の表面にＸ線を照射してＸ線回折試験を行った結果の例を示した図。レーザーアニール時のレーザー照射条件を変化させた様々な試料に対する多結晶度測定結果の例を示した図。図４における多結晶度測定に用いた試料について、接合リークおよび結晶欠陥の有無を調べた結果を示した図。接合リークがあった試料について結晶欠陥部分を透過電子顕微鏡で観察した観察像の例を示した図。本発明の第４の実施形態に係るＦＳ型ＩＧＢＴ素子１の製造工程フローの例を示した図。本発明の第５の実施形態に係る電力変換装置（インバータ装置）の回路構成の例を示した図。

以下、本発明の実施形態について図面を参照して詳細に説明する。

（第１の実施形態）
図２は、本発明の第１の実施形態に係るＦＳ型ＩＧＢＴ素子の製造工程の概略を、素子の断面構造の変遷として示した図あり、（ａ）は、主面にＭＯＳゲート構造およびエミッタ電極を形成した時点での断面構造、（ｂ）は、裏面研削した時点での断面構造、（ｃ）は、裏面に不純物拡散をした時点での断面構造、（ｄ）は、裏面にコレクタ電極を形成した時点での断面構造である。なお、本発明の実施形態に係るＦＳ型ＩＧＢＴ素子の断面構造は、図１に示したＦＳ型ＩＧＢＴ素子１の断面構造と同じであるので、その構成要素の名称および符号については、図１と同じものを用いる。

まず、ＦＺ法（ＣＺ−ＦＺ法でもよい）で製造されたｎ⁻型Ｓｉ単結晶のウェハであるＦＺ基板１０を用意し、イオン注入装置を用いて、ＦＺ基板１０の主面に所定の形状のマスクをかけることにより領域を選択して、ボロン（Ｂ）などｐ型不純物を注入し、ＦＺ基板１０すなわちドリフト層１１０よりも高不純物濃度のチャネル領域１２０およびフローティング領域１２６を形成する。また、同様にして、チャネル領域１２０の上部で、その周縁部を除いた領域にボロン（Ｂ）などｐ型不純物を高濃度に注入して、チャネル領域１２０およびフローティング領域１２６よりも高不純物濃度のｐ^＋型のエミッタ領域１２１を形成し、さらに、チャネル領域１２０の上部で、その周縁部の領域にリン（Ｐ）やひ素（Ａｓ）などのｎ型の不純物を高濃度に注入して、チャネル領域１２０およびフローティング領域１２６よりも高不純物濃度のｎ^＋型のソース領域１３０を形成する。

続いて、チャネル領域１２０の境界部分を選択して、異方性エッチング処理を施し、チャネル領域１２０よりも深いトレンチを形成する。そして、そのトレンチの内壁に熱酸化などによるゲート絶縁膜３００を形成し、そのトレンチの内部およびＦＺ基板１０の主面にポリシリコン（多結晶Ｓｉ）を堆積させてゲート電極２００を形成する。この時点で、ゲート電極２００と、ゲート絶縁膜３００と、ソース領域１３０と、チャネル領域１２０と、ドレイン領域であるドリフト層１１０とからなる縦型のＭＯＳゲート構造が形成されたことになる。

続いて、ＦＺ基板１０の主面に堆積されたポリシリコンを除去し、酸化Ｓｉや窒化Ｓｉなどからなる絶縁膜４０１を形成する。そして、その形成した絶縁膜４０１のうち、エミッタ領域１２１の上部、および、ソース領域１３０のうちゲート電極２００に接する近傍領域を除いた領域の上部をエッチングして、開口部を形成し、その上部にアルミニウムなどの金属を堆積させてエミッタ電極６００を形成する。従って、エミッタ電極６００は、ソース領域１３０およびエミッタ領域１２１の両方に接し、電気的に導通した状態となる（図２（ａ）参照）。

続いて、ＦＺ基板１０の主面にポリイミドなどを主成分とする耐熱性樹脂の保護膜（図示省略）を形成した上で、ＦＺ基板１０の裏面をバックグラインドやエッチングにより、研磨、研削し、ＦＺ基板１０を、厚さが５０〜２００μｍ程度の薄膜になるまで加工する（図２（ｂ）参照）。

続いて、イオン注入装置を用いて、リン（Ｐ）やひ素（Ａｓ）などのｎ型不純物をＦＺ基板１０の裏面にやや深く注入して、ドリフト層１１０よりも高不純物濃度のｎ型のフィールドストップ層１１２を形成し、さらに、ボロン（Ｂ）などのｐ型不純物をＦＺ基板１０の裏面に浅く注入して、フィールドストップ層１１２よりも高不純物濃度のｐ型のコレクタ層１００を形成する（図２（ｃ）参照）。さらに、レーザー照射装置などを用いて、これらの不純物層にレーザーを照射し、レーザーアニールにより不純物を活性化させる。

続いて、裏面のコレクタ層１００の表面にアルミニウム、チタン、ニッケル、金をこの順序で積層してコレクタ電極５００を形成する（図２（ｄ）参照）。その後、このウェハをダイシングして、ＦＳ型ＩＧＢＴ素子チップとする。

なお、以上に説明したＦＳ型ＩＧＢＴ素子１の製造方法において、ＦＺ基板１０をｐ⁻型Ｓｉ単結晶であるとし、各不純物注入領域の導電型について、ｐ型とｎ型をすべて入れ替えたものであってもよい（以下の実施形態でも同じ）。

（第２の実施形態）
図３は、第１の実施形態における製造方法に従って製造したＦＳ型ＩＧＢＴ素子１を試料として、そのコレクタ層１００の表面にＸ線を照射してＸ線回折試験を行った結果の例を示した図で、（ａ）は、θ−２θスキャンＸ線回折スペクトルの例、（ｂ）は、ロッキングカーブの例である。なお、このＸ線回折試験では、いわゆる薄膜Ｘ線回折装置を用い、Ｘ線源として、Ｃｕ−Ｋ線（フィルタなし、Ｋ_α、Ｋ_βの両線共存）を使用し、入射角は全反射条件（薄膜ＸＲＤ）とした。なお、このＸ線回折試験は、試料に形成されたコレクタ電極５００をエッチングなどで除去した後に行われる。

以上の条件のもと、Ｘ線回折試験では、まず、θ−２θスキャンを行い、回折ピークを探索する。そして、そのスキャンで見つかった特定の回折条件にθ−２θを固定し、次に、試料の面内回転角φ（図３（ｂ）では、２θと表示）をスキャンしていわゆるロッキングカーブを取得する。この試験において、単結晶が不完全で多結晶成分を含む場合には、複数の面からの回折ピークが得られる。同様に、ロッキングカーブでは、４回対称性に基づく同一面指数の回折以外にサブピークが現れる。

図３（ａ）に示すように、θ−２θスキャンしたＸ線回折スペクトルでは、２θ＝６０〜７０ｄｅｇ付近にＳｉ（４００）面の回折ピークが見える。同じく２θ＝５６ｄｅｇ付近にＳｉ（３１１）面の回折ピークが見えるが、この回折ピークは、未処理のＳｉ単結晶基板からも得られているので、Ｃｕ−Ｋ_β線によるＳｉ（４００）面由来の回折ピークと判断される。さらに詳しく解析すると、２θ＝４７ｄｅｇ付近にＳｉ（２２０）面の回折ピーク、２θ＝２８ｄｅｇ付近にＳｉ（１１１）面の回折ピークが見える。このことから、ＦＳ型ＩＧＢＴ素子１の裏面側の結晶には、多結晶が僅かに含まれていることが判る。

次いで、図３（ｂ）に示すように、Ｓｉ（４００）面の回折ピークのロッキングカーブでは、Ｓｉ（４００）面の対称性を反映して、回折ピーク（メインピーク）が４回出現している。しかも、メインピーク以外の場所で、Ｓｉ（４００）面の回折ピーク（サブピーク）が微弱ながら観測されている（図３（ｂ）で、矢印を付した箇所）。これは、レーザーアニールにより再結晶化したコレクタ層１００が多結晶ライクな結晶であり、単結晶になりきれず、多結晶が残留している結晶であることを裏付けるものである。

ここで、単結晶の中に残留する多結晶の割合を数値化する方法を、以下に示す。なお、ここでいう多結晶とは、単結晶化したＳｉ基板中に現れる結晶軸を異にする小さな結晶化領域をいう。

単結晶の中に残留する多結晶の割合を示す数値として、図３（ｂ）のようなロッキングカーブに出現するサブピークの本数を指標としてもよいが、入射Ｘ線の強度の依存性を取り除くために、ここでは回折ピークの積分強度を用いる。すなわち、ここでは、ロッキングカーブの曲線を横軸の角度φ（図３（ｂ）では、２θ）で積分した値を積分強度と定義し、さらに、メインピーク部分およびサブピーク部分のそれぞれの積分強度をＩ_mainおよびＩ_subとしたとき、その両者の比、Ｉ_sub／Ｉ_mainを多結晶度と定義する。当然この値が大きいほど、多くの多結晶を含むことを意味する。なお、図３（ｂ）の例では、多結晶度は２５ｐｐｍとなる。

（第３の実施形態）
図４は、レーザーアニール時のレーザー照射条件を変化させた様々な試料に対する多結晶度測定結果の例を示した図で、（ａ）は、照射エネルギーを試料Ｂ＜試料Ａ＜試料Ｃと変化させた場合の各試料の多結晶度を比較した例、（ｂ）は、レーザーパルスのショット数を試料Ｄ＜試料Ａと変化させた場合の各試料の多結晶度を比較した例である。なお、図４（ａ）、（ｂ）の比較において、変化させる照射条件以外の照射条件は、いずれの試料についても同じである。

図４（ａ）の例よれば、多結晶度は、照射エネルギーが高い場合の方が低い場合よりも小さくなるが、照射エネルギーが中程度のところに、多結晶度が最小になる最適点があると予想される。また、図４（ｂ）の例よれば、多結晶度は、レーザーパルスのショット数が多い場合に小さく、ショット数が少ない場合に大きくなることが判る。なお、多結晶度は、この他にも、使用するレーザーの波長、スキャン速度、自然酸化膜の有無、照射雰囲気などに依存して、その値が変わる。

図５は、図４における多結晶度測定に用いた試料について、接合リークおよび結晶欠陥の有無を調べた結果を示した図である。また、図６は、接合リークがあった試料について結晶欠陥部分を透過電子顕微鏡で観察した観察像の例を示した図である。図５によれば、多結晶度が１０００ｐｐｍに近かった試料Ｄだけに、接合リークが認められた。そこで、試料Ｄについて、接合リーク箇所の位置を液晶法で特定し、その箇所についてＦＩＢ（収束イオンビーム）加工装置にて断面を作製し、透過電子顕微鏡による観察を行った。

図６の観察像には、結晶転位による結晶欠陥が観察されている。結晶欠陥のうち、さらに大きなものが、Ｓｉ基板（図１では、ＦＺ基板１０）中のコレクタ電極５００との界面からｐ型のコレクタ層１００とn型のフィールドストップ層１１２とのｐｎ接合部に達し、接合リークの原因となっていると推定される。

図５の接合リークおよび結晶欠陥の有無の結果から判断すれば、結晶欠陥による接合リークを引き起こさない多結晶度の最小値は、多結晶度が２２０ｐｐｍと８９１ｐｐｍとの間にあることが判る。このことに、多少のマージンを勘案して、多結晶度が２００ｐｐｍ以下、さらに、より好ましくは１００ｐｐｍ以下になるような照射条件でレーザーアニールを行えば、結晶欠陥や接合リークがほとんど生じることのないＦＳ型ＩＧＢＴ素子１を得ることができることを意味する。

（第４の実施形態）
図７は、本発明の第４の実施形態に係るＦＳ型ＩＧＢＴ素子１の製造工程フローの例を示した図である。このＦＳ型ＩＧＢＴ素子１の製造工程フローは、第１の実施形態におけるＦＳ型ＩＧＢＴ素子１の製造工程に、ＦＳ型ＩＧＢＴ素子１裏面の不純物層に対するＸ線回折試験を行う多結晶度測定工程を追加したものである。

すなわち、第４の実施形態に係るＦＳ型ＩＧＢＴ素子１の製造工程は、図７に示すように、主面ＭＯＳゲート構造およびエミッタ電極形成工程（ステップＳ１０）と、裏面研削工程（ステップＳ２０）と、裏面不純物注入工程（ステップＳ３０）と、レーザーアニール工程（ステップＳ４０）と、裏面コレクタ電極形成工程（ステップＳ５０）と、多結晶度測定工程（ステップＳ７０）と、を含んで構成される。このうち、レーザーアニール工程（ステップＳ４０）と多結晶度測定工程（ステップＳ７０）とを除けば、第１の実施形態で説明したＦＳ型ＩＧＢＴ素子１の製造工程と同じである。以下、第１の実施形態と相違する部分のみ説明する。

多結晶度測定工程（ステップＳ７０）は、本実施形態で追加された工程であり、裏面コレクタ電極形成工程（ステップＳ５０）が完了し、ウェハがダイシングされた時点（ダイシング工程：図示省略）で、例えば、工程の管理者などが、多結晶度を測定するか否かを判断する（ステップＳ６０）。そして、多結晶度を測定する場合には（ステップＳ６０でＹｅｓ）、ダイシング後のＦＳ型ＩＧＢＴ素子１のチップを所定の個数取り出し、取り出したＦＳ型ＩＧＢＴ素子１のチップを試料として、多結晶度測定工程（ステップＳ７０）に流す。また、多結晶度を測定しない場合には（ステップＳ６０でＮｏ）、ダイシング後のＦＳ型ＩＧＢＴ素子１のチップは、パッケージング工程または選別検査工程などに流される。

図７において、多結晶度測定工程（ステップＳ７０）は、詳細には、Ｘ線回折試験工程（ステップＳ７１）および多結晶度評価工程（ステップＳ７２）を含んで構成される。そして、Ｘ線回折試験工程（ステップＳ７１）では、試料として取り出したＦＳ型ＩＧＢＴ素子１のチップを対象にして、第２の実施形態で示したＸ線回折試験を実施する。すなわち、試料となるＦＳ型ＩＧＢＴ素子１の裏面のコレクタ電極５００を除去し、露出したコレクタ層１００について、θ−２θスキャンおよびロッキングカーブ取得のＸ線回折試験を実施する。そして、得られたロッキングカーブから、第２の実施形態で示したようにして、メインピーク部分の積分強度とサブピーク部分の積分強度との比として多結晶度を算出する。

また、多結晶度評価工程（ステップＳ７２）では、ステップＳ７１で算出した多結晶度と、当該ＦＳ型ＩＧＢＴ素子１が製造された過程におけるレーザーアニール工程（ステップＳ４０）で設定された各種の照射条件パラメータと、を対応付けたデータを、レーザー照射条件データとして、例えば、Ｘ線回折試験装置に付属する制御用コンピュータ（図示省略）の記憶装置２０に蓄積する。すなわち、制御用コンピュータは、多結晶度が２００ｐｐｍまたは１００ｐｐｍ以下のレーザー照射条件データを選択し、選択したレーザー照射条件データを記憶装置２０に蓄積する。

このように、多結晶度が２００ｐｐｍまたは１００ｐｐｍ以下のレーザー照射条件データを選択して記憶装置２０に蓄積するのは、第３の実施形態において説明したように、多結晶度が２００ｐｐｍ以下、または、より好ましくは１００ｐｐｍ以下の場合、結晶欠陥や接合リークがほとんど生じることのないＦＳ型ＩＧＢＴ素子１が得られることが判っているからである。言い換えれば、記憶装置２０には、レーザーアニール工程（ステップＳ４０）で多結晶の残留に由来する結晶欠陥や接合リークをほとんど引き起こすことのないレーザー照射条件データが蓄積されることになる。

図７に示すように、レーザーアニール工程（ステップＳ４０）には、レーザー照射に関して、レーザーの波長、照射エネルギー、照射ショット数、ショットパルス幅、周期、スキャン速度などの多数の照射条件パラメータを設定する照射条件設定工程（ステップＳ４１）が含まれており、その工程で多数の照射条件パラメータが設定された後、レーザー照射工程（ステップＳ４２）が実施される。

通常、照射条件パラメータを設定する場合、そのパラメータの組み合わせの数が多数に及ぶので、工程の管理者は、適切なパラメータの選択に苦慮する。しかしながら、本実施形態では、レーザーアニール工程（ステップＳ４０）でのレーザー照射工程（ステップＳ４）において結晶欠陥や接合リークをほとんど引き起こすことのないレーザー照射条件のデータが、多結晶度測定工程（ステップＳ７０）で記憶装置２０に蓄積されるようにされている。すなわち、本実施形態では、幾種類かの照射条件パラメータでＦＳ型ＩＧＢＴ素子１を製造し、その多結晶度を取得し、その多結晶度が２００ｐｐｍ以下、または、より好ましくは１００ｐｐｍ以下になるものがあった場合には、その照射条件パラメータは、レーザー照射条件データとして記憶装置２０に蓄積される

従って、いったん、記憶装置２０にレーザー照射条件データが蓄積されると、それ以降のレーザー照射条件設定工程（ステップＳ４１）では、記憶装置２０を参照することにより、多結晶度が２００ｐｐｍ以下、または、より好ましくは１００ｐｐｍ以下になるようなレーザーアニールを行うことが可能な照射条件パラメータを容易に設定することができる。よって、多結晶度が２００ｐｐｍ以下、または、より好ましくは１００ｐｐｍ以下になるようなＦＳ型ＩＧＢＴ素子１の製造をより容易に行えるようになる。

こうして、記憶装置２０に様々な照射条件パラメータと多結晶度とを対応付けたレーザー照射条件データが多数蓄積された場合には、その照射条件データを統計処理するなどすることにより、多結晶度がより小さくなるような照射条件パラメータを得ることも可能となる。従って、レーザーアニール工程（ステップＳ４０）で発生する結晶欠陥や接合リークをより低減することができるようになるので、ＦＳ型ＩＧＢＴ素子１の製造歩留まりを向上させることができる。

（第５の実施形態）
図８は、本発明の第５の実施形態に係る電力変換装置（インバータ装置）の回路構成の例を示した図である。図８に示すように、電力変換装置７は、インダクタンス９を介して正電源端子９００および負電源端子９０１から供給される直流電流を、例えば、３相の交流電流に変換して、Ｕ端子９１０、Ｖ端子９１１およびＷ端子９１２から出力し、モータ８などに供給する装置である。

ここで、電力変換装置７は、３組の交流波生成回路７１，７２，７３によって構成される。そして、それぞれの交流波生成回路７１，７２，７３は、スイッチング素子７０１，７０３，７０５およびそのスイッチング素子７０１，７０３，７０５のコレクタ−エミッタ間に逆極性に接続されたダイオード７１１，７１３，７１５からなる上位側スイッチング回路と、スイッチング素子７０２，７０４，７０６およびそのスイッチング素子７０２，７０４，７０６のコレクタ−エミッタ間に逆極性に接続されたダイオード７１２，７１４，７１６からなる下位側スイッチング回路と、によって構成される。

上位側スイッチング回路のスイッチング素子７０１，７０３，７０５のコレクタは、正電源端子９００に接続され、また、下位側スイッチング回路のスイッチング素子７０２，７０４，７０６のエミッタは、負電源端子９０１に接続される。また、上位側スイッチング回路のスイッチング素子７０１，７０３，７０５のエミッタは、下位側スイッチング回路のスイッチング素子７０２，７０４，７０６のコレクタに接続され、そのそれぞれの接続点は、Ｕ端子９１０、Ｖ端子９１１およびＷ端子９１２に接続される。

さらに、スイッチング素子７０１，７０３，７０５のゲートには、ゲート回路８０１，８０３，８０５の出力が接続され、また、スイッチング素子７０２，７０４，７０６のゲートには、ゲート回路８０２，８０４，８０６の出力が接続される。そして、ゲート回路８０１〜８０６から出力される制御信号によりスイッチング素子７０１〜７０６のオン・オフが制御され、Ｕ端子９１０、Ｖ端子９１１およびＷ端子９１２からは、３相の交流電流が出力される。

本実施形態では、電力変換装置７に含まれるスイッチング素子７０１〜７０６として、前記第４の実施形態で示した製造工程で製造されたＦＳ型ＩＧＢＴ素子１を用いる。前記したように、４の実施形態で示した製造工程で製造されたＦＳ型ＩＧＢＴ素子１は、レーザーアニール工程で多結晶に由来する結晶欠陥や接合リークがほとんど生じないものであるため、そのＦＳ型ＩＧＢＴ素子１を用いた電力変換装置７の信頼性が向上する。

なお、この第５の実施形態では、電力変換装置７として、直流電流を３相の交流電流に変換するインバータ装置の例を示したが、電力変換装置７は、直流電流を２相の交流電流に変換するインバータ装置であってもよい。

また、本明細書では、電力用半導体装置の例として、ＦＳ型ＩＧＢＴ素子１を取り上げて説明したが、電力用半導体装置は、ＦＳ型ＩＧＢＴ素子１に限定されるものではなく、主面側にＭＯＳゲート構造を有し、裏面側に互いに導電型の異なる不純物層を有するものであれば、縦型構造のサイリスタ素子やＭＯＳ素子などであってもよい。

１ＦＳ型ＩＧＢＴ素子（電力用半導体装置）
７電力変換装置
８モータ
９インダクタンス
１０ＦＺ基板（ｎ⁻型：Ｓｉ単結晶基板）
２０記憶装置
７１〜７３交流波生成回路
１００コレクタ層（ｐ型：第２導電型の第１の不純物層）
１１０ドリフト層（ｎ⁻型）
１１２フィールドストップ層（ｎ型：第１導電型の第２の不純物層）
１２０チャネル領域（ｐ型）
１２１エミッタ領域（ｐ^＋型）
１２６フローティング領域（ｐ型）
１３０ソース領域（ｎ^＋型）
２００ゲート電極
２０１ゲート端子
３００ゲート絶縁膜
４０１絶縁膜
５００コレクタ電極
５０１コレクタ端子
６００エミッタ電極
６０１エミッタ端子
７０１〜７０６スイッチング素子（並列回路）
７１１〜７１６ダイオード（並列回路）
８０１〜８０６ゲート回路
９００正電源端子（直流端子）
９０１負電源端子（直流端子）
９１０Ｕ端子（交流端子）
９１１Ｖ端子（交流端子）
９１２Ｗ端子（交流端子）

Claims

低濃度の第１導電型の不純物がドープされたＳｉ単結晶基板の主面側にゲート電極を含むＭＯＳゲート構造およびエミッタ電極を形成する工程と、前記ゲート電極を含むＭＯＳゲート構造およびエミッタ電極が形成されたＳｉ単結晶基板を裏面側から研削する工程と、前記裏面が研削されたＳｉ単結晶基板に裏面側から第１導電型の不純物および第２導電型の不純物をこの順序で注入する不純物注入工程と、前記不純物注入工程で形成された不純物層に裏面からレーザーを照射して不純物層を活性化するレーザーアニール工程と、前記不純物層が活性化されたＳｉ単結晶基板にコレクタ電極を形成する工程と、前記レーザーアニール工程を経た前記Ｓｉ単結晶基板の裏面に対してＸ線回折試験を行って、Ｓｉ単結晶内に含まれる多結晶成分の割合である多結晶度を測定する多結晶度測定工程と、を含む製造工程によって製造される電力用半導体装置の製造方法であって、
前記多結晶度測定工程では、前記レーザーアニール工程でレーザー照射条件を各種変えて製造された前記電力用半導体装置それぞれについて前記多結晶度を測定し、前記測定した多結晶度が２００ｐｐｍ以下であった場合、前記レーザー照射条件のデータを記憶装置に蓄積しておき、
その後、前記電力用半導体装置を製造するときの前記レーザーアニール工程では、前記記憶装置から読み出した前記レーザー照射条件のデータに従って前記不純物層にレーザーを照射すること
を特徴とする電力用半導体装置の製造方法。
前記多結晶度測定工程におけるＸ線回折試験は、薄膜Ｘ線回折装置を用いたＸ線回折試験であり、
前記多結晶度は、前記Ｘ線回折試験でのＳｉ（４００）面の回折ピークについてのロッキングカーブ測定で得られるスペクトル曲線のうち、単結晶に由来するピーク部分を積分した値と多結晶に由来するピーク部分を積分した値の比として算出されたものであること
を特徴とする請求項１に記載の電力用半導体装置の製造方法。
前記Ｓｉ単結晶基板は、ＦＺ法またはＣＺ-ＦＺ法で製造された単結晶基板であること
を特徴とする請求項１または請求項２に記載の電力用半導体装置の製造方法。