JP2006202883A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】 黒鉛の析出を低減でき、かつ、ＳｉＣ基板とオーミック電極との接触抵抗を充分に低減することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】 ＳｉＣ基板１と、ＳｉＣ基板１にオーミック接触しているオーミック電極２とを有する半導体装置１０であって、オーミック電極２が、ＳｉＣ基板１上に配置されているシリサイド（ＮｉＳｉ）２ｅと、シリサイド２ｅ上に配置されている第１のＮｉ層２ａと、第１のＮｉ層２ａ上に配置されているＴｉ層２ｂと、Ｔｉ層２ｂ上に配置されておりＮｉ２ｄ_１とＳｉ２ｄ_２とを含んでなるＮｉ／Ｓｉ層２ｄと、Ｎｉ／Ｓｉ層２ｄ上に配置されている第２のＮｉ層２ｃとを有してなることを特徴とする。
【選択図】 図１

Description

本発明は、ショットキーダイオード、ＰＮダイオード、ＭＯＳＦＥＴなどをなすＳｉＣを含んだ半導体装置および半導体装置の製造方法に関する。

ワイドバンドギャップ半導体材料であるＳｉＣを用いたショットキーダイオード、ＰＮダイオード、ＭＯＳＦＥＴなどが従来から提案されている（例えば特許文献１、特許文献２、特許文献３参照）。このような半導体素子及び半導体素子からなる半導体装置では、ＳｉＣ基板上に低抵抗なオーミック電極を形成する必要がある。

図８及び図９は、従来の半導体装置の一例であり、ＳｉＣ基板上に形成した従来のオーミック電極の例を示す模式断面図である。図８に示すオーミック電極２は、ＳｉＣ基板１上にＮｉ層２ａを堆積させた後にこれらを焼鈍して形成されたＮｉ単層焼鈍電極である。図９に示すオーミック電極２は、ＳｉＣ基板１上にＮｉ層２ａを堆積し、そのＮｉ層２ａ上にＴｉ層２ｂを堆積し、そのＴｉ層２ｂ上にＮｉ層２ｃを堆積し、その後これらを焼鈍して形成されたＮｉ／Ｔｉ／Ｎｉ焼鈍電極である。
特開２０００−２０８４３８号公報 特開平０６−４５６５１号公報 特開平０６−９７１０７号公報

しかしながら、図８に示すＮｉ単層焼鈍電極では、焼鈍時に、ＳｉＣ基板１のＳｉ原子とＮｉ層２ａのＮｉ原子が反応して低抵抗なシリサイド２ｅが形成されて低抵抗なオーミック電極２となるが、その反応の残りであるＣが黒鉛２ｆとして析出してしまう。この黒鉛２ｆは半導体装置の製造工程における焼鈍後のプロセスを汚染させてしまう。また、図９に示すＮｉ／Ｔｉ／Ｎｉ焼鈍電極では、焼鈍時に生じるＣの一部をＴｉ層２ｂで反応させて黒鉛２ｆの析出量を低減させることができるが、そのＴｉ層２ｂを設けることなどによりＮｉ／Ｔｉ／Ｎｉ焼鈍電極とＳｉＣ基板１間の接触抵抗が増大してしまう。

図１０は、Ｎｉ単層焼鈍電極と各種のＮｉ／Ｔｉ／Ｎｉ焼鈍電極とについて、接触抵抗と黒鉛析出量との関係を示す図である。図１０では、縦軸にＳｉＣ基板とオーミック電極（Ｎｉ単層焼鈍電極又はＮｉ／Ｔｉ／Ｎｉ焼鈍電極）との接触抵抗ρｃ［Ωｃｍ^２］をとり、横軸に黒鉛析出量をとっている。図１０に示されているように、Ｎｉ単層焼鈍電極は、接触抵抗ρｃが小さく良好にオーミック接触しているが、黒鉛析出量が多い。図１０に示す各種のＮｉ／Ｔｉ／Ｎｉ焼鈍電極は、Ｎｉ層２ａ，２ｃ又はＴｉ層２ｂの厚さを変える、或いは焼鈍条件を変えるなどして、接触抵抗ρｃの低減と黒鉛析出量の低減との両立を目指して作成されたものである。しかし、図１０に示す各種のＮｉ／Ｔｉ／Ｎｉ焼鈍電極では、接触抵抗ρｃ［Ωｃｍ^２］を小さくすると黒鉛析出量が多くなり、黒鉛析出量を小さくすると接触抵抗ρｃ［Ωｃｍ^２］が大きくなっている。このように、従来のＮｉ単層焼鈍電極及びＮｉ／Ｔｉ／Ｎｉ焼鈍電極では、黒鉛の析出量と接触抵抗とがトレードオフの関係にあり、このトレードオフの関係を大きく打破した特性を有するオーミック電極を構成することができなかった。

本発明は、このような事情を考慮してなされたものであり、黒鉛の析出を低減でき、かつ、ＳｉＣ基板とオーミック電極との接触抵抗を充分に低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。

上述した課題を解決するために、請求項１に記載の発明は、ＳｉＣ基板と、前記ＳｉＣ基板にオーミック接触しているオーミック電極とを有する半導体装置であって、前記オーミック電極が、前記ＳｉＣ基板上に配置されているＮｉＳｉと、前記ＮｉＳｉ上に配置されている第１のＮｉ層と、前記第１のＮｉ層上に配置されているＴｉ層と、前記Ｔｉ層上に配置されておりＮｉとＳｉとを含んでなるＮｉ／Ｓｉ層と、前記Ｎｉ／Ｓｉ層上に配置されている第２のＮｉ層とを有してなることを特徴とする半導体装置である。

また、請求項２に記載の発明は、請求項１に記載の半導体装置において、前記Ｎｉ／Ｓｉ層がＮｉとＳｉとを少なくとも１層ずつ交互に積層したものであることを特徴とする。

また、請求項３に記載の発明は、請求項２に記載の半導体装置において、前記Ｎｉ／Ｓｉ層のＮｉとＳｉとのモル比が２：１であることを特徴とする。

また、請求項４に記載の発明は、請求項２又は３に記載の半導体装置において、前記Ｎｉ／Ｓｉ層のＮｉとＳｉとの膜厚比が１１：１０であることを特徴とする。

また、請求項５に記載の発明は、請求項１に記載の半導体装置において、前記Ｎｉ／Ｓｉ層がＮｉとＳｉとの合金であることを特徴とする。

また、請求項６に記載の発明は、請求項１から５のいずれか一項に記載の半導体装置が、少なくともダイオードを構成し、前記オーミック電極は前記ダイオードの電極をなすことを特徴とする。

また、請求項７に記載の発明は、請求項１から５のいずれか一項に記載の半導体装置が、少なくとも、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ、ＭＥＳＦＥＴ、ＳＩＴ、ＪＦＥＴ、バイポーラトランジスタのいずれかのデバイスを構成し、前記オーミック電極は前記いずれかのデバイスの電極をなすことを特徴とする。

また、上述した課題を解決するために、請求項８に記載の発明は、ＳｉＣ基板上に第１のＮｉ層を形成し、前記第１のＮｉ層上にＴｉ層を形成し、前記Ｔｉ層上に、ＮｉとＳｉとを含んでなるＮｉ／Ｓｉ層を形成し、前記Ｎｉ／Ｓｉ層上に第２のＮｉ層を形成し、前記ＳｉＣ基板、第１のＮｉ層、Ｔｉ層、Ｎｉ／Ｓｉ層及び第２のＮｉ層について焼鈍することを特徴とする半導体装置の製造方法である。

また、請求項９に記載の発明は、請求項８に記載の半導体装置の製造方法において、前記Ｎｉ／Ｓｉ層を、ＮｉとＳｉとを少なくとも１層ずつ交互に積層して形成するとともに、該ＮｉとＳｉとの膜厚比が１１：１０となるように形成することを特徴とする。

また、請求項１０に記載の発明は、請求項８又は９に記載の半導体装置の製造方法において、前記ＳｉＣ基板がＮ型の半導体であり、前記焼鈍によって、前記ＳｉＣ基板と前記第１のＮｉ層との境界付近にＮｉＳｉ（シリサイド）が形成されることを特徴とする。

この発明によれば、ＳｉＣ基板上の第１のＮｉ層上に形成されたＴｉ層と、最上層の第２のＮｉ層との間に、ＮｉとＳｉとを含むＮｉ／Ｓｉ層を配置している。これにより、焼鈍時における第２のＮｉ層からＳｉＣ基板へのＮｉ原子の移動をＮｉ／Ｓｉ層で阻止することができ、第２のＮｉ層とＳｉＣ基板との反応による黒鉛の析出を大幅に低減することができる。さらに、本発明によれば、Ｎｉ／Ｓｉ層は焼鈍時にシリサイド化するので、オーミック電極とＳｉＣ基板間の接触抵抗を充分に低減することができる。さらにまた、Ｎｉ／Ｓｉ層のＮｉとＳｉのモル比を調整して、焼鈍時に、Ｎｉ／Ｓｉ層のＮｉとＳｉとを過不足無く反応させることができるので、黒鉛の析出低減と、ＳｉＣ基板とオーミック電極間の接触抵抗低減とを高度に両立することができる。

以下、本発明の実施形態に係る半導体装置について、図面を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の構造を示す模式断面図である。本実施形態の半導体装置１０は、ＳｉＣ基板１と、ＳｉＣ基板１にオーミック接触しているオーミック電極２とを有して構成されている。ＳｉＣ基板１は、例えば高濃度に不純物を含んで低抵抗にされたＮ型の半導体とする。

オーミック電極２は、ＳｉＣ基板１上に配置されているＮｉＳｉであるシリサイド２ｅと、シリサイド２ｅ上に配置されている第１のＮｉ層２ａと、第１のＮｉ層２ａ上に配置されているＴｉ層２ｂと、Ｔｉ層２ｂ上に配置されているＮｉ／Ｓｉ層２ｄと、Ｎｉ／Ｓｉ層２ｄ上に配置されている第２のＮｉ層２ｃとを有して構成されている。シリサイド２ｅは、ＳｉＣ基板１上に、第１のＮｉ層２ａ、Ｔｉ層２ｂ、Ｎｉ／Ｓｉ層２ｄ及び第２のＮｉ層２ｃをこの順序で堆積させ、これらを焼鈍することで、ＳｉＣ基板１と第１のＮｉ層２ａとの境界近傍に形成されたものである。

Ｎｉ／Ｓｉ層２ｄは、Ｎｉ２ｄ_１とＳｉ２ｄ_２とを含んでなるものである。本実施形態のＮｉ／Ｓｉ層２ｄは、Ｎｉ２ｄ_１とＳｉ２ｄ_２とを交互に積層した構成としている。このＮｉ／Ｓｉ層２ｄの積層構造は、Ｎｉ２ｄ_１とＳｉ２ｄ_２とを１層ずつ交互に積層した構成としてもよい。また、Ｎｉ／Ｓｉ層２ｄが有するＮｉ２ｄ_１とＳｉ２ｄ_２との積層の組は、１組でもよく、複数組でもよい。また、Ｎｉ／Ｓｉ層２ｄにおけるＮｉ２ｄ_１とＳｉ２ｄ_２との上下関係は、Ｎｉ２ｄ_１がＳｉＣ基板１側である配置に限らず、Ｓｉ２ｄ_２がＳｉＣ基板１側である配置としてもよい。

ここで、Ｎｉ／Ｓｉ層２ｄは、Ｎｉ２ｄ_１とＳｉ２ｄ_２とのモル比が、２：１となる構成であることが好ましい。そして、Ｎｉ／Ｓｉ層２ｄをなすＮｉ２ｄ_１とＳｉ２ｄ_２との膜厚比は、１１：１０であることが好ましい。この膜厚比にすると、上記のモル比が２：１となるからである。

次に、本実施形態に係る半導体装置１０の製造方法について図１を参照して説明する。先ず、ＳｉＣ基板１を用意する。このＳｉＣ基板１は、例えば高濃度に不純物を含んで低抵抗にされたＮ型半導体とする。このＳｉＣ基板１の電極形成領域側の面（主面）は、ＳｉＣ基板１の反りを低減するために、鏡面加工されていることとしてもよい。また、ＳｉＣ基板１の電極形成領域については、研磨処理、加熱又はレーザー照射などを施すことで、荒らした（凸凹にした）状態としてもよい。ここで、研磨処理としては、サンドブラスト、グラインディング、ラッピングなどが挙げられる。このように、電極形成領域を荒らすことにより、ＳｉＣ基板１と後工程で形成されるオーミック電極２との接触抵抗をさらに低減することができる。

次いで、ＳｉＣ基板１の電極形成領域上に、第１のＮｉ層２ａを形成する。例えば、ＳｉＣ基板１の電極形成領域にＮｉを蒸着することで、第１のＮｉ層２ａを形成する。この蒸着には、スパッタリング法、電子ビーム（ＥＢ）蒸着法、イオンプレーティング法などを用いることができる。また、第１のＮｉ層２ａの形成は、蒸着以外の方法を用いてもよい。すなわち、化学気相成長法（ＣＶＤ法）、塗布・コーティング法、又は電気メッキ法などを用いて、第１のＮｉ層２ａを形成してもよい。
次いで、第１のＮｉ層２ａ上に、Ｔｉ層２ｂを形成する。このＴｉ層２ｂの形成は、上記第１のＮｉ層２ａの形成と同様に蒸着などで行う。

次いで、Ｔｉ層２ｂ上に、Ｎｉ／Ｓｉ層２ｄを形成する。このＮｉ／Ｓｉ層２ｄの形成は、例えば図１に示すように、Ｔｉ層２ｂ上にＮｉ２ｄ_１を堆積し、そのＮｉ２ｄ_１上にＳｉ２ｄ_２を堆積し、そのＳｉ２ｄ_２上にＮｉ２ｄ_１を堆積し、そのＮｉ２ｄ_１上にＳｉ２ｄ_２を堆積するという、Ｎｉ２ｄ_１及びＳｉ２ｄ_２の堆積を複数回繰り返す。各Ｎｉ２ｄ_１及びＳｉ２ｄ_２の堆積は、上記第１のＮｉ層２ａの形成と同様に蒸着などで行う。ここで、Ｎｉ２ｄ_１とＳｉ２ｄ_２との膜厚比が１１：１０となるように、装置定数を設定してＮｉ／Ｓｉ層２ｄを形成することが好ましい。この膜厚比にすると、Ｎｉ２ｄ_１とＳｉ２ｄ_２とのモル比が２：１となるからである。

次いで、Ｎｉ／Ｓｉ層２ｄ上に第２Ｎｉ層２ｃを形成する。この第２Ｎｉ層２ｃの形成は、上記第１のＮｉ層２ａの形成と同様に蒸着などで行う。

次いで、ＳｉＣ基板１、第１のＮｉ層２ａ、Ｔｉ層２ｂ、Ｎｉ／Ｓｉ層２ｄ及び第２のＮｉ層２ｃについて、焼鈍（アニール）を施す。ここで、アニール温度は、ＳｉＣ基板１と第１のＮｉ層２ａとからシリサイド（ＮｉＳｉ）２ｅが形成される温度以上とする。このアニール温度としては、例えば８００℃〜１０００℃とする。

この焼鈍により、ＳｉＣ基板１と第１のＮｉ層２ａとの境界近傍にシリサイド２ｅが形成される。これらにより、シリサイド２ｅ、第１のＮｉ層２ａ、Ｔｉ層２ｂ、Ｎｉ／Ｓｉ層２ｄ及び第２のＮｉ層２ｃからなるオーミック電極２がＳｉＣ基板１に良好にオーミック接触した半導体装置１０が完成する。

これらにより、本実施形態の半導体装置１０及びその製造方法によれば、焼鈍時における第２のＮｉ層２ｃからＳｉＣ基板１へのＮｉ原子の移動を積層したＮｉ／Ｓｉ層２ｄで阻止することができ、黒鉛２ｆの析出を大幅に低減することができる。さらに、本実施形態によれば、Ｎｉ／Ｓｉ層２ｄは焼鈍時にシリサイド化するので、オーミック電極２とＳｉＣ基板１間における低抵抗なオーミック接触の形成に必要な量のシリサイドを確保することができる。

また、本実施形態によれば、Ｎｉ／Ｓｉ層２ｄの形成時にＮｉ２ｄ_１とＳｉ２ｄ_２とのモル比が２：１となるようにしているので、焼鈍時に、Ｎｉ／Ｓｉ層２ｄがＮｉ_２Ｓｉを形成し、これが過不足なく反応する。これにより、Ｎｉ／Ｓｉ層２ｄ中のＮｉ原子がＳｉＣ基板１へ拡散・反応することが回避され、黒鉛２ｆの析出を回避することができる。これらにより、本実施形態によれば、黒鉛２ｆの析出低減と、ＳｉＣ基板１とオーミック電極２間の接触抵抗低減とを高度に両立することができる。

（第２実施形態）
図２は、本発明の第２実施形態に係る半導体装置２０の構造を示す模式断面図である。本実施形態の半導体装置２０と第１実施形態の半導体装置１０との相違点は、Ｎｉ／Ｓｉ層２ｄの構造である。半導体装置２０におけるその他の構成は、半導体装置１０の構成要素と同一であり、半導体装置１０の構成要素と同一の符号を付けている。

半導体装置２０のＮｉ／Ｓｉ層２ｄは、ＮｉとＳｉとの合金で構成されている。このＮｉ／Ｓｉ層２ｄは、例えばＴｉ層２ｂ上に、ＮｉとＳｉとの合金膜を蒸着することで形成する。また、化学気相成長法（ＣＶＤ法）、塗布・コーティング法、又は電気メッキ法などを用いて、Ｎｉ／Ｓｉ層２ｄを形成してもよい。また、Ｎｉ／Ｓｉ層２ｄをなすＮｉとＳｉとの合金は、ＮｉとＳｉとのモル比が２：１となるように形成することが好ましい。

本実施形態の半導体装置２０は、ＮｉとＳｉとの合金からなるＮｉ／Ｓｉ層２ｄが半導体装置１０のＮｉ／Ｓｉ層２ｄと同様に機能することができるので、半導体装置１０と同様に、黒鉛２ｆの析出低減と、ＳｉＣ基板１とオーミック電極２間の接触抵抗低減とを高度に両立することができる。

（応用例）
図３は、本発明の実施形態の応用例に係る半導体装置３０の構造を示す模式断面図である。本実施形態の半導体装置３０は、ショットキーダイオードをなしている。半導体装置３０におけるオーミック電極２が、図１及び図２に示す半導体装置１０，２０のオーミック電極２に相当する。すなわち、半導体装置３０のオーミック電極２は、半導体装置１０，２０のオーミック電極２と同一構造とする。

本半導体装置３０は、オーミック電極２と、高濃度層３と、ドリフト層４と、ガードリング領域５と、パッシベーション膜７と、バリアメタル膜８と、キャップメタル９とを有して構成されている。

オーミック電極２は、高濃度層３の図面の下面に良好にオーミック接触した電極である。高濃度層３は、半導体装置１０，２０のＳｉＣ基板１に相当する。そして、高濃度層３は、第１導電型であるＮ型のＳｉＣからなり、比較的に高濃度に不純物を含んだＮ^＋型となっておる。このように高濃度に不純物を含むことにより高濃度層３は低抵抗である。高濃度層３の不純物濃度は、例えば０．５×１０^１９〜２×１０^１９［ｃｍ^―３］とする。

ドリフト層４は、高濃度層３上に積層されている。そして、ドリフト層４は、第１導電型であるＮ型のＳｉＣからなり、高濃度層３よりも不純物濃度が低いＮ⁻型となっている。これによりドリフト層４は高濃度層３よりも抵抗が高くなっている。ドリフト層４の不純物濃度は、例えば１×１０^１５〜１×１０^１６［ｃｍ^―３］とする。

ガードリング領域５は、図３に示すように、ドリフト層４内に埋設されている部位、ドリフト層４から露出している部位、その露出している部位の一部であってバリアメタル膜８の周辺部と接している部位を有する。すなわち、ガードリング領域５は、ドリフト層４において、そのドリフト層４の上面に露出するようにリング形状に形成されている。また、ガードリング領域５は、第２導電型であるＰ型のＳｉＣからなる。

バリアメタル膜８は、ドリフト層４の上面におけるガードリング領域５で囲まれた領域上から、ガードリング領域５の上面の一部上に渡って、形成されている。また、バリアメタル膜８は、ドリフト層４にショットキー接触した電極であり、例えばＴｉ、Ｎｉ、Ｃｕ、Ｍｏ、Ｐｔなどで構成される。

キャップメタル９は、バリアメタル膜８上に形成された金属からなり、バリアメタル膜８を保護するとともにいわゆる引き出し電極となるものである。キャップメタル９は、例えばＡｌ、Ｎｉ、Ａｕなどで構成される。パッシベーション膜７は、ドリフト層４の上面の一部上及びガードリング領域５の一部上にリング形状に形成されており、リング形状のガードリング領域５の外周縁上に配置されている。また、パッシベーション膜７は、バリアメタル膜８及びキャップメタル９の側面を覆うように配置されている。そして、パッシベーション膜７は、絶縁物からなり、例えば酸化珪素、窒化珪素、酸窒化膜又はポリイミドなどで構成される。

これらにより、本実施形態の半導体装置３０は、オーミック電極２が図１及び図２に示すオーミック電極２の構造となっているので、黒鉛の析出低減と、ＳｉＣ基板１とオーミック電極２間の接触抵抗低減とを高度に両立することができる。したがって、半導体装置３０は、高性能なショットキーダイオードとなることができる。

（製造方法例）
次に、本実施形態の半導体装置３０の製造方法について、図４から図７を参照して説明する。図４から図７は半導体装置３０の製造工程を示す断面図である。先ず、図４に示すように、シリーズ抵抗を下げる低抵抗のＮ^＋型の高濃度層３の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のＮ⁻型のドリフト層４を形成する。

次いで、図５に示すように、Ｎ⁻型のドリフト層４にＡｌ（又はＢなど）をイオン注入し、その後１５００℃以上の熱処理を施すことで、Ｐ型のＳｉＣからなるガードリング領域５を形成する。このガードリング領域５の形成は、具体的には次のように行う。先ず、Ｎ⁻型のドリフト層４の表面に、ＳｉＯ_２をＣＶＤによって堆積する。次いで、写真工程により、ＳｉＯ_２上にフォトレジストを形成し、そのフォトレジストにおけるガードリング領域５の形成位置に対応する部分を除去する。

この状態でＳｉＯ_２をエッチングすることにより、ＳｉＯ_２におけるガードリング領域５の形成位置に対応する部分を除去し、その部分のＮ⁻型のドリフト層４を露出させる。その後、残りのフォトレジストを除去する。その後、Ｎ⁻型のドリフト層４の露出部位からそのドリフト層４の中に、例えばＡｌをイオン注入する。その後、注入された不純物を活性化するために、１５００℃以上の熱処理を施す。この熱処理により、Ｐ型のガードリング領域５が完成する。ガードリング領域５の層厚は、例えば、０．５μｍ程度とする。

次いで、図６に示すように、Ｎ^＋型の高濃度層３の裏面に、オーミック電極２を形成する。オーミック電極２の形成は、上記第１又は第２実施形態の製造方法を用いて行うが、具体的には次のように行うことができる。まず、全体的に酸化し、表面、裏面及び側面に酸化膜４３ｂを設ける。その後、高濃度層３の裏面の酸化膜だけ除去する。その後、高濃度層３の裏面に、図１又は図２に示すように第１のＮｉ層２ａ、Ｔｉ層２ｂ、Ｎｉ／Ｓｉ層２ｄ及び第２のＮｉ層２ｃを堆積する。その後、真空中において１０００℃で加熱処理する。これにより、黒鉛の析出低減と接触抵抗低減とを高度に両立したオーミック電極２が完成する。

次いで、図７に示すように、パッシベーション膜７、バリアメタル膜８及びキャップメタル９を形成する。具体的には先ず、前工程により形成され、ドリフト層４にまだ残っている酸化膜４３ｂを除去する。その後、ドリフト層４及びガードリング領域５の表面全体に、バリアメタル膜８としてＴｉをスパッタリング法にて堆積する。そして、バリアメタル膜８をパターニングして、ドリフト層４及びガードリング領域５の表面における外縁近傍の一部を露出させる。その後、バリアメタル膜８上と、ドリフト層４及びガードリング領域５の表面における露出部上とに、全体的にＡｌを堆積する。そのＡｌの外縁近傍を除去するようにパターニングしてキャップメタル９とする。その後、ドリフト層４、ガードリング領域５及びキャップメタル９の表面全体に、ポリイミドなどの絶縁物を堆積し、その絶縁物の中央領域について除去するパターニングをすることでパッシベーション膜７を形成する。このパターニングでキャップメタル９が露出する。これらにより、ＳｉＣショットキーダイオードをなす半導体装置３０が完成する。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

本発明に係る半導体装置及びその製造方法は、ＳｉＣショットキーダイオードのみならず、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＳＩＴ、サイリスタ、ＩＧＢＴなどの各種半導体装置のオーミック電極に適用することができる。

本発明の第１実施形態に係る半導体装置の一例を示す断面図である。 本発明の第２実施形態に係る半導体装置の一例を示す断面図である。 本発明の実施形態の応用例に係る半導体装置を示す断面図である。 同上の半導体装置の製造工程を示す断面図である。 同上の半導体装置の製造工程を示す断面図である。 同上の半導体装置の製造工程を示す断面図である。 同上の半導体装置の製造工程を示す断面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置の接触抵抗と黒鉛析出量との関係を示す図である。

符号の説明

１…ＳｉＣ基板、２…オーミック電極、２ａ…第１のＮｉ層、２ｂ…Ｔｉ層、２ｃ…第２のＮｉ層、２ｄ…Ｎｉ／Ｓｉ層、２ｄ_１…Ｎｉ、２ｄ_２…Ｓｉ、２ｅ…シリサイド（ＮｉＳｉ）、２ｆ…黒鉛（グラファイト）、１０，２０，３０…半導体装置

Claims (10)

1. ＳｉＣ基板と、前記ＳｉＣ基板にオーミック接触しているオーミック電極とを有する半導体装置であって、
   前記オーミック電極は、
   前記ＳｉＣ基板上に配置されているＮｉＳｉと、
   前記ＮｉＳｉ上に配置されている第１のＮｉ層と、
   前記第１のＮｉ層上に配置されているＴｉ層と、
   前記Ｔｉ層上に配置されており、ＮｉとＳｉとを含んでなるＮｉ／Ｓｉ層と、
   前記Ｎｉ／Ｓｉ層上に配置されている第２のＮｉ層とを有してなることを特徴とする半導体装置。
2. 前記Ｎｉ／Ｓｉ層は、ＮｉとＳｉとを少なくとも１層ずつ交互に積層したものであることを特徴とする請求項１に記載の半導体装置。
3. 前記Ｎｉ／Ｓｉ層のＮｉとＳｉとのモル比は、２：１であることを特徴とする請求項２に記載の半導体装置。
4. 前記Ｎｉ／Ｓｉ層のＮｉとＳｉとの膜厚比は、１１：１０であることを特徴とする請求項２又は３に記載の半導体装置。
5. 前記Ｎｉ／Ｓｉ層は、ＮｉとＳｉとの合金であることを特徴とする請求項１に記載の半導体装置。
6. 前記半導体装置は、少なくともダイオードを構成し、
   前記オーミック電極は、前記ダイオードの電極をなすことを特徴とする請求項１から５のいずれか一項に記載の半導体装置。
7. 前記半導体装置は、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ、ＭＥＳＦＥＴ、ＳＩＴ、ＪＦＥＴ、バイポーラトランジスタのいずれかのデバイスを構成し、
   前記オーミック電極は、前記いずれかのデバイスの電極をなすことを特徴とする請求項１から５のいずれか一項に記載の半導体装置。
8. ＳｉＣ基板上に第１のＮｉ層を形成し、
   前記第１のＮｉ層上にＴｉ層を形成し、
   前記Ｔｉ層上に、ＮｉとＳｉとを含んでなるＮｉ／Ｓｉ層を形成し、
   前記Ｎｉ／Ｓｉ層上に第２のＮｉ層を形成し、
   前記ＳｉＣ基板、第１のＮｉ層、Ｔｉ層、Ｎｉ／Ｓｉ層及び第２のＮｉ層について焼鈍することを特徴とする半導体装置の製造方法。
9. 前記Ｎｉ／Ｓｉ層は、ＮｉとＳｉとを少なくとも１層ずつ交互に積層して形成するとともに、該ＮｉとＳｉとの膜厚比が１１：１０となるように形成することを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記ＳｉＣ基板は、Ｎ型の半導体であり、
    前記焼鈍によって、前記ＳｉＣ基板と前記第１のＮｉ層との境界付近にＮｉＳｉが形成されることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
    

Images