JP2016149412A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2016149412A
JP2016149412A JP2015024582A JP2015024582A JP2016149412A JP 2016149412 A JP2016149412 A JP 2016149412A JP 2015024582 A JP2015024582 A JP 2015024582A JP 2015024582 A JP2015024582 A JP 2015024582A JP 2016149412 A JP2016149412 A JP 2016149412A
Authority
JP
Japan
Prior art keywords
electrode film
silicon carbide
carbide semiconductor
atoms
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015024582A
Other languages
English (en)
Other versions
JP6458525B2 (ja
Inventor
河田 泰之
Yasuyuki Kawada
泰之 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015024582A priority Critical patent/JP6458525B2/ja
Priority to US15/018,214 priority patent/US9502250B2/en
Publication of JP2016149412A publication Critical patent/JP2016149412A/ja
Application granted granted Critical
Publication of JP6458525B2 publication Critical patent/JP6458525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】SiC半導体部とのオーミックコンタクトを形成する電極膜と、電極膜上に積層される配線膜との密着性を確保することができる炭化珪素半導体装置の製造方法を提供すること。【解決手段】SiC半導体部1の表面に、ニッケルからなる第1電極膜2と、ニッケル、シリコンおよびタンタルからなる第2電極膜3とを順に積層してなる表面電極膜4を形成する。第1電極膜2の厚さは3nm以上10nm以下である。第2電極膜の組成は60Ni30Si10Taから53Ni27Si20Taまでの範囲内である。次に、熱処理によりSiC半導体部1と第1電極膜2とを反応させてニッケルシリサイド膜を生成し、オーミックコンタクトを形成する。このとき、SiC半導体部1から遊離した余剰の炭素原子は、第2電極膜3中のタンタル原子と結合してシリサイド化されるため、表面電極膜4の表面に析出されにくい。その後、表面電極膜4の表面に配線膜を形成する。【選択図】図2

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
従来、炭化珪素(以下、SiCとする)半導体は、熱的、化学的、機械的に安定であり、発光素子や高周波デバイス、電力用半導体装置(パワーデバイス)として様々な産業分野への適用が期待されている。特に、SiC半導体を用いた高耐圧のMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)は、シリコン(Si)半導体を用いたパワーデバイスよりもオン抵抗が低いという利点を有する。また、SiC半導体を用いたショットキーダイオードは、シリコン半導体を用いたショットキーダイオードよりも順方向の降下電圧が低くなることが報告されている。
また、パワーデバイスのオン抵抗とスイッチング速度とはトレードオフ関係にあるが、SiC半導体を用いたパワーデバイスは、低オン抵抗化と高速スイッチング速度化とを同時に達成することができる可能性がある。SiC半導体を用いたパワーデバイスの低オン抵抗化には、電極膜とSiC半導体部との間に形成されるオーミックコンタクト(電気的接触部)のコンタクト抵抗の低減が重要である。また、パワーデバイスの高速スイッチング速度化のためにも、SiC半導体部に対するオーミックコンタクトのコンタクト抵抗は大きな問題である。この点に関し、SiC半導体を用いたパワーデバイスの実用化における問題の1つは、各デバイスの構造および作製(製造)プロセスに適合した実用的な低抵抗のオーミックコンタクトを形成するための技術が十分に確立されていないことが挙げられる。
例えば、n型SiC半導体部との低抵抗なオーミックコンタクトを形成する方法として広く活用されている従来技術として、電極膜をn型SiC半導体部上に被着させて形成したオーミック電極構造体を800℃〜1200℃程度の高温で熱処理する方法が提案されている(例えば、下記特許文献1(第0038〜0039段落)参照。)。電極材料としては、ニッケル(Ni)、タングステン(W)およびチタン(Ti)などが公知である(例えば、下記特許文献1(第0053段落)および下記特許文献2(第0011〜0013段落)参照。)。特に電極材料としてニッケルを用いたオーミックコンタクトでは10-6Ωcm2台の実用的なコンタクト抵抗値が得られており、極めて有望なオーミックコンタクトとなる。
電極材料としてニッケルを用いた場合、高温熱処理によりニッケル膜とSiC半導体部とが反応し、電極膜としてニッケル−シリコン−炭素(C)が混合した導電性の反応層(例えばニッケルシリサイド(NiSi)膜)が形成される。このとき、電極膜の表面付近には反応層が生成されることでSiC半導体部から遊離(拡散)した炭素原子が多く析出し、電極膜表面は遊離した炭素原子が析出してなる炭素層でほぼ覆われる。このため、電極膜表面に析出した炭素層により、電極膜と、当該電極膜上にさらに積層(形成)する配線のためのアルミニウム(Al)などからなる配線膜との密着性が悪くなり、配線膜が剥離する原因となる虞がある。配線膜の剥離を抑制するには、配線膜をある程度高温で成膜したり、配線膜の表面に析出した炭素層を物理的、化学的に除去する必要がある。
特開2004−335899号公報 特許第5565895号公報
上述したように、電極材料としてニッケルを用いた場合、高温熱処理により形成された電極膜(ニッケルシリサイド膜)表面にSiC半導体部から遊離した炭素原子が析出してしまう。この析出した炭素原子が原因となり、電極膜上に形成するアルミニウム膜などの配線膜が剥離しやすいという問題がある。
この発明は、上述した従来技術による問題点を解消するため、SiC半導体部とのオーミックコンタクトを形成する電極膜と、この電極膜上に積層される配線膜との密着性を確保することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素半導体部と、前記炭化珪素半導体部の表面に形成された表面電極膜とのオーミックコンタクトを形成する炭化珪素半導体装置の製造方法であって、次の特徴を有する。まず、前記炭化珪素半導体部の表面に、前記表面電極膜としてニッケルからなる第1電極膜を形成する第1形成工程を行う。次に、前記第1電極膜の表面に、前記表面電極膜としてニッケル、シリコンおよびタンタルを含む第2電極膜を形成する第2形成工程を行う。次に、熱処理により前記炭化珪素半導体部のシリコン原子と前記第1電極膜のニッケル原子とを反応させて前記第1電極膜をシリサイド化することで、前記炭化珪素半導体部と前記表面電極膜とのオーミックコンタクトを形成する熱処理工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、前記熱処理工程時に前記炭化珪素半導体部から遊離する炭素原子の原子数に近い原子数でタンタル原子を含有する前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、10at%以上20at%以下の含有率でタンタル原子を含有する前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、炭化珪素半導体とニッケルとの反応により生成されるニッケルシリサイドの組成比に近い組成比でニッケル原子およびシリコン原子を含有する前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、シリコン原子の2倍の含有率でニッケル原子を含有する前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第2形成工程では、ニッケル原子を60at%、シリコン原子を30at%およびタンタル原子を10at%とする含有率から、ニッケル原子を53at%、シリコン原子を27at%およびタンタル原子を20at%とする含有率までの範囲内の組成で前記第2電極膜を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第1形成工程では、3nm以上10nm以下の厚さで前記第1電極膜を形成することを特徴とする。
上述した発明によれば、熱処理時に第1電極膜との反応によりSiC半導体部から遊離した余剰の炭素原子を第2電極膜中のタンタル原子と結合させることができる。これにより、SiC半導体部から遊離した余剰の炭素原子を表面電極膜の内部に取り込むことができるため、表面電極膜の最表面への炭素原子の析出を抑制することができる。これによって、表面電極膜と、表面電極膜の最表面に形成される配線膜との密着性を高くすることができるため、配線膜の剥離が生じにくくなる。また、表面電極膜としてニッケルシリサイドを含む金属膜を形成することができるため、SiC半導体部との強い密着性を有し、かつ低コンタクト抵抗となる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、高温熱処理を行う場合であっても、SiC半導体部とのオーミックコンタクトを形成する電極膜と、この電極膜上に積層される配線膜との密着性を確保することができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 従来例1における表面電極膜の深さ方向の元素分布を示す特性図である。 実施例1における第1電極膜の厚さと熱処理後の表面電極膜の表面付近の組成との関係を示す図表である。 実施例2における第2電極膜の組成と熱処理後の表面電極膜の表面付近の組成との関係を示す図表である。 実施例2における表面電極膜の深さ方向の元素分布を示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
実施の形態にかかる炭化珪素半導体装置の製造方法について、炭化珪素(SiC)半導体からなる半導体部(SiC半導体部)と表面電極膜とのオーミックコンタクトを形成する方法を説明する。図1は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図2は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図2には、n型SiC半導体部1上に第1,2電極膜2,3を順に積層してなる表面電極膜4を形成した直後の状態を示す。n型SiC半導体部1とは、例えば、n型SiC半導体からなるn型の半導体基板(以下、SiC基板とする)、SiC基板上に積層されたn型SiC半導体層(エピタキシャル層)、またはSiC基板の表面層に設けられたn型SiC領域である。表面電極膜4は、n型SiC半導体部1を有する炭化珪素半導体素子(炭化珪素半導体装置)のおもて面電極または裏面電極であり、その表面に配線膜が形成される。
まず、一般的な方法により所定の素子構造(デバイス構造)を形成する(ステップS1)。すなわち、ステップS1において、n型SiC半導体部1を有する炭化珪素半導体素子(半導体チップ)を作製する。素子構造の各構成部とは、素子構造に応じて形成される半導体領域や半導体層である。素子構造は、n型SiC半導体部1の内部および表面に各構成部が形成された構成であってもよいし、n型SiC半導体部1を1つの構成部として含む構成であってもよい。具体的には、素子構造の各構成部とは、例えばMOSFETを作製(製造)する場合、おもて面素子構造であるMOSゲート(金属−酸化膜−半導体からなる絶縁ゲート)構造を構成するp型ベース領域やn+型ソース領域や、裏面素子構造を構成するn+型ドレイン領域などである。次に、このn型SiC半導体部1を有する炭化珪素半導体素子を一般的な方法により洗浄する(ステップS2)。
次に、図2に示すように、n型SiC半導体部1の上(表面)に、ニッケル(Ni)からなる第1電極膜(Ni膜)2を成膜(形成)する(ステップS3)。第1電極膜2の厚さは、余剰の炭素原子を抑制するために薄いほうが好ましく、例えば3nm以上10nm以下程度であることがよい。その理由は、次の通りである。第1電極膜2の厚さを3nm未満とした場合、後述するオーミックコンタクトを形成するための熱処理において第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応量が少なすぎてオーミック特性(コンタクト抵抗値)に悪影響が及ぶからである。また、第1電極膜2の厚さが10nmを超える場合、オーミックコンタクトを形成するための熱処理において第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応量が多くなる。これにより、第1電極膜2との反応によってn型SiC半導体部1から遊離(拡散)した余剰の炭素(C)原子が表面電極膜4の表面に析出しやすくなるからである。
次に、例えば第1電極膜2の成膜に連続して、第1電極膜2の表面に、ニッケル、シリコンおよびタンタル(Ta)をそれぞれ所定の組成比で含む第2電極膜(NiSiTa膜)3を成膜する(ステップS4)。ステップS3,S4の工程により、n型SiC半導体部1上に、第1,2電極膜2,3を順に積層してなる表面電極膜4が形成される。第2電極膜3は、オーミックコンタクトを形成するための熱処理時にn型SiC半導体部1から遊離する余剰の炭素原子の原子数に近い原子数でタンタル原子を含有することが好ましい。具体的には、第2電極膜3中のタンタル原子の含有率は、例えば10at%以上20at%以下程度であることがよい。その理由は、次の通りである。オーミックコンタクトを形成するための熱処理においてn型SiC半導体部1から遊離した余剰の炭素原子は、第2電極膜3中のタンタル原子と結合してカーバイド化される。カーバイド化された炭素原子は、表面電極膜4中に取り込まれ、表面電極膜4の表面に析出しにくくなる。このとき、第2電極膜3中のタンタル原子の含有率が10at%未満である場合、タンタル原子が足りないことで、タンタル原子と結合されずに表面電極膜4の表面に析出する余剰の炭素原子が多くなるからである。第2電極膜3中のタンタル原子の含有率が20at%を超える場合、第2電極膜3中のニッケル原子およびシリコン原子の含有率(ニッケルシリサイドの含有率)が相対的に低くなることや、タンタル原子が余剰の炭素原子と結合されずに未結合のまま残りやすくなることで、オーミック特性に悪影響が及ぶからである。
また、第2電極膜3中に含まれるニッケル原子およびシリコン原子の組成比は、n型SiC半導体部とニッケル膜のみとの反応により生成されるニッケルシリサイド(Ni2Si)膜の組成比に近いことが好ましい。その理由は、オーミックコンタクトを形成するための熱処理において第2電極膜3中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応を最小限にすることができるからである。これにより、第2電極膜3との反応によってn型SiC半導体部1から余剰の炭素原子が遊離することを抑制することができる。したがって、第2電極膜3は、シリコン原子の含有率の2倍程度の含有率でニッケル原子を含有し(Ni:Si=2:1)、かつタンタル原子の含有率を上記範囲内とすることが好ましい。具体的には、第2電極膜3の組成は、例えば60Ni30Si10Taから53Ni27Si20Taまでの範囲内であることが好ましい。第2電極膜3の組成を示す「○Ni△Si◇Ta」とは、ニッケル原子を○at%、シリコン原子を△at%およびタンタル原子を◇at%で含有することを示している。
第1,2電極膜2,3の成膜には、例えば、直流(DC:Direct Current)スパッタリング法を用いてもよい。具体的には、例えば、スパッタリング装置の処理炉に挿入したSiC半導体基体(炭化珪素半導体素子の、n型SiC半導体部1を含むSiC半導体で構成される部分全体)に300Wの直流電力を印加し、室温(例えば25℃)、すなわちSiC半導体基体を加熱せずに、圧力1Paのアルゴン(Ar)ガス雰囲気中でスパッタリングを行う。第1電極膜2の成膜には、例えば純度99.99wt%のニッケルからなるターゲットを用いてもよい。第2電極膜3の成膜には、例えば、第2電極膜3の上記組成の範囲内の組成比でニッケル、シリコンおよびタンタルを含むターゲットを用いる。
次に、第1,2電極膜2,3が積層された状態のn型SiC半導体基体(素子全体)を高温の真空雰囲気中で熱処理することにより、n型SiC半導体部1と表面電極膜4とのオーミックコンタクトを形成する。(ステップS5)。具体的には、例えば、5×10-4Pa以下に排気した真空雰囲気中において1000℃程度の温度で5分間程度の高温熱処理を行い、その後室温まで冷却する。この熱処理によって、第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子とが反応して、ニッケルシリサイド膜が生成される。第1電極膜2全体がシリサイド化されてもよい。第1電極膜2がシリサイド化されることによりn型SiC半導体部1から余剰の炭素原子が遊離し、第1電極膜2とn型SiC半導体部1との反応により生成されたニッケルシリサイド膜中に取り込まれる。ニッケルシリサイド膜中に取り込まれた余剰の炭素原子は、第2電極膜3中のタンタル原子と結合してカーバイド化されることで、表面電極膜4の表面に析出しにくくなる。すなわち、余剰の炭素原子は表面電極膜4の内部に取り込まれる。表面電極膜4は、ニッケルシリサイドおよび炭化タンタル(TaC)を含む金属膜となり、n型SiC半導体部1との強い密着性を有し、かつ低コンタクト抵抗となる。
次に、第2電極膜3の表面に、例えばアルミニウム(Al)からなる配線膜(不図示)を形成する(ステップS6)。その後、配線膜の形成後に行う一般的な工程を行うことで、n型SiC半導体部1とのオーミックコンタクトをなす表面電極膜4を備えた炭化珪素半導体素子が完成する。
以上、説明したように、実施の形態によれば、表面電極膜として、ニッケルからなる第1電極膜と、ニッケル、シリコンおよびタンタルを含む第2電極膜とを順に積層することで、その後の熱処理において、第1電極膜との反応によってSiC半導体部から遊離した余剰の炭素原子を第2電極膜中のタンタル原子と結合させることができる。これにより、SiC半導体部から遊離した余剰の炭素原子を表面電極膜の内部に取り込むことができるため、表面電極膜の表面(第2電極膜の表面)、すなわち配線膜との界面への余剰の炭素原子の析出を抑制することができる。したがって、表面電極膜と配線膜との密着性を高くすることができ、配線膜の剥離が生じにくくなる。また、表面電極膜としてニッケルシリサイドを含む金属膜を形成することができるため、SiC半導体部との強い密着性を有し、かつ低コンタクト抵抗となる。したがって、高温熱処理を行う場合であっても、最表面への余剰の炭素原子の析出を抑制して配線膜との密着性を確保した、良好なオーミック特性を示す表面電極膜を形成することができる。
また、実施の形態によれば、第1電極膜の厚さを薄くすることで、第1電極膜との反応によりSiC半導体部から遊離する余剰の炭素原子の原子数を低減することができる。また、第2電極膜のニッケル原子およびシリコン原子の組成比をニッケルシリサイドの組成比に近い組成比とすることで、第2電極膜中に予めシリコン原子が存在するため、第2電極膜中のニッケル原子がSiC半導体部中のシリコン原子と反応することを抑制することができる。これにより、第1電極膜との反応以外にSiC半導体部から余剰の炭素原子が遊離することはほぼない。このように、SiC半導体部から遊離する余剰の炭素原子を少なくすることができることで、第2電極膜中のタンタル原子の含有率を低くすることができる。このため、第2電極膜中のニッケル原子およびシリコン原子の含有率を相対的に高くすることができるとともに、余剰の炭素原子と結合されずに未結合のままタンタル原子が残ることを抑制することができる。このため、オーミック特性に悪影響が及ぶことを防止することができる。
(実施例)
次に、第1電極膜2の厚さおよび第2電極膜3の組成と表面電極膜4の表面(配線膜との界面)付近の組成との関係について検証した。図3は、従来例1における表面電極膜の深さ方向の元素分布を示す特性図である。図4は、実施例1における第1電極膜の厚さ(Ni膜厚)と熱処理後の表面電極膜の表面付近の組成との関係を示す図表である。図5は、実施例2における第2電極膜の組成(NiSiTa膜組成)と熱処理後の表面電極膜の表面付近の組成との関係を示す図表である。図6は、実施例2における表面電極膜の深さ方向の元素分布を示す特性図である。図3,6の元素分布および図4,5の表面組成は、ともにX線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)によって検出とスパッタリングとを交互に行うことで表面電極膜4の深さ方向の組成を測定している。
まず、従来の一般的な炭化珪素半導体装置の製造方法によって、n型SiC半導体部とのオーミックコンタクトをなす表面電極膜を形成した試料を作製した(以下、従来例1とする)。具体的には、従来例1では、n型SiC半導体部の表面に100nmの厚さのニッケル膜を成膜した後、熱処理によりニッケル膜がシリサイド化されてなる表面電極膜を形成した。すなわち、従来例1の表面電極膜はニッケルシリサイド(Ni2Si)膜である。従来例1の熱処理条件は、後述する実施例1と同様である。そして、XPS法により、表面電極膜の表面(n型SiC半導体部側に対して反対側の表面(以下、最表面とする))からの深さ方向の元素分布を測定した。その結果を図3に示す。図3において、スパッタリング時間=0分の位置が表面電極膜の最表面である(図6においても同様)。
図3に示す結果より、従来例1では、n型SiC半導体部(SiC層)中のシリコン原子および炭素原子が表面電極膜中(SiC層よりも左側の部分)に拡散していることが確認された。また、表面電極膜との反応によりn型SiC半導体部から遊離した炭素原子は、表面電極膜(Ni2Si+C層)に取り込まれ、かつ表面電極膜を抜けて最表面に多量に析出し炭素層(C層)を形成していることが確認された。一般的に、ニッケルはシリコンと反応して、ニッケルシリサイドになることが知られている。このため、図3に示す結果から、従来例1では、熱処理によりニッケル膜とn型SiC半導体部とが反応して表面電極膜となるニッケルシリサイド膜が形成され、この反応によって生じた余剰の炭素原子が表面電極膜の最表面に多量に析出されることがわかる。
表面電極膜の最表面に析出した炭素層は、アルミニウムからなる配線膜との密着性が悪い。表面電極膜の最表面に炭素層が析出している状態でアルミニウムからなる配線膜を成膜した場合、配線膜が剥離しやすくなる。配線膜との密着性を向上させるには、n型SiC半導体部中の炭素原子を表面電極膜の最表面にまで拡散させないか、表面電極膜とn型SiC半導体部との反応により生じる余剰の炭素原子を除去する必要がある。そこで、本発明においては、表面電極膜4の最表面への炭素原子の拡散が抑制されるように、表面電極膜4を第1電極膜2(Ni膜)および第2電極膜3(NiSiTa膜)を順に積層した構成としている。第1,2電極膜2,3の好適な条件について検証した。
まず、第1電極膜2の厚さについて検証した。上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、第1電極膜2の厚さの異なる複数の試料を作製した(以下、実施例1とする)。実施例1の各試料は、例示した上記諸条件で熱処理を行っている。また、実施例1の各試料において、第2電極膜3の厚さおよび組成はそれぞれ90nmおよび60Ni30Si10Taとした。そして、実施例1の各試料について、XPS法により表面電極膜4の最表面からの深さ方向の元素分布を測定した。その結果を図4に示す。図4には、表面電極膜4の最表面付近のシリコン原子の含有率(Si組成)およびニッケル原子の含有率(Ni組成)と、表面電極膜4の最表面への炭素原子の析出量(C組成)とを示す(図5においても同様)。
図4に示す結果より、第1電極膜2の厚さが10nmを超えると、第1電極膜2の厚さが厚くなるほど表面電極膜4の最表面への炭素原子の析出量が多くなることがわかる。この理由は、第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応量が多くなり、n型SiC半導体部1から遊離する余剰の炭素原子が多くなるからである。したがって、第1電極膜2の厚さは薄いことが望ましいが、上述したように第1電極膜2の厚さを薄くしすぎた場合(例えば3nm未満)、第1電極膜2中のニッケル原子とn型SiC半導体部1中のシリコン原子との反応が少なすぎることでオーミック特性に悪影響が及ぶ。このため、第1電極膜2の厚さは、n型SiC半導体部1との良好なオーミックコンタクトを形成可能な3nm以上10nm以下程度であることが望ましいことがわかる(太枠で囲む範囲)。
次に、第2電極膜3の組成について検証した。上述した実施の形態にかかる炭化珪素半導体装置の製造方法にしたがい、第2電極膜3中のタンタル原子の含有率の異なる複数の試料を作製した(以下、実施例2とする)。実施例2の各試料において、第2電極膜3の組成(NiSiTa膜組成)は、ニッケル原子の含有率をシリコン原子の含有率の2倍となるように設定している(Ni:Si=2:1)。また、第1電極膜2の厚さおよび第2電極膜3の厚さをそれぞれ10nmおよび90nmとした。実施例2の各試料の熱処理条件は実施例1と同様である。そして、実施例2の各試料について、XPS法により表面電極膜4の最表面からの深さ方向の元素分布を測定した。その結果を図5,6に示す。図6には、実施例2の各試料のうち、第2電極膜3の組成を60Ni30Si10Taとした場合の試料を示す。
図5に示すように、実施例2においては、第2電極膜3中のタンタル原子の含有率が10at%未満と少ない場合には、表面電極膜4の最表面への炭素原子の析出を抑制する効果が小さいことが確認された。一方、第2電極膜3中のタンタル原子の含有率を10at%以上とすることで、表面電極膜4の最表面への炭素原子の析出を抑制する効果が高いことが確認された。図6に示す結果からも、n型SiC半導体部1(SiC層)と表面電極膜4(Ni2Si+TaC層)との境界付近から表面電極膜4の最表面(スパッタリング時間=0分の位置)に向って炭素原子の含有率が減少していることがわかる。図示省略するが、第2電極膜3中のタンタル原子の含有率が20at%を超える場合、第2電極膜3中に未結合のタンタル原子が残りやすく、オーミック特性に悪影響が及ぶことが発明者によって確認されている。したがって、第2電極膜3中のタンタル原子の含有率は10at%以上20at%以下程度であることが好ましい(太枠で囲む範囲)。
上記検証結果から、第1電極膜2の厚さを3nm以上10nm以下とし、第2電極膜3の組成を60Ni30Si10Taから53Ni27Si20Taまでの範囲内とすることで、表面電極膜4の最表面に析出する炭素原子を減少させることができることが確認された。これらの条件を満たす実施例3を作製し、表面電極膜4と配線膜との密着性について検証した。実施例3は、20mm角のSiC基板(半導体チップ)の表面に、第1,2電極膜2,3を順に積層してなる表面電極膜4を形成して熱処理した試料である。第1電極膜2の厚さを10nmとし、第2電極膜3の厚さおよび組成をそれぞれ90nmおよび60Ni30Si10Taとした。実施例3の製造方法は実施例1と同様である。比較として、ニッケル膜(表面電極膜)を90nmの厚さで成膜して熱処理した試料を作製した(以下、従来例2とする)。従来例2の製造方法の、ニッケル膜の厚さ以外の条件は従来例1と同様である。そして、実施例3および従来例2について、表面電極膜の最表面にアルミニウムからなる配線膜を5μmの厚さで形成し、配線膜に貼り付けたテープを引き剥がすことで、配線膜の剥離の有無を観測した。その結果、従来例2では、表面電極膜との接触面積の半分以上の面積で配線膜が剥離することが確認された。一方、実施例3においては、配線膜の剥離は生じないことが確認された。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。また、本発明は、導電型(n型、p型)を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、種々の産業用機械や自動車などに使用される炭化珪素半導体装置に有用であり、特にSiC半導体部とのオーミックコンタクトを形成する表面電極膜を備えた炭化珪素半導体装置に適している。
1 n型SiC半導体部
2 第1電極膜(Ni膜)
3 第2電極膜(NiSiTa膜)
4 表面電極膜

Claims (7)

  1. 炭化珪素半導体部と、前記炭化珪素半導体部の表面に形成された表面電極膜とのオーミックコンタクトを形成する炭化珪素半導体装置の製造方法であって、
    前記炭化珪素半導体部の表面に、前記表面電極膜としてニッケルからなる第1電極膜を形成する第1形成工程と、
    前記第1電極膜の表面に、前記表面電極膜としてニッケル、シリコンおよびタンタルを含む第2電極膜を形成する第2形成工程と、
    熱処理により前記炭化珪素半導体部のシリコン原子と前記第1電極膜のニッケル原子とを反応させて前記第1電極膜をシリサイド化することで、前記炭化珪素半導体部と前記表面電極膜とのオーミックコンタクトを形成する熱処理工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第2形成工程では、前記熱処理工程時に前記炭化珪素半導体部から遊離する炭素原子の原子数に近い原子数でタンタル原子を含有する前記第2電極膜を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記第2形成工程では、10at%以上20at%以下の含有率でタンタル原子を含有する前記第2電極膜を形成することを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。
  4. 前記第2形成工程では、炭化珪素半導体とニッケルとの反応により生成されるニッケルシリサイドの組成比に近い組成比でニッケル原子およびシリコン原子を含有する前記第2電極膜を形成することを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  5. 前記第2形成工程では、シリコン原子の2倍の含有率でニッケル原子を含有する前記第2電極膜を形成することを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。
  6. 前記第2形成工程では、ニッケル原子を60at%、シリコン原子を30at%およびタンタル原子を10at%とする含有率から、ニッケル原子を53at%、シリコン原子を27at%およびタンタル原子を20at%とする含有率までの範囲内の組成で前記第2電極膜を形成することを特徴とする請求項1〜5のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  7. 前記第1形成工程では、3nm以上10nm以下の厚さで前記第1電極膜を形成することを特徴とする請求項1〜6のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2015024582A 2015-02-10 2015-02-10 炭化珪素半導体装置の製造方法 Active JP6458525B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015024582A JP6458525B2 (ja) 2015-02-10 2015-02-10 炭化珪素半導体装置の製造方法
US15/018,214 US9502250B2 (en) 2015-02-10 2016-02-08 Manufacturing method of silicon carbide semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015024582A JP6458525B2 (ja) 2015-02-10 2015-02-10 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016149412A true JP2016149412A (ja) 2016-08-18
JP6458525B2 JP6458525B2 (ja) 2019-01-30

Family

ID=56567041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015024582A Active JP6458525B2 (ja) 2015-02-10 2015-02-10 炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9502250B2 (ja)
JP (1) JP6458525B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086183A (ja) * 2004-09-14 2006-03-30 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2011128994A1 (ja) * 2010-04-14 2011-10-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3984183B2 (ja) * 2003-03-20 2007-10-03 株式会社 日立ディスプレイズ 有機el表示装置
JP2004335899A (ja) 2003-05-09 2004-11-25 Denso Corp 炭化珪素半導体装置の製造方法
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
JP5565895B2 (ja) 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
WO2012049719A1 (ja) * 2010-10-15 2012-04-19 パナソニック株式会社 有機発光パネルとその製造方法、および有機表示装置
CN102577614B (zh) * 2010-10-15 2015-11-25 株式会社日本有机雷特显示器 有机发光面板及其制造方法以及有机显示装置
CN102960067B (zh) * 2010-10-15 2016-03-09 株式会社日本有机雷特显示器 有机发光面板及其制造方法以及有机显示装置
JP5746601B2 (ja) * 2011-11-24 2015-07-08 株式会社東芝 半導体発光素子
KR20140033867A (ko) * 2012-09-11 2014-03-19 엘지디스플레이 주식회사 유기 전계 발광 표시 패널
TWI500144B (zh) * 2012-12-31 2015-09-11 Lg Display Co Ltd 有機發光顯示裝置及其製造方法
TW201432898A (zh) * 2013-02-08 2014-08-16 Wintek Corp 具有太陽能電池之有機發光顯示器
KR20150019620A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 유기발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086183A (ja) * 2004-09-14 2006-03-30 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2011128994A1 (ja) * 2010-04-14 2011-10-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9502250B2 (en) 2016-11-22
JP6458525B2 (ja) 2019-01-30
US20160233087A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
JP6112699B2 (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
JP2013183050A (ja) 半導体装置および半導体装置の製造方法
JP2013219150A (ja) 炭化珪素半導体装置のオーミック電極の製造方法
WO2015076128A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP2016092038A (ja) 半導体装置の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6057032B2 (ja) 炭化珪素半導体装置の製造方法
JPWO2015155806A1 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2010177581A (ja) オーミック電極およびその形成方法
JP6705231B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
JP5561343B2 (ja) 炭化珪素半導体装置の製造方法
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP2008171890A (ja) 半導体装置用電極膜
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
US9812328B2 (en) Methods for forming low resistivity interconnects
JP2015043458A (ja) 半導体装置
JPS6015970A (ja) 半導体装置
JP2016086131A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6458525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250