JP2006086183A - ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 - Google Patents

Abstract

【課題】 黒鉛の発生を充分に回避しながら、ｎ型ＳｉＣ基板に対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供する。
【解決手段】 ｎ型ＳｉＣ基板１の電極形成領域上に、第１層２ａ_１を形成し、第１層２ａ_１上に第２層２ｂ_１を形成し、第１層２ａ_１及び第２層２ｂ_１に対してアニールを施すことにより、前記電極形成領域上に電極を形成するＳｉＣ半導体装置１０Ａの製造方法であって、前記第１層２ａ_１は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つで形成し、前記第２層２ｂ_１は、Ｓｉで形成することを特徴とする。
【選択図】 図１

Description

本発明は、ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法に関するものである。

炭化珪素（以下「ＳｉＣ」と称する）は広いバンドギャップ及び高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、大電力、高耐圧の電力用デバイスへの応用が展開されている。しかしながら、ＳｉＣについての適切なオーミック電極構造はまだなく、高電圧下で大電流での駆動が可能なＳｉＣからなる半導体素子の開発が期待されている。

そして、ＳｉＣ基板にオーミック電極を形成する方法としては、ＳｉＣ基板上にＮｉ（ニッケル）を堆積してＮｉ層を形成し、そのＮｉ層を１０００℃で焼鈍してＮｉシリサイドを形成する手法が知られている。すなわち、ＳｉＣ基板とＮｉ層との間に形成されたＮｉシリサイドにより、ＳｉＣ基板とＮｉ層間の接触抵抗が一定程度低減して比較的良好な電極が得られる。また、このような電極形成方法において、オーミック電極の材質を、炭化物を形成し易い金属とＮｉとの合金としたものも考え出されている（例えば、特許文献１参照）。
特開２０００−２０８４３８号公報

しかしながら、ＳｉＣ基板上にＮｉを堆積して焼鈍する方法では、その焼鈍時に黒鉛が析出してしまう。すなわち、焼鈍時において、ＳｉＣとＮｉが
｛ＳｉＣ＋Ｎｉ → Ｎｉ−Ｓｉ化合物＋Ｃ（炭素）｝
という化学反応をおこし、その焼鈍後に黒鉛の微粉末が未反応ＮｉとＮｉ−Ｓｉ化合物層との間に層状に生じる。すると、黒鉛の微粉末の層により電極の剥離が生じ易くなると共に、プロセスラインが黒鉛で汚染されるという問題点が生じてしまう。

また、上記特許文献１に記載されているようなオーミック電極の材質をＮｉ合金とする方法では、上記黒鉛の析出防止が不充分であり、良好なオーミック電極の形成及びプロセスラインの汚染防止も不充分である。

本発明は、上記事情に鑑みてなされたもので、黒鉛の発生を充分に回避しながら、ｎ型ＳｉＣ基板に対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。

本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、ｎ型ＳｉＣ基板の電極形成領域上に、第１層を形成し、該第１層上に第２層を形成し、前記第１層及び第２層に対してアニールを施すことにより、前記電極形成領域上に電極を形成するＳｉＣ半導体装置の製造方法であって、前記第１層及び第２層における一方の形成は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つで形成し、前記第１層及び第２層における他方の形成は、Ｓｉで形成することを特徴とするＳｉＣ半導体装置の製造方法である。

請求項２に記載の発明は、請求項１に記載のＳｉＣ半導体装置の製造方法において、前記アニールが、前記ｎ型ＳｉＣ基板と前記第１層又は第２層とからシリサイドが形成される温度以上の温度で行われることを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載のＳｉＣ半導体装置の製造方法において、前記第１層及び第２層を交互に複数積層し、その後に前記アニールを行うことを特徴とする。

請求項４に記載の発明は、請求項１から３のいずれか一項に記載のＳｉＣ半導体装置の製造方法において、前記第１層がＮｉ−Ｃｕ合金膜からなり、前記第２層がＳｉからなることを特徴とする。

請求項５に記載の発明は、請求項１から４のいずれか一項に記載のＳｉＣ半導体装置の製造方法において、前記第２層が前記第１層よりも薄いことを特徴とする。

本発明は上記の課題を解決するためになされたもので、請求項６に記載の発明は、ｎ型ＳｉＣ基板の電極形成領域上に、第１材料と第２材料とを同時にスパッタリングして合成層を形成し、前記合成層に対してアニールを施すことにより、前記電極形成領域上に電極を形成するＳｉＣ半導体装置の製造方法であって、前記第１材料は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなり、前記第２材料は、Ｓｉからなることを特徴とするＳｉＣ半導体装置の製造方法である。

請求項７に記載の発明は、請求項６に記載のＳｉＣ半導体装置の製造方法において、前記アニールが、前記ｎ型ＳｉＣ基板と前記合成層とからシリサイドが形成される温度以上の温度で行われることを特徴とする。

請求項８に記載の発明は、請求項６又は７に記載のＳｉＣ半導体装置の製造方法において、前記スパッタリングを複数回行って、前記合成層を複数層形成し、前記複数層の合成層に対して前記アニールを施すことを特徴とする。

本発明は上記の課題を解決するためになされたもので、請求項９に記載の発明は、ｎ型ＳｉＣ基板と、該ｎ型ＳｉＣ基板上に形成されたオーミック電極とを有するＳｉＣ半導体装置であって、前記オーミック電極は、第１層と第２層とがアニールによってシリサイド層を形成しており、前記第１層は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなり、前記第２層は、Ｓｉからなることを特徴とするＳｉＣ半導体装置である。

請求項１０に記載の発明は、請求項９に記載のＳｉＣ半導体装置において、前記積層構造は、前記第１層と第２層とが交互に積層した組が複数組有してなることを特徴とする。

請求項１１に記載の発明は、請求項９又は１０に記載のＳｉＣ半導体装置において、前記第１層がＮｉ−Ｃｕ合金膜からなり、前記第２層は、Ｓｉからなることを特徴とする。

請求項１２に記載の発明は、請求項９から１１のいずれか一項に記載のＳｉＣ半導体装置において、前記第２層が前記第１層よりも薄いことを特徴とする。

本発明は上記の課題を解決するためになされたもので、請求項１３に記載の発明は、ｎ型ＳｉＣ基板と、該ＳｉＣ基板上に形成されたオーミック電極とを有するＳｉＣ半導体装置であって、前記オーミック電極は、第１材料と第２材料とを同時にスパッタしてなる合成層を有すると共に、前記ｎ型ＳｉＣ基板と該合成層との間に、シリサイド層を配置しており、前記第１材料は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなり、前記第２材料は、Ｓｉからなることを特徴とするＳｉＣ半導体装置である。

請求項１４に記載の発明は、請求項１３に記載のＳｉＣ半導体装置において、前記合成層が複数層に積み重ねられていることを特徴とする。

本発明によれば、炭素の析出を伴わずにオーミック接触の形成に必要なシリサイドをＳｉＣ上に形成することができる。すなわち、上記アニールをすることにより、該積層構造自体に、Ｃｕシリサイド及びＮｉシリサイド層などを生成することができる。したがって、本発明によれば、プロセスラインなどでの汚染及び電極剥離の原因となる黒鉛の発生を大幅に低減させながら、低抵抗で良好なオーミック電極をｎ型ＳｉＣ基板に形成することができる。

以下、図面を参照して、本発明を実施するための最良の形態について説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。本ＳｉＣ半導体装置１０Ａは、ｎ型ＳｉＣ基板１と、第１層２ａ_１，２ａ_２，…２ａ_ｎと、第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとを有して構成されている。第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎは、オーミック電極をなしている。

第１層２ａ_１は、ｎ型ＳｉＣ基板１の電極形成領域上に形成されている。第２層２ｂ_１は、第１層２ａ_１上に形成されている。第１層２ａ_２は、第２層２ｂ_１上に形成されている。第２層２ｂ_２は、第１層２ａ_２上に形成されている。このように第１層２ａ_１，２ａ_２，…２ａ_ｎと、第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとが交互に複数積層されている。そして、第１層２ａと第２層２ｂとを一組の層として、例えば２０層積層されている。

第１層２ａ_１，２ａ_２，…２ａ_ｎは、例えば、Ｎｉ−Ｃｕ合金膜とする。また、第１層２ａ_１，２ａ_２，…２ａ_ｎは、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかからなるものとしてもよい。また、第１層２ａ_１，２ａ_２，…２ａ_ｎは、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金膜としてもよい。第１層２ａ_１，２ａ_２，…２ａ_ｎそれぞれの膜厚は、例えば２ａ_ｎ：２ｂ_ｎが３〜５：１となるようにする。

第２層２ｂ_１，２ｂ_２，…２ｂ_ｎは、例えば、Ｓｉからなるものとする。第２層２ｂ_１，２ｂ_２，…２ｂ_ｎそれぞれの膜厚は、例えば２ａ_ｎ：２ｂ_ｎが３〜５：１となるようにする。そして、第１層２ａ_１，２ａ_２，…２ａ_ｎと第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとからなる積層構造全体の膜厚は、例えば１２０［ｎｍ］とする。

次に、本実施形態に係るＳｉＣ半導体装置１０Ａの製造方法について、図１を参照して説明する。先ず、ｎ型ＳｉＣ基板１を用意する。このｎ型ＳｉＣ基板１の電極形成領域側の面は、ｎ型ＳｉＣ基板１の反りを低減するために、鏡面加工されていることとしてもよい。

次いで、ｎ型ＳｉＣ基板１の電極形成領域に、第１層２ａ_１（例えばＮｉ−Ｃｕ合金膜）を形成する。この第１層２ａ_１の形成は、例えばｎ型ＳｉＣ基板１の電極形成領域にＮｉ−Ｃｕ合金膜を蒸着することで行う。この蒸着には、スパッタリング法、電子ビーム（ＥＢ）蒸着法、イオンプレーティング法などを用いることができる。また、第１層２ａ_１の形成は、蒸着以外の方法を用いてもよい。すなわち、化学気相成長法（ＣＶＤ法）、塗布・コーティング法、又は電気メッキ法などを用いて、第１層２ａ_１を形成してもよい。

次いで、第１層２ａ_１上に、第２層２ｂ_１（例えばＳｉ）を形成する。この第２層２ｂ_１の形成は、上記第１層２ａ_１の形成と同様に蒸着などで行う。次いで、第２層２ｂ_１上に、第１層２ａ_２を形成する。この第１層２ａ_２の形成は、上記第１層２ａ_１の形成と同様に蒸着などで行う。次いで、第１層２ａ_２上に、第２層２ｂ_２を形成する。この第２層２ｂ_２の形成は、上記第１層２ａ_１の形成と同様に蒸着などで行う。このようにして、第１層及び第２層の形成を例えば２０回繰り返し、第１層２ａ_１，２ａ_２，…２ａ_ｎと第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとからなる積層構造を形成する。

次いで、第１層２ａ_１，２ａ_２，…２ａ_ｎと第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとからなる積層構造に対して、アニール（焼鈍）を施す。ここで、アニールの温度は、ｎ型ＳｉＣ基板１と第１層２ａ_１とからシリサイドが形成される温度以上とする。このアニールの温度としては、例えば１０００℃とする。また、アニールの温度としては、９６０℃から１２００℃の範囲としてもよい。これらのアニールにより、ｎ型ＳｉＣ基板１と第１層２ａ_１との間に、シリサイド層（例えばＣｕシリサイド及びＮｉシリサイド層）が形成される。そして、シリサイド層と、第１層２ａ_１，２ａ_２，…２ａ_ｎと、第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとからなる電極は、ｎ型ＳｉＣ基板１にオーミック接触した電極となり、ＳｉＣ半導体装置１０Ａが完成する。

これらにより、本実施形態のＳｉＣ半導体装置１０Ａ及びその製造方法によれば、ｎ型ＳｉＣ基板１上に第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎを形成し、その第１層及び第２層に対してアニールを施すので、第１層及び第２層などがなす電極とｎ型ＳｉＣ基板１とが確実に且つ良好にオーミック接触する構造とすることができる。

また、本実施形態によれば、オーミック接触形成の際に必要なシリサイドを電極とＳｉＣとの間の反応ではなく、堆積させた第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎの反応によって形成するので、炭素の析出を大幅に低減することができる。そして、本実施形態では、第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎが交互に積層された多層構造となっているので、短時間で配合比が均一なシリサイド層を形成することができる。そこで、本実施形態は、従来のＳｉＣ半導体装置よりも、炭素の析出を大幅に低減しながら、良好なオーミック接触電極を構成することができる。

図４は、第１実施形態のＳｉＣ半導体装置１０Ａにおけるｎ型ＳｉＣ基板１と第１層２ａ_１との境界面（シリサイド層）についての顕微鏡写真の概要図である。この顕微鏡写真のＳｉＣ半導体装置１０Ａでは、第１層２ａ_１，２ａ_２，…２ａ_ｎとしてＮｉ−Ｃｕ合金膜を適用しており、第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとしてＳｉを適用している。図４において、長方形の枠内が顕微鏡写真の概要図である。第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎを堆積し、アニールした後に、上層の反応層を酸によって除去し、ＳｉＣと元電極層の界面を観察している。長方形の枠内のハッチング部分（又は黒色部分）が黒鉛の析出部分であり、空白部分が黒鉛の析出されていない部分である。これらにより第１実施形態のＳｉＣ半導体装置１０Ａでは、殆ど黒鉛が析出されていないことがわかる。

図５は、従来のＳｉＣ半導体装置におけるｎ型ＳｉＣ基板とＮｉ（電極）との境界面（Ｎｉ−Ｓｉ層）についての顕微鏡写真の概要図である。この顕微鏡写真は、ｎ型ＳｉＣ基板上にＮｉを堆積し、そのＮｉを１０００℃でアニールした後、上層電極を酸によって除去し、ＳｉＣと元電極層の界面部分に析出した黒鉛を観察したものである。図５において暗部が黒鉛の析出部分であるので、従来のＳｉＣ半導体装置は、ＳｉＣ半導体装置１０Ａと比べて、黒鉛の析出量が非常に多いことがわかる。

図６は、第１実施形態のＳｉＣ半導体装置１０Ａにおける第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎからなる電極とｎ型ＳｉＣ基板１間のＩ−Ｖ特性（電流電圧特性）を示している。このＩ−Ｖ特性のＳｉＣ半導体装置１０Ａでは、第１層２ａ_１，２ａ_２，…２ａ_ｎとしてＮｉ−Ｃｕ合金膜を適用しており、第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとしてＳｉを適用している。そして、ＳｉＣ半導体装置１０Ａの電極の比抵抗ρｃは、約２．１ｅ^−４［Ωｃｍ^２］となっており、低抵抗で良好なオーミック電極となっている。

（第２実施形態）
図２は、本発明の第２実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。図２において、図１に示す第１実施形態のＳｉＣ半導体装置１０Ａの構成要素と同一のものには同一符号を付している。本実施形態のＳｉＣ半導体装置１０Ｂと第１実施形態のＳｉＣ半導体装置１０Ａとの相違点は、第１層２ａ_１，２ａ_２，…２ａ_ｎと、第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとの配置が逆になっている点である。

すなわち、本ＳｉＣ半導体装置１０Ｂでは、ｎ型ＳｉＣ基板１上に第２層２ｂ_１が形成されており、第２層２ｂ_１上に第１層２ａ_１が形成されている。さらに、第１層２ａ_１上に、第２層２ｂ_２，…２ｂ_ｎと第１層２ａ_２，…２ａ_ｎとが交互に積層されている。このような第２層２ｂ_１，２ｂ_２，…２ｂ_ｎ及び第１層２ａ_１，２ａ_２，…２ａ_ｎとからなる積層構造には、第１実施形態と同様にしてアニールが施されている。そして、このアニールによりｎ型ＳｉＣ基板１と第２層２ｂ_１との間が反応し、シリサイド層となっている。

これらにより、本実施形態のＳｉＣ半導体装置１０Ｂ及びその製造方法によれば、第１実施形態と同様に、第１層２ａ_１，２ａ_２，…２ａ_ｎ及び第２層２ｂ_１，２ｂ_２，…２ｂ_ｎがなす電極とｎ型ＳｉＣ基板１とが確実に且つ良好にオーミック接触する構造とすることができる。また、本実施形態によれば、第１実施形態と同様に、炭素の析出を大幅に低減しながら、良好なオーミック接触電極を構成することができる。

（第３実施形態）
図３は、本発明の第３実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。本ＳｉＣ半導体装置２０は、ｎ型ＳｉＣ基板１と、合成層２_１，２_２，…２_ｎとを有して構成されている。合成層２_１，２_２，…２_ｎは、オーミック電極をなしている。合成層２_１は、ｎ型ＳｉＣ基板１の電極形成領域上に形成されている。合成層２_２は、合成層２_１上に形成されている。そして、合成層２_３…２_ｎが順次、合成層２_２上に積層されている。合成層２_１…２_ｎは、例えば２０層とする。

合成層２_１…２_ｎは、それぞれ同一構成となっている。そして、合成層２_１は、第１材料と第２材料とを同時にスパッタして形成された層である。合成層２_２…２_ｎも合成層２_１と同様にして形成された層である。ここで、第１材料としては、例えば、Ｎｉ−Ｃｕ合金とする。また、第１材料は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなるものとしてもよい。第２材料としては、例えばＳｉとする。これらにより、合成層２_１…２_ｎのそれぞれは、第１・第２実施形態の第１層２ａ_１と第２層２ｂ_１の組に対応するものとなる。合成層２_１…２_ｎそれぞれの厚さは、例えば１０ｎｍとする。

さらに、本ＳｉＣ半導体装置２０においては、ｎ型ＳｉＣ基板１と合成層２_１との間にシリサイド層（例えばＣｕシリサイド及びＮｉシリサイド層（図示せず））が配置されている。このシリサイド層は、合成層２_１…２_ｎをアニールすることで形成された層である。

次に、本実施形態に係る半導体装置２０の製造方法について図３を参照して説明する。先ず、ｎ型ＳｉＣ基板１を用意する。このｎ型ＳｉＣ基板１の電極形成領域側の面は、ｎ型ＳｉＣ基板１の反りを低減するために、鏡面加工されていることとしてもよい。

次いで、ｎ型ＳｉＣ基板１の電極形成領域に、合成層２_１を形成する。この合成層２_１の形成は、上記第１材料と第２材料とを同時にスパッタして、ｎ型ＳｉＣ基板１の電極形成領域上記に堆積させることで形成する。次いで、合成層２_１上に合成層２_２…２_ｎを形成する。この合成層２_２…２_ｎの形成は、合成層２_１の形成と同様にして行う。

次いで、合成層２_１…２_ｎの積層構造に対して、アニールを施す。ここで、アニールの温度は、ｎ型ＳｉＣ基板１と合成層２_１とからシリサイドが形成される温度以上とする。このアニールの温度としては、例えば１０００℃とする。また、アニールの温度としては、９６０℃から１２００℃の範囲としてもよい。これらのアニールにより、ｎ型ＳｉＣ基板１と合成層２_１との間に、シリサイド層（例えばＣｕシリサイド及びＮｉシリサイド層）が形成される。そして、シリサイド層と合成層２_１…２_ｎとからなる電極は、ｎ型ＳｉＣ基板１にオーミック接触した電極となり、ＳｉＣ半導体装置２０が完成する。

これらにより、本実施形態のＳｉＣ半導体装置２０及びその製造方法によれば、ｎ型ＳｉＣ基板１上に合成層２_１…２_ｎを形成し、その合成層２_１…２_ｎに対してアニールを施すので、合成層２_１…２_ｎがアニールによりシリサイド化するので、確実に且つ良好にオーミック接触する構造とすることができる。

また、本実施形態によれば、ＳｉＣと電極層との反応を抑え、堆積した合成層２_１…２_ｎの反応によりシリサイドを形成するので、炭素の析出を大幅に低減することができる。

（応用例）
次に、上記実施形態の応用例について図７及び図８を参照して説明する。
図７は、上記実施形態のＳｉＣ半導体装置１０Ａ，１０Ｂ，２０を構成要素としたＳｉＣショットキーダイオードの基本的な構造を示す断面図である。本ＳｉＣショットキーダイオード３０は、ｎ^＋型ＳｉＣ層３１と、ｎ⁻型ＳｉＣ層３２と、ｐ型ＳｉＣ層３３と、裏面オーミック電極３４と、半田接合用金属３５と、絶縁物３６と、ショットキー電極３７と、引出し電極３８とを有して構成されている。

ここで、裏面オーミック電極３４は、第１・第２実施形態の第１層２ａ_１，２ａ_２，…２ａ_ｎと第２層２ｂ_１，２ｂ_２，…２ｂ_ｎとがアニールによってシリサイド化しているものとする。また、裏面オーミック電極３４は、第３実施形態の合成層２_１，２_２，…２_ｎがアニールによりシリサイド化していてもよい。

ｎ^＋型ＳｉＣ層３１は、高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。ｎ⁻型ＳｉＣ層３２は、ｎ^＋型ＳｉＣ層３１の表面に形成されており、低濃度に不純物を含んだｎ型の高抵抗ＳｉＣである。ｐ型ＳｉＣ層３３は、ｎ⁻型ＳｉＣ層３２の表面にリング形状に形成されており、Ａｌ又はＢをイオン注入した後、１５００℃以上に加熱して形成することができる。

裏面オーミック電極３４は、ｎ^＋型ＳｉＣ層３１の裏面に形成されており、上記第１から第３実施形態のいずれかの電極で構成されている。この電極としては、例えば、Ｎｉ−Ｃｕ合金層とＳｉ層とを図１に示すように積層し、その積層構造を焼鈍したものとする。半田接合用金属３５は、裏面オーミック電極３４の裏面に形成されており、例えば３層膜とする。この３層膜は、例えば、ｎ^＋型ＳｉＣ層３１側から順に、Ｔｉ又はＣｒ、Ｎｉ又はＮｉ−Ｃｕ合金、Ａｇ又はＡｕとする。

絶縁物３６は、ｎ⁻型ＳｉＣ層３２の表面の一部上及びｐ型ＳｉＣ層３３の表面の一部上にリング形状に形成されており、リング形状のｐ型ＳｉＣ層３３の外周縁上に配置されている。そして、絶縁物３６は、酸化珪素、窒化珪素、酸窒化膜又はポリイミドなどからなる。ショットキー電極３７は、ｎ⁻型ＳｉＣ層３２の表面の一部上、ｐ型ＳｉＣ層３３の表面の一部上及び絶縁物３６上に渡って形成されている。そして、ショットキー電極３７は、Ｔｉ、Ｍｏ、Ｎｉなどからなる。引出し電極３８は、ショットキー電極３８上に形成されており、Ａｌ、Ｎｉ、Ａｕなどからなる。

図８は、上記実施形態の半導体素子１０Ａ，１０Ｂ，２０を構成要素としたＳｉＣショットキーダイオードの他の例を示す断面図である。本ＳｉＣショットキーダイオード４０は、ｎ^＋型ＳｉＣ層４１と、ｎ⁻型ＳｉＣ層４２と、ｐ型ＳｉＣ層４３と、裏面オーミック電極４４と、半田接合用金属４５と、絶縁物４６と、ショットキー電極４７と、引出し電極４８とを有して構成されている。

本ＳｉＣショットキーダイオード４０では、絶縁物４６、ショットキー電極４７及び引出し電極４８の形状・配置が図７に示すＳｉＣショットキーダイオード３０の絶縁物３６、ショットキー電極３７及び引出し電極３８の形状・配置と異なっている。ＳｉＣショットキーダイオード４０におけるその他の構成は、ＳｉＣショットキーダイオード３０と同一とすることができる。すなわち、ｎ^＋型ＳｉＣ層４１がｎ^＋型ＳｉＣ層３１に対応し、ｎ⁻型ＳｉＣ層４２がｎ⁻型ＳｉＣ層３２に対応し、ｐ型ＳｉＣ層４３がｐ型ＳｉＣ層３３に対応し、裏面オーミック電極４４が裏面オーミック電極３４に対応し、半田接合用金属４５が半田接合金属３５に対応し、絶縁物４６が絶縁膜３６に対応し、ショットキー電極４７がショットキー電極３７に対応し、引出し電極４８が引出し電極３８に対応する。そして、裏面オーミック電極４４は、裏面オーミック電極３４と同様に、上記第１から第３実施形態のいずれかの電極で構成されている。

次に、ＳｉＣショットキーダイオード４０の製造方法について、図９から図１３を参照して説明する。図９から図１３はＳｉＣショットキーダイオード４０の製造工程を示す断面図である。先ず、図９に示すように、先ず、シリーズ抵抗を下げる低抵抗のｎ^＋型ＳｉＣ層４１の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のｎ⁻型ＳｉＣ層４２を形成する。

次いで、図１０に示すように、ｎ⁻型ＳｉＣ層４２にＡｌ（又はＢなど）をイオン注入し、その後１５００℃以上の熱処理を施すことで、ｐ型ＳｉＣ４３を形成する。このｐ型ＳｉＣ４３の形成は、具体的には次のように行う。先ず、ｎ⁻型ＳｉＣ層４２の表面に、ＳｉＯ_２をＣＶＤによって堆積する。次いで、写真工程により、ＳｉＯ_２上にフォトレジストを形成し、そのフォトレジストにおけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去する。この状態でＳｉＯ_２をエッチングすることにより、ＳｉＯ_２におけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去し、その部分のｎ⁻型ＳｉＣ層４２を露出させる。その後、残りのフォトレジストを除去する。その後、ｎ⁻型ＳｉＣ層４２の露出部位からそのｎ⁻型ＳｉＣ層４２の中に、例えばＡｌをイオン注入する。その後、注入された不純物を活性化するために、１５００℃以上の熱処理を施す。この熱処理により、ｐ型ＳｉＣ４３が完成する。

次いで、図１１に示すように、ｎ^＋型ＳｉＣ層４１の裏面に、裏面オーミック電極４４を形成する。なお、良好なオーミック性を確保するために、裏面にはＮ_２やＰなどのＮ型ドーパントをイオン注入し、その後１５００℃以上の活性化熱処理を施し、Ｎ^＋＋層をあらかじめ形成しておいてもよい。この裏面オーミック電極４４が第１から第３実施形態の電極（例えば、Ｎｉ−Ｃｕ合金膜及びＳｉ膜の積層構造とシリサイド層）に該当するものである。裏面オーミック電極４４の形成は、具体的には次のように行う。

先ず、全体的に酸化し、表面、裏面及び側面に酸化膜４３ｂを設ける。その後、ｎ^＋型ＳｉＣ層４１の裏面の酸化膜だけ除去する。その後、例えば図１に示す第１実施形態の製造方法を用いて、ｎ^＋型ＳｉＣ層４１の裏面に、Ｎｉ−Ｃｕ合金膜及びＳｉ膜を交互に蒸着により堆積する。その後、真空中において１０００℃で加熱処理する。これにより、ｎ^＋型ＳｉＣ層４１の裏面に対して確実に且つ良好にオーミック接触する裏面オーミック電極４４が完成する。

次いで、図１２に示すように、絶縁物４６、ショットキー電極４７及び引出電極４８を形成する。具体的には先ず、前工程により形成され、ｎ⁻型ＳｉＣ層４２の表面及び側面などにまだ残っている酸化膜４３ｂを除去する。その後、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面全体に、ショットキー電極４７としてＴｉをスパッタリング法にて堆積する。そして、ショットキー電極４７をパターニングして、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における外縁近傍の一部を露出させる。その後、ショットキー電極４７上と、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における露出部上とに、全体的にＡｌを堆積する。そのＡｌの外縁近傍を除去するようにパターニングして引出し電極４８とする。その後、ｎ⁻型ＳｉＣ層４２、ｐ型ＳｉＣ層４３及び引出し電極４８の表面全体に、ポリイミドなどの絶縁物を堆積し、その絶縁物の中央領域について除去するパターニングをすることで絶縁物４６を形成する。このパターニングで引出し電極４８が露出する。

次いで、図１３に示すように、半田接合用金属４５を形成する。例えば、裏面オーミック電極４４の裏面全体に、その裏面オーミック電極４４側からみてＴｉ膜４５ａ、Ｎｉ膜４５ｂ、Ａｇ膜４５ｃの順に積層された３層膜を形成することで、半田接合用金属４５とする。これらにより、ＳｉＣショットキーダイオード４０が完成する。

これらにより、ＳｉＣショットキーダイオード３０，４０によれば、裏面オーミック電極３４及び裏面オーミック電極４４に、第１から第３実施形態のいずれかの電極を適用しているので、裏面オーミック電極３４（又は裏面オーミック電極４４）とｎ^＋型ＳｉＣ層３１（４１）とが確実にかつ良好にオーミック接触する構造とすることができる。そこで、ＳｉＣショットキーダイオード３０，４０は、オン抵抗を低減でき、高速動作についての特性を改善することもできる。

また、本応用例によれば、裏面オーミック電極３４及び裏面オーミック電極４４の形成工程において黒鉛を生じさせず、プロセスラインなどでの汚染を回避できるので、不具合のない高品位なＳｉＣショットキーダイオード３０，４０を製造することができる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

例えば、上記第１及び第２実施形態では、複数の第１層と複数の第２層とを交互に積層した積層構造を形成してその積層構造をアニールした構成を有するが、本発明はこれに限定されるものではなく、該積層構造の代わりに、１つの第１層と１つの第２層とを積層した積層構造を形成してその積層構造をアニールした構成としてもよい。また、上記第３実施形態では、複数の合成層を積層した積層構造を形成してその積層構造をアニールした構成を有するが、本発明はこれに限定されるものではなく、該積層構造の代わりに、１つの合成層を形成してその合成層をアニールした構成としてもよい。

また、本発明に係る半導体素子及びその製造方法は、ＳｉＣショットキーダイオードのみならず、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＳＩＴ、サイリスタ、ＩＧＢＴなどの各種半導体装置のオーミック電極に適用することができる。

また、上記第１及び第２実施形態では、ｎ型ＳｉＣ基板１上に、第１層と第２層とを積層した積層構造を形成してその積層構造をアニールした構成を有する。この構成の変形として、ｎ型ＳｉＣ基板１上に、そのｎ型ＳｉＣ基板１の不純物濃度よりも高い不純物濃度のエピタキシャル層をエピタキシャル成長により形成し、そのエピタキシャル層に前記第１層及び第２層からなる積層構造を形成してその積層構造をアニールした構成としてもよい。また、第３実施形態の変形例として、ｎ型ＳｉＣ基板１上に、そのｎ型ＳｉＣ基板１の不純物濃度よりも高い不純物濃度のエピタキシャル層をエピタキシャル成長により形成し、そのエピタキシャル層に前記合成層を積層してその合成層をアニールした構成としてもよい。このようにすると、ｎ型ＳｉＣ基板１に対して、窒素などの不純物をイオン注入することなく、さらに低抵抗で良好なオーミック接触を得ることができ、且つ、ｎ型ＳｉＣ基板１の「反り」の発生を抑えることもできる。

また、上記実施形態において、ｎ型ＳｉＣ基板１（又は上記エピタキシャル層）の電極形成領域側の面は、鏡面加工されていてもよいが、所定の粗さに加工されていてもよい。すなわち、ｎ型ＳｉＣ基板１上に第１層及び第２層を形成する前に、ｎ型ＳｉＣ基板１の電極形成領域側の面を、荒らす工程を行ってもよい。ここで、荒らす工程としては、電極形成領域側の面に対して熱酸化処理を施す方法が挙げられる。すなわち、電極形成領域側の面に熱酸化膜を形成し、その後、熱酸化膜を除去することで、電極形成領域側の面を荒らすことができる。また、荒らす工程としては、サンドブラスト、グラインディング、ラッピングなどの研磨処理、又は、レーザー照射などの処理を適用することもできる。このように、ｎ型ＳｉＣ基板１（又は上記エピタキシャル層）の電極形成領域側の面を荒らすことにより、さらに低抵抗で良好なオーミック接触を得ることができる。

本発明の第１実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。 本発明の第２実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。 本発明の第３実施形態に係るＳｉＣ半導体装置の構造を示す断面図である。 第１実施形態のＳｉＣ半導体装置における黒鉛析出状態を示す図である。 従来のＳｉＣ半導体装置における黒鉛析出状態を示す図である。 第１実施形態のＳｉＣ半導体装置のＩ−Ｖ特性を示す図である。 本発明の実施形態に係るＳｉＣショットキーダイオードを示す断面図である。 本発明の実施形態に係るＳｉＣショットキーダイオードを示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。

符号の説明

１…ｎ型ＳｉＣ基板、２ａ_１，２ａ_２，〜２ａ_ｎ…第１層、２ｂ_１，２ｂ_２，〜２ｂ_ｎ…第２層、２_１，２_２，〜２_ｎ…合成層、１０Ａ，１０Ｂ，２０…ＳｉＣ半導体装置

Claims (14)

1. ｎ型ＳｉＣ基板の電極形成領域上に、第１層を形成し、該第１層上に第２層を形成し、
   前記第１層及び第２層に対してアニールを施すことにより、前記電極形成領域上に電極を形成するＳｉＣ半導体装置の製造方法であって、
   前記第１層及び第２層における一方の形成は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つで形成し、
   前記第１層及び第２層における他方の形成は、Ｓｉで形成することを特徴とするＳｉＣ半導体装置の製造方法。
2. 前記アニールは、前記ｎ型ＳｉＣ基板と前記第１層又は第２層とからシリサイドが形成される温度以上の温度で行うことを特徴とする請求項１に記載のＳｉＣ半導体装置の製造方法。
3. 前記第１層及び第２層を交互に複数積層し、その後に前記アニールを行うことを特徴とする請求項１又は２に記載のＳｉＣ半導体装置の製造方法。
4. 前記第１層は、Ｎｉ−Ｃｕ合金膜からなり、
   前記第２層は、Ｓｉからなることを特徴とする請求項１から３のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
5. 前記第２層は、前記第１層よりも薄いことを特徴とする請求項１から４のいずれか一項に記載のＳｉＣ半導体装置の製造方法。
6. ｎ型ＳｉＣ基板の電極形成領域上に、第１材料と第２材料とを同時にスパッタリングして合成層を形成し、
   前記合成層に対してアニールを施すことにより、前記電極形成領域上に電極を形成するＳｉＣ半導体装置の製造方法であって、
   前記第１材料は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなり、
   前記第２材料は、Ｓｉからなることを特徴とするＳｉＣ半導体装置の製造方法。
7. 前記アニールは、前記ｎ型ＳｉＣ基板と前記合成層とからシリサイドが形成される温度以上の温度で行うことを特徴とする請求項６に記載のＳｉＣ半導体装置の製造方法。
8. 前記スパッタリングを複数回行って、前記合成層を複数層形成し、
   前記複数層の合成層に対して前記アニールを施すことを特徴とする請求項６又は７に記載のＳｉＣ半導体装置の製造方法。
9. ｎ型ＳｉＣ基板と、該ｎ型ＳｉＣ基板上に形成されたオーミック電極とを有するＳｉＣ半導体装置であって、
   前記オーミック電極は、第１層と第２層とがアニールによってシリサイド層を形成しており、
   前記第１層は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなり、
   前記第２層は、Ｓｉからなることを特徴とするＳｉＣ半導体装置。
10. 前記積層構造は、前記第１層と第２層とが交互に積層した組が複数組有してなることを特徴とする請求項９に記載のＳｉＣ半導体装置。
11. 前記第１層は、Ｎｉ−Ｃｕ合金膜からなり、
    前記第２層は、Ｓｉからなることを特徴とする請求項９又は１０に記載のＳｉＣ半導体装置。
12. 前記第２層は、前記第１層よりも薄いことを特徴とする請求項９から１１のいずれか一項に記載のＳｉＣ半導体装置。
13. ｎ型ＳｉＣ基板と、該ＳｉＣ基板上に形成されたオーミック電極とを有するＳｉＣ半導体装置であって、
    前記オーミック電極は、第１材料と第２材料とを同時にスパッタしてなる合成層を有すると共に、前記ｎ型ＳｉＣ基板と該合成層との間に、シリサイド層を配置しており、
    前記第１材料は、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのいずれかと、Ｎｉ、Ｃｕ、Ｗ、Ｃｏ、Ｍｏ、Ｔａ、Ｐｄ、Ｔｉのうちの２つ以上からなる合金と、のうちの一つからなり、
    前記第２材料は、Ｓｉからなることを特徴とするＳｉＣ半導体装置。
14. 前記合成層は、複数層に積み重ねられていることを特徴とする請求項１３に記載のＳｉＣ半導体装置。