本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、より特定的には、電極と配線との密着性を向上させた炭化珪素半導体装置およびその製造方法に関するものである。
ワイドギャップ半導体の1つである炭化珪素(SiC)は、高周波パワーデバイスや、耐熱・耐放射線デバイスを実現するための材料として注目されている。炭化珪素はシリコン(Si)と同様の手法により酸化膜(SiO2)を形成することが可能であるため、炭化珪素半導体装置、たとえばMOSFETの研究が盛んに行なわれてきた。また、SiCはSiと比べて、バンドギャップ(禁止帯幅)が広く、絶縁破壊電界強度が大きい。このためSiCを用いた半導体装置は、たとえばSiを用いた半導体装置に比べてスイッチング特性に優れ、耐電圧の大きい半導体装置とすることができる。
一般にSiC半導体装置においては、基板の上に形成した電極からの電気信号の取り出しを容易に行なうための配線(パッド)が備えられている。この配線を介して、SiC半導体装置に限らず、Si半導体装置においても、外部との電気信号のやり取りをスムーズに行なっている。
図35は、一般的なSiC半導体装置の電極と配線の状態を示す概略断面図である。図35に示すように、SiC半導体基板99の一方の主表面上に電極98が配置されたSiC半導体装置99Aにおいて、電極98のうち、SiC半導体基板99と対向しない一方の主表面上に、炭素97が析出する場合がある。ここで、電極98はSiC半導体基板99とオーミック接触したオーミック電極である。なお、ここでは主表面とは、表面を形成する平面のうち最も面積の大きい面をいうこととする。この炭素97(C)が析出すると、電極98においてSiC半導体基板99と対向しない一方の主表面上に配置される配線96を形成する際に、炭素97が介在する領域では配線96が直接電極98に接触できなくなる。このため、炭素97は電極98と配線96との密着性を悪化させることになる。すると、配線96が電極98から剥がれるといった不良の原因となり、SiC半導体装置99Aの耐久性や電気特性に影響を及ぼす可能性がある。
上述した問題を解決するためには、たとえば特開平7−99169号公報(以下、「特許文献1」という)に開示されているように、SiC基板95上にNiとSiとの合金層を形成する構造を用いることが考えられる。図36は、SiC半導体層の上にNiとSiとの合金層を形成した構造を示す概略断面図である。図36に示すような電子デバイス95Aは、SiC基板95上にNi−Si合金層94を形成した後に熱処理を施すことにより、Ni−Si合金層94はオーミック電極としての機能を有することが、特許文献1に開示されている。また特許文献1には、SiC基板95の上にSi層、Si層の上にNi層を形成した積層構造を熱処理することによりオーミック電極を形成することについても開示されている。
図35に示す炭素97は、電極98を形成する際の熱処理により、電極98を構成する金属とSiC半導体基板99のSiCとが反応することで、残渣としてSiCからC(炭素)が発生し、それが電極98の表面に析出することが判明している。そこで、オーミック接触を構成するために、特許文献1においては、SiC半導体基板99の主表面上に、金属(Ni)とSiとの合金であるNi−Si合金層94を形成することにより、図36に示すような電子デバイス95Aを形成することが開示されている。または、SiC半導体基板99の主表面上に、Si層を形成し、Si層の上にNi層を積層したあと、熱処理を施すことにより、図36に示すような電子デバイス95Aを形成することについても、特許文献1において開示されている。
通常、SiCと金属とのシリサイド(合金)化反応温度に比べ、Siと金属とのシリサイド化反応温度は低くなる。SiCと金属とのシリサイド化反応の際にはSiCのSiとCとの結合を切る必要があるのに対し、Siと金属とのシリサイド化反応の際には上述した結合を切る必要がないため、Siと金属とのシリサイド化反応に必要なエネルギーが小さい分、反応温度が低くなると考えられる。
したがって、熱処理を施すために温度を上げる途中に、構造の上側(図36におけるSiC基板95と反対側)においてはSiとNiとの反応が進む。SiとNiとの反応が進み、シリサイド化が完了すると、SiCのSiとNiとの反応によるシリサイド化が阻害されるため、SiCのSiとNiとの反応によるCの発生が抑制される。このため、Cは構造の最上面(図36におけるNi−Si合金層の最上面)まではほとんどたどり着かない。ゆえに、Cはオーミック電極の表面にはほとんど析出しないと考えられる。
特開平7−99169号公報
しかしながら、特許文献1に開示されたように、SiC基板95上にNi−Si合金層94(Siを含む合金層)あるいはSi層を形成する場合、SiC半導体層とSiを含む層とが直接接触することになる。この場合、以下のような問題があることを発明者は見出した。以下、説明する。
一般にSiはSiCに対してショットキー電極として働く。よってSi層またはSiを含む合金層を、SiCの層に直接接触させると、Siがそのまま合金化せずにSiCに接触した状態で残存する可能性がある。この場合、当該部分がショットキー電極として作用するため、炭化珪素半導体装置の電気的特性に影響を及ぼすことが考えられる。
たとえばSiが、合金層を形成するNiまたはSi層の上に存在するNi層のNiと完全に反応して合金(シリサイド)を形成すれば、SiとSiCとがショットキー電極を形成することはなく、特許文献1に開示されるように良好なオーミック電極としての機能を持たせることが可能である。しかし、たとえばSiの量が反応できるNiの量に対して過剰になった場合、あるいはプロセス条件のばらつきにより局所的にSiの濃度が高い領域が存在した場合などには、未反応のSiが析出する。特許文献1に開示された構造においては、この析出したSiが直接SiCに接触して上述のようにショットキー接触を形成する可能性がある。
本発明は、以上の問題に鑑みなされたものであり、その目的は、ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上したオーミック電極を有する炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置の製造方法は、オーミック電極を有する炭化珪素半導体装置の製造方法である。当該製造方法には、炭化珪素からなるSiC層を形成する工程と、上記SiC層の一方の主表面上に、1種の第1の金属元素からなり、炭素原子を含まない第1の金属層を形成する工程と、上記第1の金属層の、上記SiC層と対向する表面とは反対側の表面上に、Siからなり、炭素原子を含まないSi層を形成する工程と、オーミック電極を形成するために、上記SiC層と上記第1の金属層と上記Si層とを熱処理する工程とを備える。
上述した方法により、SiC層とSi層との間に第1の金属層を形成すれば、未反応のSiとSiC層とが直接接触することでショットキー接触が形成されることを抑制することができる。ただし、第1の金属元素を構成する金属は1種類であることが好ましい。これは、後で詳述するように、第1の金属層をたとえば2種類の金属により構成すると、熱処理する工程において条件によっては最初にSiと2種類のうちの一方の金属との2元反応が進み、その後に条件によってはSiと2種類の金属との3元反応となるなど、目的どおりの反応状態を作ることが難しいといった理由による。
さらに、SiC層とSi層との間に第1の金属層を形成すれば、熱処理する工程を行なうことにより、当該熱処理する工程での昇温時に、先に第1の金属層はSi層と優先的に反応して合金化(シリサイド化)が行なわれる。これは、上述したようにSiと金属層との反応温度の方がSiCと金属層との反応温度より低いことに起因する。この反応で第1の金属層を形成する第1の金属元素が完全に消費されると、SiCのシリサイド化が阻害される。また、第1の金属層における金属元素がSi層との反応後も残存した場合であっても、第1の金属層の上部(SiC層と反対側の表面層)にはSi層のSiと金属層の金属原子とが合金化した(シリサイド化した)層が形成されている。そのため、SiC層と第1の金属層とが反応することにより残渣として発生するCが、電極(第1の金属層とSi層とが反応して形成されるオーミック電極)の表面(Si層のSiと金属層の金属原子とが合金化した(シリサイド化した)層の表面)に析出する現象が抑制される。このため、配線を接続するオーミック電極の表面層上にCが析出することによる、配線の密着性の悪化を抑制することができる。
なお、ここで「炭素原子を含まない」第1の金属層(またはSi層)とは、炭素原子を実質的に含有していない、あるいは炭素原子の濃度が原子数にして1%以下となっている第1の金属層またはSi層を意味する。
なお、上記熱処理する工程に先立って、上記Si層の、上記第1の金属層と対向する表面とは反対側の表面上に、1種の第2の金属元素からなり、炭素原子を含まない第2の金属層を形成する工程をさらに備えることがより好ましい。
このようにすれば、熱処理する工程の条件にもよるが、形成されたオーミック電極の表面(SiC層に対向する面と反対側の表面)に、第2の金属層を構成する金属からなる層を残存させる、あるいは第2の金属層を構成する金属を高濃度に含む層を形成することができる。したがって、このようなオーミック電極の表面に対して配線を接続すれば、完全にシリサイド化されたオーミック電極の表面層に対して配線を接続する場合よりも、配線とオーミック電極とを良好に密着させることができる。すなわち、配線の密着性をより向上させることができる。なお、ここで表面層とは、たとえばオーミック電極の表面(SiC層と対向する面と反対側の表面)から10nm以内の領域をさし、この領域において炭素原子を含まないことが好ましい。
また、第2の金属層が存在すれば、SiCと第1の金属層とが反応することに伴って発生するCが、上記第2の金属層の表面層に析出する可能性を低くすることができる。
また、本発明に係る炭化珪素半導体装置の製造方法は、オーミック電極を有する炭化珪素半導体装置の製造方法である。当該製造方法は、炭化珪素からなるSiC層を形成する工程と、上記SiC層の一方の主表面上に、1種の第1の金属元素からなり、炭素原子を含まない第1の金属層を形成する工程と、上記第1の金属層の、上記SiC層と対向する表面とは反対側の表面上に、Siおよび上記1種の第1の金属元素からなり、炭素原子を含まないSi金属層を形成する工程と、オーミック電極を形成するために、上記SiC層と上記第1の金属層と上記Si金属層とを熱処理する工程とを備える。
上述した方法により、SiC層とSi金属層との間に第1の金属層を形成すれば、Si金属層に含まれる未反応のSiとSiC層とが直接接触することでショットキー接触が形成されることを抑制することができる。
さらに、SiC層とSi金属層との間に第1の金属層を形成すれば、熱処理する工程を行なうことにより、当該熱処理する工程での昇温時に、先に第1の金属層はSi金属層に含まれるSiと優先的に反応して合金化(シリサイド化)が行なわれる。この反応で第1の金属層を形成する第1の金属元素が完全に消費されると、SiCのシリサイド化が阻害される。また、第1の金属層における金属元素がSi金属層のSiとの反応後も残存した場合であっても、第1の金属層の上部(Si金属層側の表面層)にはSi金属層のSiと金属層の金属原子とが合金化した(シリサイド化した)層が形成されている。そのため、SiC層と第1の金属層とが反応することにより残渣として発生するCが、電極(第1の金属層とSi金属層とが反応して形成されるオーミック電極)の表面に析出する現象が抑制される。このため、配線を接続するオーミック電極の表面層上にCが析出することによる、配線の密着性の悪化を抑制することができる。
上述したようにSi金属層を形成する場合においても、熱処理する工程に先立って、上記Si金属層の、上記第1の金属層と対向する表面とは反対側の表面上に、1種の第2の金属元素からなり、炭素原子を含まない第2の金属層を形成する工程をさらに備えることが好ましい。
このようにすれば、熱処理する工程の条件にもよるが、形成されたオーミック電極の表面(SiC層に対向する面と反対側の表面)に、第2の金属層を構成する金属からなる層を残存させる、あるいは第2の金属層を構成する金属を高濃度に含む層を形成することができる。したがって、このようなオーミック電極の表面に対して配線を接続すれば、完全にシリサイド化されたオーミック電極の表面層に対して配線を接続する場合よりも、配線とオーミック電極とを良好に密着させることができる。すなわち、配線の密着性をより向上させることができる。
本発明に係る炭化珪素半導体装置の製造方法においては、熱処理する工程において、上記SiC層の一方の主表面上に、1種の第1の金属元素とSiとの合金からなり、炭素原子を含む炭素含有シリサイド層を形成してもよい。ここで、SiC層のSiCについても、第1の金属層と接触しているため、熱処理の温度を上げることにより、第1の金属層と反応してシリサイド化が起きる。このようにSiCと第1の金属層とが反応したシリサイド層には、SiCに由来するCが含有された状態となる。この結果、炭素原子を含む炭素含有シリサイド層が形成される。
しかし、上述したシリサイド化により付随的に発生するCが、積層構造の表面層(ここでは形成されるオーミック電極の最表面)に表出しなければ、オーミック電極の表面層上に配線を接続する上で支障はない。したがって、SiC層の一方の主表面上に、1種の第1の金属元素とSiとの合金からなり、炭素原子を含む炭素含有シリサイド層を形成してもよい。
良好なオーミック接触を形成するためには、第1の金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される1種の元素とすることが好ましい。また、第2の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される1種の元素とすることが好ましい。第2の金属元素を上述のような元素とすることで、オーミック電極と配線との密着性を確実に向上させることができる。
本発明に従った炭化珪素半導体装置は、上記本発明に係る炭化珪素半導体装置の製造方法を用いて製造することが可能な炭化珪素半導体装置であって、炭化珪素からなるSiC層と、上記SiC層の一方の主表面上に配置され、1種の第1の金属元素とSiとの合金からなり、上記SiC層と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層とを備えている。そして、上記SiC層と上記シリサイド層とは、オーミック接触している。
このようにすれば、オーミック電極となっているシリサイド層の表面層には炭素原子が含まれていないため、当該シリサイド層の表面上に配線を接続する場合に、当該炭素原子の存在に起因してシリサイド層(オーミック電極)と配線との密着性が劣化することを防止できる。
なお、ここで「炭素原子を含まない」シリサイド層とは、炭素原子を実質的に含有していない、あるいは炭素原子の濃度が原子数にして1%以下となっているシリサイド層を意味する。また、「表面層」とは、シリサイド層の表面から10nm以内の領域を意味する。
また、本発明に従った炭化珪素半導体装置は、炭化珪素からなるSiC層と、炭素含有シリサイド層と炭素原子を含まないシリサイド層とを備えている。炭素含有シリサイド層は、SiC層の一方の主表面上に配置され、1種の第1の金属元素とSiとの合金からなり、炭素原子を含む。炭素原子を含まないシリサイド層は、炭素含有シリサイド層の、SiC層と対向する表面とは反対側の主表面上に配置され、1種の第1の金属元素とSiとの合金からなり、炭素含有シリサイド層と対向する表面とは反対側の表面層に炭素原子を含まない。SiC層と炭素含有シリサイド層とは、オーミック接触している。
このようにすれば、オーミック電極となる炭素含有シリサイド層と接続される炭素原子を含まないシリサイド層の表面層には炭素原子が含まれていないため、当該シリサイド層の表面上に配線を接続する場合に、炭素原子の存在に起因してシリサイド層と配線との密着性が劣化することを防止できる。
上記炭化珪素半導体装置は、シリサイド層の表面層上に形成され、1種の第2の金属元素とSiとの合金からなり、上記シリサイド層と対向する表面とは反対側の表面層に炭素原子を含まない上部シリサイド層をさらに備えていてもよい。
この場合、上記シリサイド層を構成する第1の金属元素とは独立して第2の金属元素を選択することができるので、上部シリサイド層の表面に配線を接続する構成とするときに、配線との密着性を向上させることが可能な金属元素を第2の金属元素として選択する場合の選択の自由度を大きくすることができる。
本発明に係る炭化珪素半導体装置において、第1の金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される1種の元素とすることが好ましい。この場合、SiC層とシリサイド層との良好なオーミック接触を実現できる。また、第2の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される1種の元素とすることが好ましい。第2の金属元素を上述のような元素とすることで、上部シリサイド層(オーミック電極)と配線との密着性を確実に向上させることができる。
本発明によれば、ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上した炭化珪素半導体装置およびその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施の形態が説明される。なお、各実施の形態において、同一の機能を果たす部位には同一の参照符号が付されており、その説明は、特に必要がなければ、繰り返さない。
(実施の形態1)
図1は、本発明の実施の形態1に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。また、図2は、本発明の実施の形態1に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。ここで図1に示す積層構造10Aは、本発明の実施の形態1に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
図1の積層構造10Aに示すように、本発明の実施の形態1に係る炭化珪素半導体装置のオーミック電極を形成するためには、まずSiC基板10の一方の主表面上に炭化珪素からなるSiC層11を形成する。そして、SiC層11の一方の主表面上には、1種の第1の金属元素からなる、第1の金属層12を形成す
る。また、第1の金属層の、SiC層11と対向する表面とは反対側の表面上(図1における上側)に、SiからなるSi層13を形成する。
このような構成とすれば、積層構造10Aに熱処理を行なった際に、第1の金属層12を構成する第1の金属元素は、相対的にSiC層11のSiよりも反応温度の低いSi層13のSiと優先的に反応し、合金化(シリサイド化)される。したがって、熱処理により、Si層13と第1の金属層12とは反応してシリサイド化される。さらに、熱処理の温度を上げるに従い、加熱温度が第1の金属層12とSiC層11のSiとの反応温度に達すれば、第1の金属元素とSiC層11のSiとがシリサイド化をはじめる。このとき、SiCのSiと第1の金属元素とが反応するため、残った炭素(C)が残渣として滞留する。これがたとえば積層構造10Aの表面層(図1における最上面)に析出すると、積層構造10Aの表面層上に配線を接続するときに、配線を構成する材質と積層構造10Aの表面層との密着性が悪化し、配線の剥がれなどの現象を引き起こすことがある。しかし、発生したCが積層構造10Aの表面層に析出する前に、先に反応が始まったSi層13のSiと第1の金属元素との反応により第1の金属元素がすべて消費されると、SiC層11のSiCがシリサイド化するための第1の金属元素が存在しなくなる。このため、SiCのシリサイド化を抑制し、配線の密着性に影響するCの発生を抑制することができる。
また、積層構造10Aにおける、第1の金属層12の上側領域(Si層13に近い領域)については、少なくとも先にSi層13のSiとシリサイド化するため、シリサイド層が先に形成されている。そのため、第1の金属層12の第1の金属元素と、SiC層11のSiCとが反応することにより形成されるシリサイド層が、積層構造10Aにおける第1の金属層12の上端部に達する可能性は低い。したがって、一部のSiCが第1の金属層12と反応した結果発生したCが積層構造10Aの内部に滞留しても、当該Cが積層構造10Aの表面層に達する可能性は低い。このことからも、SiC層11とSi層13との間に第1の金属層12を介在させることにより、積層構造10Aの表面層におけるCの析出を抑制することができるといえる。
また、先述したように、SiはSiCに対してショットキー電極として働く。よってSi層またはSiを含む合金層を、SiCの層に直接接触させることは好ましくない。しかし積層構造10Aのように、SiC層11とSi層13との間に第1の金属層12を配置すれば、SiC層11のSiCとSi層13のSiとが直接接触してショットキー接触を形成することを抑制できる。
すなわち、上述したように第1の金属層12の第1の金属元素は、直接接触したSiC層11とSi層13とでは、反応温度の低いSi層13のSiと優先的に反応し、合金化(シリサイド化)される。Si層13のSiが、熱処理を行なう前の積層構造10Aにおける第1の金属層12の領域を超えてSiC層11に到達する前に、Si層13と第1の金属層12との反応が完了しすべてシリサイド化されれば、シリサイド化されていないSiとSiC層11のSiCとが直接接触してショットキー接触を形成する可能性が極めて低くなる。以上により、第1の金属層12を介在させることにより、ショットキー接触が形成される可能性を低くすることができる。
ただし、たとえば第1の金属層12を構成する第1の金属元素を2元素配置させた場合、これを熱処理することによるSiとの反応は、3元素の反応になる。たとえば金属Aと金属BとSiとの3元素が含まれている状態で加熱が行なわれると、金属Aと金属Bとの反応温度と、金属BとSiとの反応温度とが近い場合、金属Aと金属BとSiとの3元反応となる。また初期状態ではたとえばSiは金属Aのみと直接接触しており、金属BとSiとは直接接触していないということが起こりうる。このことから、初期状態では金属AとSiとの2元反応であったものが、反応が進むにつれて金属Aと金属BとSiとの3元反応に反応の形態が変化することが考えられる。このような反応は、たとえば相図などを用いて反応を予想し、目的どおりの反応状態を作り出すのが困難になる。
以上の事由により、第1の金属層12を構成する、第1の金属元素を構成する金属は1種類であることが好ましい。具体的には、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される1種の元素であることが好ましい。このようにすれば、SiCおよびSiとの仕事関数の相関関係から、当該積層構造10Aを熱処理した際に良好なオーミック電極を形成することができる。
ここで、図2を用いて、本発明の実施の形態1に係る炭化珪素半導体装置の製造方法を説明する。まず、基板を準備する工程(S10)を実施する。具体的には、炭化珪素半導体装置を形成する基板である、図1に示すSiC基板10を準備する。たとえばn型のSiCウェハを、SiC基板10として用いてもよいし、p型のSiCウェハを用いてもよい。
次に、SiC層を形成する工程(S20)を実施する。具体的には、図1の積層構造10AにおけるSiC層11のように、SiC基板10の一方の主表面上に、炭化珪素からなるSiC層11を形成する。
SiC層を形成する工程(S20)は、たとえばエピタキシャル成長により、積層構造10Aを形成するための主表面の結晶面の方向を揃えて、形成する半導体装置の良好な電気特性を確保するため、かつSiC基板10の厚みを補填するために行なう。使用した基板や、形成する半導体装置の用途により、n型エピタキシャル層を形成してもよいし、p型エピタキシャル層を形成してもよい。
エピタキシャル層を形成するためには、たとえばSiCを構成するSiおよびCを含む材料ガスであるシラン(SiH4)やプロパン(C3H8)に、n型ないしp型の半導体特性を持たせるための不純物源であるアルミニウム(Al)やリン(P)などを混入して気相成長を行なう、気相エピタキシャル成長法を用いることが好ましい。なお、p型エピタキシャル層を形成するためのp型不純物源としては、たとえばジボラン(B2H6)やトリメチルアルミニウム(TMA)を、n型エピタキシャル層を形成するためのn型不純物源としては、たとえば窒素(N2)ガスを採用することができる。
そして、第1の金属層を形成する工程(S30)を実施する。具体的には、図1に示すSiC層11の一方の主表面上に、1種の第1の金属元素からなり、炭素原子を含まない第1の金属層12を形成する工程である。この第1の金属層12は、後に熱処理を行なった際にオーミック電極を形成するためのものである。
ここで、第1の金属層12に炭素原子を含むと、後の熱処理を行なう工程において、図1に示す積層構造10Aの表面層に炭素原子が析出する可能性がある。したがって、第1の金属層12には炭素原子を含まないことが好ましい。ここで炭素原子を含まないとは、たとえば炭素原子の量が原子数にして1%であることを意味する。なお、第1の金属層12は、たとえばスパッタや真空蒸着、イオンビーム蒸着やめっき法により形成することが好ましい。先述したように、第1の金属層12を構成する金属元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される1種の元素であることが好ましい。
続いて、Si層を形成する工程(S40)を実施する。これは具体的には、図1に示すように、第1の金属層12の、SiC層11と対向する表面とは反対側の表面上に、Siからなり、炭素原子を含まないSi層13を形成する工程である。このSi層13は、後に熱処理を行なった際にオーミック電極を形成するためのものである。Si層13の形成は、たとえばスパッタ法などの方法を用いて行なうことが好ましい。
そして、熱処理を行なう工程(S50)を行なう。これは具体的には、先述したオーミック電極を形成するために形成した、図1に示す第1の金属層12やSi層13を含む積層構造10A全体に対して加熱処理を行ない、積層構造10Aを構成する第1の金属層12とSi層13とを合金化する工程である。
たとえば図1に示す積層構造10Aを熱処理してオーミック電極を形成する場合、熱処理を行なう雰囲気としてはたとえばアルゴン(Ar)といった条件の雰囲気を用いることが好ましく、その他にたとえば窒素(N2)などの不活性ガスの雰囲気を用いてもよい。また、熱処理を行なう温度は800℃以上1100℃以下、より好ましくは900℃以上1050℃以下で、30秒以上5分以下の時間加熱を行なうことが好ましい。この熱処理を行なえば、Si層13のSiと第1の金属層12を構成する第1の金属元素とがシリサイド化(合金化)する。合金化に伴い、当該部分はSiC層11とオーミック接触を形成し、オーミック電極が形成される。
図3は、熱処理を行なった後の本発明の実施の形態1に係るオーミック電極としての積層構造を示す概略断面図である。また図4は、熱処理を行なった後の本発明の実施の形態1に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。
図3に示すオーミック電極11A、図4に示すオーミック電極12Aともに、図1に示す積層構造10Aに対して熱処理を行なう工程(S50)を行なった後における形態を示すものである。たとえば図3に示すオーミック電極11Aは、炭化珪素からなるSiC層11の一方の主表面上に配置され、1種の第1の金属元素とSiとの合金からなり、炭素原子を含む炭素含有シリサイド層41と、上記炭素含有シリサイド層41の、SiC層11と対向する表面とは反対側の主表面上に配置され、1種の第1の金属元素とSiとの合金からなり、炭素含有シリサイド層41と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層42とを備えている。そして、SiC層11と炭素含有シリサイド層41とは、オーミック接触している。なお、ここでの表面層とは、先述したように、たとえば図3に示すオーミック電極11Aにおける最上層であるシリサイド層42の、炭素含有シリサイド層41と対向する表面とは反対側(図3における上側)の表面から10nm以内の領域をさす。
また、たとえば図4に示すオーミック電極12Aは、SiC基板10の一方の主表面上に形成された炭化珪素からなるSiC層11の一方の主表面上に配置され、1種の第1の金属元素とSiとの合金からなり、SiC層11と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層42を備えている。そして、SiC層11とシリサイド層42とは、オーミック接触している。
図1に示す積層構造10Aに対して熱処理を行なうと、第1の金属層12を構成する1種の第1の金属元素は、まずSi層13のSiとシリサイド化する。第1の金属元素は、SiCよりもSiとの間でより低温でシリサイド化の反応を起こすためである。ここで、第1の金属層12、Si層13ともに炭素原子を含まないように構成しているため、これらが反応して形成される合金であるシリサイド層42は炭素原子を含まない。しかし、熱処理の加熱温度を上げるにつれ、加熱温度は第1の金属元素がSiCのSiともシリサイド化する温度に達する。すると、第1の金属層12は、Si層13のSiと、SiC層11のSiとの両方とシリサイド化を起こすことになる。Si層13のSiとのシリサイド化により上述した炭素原子を含まないシリサイド層42が形成され、SiC層11のSiとのシリサイド化により、その過程で余剰となった炭素原子を含む炭素含有シリサイド層41が形成される。このシリサイド化は、第1の金属元素がすべてシリサイド化されるまで続く。そして、第1の金属元素がすべてシリサイド化されて反応が完了すると、図3に示すオーミック電極11Aのように、SiC層11の一方の主表面上に、SiC層11のSiと第1の金属元素とがシリサイド化されることにより形成された炭素含有シリサイド層41が、そして炭素含有シリサイド層41の、SiC層11と対向する表面と反対側の表面上(図3の上側)に、Si層13のSiと第1の金属元素とがシリサイド化されることにより形成されたシリサイド層42が形成される。
ただし、たとえば熱処理の加熱温度が、第1の金属元素がSiCのSiとシリサイド化する温度に達する前に、第1の金属元素がすべてSi層13のSiとシリサイド化した場合は、図4に示すオーミック電極12Aのように、SiC層11の、SiC基板10と対向する表面と反対側の表面上(図4の上側)に、Si層13のSiと第1の金属元素とがシリサイド化されることにより形成された炭素原子を含まないシリサイド層42が形成される。
図3、図4のいずれの構成のオーミック電極を形成したとしても、シリサイド層42の存在により、炭素含有シリサイド層41およびSiC層11の炭素原子は、オーミック電極11A、12Aの表面層であるシリサイド層42の表面層には到達しない。このため、本発明に係るオーミック電極の製造方法を用いた場合、形成されるオーミック電極11A、12Aの表面層であるシリサイド層42の表面層には炭素原子が析出しない。このため、シリサイド層42の表面層に接続する配線の密着度を良好にすることができる。
オーミック電極が形成されたところで、最後に配線部を形成する工程(S60)を実施する。これは具体的には、オーミック電極の表面層の上、すなわち図3、図4におけるオーミック電極11A、12Aのシリサイド層42の表面層に、図3および図4において図示しない、電気信号を取り出すための配線として用いる金属層(パッド)を形成する工程である。配線部は、たとえば真空蒸着、イオンビーム蒸着、スパッタなどにより形成することができる。上述したように、図3、図4におけるオーミック電極11A、12Aのシリサイド層42の表面層には炭素原子や、析出した炭素97(図35参照)が存在しない。このため、シリサイド層42の表面層に接続する配線部の密着度を良好にすることができる。
(実施の形態2)
図5は、本発明の実施の形態2に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。また、図6は、本発明の実施の形態2に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。ここで図5に示す積層構造10Bは、本発明の実施の形態2に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
図5の積層構造10Bに示すように、本発明の実施の形態2に係る炭化珪素半導体装置のオーミック電極を形成するために準備する積層構造は、本発明の実施の形態1に係る積層構造10A(図1参照)と同様の形態を備えている。しかし、積層構造10Bにおいては、Si層13の、第1の金属層12と対向する表面とは反対側の表面上(図5における上側)に、1種の第2の金属元素からなり、炭素原子を含まない第2の金属層14を形成する。この点においてのみ、積層構造10Bは積層構造10Aと異なる。
熱処理工程を行なった後に配線部を形成するのは、オーミック電極の表面層である。たとえば本発明の実施の形態1におけるオーミック電極11A、12Aにおいては、配線部が形成される表面層はシリサイド層42の表面層である。しかし、本発明の実施の形態2においては、積層構造10Bの最上層に第2の金属層14を形成する。このため、熱処理を行なった後の状況によっては、形成されるオーミック電極の表面層が第2の金属層14となることもありうる。したがって、第2の金属層14に対して配線部を形成すれば、シリサイド層に対して配線部を形成する場合よりも、より配線部を形成する金属元素とオーミック電極の表面層との相性が良好となり、配線部とオーミック電極との密着性を向上させることができる。
次に、本発明の実施の形態2に係る炭化珪素半導体装置の製造方法を説明する。図6のフローチャートに示すように、本発明の実施の形態2に係る炭化珪素半導体装置の製造方法は、本発明の実施の形態1に係る炭化珪素半導体装置の製造方法と基本的に同様である。しかし、図6に示すように、本発明の実施の形態2に係る炭化珪素半導体装置の製造方法は、Si層を形成する工程(S40)において図5におけるSi層13を形成した後、熱処理を行なう工程(S50)に先立って、Si層13の、第1の金属層12と対向する表面とは反対側の表面上に、1種の第2の金属元素からなり、炭素原子を含まない第2の金属層を形成する工程(S45)をさらに備える。
ここで、第2の金属層14に炭素原子を含むと、後の熱処理を行なう工程において、炭素原子が拡散することになり、図5に示す積層構造10Bの表面層に炭素原子を含むことになる。したがって、第2の金属層14には炭素原子を含まないことが好ましい。ここで炭素原子を含まないとは、たとえば炭素原子の量が原子数にして1%以下であることを意味する。なお、第2の金属層14も、第1の金属層12と同様に、たとえばスパッタや真空蒸着、イオンビーム蒸着やめっき法により形成することが好ましい。先述したように、第1の金属層を構成する元素は、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される1種の元素であることが好ましい。第2の金属層14についても、第1の金属層12と同様に、1種類の金属元素から構成されることが好ましい。また、第2の金属層14を構成する第2の金属元素は、チタン、アルミニウム、およびクロムからなる群から選択される1種の元素とすることが好ましい。このようにすれば、SiCおよびSiとの仕事関数の相関関係から、当該積層構造10Bを熱処理した際に良好なオーミック電極を形成することができる。
図6のフローチャートは、以上の点においてのみ、図2のフローチャートと異なる。すなわち図6における工程(S10)は図2における工程(S10)と同様の工程である。以下、図6における工程(S20)、(S30)、(S40)、(S50)、(S60)のそれぞれについても、図2における各工程と同様の工程である。
ただし、熱処理を行なう工程(S50)を行なった後の、積層構造10Bのとる態様が、本発明の実施の形態1とは異なる。図7は、熱処理を行なった後の本発明の実施の形態2に係るオーミック電極としての積層構造を示す概略断面図である。また図8は、熱処理を行なった後の本発明の実施の形態2に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。図9は、熱処理を行なった後の本発明の実施の形態2に係るオーミック電極としてのさらに別の形態の積層構造を示す概略断面図である。
図7に示すオーミック電極11B、図8に示すオーミック電極12B、図9に示すオーミック電極13Bともに、図1に示す積層構造10Aに対して熱処理を行なう工程(S50)を行なった後における形態を示すものである。たとえば図5に示すSi層13のSiが、まず第1の金属層12の第1の金属元素および第2の金属層14の第2の金属元素とシリサイド化された場合、Siと第1の金属元素と第2の金属元素との3元素が混合したシリサイド層43が形成される。しかし、たとえば第1の金属元素がすべてSi層13と反応してシリサイド化される前に、第1の金属元素がSiC層11のSiともシリサイド化を始めると、図7に示すように、SiC層11の、SiC基板10と対向する表面と反対側の表面上(図7の上側)には、第1の金属元素とSiとの合金からなり、炭素原子を含む炭素含有シリサイド層41、そして炭素含有シリサイド層41の、SiC層11と対向する表面とは反対側の主表面上に配置され、第1の金属元素と第2の金属元素とSiとの合金からなり、炭素含有シリサイド層41と対向する表面とは反対側の表面層に炭素原子を含まないシリサイド層43を配置するオーミック電極11Bが形成される。
ただし、たとえば熱処理の加熱温度が、第1の金属元素がSiCのSiとシリサイド化する温度に達する前に、第1の金属元素がすべてSi層13のSiとシリサイド化した場合は、図8に示すオーミック電極12Bのように、SiC層11の、SiC基板10と対向する表面と反対側の表面上(図8の上側)に、Si層13のSiと第1の金属元素と第2の金属元素とがシリサイド化されることにより形成された、炭素原子を含まないシリサイド層43が形成される。
また、たとえばSi層13の厚みがある程度以上、たとえば金属の種類にもよるが図5に示す第1の金属層12と第2の金属層14との合計の厚みの2倍以上ある場合は、Si層13のSiは、第1の金属元素と第2の金属元素とのそれぞれと独立にシリサイド化されることもある。なお、ここでは厚みとは、対向する主表面間の距離をいうこととする。たとえば、Si層13のSiが、積層構造10Bの下方(図5の下側)においてはSiと第1の金属元素と第2の金属元素との3元素が混合してシリサイド化され、積層構造10Bの上方(図5の上側)においては、Si層13が厚いために第1の金属元素が到達せず、第2の金属元素のみがSi層13のSiとシリサイド化されることもある。この結果、図9に示すように、1種の第2の金属元素とSiとの合金からなり、シリサイド層43と対向する表面とは反対側の表面層に炭素原子を含まない上部シリサイド層44をさらに備えるオーミック電極13Bが形成される場合もある。また、図示しないが、たとえば1種の第1の金属元素とSiとの合金からなるシリサイド層と、1種の第2の金属元素とSiとの合金からなるシリサイド層とが積層された構成からなるオーミック電極が形成されてもよい。
このような構成を有するオーミック電極は、1種の金属元素とSiとの2元素によりシリサイド化が行なわれるため、3元素の混合によりシリサイド層43が形成される場合に比べて、相図などを用いることで、反応を容易に予想することができる。また、本発明の実施の形態2においては、積層構造10Bに第2の金属層14が備えられることにより、SiC層11から、積層構造の最上層の表面層までの距離(厚み)が、本発明の実施の形態1に比べて大きくなる。したがって、SiC層11のCが表面層に到達する可能性をより小さくすることができる。
さらに、たとえば第2の金属元素がSiと反応する温度が、第1の金属元素がSiと反応する温度に比べて大幅に高い場合、あるいは第2の金属層14の厚みが非常に厚い場合などには、第2の金属元素のすべてがSiと反応してシリサイド化されない場合も考えられる。この場合、図示しないが、たとえば図7から図9に示す各オーミック電極の表面層(図7、図8においてはシリサイド層43の最上層、図9においては上部シリサイド層44の最上層)の上に、第2の金属層14が残存することになる。この場合、当該オーミック電極については、第2の金属層14の表面層に接触するように配線部を形成することになる。したがって、シリサイド層の表面層に対して配線部を形成する場合よりも良好な密着性を保つことができる。
本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2に関して、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。
(実施の形態3)
図10は、本発明の実施の形態3に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。ここで図10に示す積層構造10Cは、本発明の実施の形態3に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
図10の積層構造10Cに示すように、本発明の実施の形態3に係る炭化珪素半導体装置のオーミック電極を形成するために準備する積層構造は、本発明の実施の形態1に係る積層構造10A(図1参照)と同様の形態を備えている。しかし、積層構造10Cにおいては、積層構造10AにおけるSi層13の代わりに、Siおよび1種の第1の金属元素からなり、炭素原子を含まないSi金属層15を形成する。この点においてのみ、積層構造10Cは積層構造10Aと異なる。
本発明の実施の形態3に係る炭化珪素半導体装置を形成する手順は、図2に示す、本発明の実施の形態1に係る炭化珪素半導体装置を形成する手順に準ずる。ただし、上述したように、積層構造10Cにおいては、積層構造10AにおけるSi層13の代わりにSi金属層15を形成している。このため、図2におけるSi層を形成する工程(S40)は、Si金属層を形成する工程(S40)となる。
このように、Si金属層15として、Siを含有する層に、熱処理を行なう前の初期状態において第1の金属元素を含有させておけば、Si元素が第1の金属元素により近い場所に存在するため、熱処理を行なった際に、より迅速に、Siと第1の金属元素とのシリサイド化を行なうことができる。このため、第1の金属元素とSiC層11のSiとのシリサイド化を抑制し、SiC層11のCが析出する現象を抑制することができる。なお、Si金属層15を構成する第1の金属元素としては、ニッケル、チタン、アルミニウム、白金、タングステン、およびパラジウムからなる群から選択される1種の元素を用いてもよいが、上述した実施の形態2において示した第2の金属元素と同様にチタン、アルミニウム、およびクロムからなる群から選択される1種の元素を用いてもよい。
本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態3に関して、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。
(実施の形態4)
図11は、本発明の実施の形態4に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。ここで図11に示す積層構造10Dは、本発明の実施の形態4に係る炭化珪素半導体装置を形成するための、熱処理を行なう前の積層構造を示したものである。
図11の積層構造10Dに示すように、本発明の実施の形態4に係る炭化珪素半導体装置のオーミック電極を形成するために準備する積層構造は、本発明の実施の形態2に係る積層構造10B(図1参照)と同様の形態を備えている。しかし、積層構造10Dにおいては、積層構造10BにおけるSi層13の代わりに、本発明の実施の形態3における積層構造10Cと同様に、Siおよび1種の第1の金属元素からなり、炭素原子を含まないSi金属層15を形成する。すなわち、積層構造10Dにおいては、Si金属層15の、第1の金属層12と対向する表面とは反対側の表面上に、1種の第2の金属元素からなり、炭素原子を含まない第2の金属層14を形成する工程をさらに備える。このように、Si金属層15の主表面上に第2の金属層14を形成してもよい。以上の点においてのみ、積層構造10Dは積層構造10Bと異なる。
本発明の実施の形態4に係る炭化珪素半導体装置を形成する手順は、図6に示す、本発明の実施の形態2に係る炭化珪素半導体装置を形成する手順に順ずる。ただし、上述したように、積層構造10Dにおいては、積層構造10BにおけるSi層13の代わりにSi金属層15を形成している。このため、図6におけるSi層を形成する工程(S40)は、Si金属層を形成する工程(S40)となる。
このように、Si金属層15の主表面上に第2の金属層14が形成されている場合においても、Si金属層15のように、Siを含有する層に、熱処理を行なう前の初期状態において第1の金属元素を含有させておけば、Si元素が第1の金属元素により近い場所に存在するため、熱処理を行なった際に、より迅速に、Siと第1の金属元素とのシリサイド化を行なうことができる。
本発明の実施の形態4は、以上に述べた各点についてのみ、本発明の実施の形態2と異なる。すなわち、本発明の実施の形態4に関して、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態2に順ずる。
図12〜図19は、本発明の実施の形態2を利用してpnダイオードを形成した場合における各工程を行なった後の状態を示す概略断面図である。より具体的には、図12は、pnダイオードの形成のために図6の工程(S10)を行なった状態を示す概略断面図である。図13は、pnダイオードの形成のために図6の工程(S20)を行なった状態を示す概略断面図である。図14は、pnダイオードの形成のためにイオン注入を行なった状態を示す概略断面図である。図15は、pnダイオードの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。図16は、pnダイオードの形成のために図6の工程(S45)を行なった状態を示す概略断面図である。図17は、pnダイオードの形成のために図6の工程(S50)を行なった状態を示す概略断面図である。図18は、pnダイオードの形成のために図6の工程(S60)を行なった状態を示す概略断面図である。図19は、完成したpnダイオードの概略断面図である。図12〜図19を参照して、本発明を適用したpnダイオードの製造方法を説明する。
まず、図12に示すように、図6の基板を準備する工程(S10)として、たとえばn型のSiC基板20を準備する。次に、図6のSiC層を形成する工程(S20)として、SiC基板20の一方の主表面上に、n−型エピタキシャル層21(図13参照)を形成する。また、n−型エピタキシャル層21の、SiC基板20と対向する表面と反対側の表面上に、p+型エピタキシャル層22(図13参照)を形成する。このようにして、図13に示すような、n−型エピタキシャル層21とp+型エピタキシャル層22との積層構造を形成する。n−型エピタキシャル層21の不純物濃度は1e16cm−3、膜厚10μmとし、p+型エピタキシャル層22の不純物濃度は2e17cm−3、膜厚0.8μmとする。
続いて、図14に示すように、p+型エピタキシャル層22の内部に、Alイオンを注入することにより、Alイオン注入領域23を形成する。このAlイオン注入領域23を形成する工程は、形成するオーミック電極と基板との電気的なコンタクトを良好にするために、p+型エピタキシャル層22の不純物濃度よりも2桁〜3桁程度不純物濃度の高い領域を形成する工程である。ここでのイオン注入におけるAlイオンのドーズ量は1e15cm−2とする。また、図14に示すように、Alイオン注入を行なう深さは、p+型エピタキシャル層22の厚みよりも浅い方が好ましい。
図14に示すようなAlイオン注入領域23を形成するためには、まずp+型エピタキシャル層22の、n−型エピタキシャル層21と対向しない主表面上に、たとえば熱酸化により一定厚みを持つシリコン酸化膜(SiO2膜)を形成する。そして当該SiO2膜上に、一定厚みのレジストを塗布する。その状態で、たとえばフォトリソグラフィー技術により上記レジストをパターニングする。そして、パターンが形成された上記レジストをマスクとして用いて、たとえばRIEエッチングによりSiO2膜をエッチングにより部分的に除去する(パターニングする)。この結果、Alイオン注入領域23が露出する開口部を有するSiO2膜が得られる。そしてレジストを除去した後、p+型エピタキシャル層22の、n−型エピタキシャル層21と対向しない主表面側からSiO2膜の開口部に対してAlイオン注入を行なう。その後、SiO2膜を除去する。このようにして、図14に示す態様を示すAlイオン注入領域23が形成される。このAlイオン注入領域23は、p+型エピタキシャル層22よりも不純物濃度が高く、電気抵抗が小さい。このため、後に形成するオーミック電極と基板との電気的なコンタクトを良好にすることができる。
ここで、Alイオン注入領域23の不純物を活性化するために、活性化アニール(熱処理)を1700℃で30分間実施する。その後、図15に示すように、p+型エピタキシャル層22およびAlイオン注入領域23の主表面上(図15の上側)に、たとえばウェット雰囲気中での熱酸化によりSiO2からなるフィールド酸化膜24(厚さ50nm)を形成する。このフィールド酸化膜24は、p+型エピタキシャル層22およびAlイオン注入領域23の主表面を保護するために形成するものである。
次に、たとえばフォトリソグラフィー技術を用いてフィールド酸化膜24上に開口パターンを有するマスクを形成する。当該マスクを用いたエッチングなどを行なうことにより、Alイオン注入領域23の、p+型エピタキシャル層22と対向しない主表面上に形成されたフィールド酸化膜24を除去する。このようにして、Alイオン注入領域23の、p+型エピタキシャル層22と対向しない主表面を露出させる。そしてこの状態で、図6に示す第1の金属層を形成する工程(S30)として、Alイオン注入領域23上に、図16に示すようにたとえば厚み10nmのTi薄膜25を形成する。なお、Ti(チタン)の代わりに、たとえばAl(アルミニウム)やNi(ニッケル)、Pt(白金)、W(タングステン)、Pd(パラジウム)などを用いてもよい。
続いて図6に示すSi層を形成する工程(S40)として、図16に示すようにたとえば厚み50nmのSi層27を、Ti薄膜25の主表面上に形成する。次に図6に示す第2の金属層を形成する工程(S45)として、図16に示すようにたとえば厚み50nmのTi薄膜25を、Si層27の主表面上に形成する。なお、Ti(チタン)の代わりに、たとえばAl(アルミニウム)やCr(クロム)などを用いてもよい。
この状態で、図6に示す熱処理を行なう工程(S50)として、図16に示す系全体を1000℃で2分間、熱処理する。すると、第1の金属層としてのTi薄膜25のTiと、Si層27のSiと、第2の金属層としてのTi薄膜25のTiとがシリサイド化することにより、図17に示すようにシリサイド層としての電極51を形成する。この電極51はオーミック電極であり、第1の金属層としてのTi薄膜25とSi層27のSiとがシリサイド化された領域および第2の金属層としてのTi薄膜25とSi層27のSiとがシリサイド化された領域が独立に形成されたものが積層された形態をなしてもよいし、第1の金属層としてのTi薄膜25とSi層27のSiと、第2の金属層としてのTi薄膜25との3元素が混合してシリサイド化された1層のシリサイド層であってもよい。あるいは、電極51の、Alイオン注入領域23と対向しない表面層は、シリサイド化されていないTi薄膜25が残存していてもよい。
そして、配線部を形成する工程(S60)により、オーミック電極である電極51の表面層上に、図18に示すようにたとえば厚みが50nmのTi薄膜25および、厚みが3nmのAl薄膜26を配線(パッド)として形成する。
以上の手順により、pnダイオードのオーミック電極が1つ完成するが、実際のpnダイオードとして機能させるためには、オーミック電極は2つ(2極)必要である。このため、図19に示すように、たとえばSiC基板20の、n−型エピタキシャル層21と対向しない主表面(裏面)上にもオーミック電極(電極51)を形成することにより、図19に示すようなpnダイオード100が完成する。このpnダイオード100は、電極51の表面層への炭素原子の析出や、SiとSiCとによるショットキー電極の形成が抑制された、良好な密着性を持つ配線を有するオーミック電極を備える。なお、SiC基板20の裏面上におけるオーミック電極(電極51)、Ti薄膜25およびAl薄膜26の製造方法は、基本的にp+型エピタキシャル層22上における電極51、Ti薄膜25およびAl薄膜26の製造方法と同様である。
なお、上述した、SiC基板20の、n−型エピタキシャル層21と対向しない主表面上に形成するオーミック電極は、図19に示すように、本発明の実施の形態2と同様に形成してもよいが、他の手段を用いて形成してもよい。この際、図19に示すように、SiC基板20に対して、形成するオーミック電極との電気的なコンタクトを良好にする目的で、不純物を高濃度にドープさせるためのイオン注入を行なう必要はない。SiC基板20は、一般的に高濃度に不純物が含まれているためp+型エピタキシャル層22に比して接触抵抗が小さく、そのままの状態で電気的に良好なコンタクトを取ることが可能であるためである。
また、以上に述べたpnダイオード100のオーミック電極の形成方法として、本発明の実施の形態2に係る形成方法を例示したが、これに限らず、本発明の他の実施の形態、たとえば実施の形態1、3、4に係る形成方法を用いてオーミック電極を形成してもよい。いずれの実施の形態を用いても、図17〜19における電極51は、Siと1種または2種の金属元素とがシリサイド化されることによる、1層ないし2層のシリサイド層から形成される。
図20〜図26は、本発明の実施の形態2を利用してRESURF−JFETを形成した場合における各工程を行なった後の状態を示す概略断面図である。より具体的には、図20は、RESURF−JFETの形成のために図6の工程(S10)を行なった状態を示す概略断面図である。図21は、RESURF−JFETの形成のために図6の工程(S20)を行なった状態を示す概略断面図である。図22は、RESURF−JFETの形成のためにイオン注入を行なった状態を示す概略断面図である。図23は、RESURF−JFETの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。図24は、RESURF−JFETの形成のために図6の工程(S45)を行なった状態を示す概略断面図である。図25は、RESURF−JFETの形成のために図6の工程(S50)を行なった状態を示す概略断面図である。図26は、RESURF−JFETの形成のために図6の工程(S60)を行ない、完成したRESURF−JFETの状態を示す概略断面図である。図20〜図26を参照して、本発明の実施の形態2を利用したRESURF−JFETの製造方法を説明する。
まず、図20に示すように、図6の基板を準備する工程(S10)として、たとえばn型のSiC基板20を準備する。次に、図6のSiC層を形成する工程(S20)として、SiC基板20の一方の主表面上に、p+型エピタキシャル層22(図21参照)を形成する。またp+型エピタキシャル層22の、SiC基板20と対向する表面と反対側の表面上に、n+型エピタキシャル層32(図21参照)を形成する。n+型エピタキシャル層32の、p+型エピタキシャル層22と対向する表面と反対側の表面上に、p+型エピタキシャル層22(図21参照)をさらに形成する。以上により、図21に示すような、p+型エピタキシャル層22とn+型エピタキシャル層32とp+型エピタキシャル層22との積層構造を形成する。SiC基板20と対向するp+型エピタキシャル層22の不純物濃度は2e17cm−3であり膜厚は10μmである。n+型エピタキシャル層32の不純物濃度は2e17cm−3であり膜厚は0.4μmである。最上層のp+型エピタキシャル層22の不純物濃度は2e17cm−3であり膜厚は0.2μmである。
続いて、図22に示すように、最上層のp+型エピタキシャル層22および、n+型エピタキシャル層32の内部に、PイオンおよびAlイオンを注入することにより、ソース領域33、ゲート領域34、ドレイン領域35を形成する。ソース領域33およびドレイン領域35を形成する工程は、形成するオーミック電極と基板との電気的なコンタクトを良好にするために、n+型エピタキシャル層32の不純物濃度よりも2桁〜3桁程度不純物濃度の高い領域を形成する工程である。また、ゲート領域34を形成する工程は、形成するトランジスタのチャネルを制御するゲート電極の電気的特性を高めるために、p+型エピタキシャル層22およびn+型エピタキシャル層32の不純物濃度よりも1桁〜3桁程度不純物濃度の高い領域を形成する工程である。ここではソース領域33およびドレイン領域35を形成するために、イオン注入によりP(リン)イオンを6e14cm−2のドーズ量で注入し、ゲート領域34を形成するために、Alイオンを8e14cm−2のドーズ量で注入する。なお、RESURF−JFETとしての、ソース領域33とドレイン領域35との間の領域における電界強度分布を均一化し、電界集中を抑制させる機能を持たせるため、図22に示すように、ソース領域33、ゲート領域34、およびドレイン領域35の深さは、最上層のp+型エピタキシャル層22の厚みよりも深く、p+型エピタキシャル層22とn+型エピタキシャル層32との合計厚みよりも浅いことが好ましい。
図22に示すソース領域33、ゲート領域34、ドレイン領域35を形成するためには、先述した図14に示すようなAlイオン注入領域23を形成する場合と同様に、たとえばフォトリソグラフィー技術とイオン注入法とを併用することが好ましい。
ここで、ソース領域33、ゲート領域34、ドレイン領域35の不純物を活性化するために、活性化アニール(熱処理)を1700℃で30分間実施した。その後、図23に示すように、p+型エピタキシャル層22およびソース領域33、ゲート領域34、ドレイン領域35の主表面上(図23の上側)に、たとえばウェット雰囲気中での熱酸化によりSiO2からなるフィールド酸化膜24を100nm形成する。このフィールド酸化膜は、p+型エピタキシャル層22、ソース領域33、ゲート領域34およびドレイン領域35の主表面を保護するために形成するものである。
たとえばフォトリソグラフィー技術を用いてフィールド酸化膜24上に開口パターンを有するマスクを形成する。当該マスクを用いたエッチングなどを行なうことにより、ソース領域33、ゲート領域34、ドレイン領域35の、p+型エピタキシャル層22と対向しない主表面上に形成されたフィールド酸化膜24を除去する。このようにして、ソース領域33、ゲート領域34、ドレイン領域35の、p+型エピタキシャル層22と対向しない主表面を露出させる。そしてこの状態で、図6に示す第1の金属層を形成する工程(S30)として、ソース領域33、ゲート領域34、ドレイン領域35上に、図24に示すようにたとえば厚み50nmのNi薄膜36を形成する。なお、Ni(ニッケル)の代わりに、たとえばAl(アルミニウム)やTi(チタン)、Pt(白金)、W(タングステン)、Pd(パラジウム)などを用いてもよい。続いて図6に示すSi層を形成する工程(S40)として、図24に示すようにたとえば厚み100nmのSi層27を、Ni薄膜36の主表面上に形成する。次に図6に示す第2の金属層を形成する工程(S45)として、図24に示すようにたとえば厚み20nmのNi薄膜36を、Si層27の主表面上に形成する。なお、Ni(ニッケル)の代わりに、たとえばTi(チタン)やAl(アルミニウム)、Cr(クロム)などを用いてもよい。
この状態で、図6に示す熱処理を行なう工程(S50)として、図24に示す系全体を1000℃で2分間、熱処理する。すると、第1の金属層としてのNi薄膜36のNiと、Si層27のSiと、第2の金属層としてのNi薄膜36のNiとがシリサイド化することにより、図25に示すようにシリサイド層としての電極52を形成する。この電極52はオーミック電極である。電極52は、第1の金属層としてのNi薄膜36とSi層27のSiとがシリサイド化された領域および第2の金属層としてのNi薄膜36とSi層27のSiとがシリサイド化された領域が独立に形成されたものが積層された形態をなしてもよい。また電極52は、第1の金属層としてのNi薄膜36と、Si層27のSiと、第2の金属層としてのNi薄膜36との3元素が混合してシリサイド化された1層のシリサイド層であってもよい。あるいは、電極52の、たとえばソース領域33と対向しない表面層は、シリサイド化されていないNi薄膜36が残存していてもよい。
そして、配線部を形成する工程(S60)により、オーミック電極である電極52の表面層上に、図26に示すようにたとえば厚みが50nmのTi薄膜25および、厚みが3nmのAl薄膜26を、配線(パッド)として形成する。
以上の手順により形成された、図26に示すRESURF−JFET200は、電極52の表面層への炭素原子の析出や、SiとSiCとによるショットキー電極の形成が抑制された、良好な密着性を持つ配線を有するオーミック電極(電極52)を備える。
なお、以上に述べたRESURF−JFET200のオーミック電極の形成方法として、本発明の実施の形態2に係る形成方法を例示したが、これに限らず、本発明の他の実施の形態、たとえば実施の形態1、3、4に係る形成方法を用いてオーミック電極を形成してもよい。いずれの実施の形態を用いても、図25〜26における電極52は、Siと1種または2種の金属元素とがシリサイド化されることによる、1層ないし2層のシリサイド層から形成される。
図27〜図34は、本発明の実施の形態3を利用して横型MOSFETを形成した場合における各工程を行なった後の状態を示す概略断面図である。より具体的には、図27は、横型MOSFETの形成のために図6の工程(S10)を行なった状態を示す概略断面図である。図28は、横型MOSFETの形成のために図6の工程(S20)を行なった状態を示す概略断面図である。図29は、横型MOSFETの形成のためにイオン注入を行なった状態を示す概略断面図である。図30は、横型MOSFETの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。図31は、横型MOSFETの形成のために図6の工程(S45)を行なった状態を示す概略断面図である。図32は、横型MOSFETの形成のために図6の工程(S50)を行なった状態を示す概略断面図である。図33は、横型MOSFETの形成のためにゲート電極を形成した状態を示す概略断面図である。図34は、横型MOSFETの形成のために図6の工程(S60)を行ない、完成した横型MOSFETの状態を示す概略断面図である。図27〜図34を参照して、本発明の実施の形態3を利用した横型MOSFETの製造方法を説明する。
まず、図27に示すように、図6の基板を準備する工程(S10)として、たとえばn型のSiC基板20を準備する。次に、図6のSiC層を形成する工程(S20)として、SiC基板20の一方の主表面上に、p−型エピタキシャル層31を形成する。すると、図28に示すようなp−型エピタキシャル層31を形成することができる。なお、このp−型エピタキシャル層31の不純物濃度は1e16cm−3で膜厚10μmとする。
続いて、図29に示すように、p−型エピタキシャル層31の内部に、Pイオンを注入することにより、導電型がn型のソース領域33、ドレイン領域35を形成する。ソース領域33およびドレイン領域35を形成する工程は、形成するオーミック電極と基板との電気的なコンタクトを良好にするために、また、形成するトランジスタのチャネルを制御するゲート電極の電気的特性を高めるために、p−型エピタキシャル層31の不純物濃度よりも2桁〜3桁程度不純物濃度の高い領域を形成する工程である。ここではソース領域33およびドレイン領域35を形成するために、イオン注入によりたとえばP(リン)イオンを5e14cm−2のドーズ量で注入する。なお、図29に示すように、ソース領域33およびドレイン領域35の深さは、p−型エピタキシャル層31の厚みよりも浅いことが好ましい。
図29に示すソース領域33、ドレイン領域35を形成するためには、先述した図14に示すようなAlイオン注入領域23と同様に、たとえばフォトリソグラフィー技術とイオン注入とを併用することが好ましい。
ここで、ソース領域33、ドレイン領域35の不純物を活性化するために、活性化アニール(熱処理)をたとえば1750℃で30分間実施した後、図30に示すように、p−型エピタキシャル層31およびソース領域33、ドレイン領域35の主表面上(図30の上側)に、たとえばウェット雰囲気中での熱酸化によりSiO2からなるフィールド酸化膜24を50nm形成する。このフィールド酸化膜24は、チャネル領域上の部分がゲート絶縁膜として作用するとともに、p−型エピタキシャル層31、ソース領域33およびドレイン領域35の主表面を保護するために形成するものである。
たとえばフォトリソグラフィー技術を用いてフィールド酸化膜24上に開口パターンを有するマスクを形成する。当該マスクを用いたエッチングなどを行なうことにより、ソース領域33およびドレイン領域35の、p−型エピタキシャル層31と対向しない主表面上に形成されたフィールド酸化膜24の一部を除去する。このようにして、ソース領域33およびドレイン領域35の、p−型エピタキシャル層31と対向しない主表面の一部を露出させる。そしてこの状態で、図6に示す第1の金属層を形成する工程(S30)として、ソース領域33およびドレイン領域35上の、フィールド酸化膜24を除去した領域に、図31に示すようにたとえば厚み50nmのNi薄膜36を形成する。なお、Ni(ニッケル)の代わりに、たとえばAl(アルミニウム)やTi(チタン)、Pt(白金)、W(タングステン)、Pd(パラジウム)などを用いてもよい。続いて図6に示すSi層を形成する工程(S40)として、図31に示すようにたとえば厚み100nmのSi層27を、Ni薄膜36の主表面上に形成する。次に図6に示す第2の金属層を形成する工程(S45)として、図31に示すようにたとえば厚み20nmのW薄膜37を、Si層27の主表面上に形成する。なお、W(タングステン)の代わりに、たとえばTi(チタン)やAl(アルミニウム)、Cr(クロム)などを用いてもよい。
この状態で、図6に示す熱処理を行なう工程(S50)として、図31に示す系全体をたとえば1000℃で2分間、熱処理する。すると、第1の金属層としてのNi薄膜36のNiと、Si層27のSiと、第2の金属層としてのW薄膜37のWとがシリサイド化することにより、図32に示すようにシリサイド層としての電極53を形成する。この電極53はオーミック電極であり、第1の金属層としてのNi薄膜36とSi層27のSiとがシリサイド化された領域および第2の金属層としてのW薄膜37とSi層27のSiとがシリサイド化された領域が独立に形成されたものが積層された形態をなしてもよい。また当該電極53は、第1の金属層としてのNi薄膜36と、Si層27のSiと、第2の金属層としてのW薄膜37との3元素が混合してシリサイド化された1層のシリサイド層であってもよい。あるいは、電極53の、たとえばソース領域33と対向しない表面層は、シリサイド化されていないW薄膜37が残存していてもよい。
次に、たとえばフォトリソグラフィー法を用いてレジストマスクを形成した後、真空蒸着、イオンビーム蒸着やスパッタを用いて導電体膜としてのAl薄膜を形成し、当該導電体膜のゲート電極となるべき部分以外の部分をレジストマスクとともに除去(リフトオフ)することにより、図33のようにフィールド酸化膜24上にゲート電極としてのAl薄膜26を形成する、ここで、Al薄膜26の厚みは200nmであり、Al薄膜26はソース領域33とドレイン領域35とを跨ぐように(チャネル領域上に)形成される。
そして、配線部を形成する工程(S60)により、オーミック電極である電極53の表面層上に、図34に示すようにたとえば厚みが50nmのW薄膜37および、厚みが3nmのAl薄膜26を、配線(パッド)として形成する。なお、ゲート電極であるAl薄膜26上にも同様にW薄膜37およびAl薄膜26を形成する。
以上の手順により、形成された、図34に示す横型MOSFET300は、電極53の表面層への炭素原子の析出や、SiとSiCとによるショットキー電極の形成が抑制された、良好な密着性を持つ配線を有するオーミック電極を備える。
なお、以上に述べた横型MOSFET300のオーミック電極の形成方法として、本発明の実施の形態2に係る形成方法を例示したが、これに限らず、本発明の他の実施の形態、たとえば実施の形態1、3、4に係る形成方法を用いてオーミック電極を形成してもよい。いずれの実施の形態を用いても、図32〜34における電極53は、Siと1種または2種の金属元素とがシリサイド化されることによる、1層ないし2層のシリサイド層から形成される。
その他、横型MOSFETに限らずたとえば縦型MOSFET、MESFET、IGBTなど、オーミック電極を有する炭化珪素半導体装置に対して、本発明の実施の形態を用いることができる。
今回開示された各実施の形態および各実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、ショットキー接触を形成することなく、炭素の析出を抑制することにより配線との密着性を向上するオーミック電極を備える炭化珪素半導体装置を提供することができる技術として、特に優れている。
本発明の実施の形態1に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
本発明の実施の形態1に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。
熱処理を行なった後の本発明の実施の形態1に係るオーミック電極としての積層構造を示す概略断面図である。
熱処理を行なった後の本発明の実施の形態1に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。
本発明の実施の形態2に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
本発明の実施の形態2に係る炭化珪素半導体装置を形成する手順を示すフローチャートである。
熱処理を行なった後の本発明の実施の形態2に係るオーミック電極としての積層構造を示す概略断面図である。
熱処理を行なった後の本発明の実施の形態2に係るオーミック電極としての別の形態の積層構造を示す概略断面図である。
熱処理を行なった後の本発明の実施の形態2に係るオーミック電極としてのさらに別の形態の積層構造を示す概略断面図である。
本発明の実施の形態3に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
本発明の実施の形態4に係る炭化珪素半導体装置のオーミック電極を形成するための積層構造を示す概略断面図である。
pnダイオードの形成のために図6の工程(S10)を行なった状態を示す概略断面図である。
pnダイオードの形成のために図6の工程(S20)を行なった状態を示す概略断面図である。
pnダイオードの形成のためにイオン注入を行なった状態を示す概略断面図である。
pnダイオードの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。
pnダイオードの形成のために図6の工程(S45)を行なった状態を示す概略断面図である。
pnダイオードの形成のために図6の工程(S50)を行なった状態を示す概略断面図である。
pnダイオードの形成のために図6の工程(S60)を行なった状態を示す概略断面図である。
完成したpnダイオードの概略断面図である。
RESURF−JFETの形成のために図6の工程(S10)を行なった状態を示す概略断面図である。
RESURF−JFETの形成のために図6の工程(S20)を行なった状態を示す概略断面図である。
RESURF−JFETの形成のためにイオン注入を行なった状態を示す概略断面図である。
RESURF−JFETの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。
RESURF−JFETの形成のために図6の工程(S45)を行なった状態を示す概略断面図である。
RESURF−JFETの形成のために図6の工程(S50)を行なった状態を示す概略断面図である。
RESURF−JFETの形成のために図6の工程(S60)を行ない、完成したRESURF−JFETの状態を示す概略断面図である。
横型MOSFETの形成のために図6の工程(S10)を行なった状態を示す概略断面図である。
横型MOSFETの形成のために図6の工程(S20)を行なった状態を示す概略断面図である。
横型MOSFETの形成のためにイオン注入を行なった状態を示す概略断面図である。
横型MOSFETの形成のためにフィールド酸化膜を形成した状態を示す概略断面図である。
横型MOSFETの形成のために図6の工程(S45)を行なった状態を示す概略断面図である。
横型MOSFETの形成のために図6の工程(S50)を行なった状態を示す概略断面図である。
横型MOSFETの形成のためにゲート電極を形成した状態を示す概略断面図である。
横型MOSFETの形成のために図6の工程(S60)を行ない、完成した横型MOSFETの状態を示す概略断面図である。
一般的なSiC半導体装置の電極と配線の状態を示す概略断面図である。
SiC半導体層の上にNiとSiとの合金層を形成した構造を示す概略断面図である。
符号の説明
10,20,95 SiC基板、10A,10B,10C,10D 積層構造、11 SiC層、11A,11B,12A,12B,13B オーミック電極、12 第1の金属層、13,27 Si層、14 第2の金属層、15 Si金属層、21 n−型エピタキシャル層、22 p+型エピタキシャル層、23 Alイオン注入領域、24 フィールド酸化膜、25 Ti薄膜、26 Al薄膜、31 p−型エピタキシャル層、32 n+型エピタキシャル層、33 ソース領域、34 ゲート領域、35 ドレイン領域、36 Ni薄膜、37 W薄膜、41 炭素含有シリサイド層、42,43 シリサイド層、44 上部シリサイド層、51,52,53,98 電極、94 Ni−Si合金層、95A 電子デバイス、96 配線、97 炭素、99 SiC半導体基板、99A SiC半導体装置、100 pnダイオード、200 RESURF−JFET、300 横型MOSFET。