JP6724444B2 - 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 - Google Patents

Description

この発明は、半導体材料として炭化珪素（ＳｉＣ）を用い、特に、半導体基板のおもて面側から裏面側に電流を流す炭化珪素半導体素子および炭化珪素半導体素子の製造方法に関する。

炭化珪素半導体は、シリコン（Ｓｉ）半導体と比較して大きなバンドギャップを持つため、高い絶縁破壊電界強度を有する。導通状態における抵抗であるオン抵抗は、その絶縁破壊電界強度の３乗に逆比例するため、例えば広く用いられている４Ｈ型と呼ばれる炭化珪素半導体（四層周期六方晶：４Ｈ−ＳｉＣ）においては、そのオン抵抗をシリコン半導体の数１００分の１に抑制することができる。

このため、炭化珪素半導体は、放熱が容易となる大きな熱伝導度の特性ともあいまって、次世代の低損失な電力用半導体素子としての期待が持たれている。例えば、炭化珪素半導体を用いて、ショットキーバリアダイオードやＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＰＮダイオード、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＧＴＯ（ゲートターンオフサイリスタ）など様々な構造の炭化珪素半導体素子が開発されている。

そして、炭化珪素半導体素子を形成する上で重要なオーミック電極の材料や形成方法が示されている（例えば、下記特許文献１参照。）。ｎ型領域においては、材料としてニッケル（Ｎｉ）を用いて、減圧下または不活性ガス雰囲気においておよそ１０００℃の加熱を行うことにより、ニッケルシリサイドを形成し、このシリサイドがオーミック電極として機能することが示されている。

一方で、ＭＯＳＦＥＴにおけるオーミック電極は、ゲート酸化膜、ゲート電極および層間絶縁膜を形成した後に、層間絶縁膜に開口されたオーミックコンタクトホール内部に形成される。このようなオーミック電極を形成する際のアニールにより、ＭＯＳ界面で予期しない反応が進行し、ＭＯＳ界面特性に深刻なダメージを与えることから、アニール温度を８５０℃以下に抑える必要があることが示されている（例えば、下記特許文献２参照。）。

オーミック電極を形成する際のアニールを８５０℃以下に抑制する技術が開示されている（例えば、下記特許文献３参照。）。この技術では、ニッケル珪素合金を形成した後に７００℃以下で熱処理し、炭化珪素半導体基板とニッケル珪素合金を反応させずに、ニッケル珪素合金の固相反応によりシリサイドを形成する。また、炭化珪素基板上にカーバイドを生成する金属薄膜を形成し熱処理する製造方法が開示されている（例えば、下記特許文献４参照。）。この技術では、カーバイドを形成する金属としてチタン、モリブデン、タングステン、タンタルを示し、この上に形成してよい金属としてニッケル、熱処理方法としてレーザーアニールを用いる。

一方で、上記特許文献３に記載された技術において、チタン、タンタルもしくはタングステンとニッケルとの間で、６００℃より低い温度から様々な金属間化合物が形成されることが知られている。金属間化合物が形成されることによりシリサイド形成を阻害することが想定されるため、特許文献３に記載のように、実質的に炭化珪素基板との間でシリサイドを形成しオーミック電極として機能させるためには９００℃以上での熱処理が必要であり、更には昇温中に金属間化合物等の安定相の形成を抑制するために、一般にＲａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ）法が多く用いられている。

特開平０１−２６８１２１号公報 特開２００３−２４３６５４号公報 特開２００６−３４４６８８号公報 特開２０１０−２０５８２４号公報

しかし、金属の積層膜を用い９００℃より低い温度でシリサイドを形成する場合は、シリサイドより低温で形成される金属間化合物の形成を抑制する必要があり、熱処理温度を８５０℃より低めることが難しい。また、特許文献４では、レーザーを用いて、局所的に短時間、吸収波長の異なる金属膜または炭化珪素基板を直接加熱する方法であるため、金属膜の厚さや炭化珪素基板の厚さの影響により加熱状態がばらつきやすい。

また、特許文献４では、炭化珪素基板の吸収波長より短い波長のレーザーを用いる。この場合、炭化珪素基板がレーザーにより加熱され、これによりニッケル珪素合金または、ニッケルと炭化珪素基板が反応し、電極表面側までシリサイド化が進行し、炭化珪素基板から供給された炭素が拡散する過程を経る。このため、オーミック電極部に隣接するゲート酸化膜も、炭化珪素基板の熱伝導により、特許文献１と同様の温度まで加熱される恐れがある。これを抑制するためにレーザー照射を抑制すると、シリサイド化が抑制され、特許文献３と同様に、炭化珪素半導体基板と密着が弱く、長時間の駆動を行なった際に膜剥がれが起き、オーミック電極として機能しなくなり、安定してオーミック電極を形成することが難しい欠点を有する。

本発明は上記課題に鑑み、ＭＯＳ界面での反応を極力抑えるために、接触抵抗が低く長期にわたり駆動信頼性に優れるオーミック電極が形成できることを目的とする。

上述した課題を解決し、本発明の目的を達成するために、この発明にかかる炭化珪素半導体素子は、炭化珪素半導体基板と、前記炭化珪素半導体基板の表面に設けられた酸化膜の開口部に設けられ、コンタクト電極として機能するニッケルシリサイド膜と、前記炭化珪素半導体基板とは異なる側の面で前記コンタクト電極と接合する取り出し電極と、を有し、前記コンタクト電極は、第一の金属のシリサイド、前記第一の金属のカーバイド、ニッケルシリサイド、ニッケルとカーボン、とが混合した状態であり、前記炭化珪素半導体基板に接する側で、前記ニッケルシリサイドの量が前記第一の金属のシリサイドより多く、前記第一の金属がタンタル、チタンまたはモリブデンのいずれかであり、前記コンタクト電極の前記ニッケルシリサイドと前記第一の金属のシリサイドのうち、前記ニッケルシリサイドの比率が５０％〜９０％であり、前記第一の金属のシリサイドの比率が１０％〜５０％であることを特徴とする。

また、この発明にかかる炭化珪素半導体素子の製造方法は、上記目的を達成するために、炭化珪素半導体基板の表面に形成された絶縁膜を弗素系ガスおよび希ガスを用いたドライエッチングにより除去する工程と、前記炭化珪素半導体基板の表面上に、タンタル、チタンまたはモリブデンのいずれか一つにより第一の金属膜を選択的に形成する工程と、前記炭化珪素半導体基板を８５０℃を超えない温度で第一のアニール処理を行い、前記第一の金属膜にシリサイドおよびカーバイドを形成する工程と、前記炭化珪素半導体基板の表面上にニッケル膜を選択的に形成する工程と、前記炭化珪素半導体基板を８５０℃を超えない温度で第二のアニール処理を行い、前記第一の金属膜にニッケルシリサイドを形成する工程と、を順次実施すること特徴とする。

また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、第一のアニール処理の到達温度より、前記第二のアニール処理の到達温度が低いことを特徴とする。

上述した発明によれば、炭化珪素基板の加熱において、６５０℃で、Ｎｉ₂Ｓｉで示されるシリサイドが形成され始め、温度の増加に伴いＮｉ₂Ｓｉ相の回折強度が強くなり、８００℃以上でＮｉＳｉ相が形成され始める。２回のアニール処理をおこなうことにより、８００℃よりも高い温度では、第一の金属のシリサイドよりもＮｉシリサイドが多く形成される。また、Ｎｉシリサイドは炭化珪素基板側まで侵入し、炭化珪素基板１とオーミック電極８の境界面のほとんどがＮｉシリサイドとなる。これにより、接触抵抗が低く高性能で長期にわたる駆動信頼性を得ることができる。

本発明によれば、接触抵抗が低く長期にわたり駆動信頼性に優れるオーミック電極が形成できるようになる。

図１は、本発明の実施の形態１にかかる炭化珪素半導体素子の断面図である。 図２は、実施の形態１にかかる炭化珪素半導体基板の第１，および第２のＲＴＡ処理の熱印加特性（アニールシーケンス）を示す図表である。 図３は、実施の形態１にかかる炭化珪素半導体素子のＲＴＡ法における到達温度別の相変化の状態を示す図表である。 図４は、実施の形態１にかかる炭化珪素半導体素子の第２のＲＴＡ処理の到達温度別のＴａシリサイドとＮｉシリサイドの膜厚比を示す図表である。 図５は、実施の形態１にかかる炭化珪素半導体素子の第一の金属材料の到達温度別の接触抵抗率を示す図表である。

本願発明者の検討の結果、炭化珪素半導体とニッケル界面の固相反応の温度よりも、炭化珪素半導体とチタン、タンタルやモリブデン界面の固相反応が低温で起こることを見出した。更にはこれらのシリサイドとニッケルとの界面の固相反応も、炭化珪素半導体とニッケル界面との固相反応よりも低温で起こることを見出した。これは、炭化物および珪化物を形成できるチタン、タンタルやモリブデンは炭化物を形成できないニッケルよりも炭化珪素と反応しやすく、またニッケルシリサイドがチタン、タンタルやモリブデンなどのシリサイドよりも安定であるためと推定している。

以下に添付図面を参照して、この発明にかかる実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。

（実施の形態１）
本発明の実施の形態１にかかる炭化珪素半導体素子の製造方法について、ｐ型ウェル領域とｎ型ソース領域とをそれぞれイオン注入で形成する二重注入（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔ）プロセスによって二重注入型ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）を作製（製造）する場合を例に説明する。

図１は、本発明の実施の形態１にかかる炭化珪素半導体素子の断面図である。本発明の実施の形態１にかかる炭化珪素半導体素子の製造について説明する。例えば一方の主表面にｎ^-型炭化珪素エピタキシャル層が積層された、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなるｎ^-型炭化珪素単結晶半導体基板（以下、ｎ^-型炭化珪素基板とする）１を用意する。

次に、ｎ^-型炭化珪素基板（ｎ^-型炭化珪素エピタキシャル層の表層）１にｐ型ウェル領域２と、ｐ型ウェル領域２の内部に、ｐ型コンタクト領域３とｎ型ソース領域４とをイオン注入により形成する。

このイオン注入は、ｐ型ウェル領域２、ｐ型コンタクト領域３、ｎ型ソース領域４の形成時に、それぞれ対応する開口部を有する酸化珪素膜等のイオン注入用マスクが形成されたｎ^-型炭化珪素基板１をイオン注入装置に導入して行う。ｎ型の領域は、燐イオンまたは窒素イオンを注入して形成する。ｐ型の領域は、アルミニウムイオン等を注入して形成する。これにより、ｎ^-型炭化珪素基板１には、イオン注入用マスクの開口部に、ｎ型またはｐ型の領域が形成され、これを繰り返すことにより、ｐ型ウェル領域２、ｐ型コンタクト領域３、ｎ型ソース領域４が形成される。

そして、ｐ型ウェル領域が集中した活性領域を取り囲むように、ｐ型耐圧リング形状部（図示略）を形成する。このｐ型耐圧リング形状部を形成した領域までが、１つの炭化珪素半導体素子（ＭＯＳＦＥＴ素子）の領域となり、１つのｎ^-型炭化珪素基板１上に複数のＭＯＳＦＥＴ素子が配列される。

次に、イオン注入用マスクを取り除いた後に、アルゴンなどの不活性雰囲気において１７００℃程度の温度で活性化アニールを行う。次に、ｐ型ウェル領域を形成した側のｎ^-型炭化珪素基板１表面に熱酸化によりゲート絶縁膜５を成長し、化学気相成長（ＣＶＤ）法によりポリシリコン膜を形成し、フォトリソグラフ工程により隣り合うｐ型ウェル領域２をまたぐ領域にゲート電極６を形成する。ｐ型耐圧リング形状部上など、ゲート絶縁膜５が不要な部分にあらかじめ酸化珪素膜パターンを形成する場合もある。

次に、ＣＶＤ法により酸化珪素膜からなる層間絶縁膜７を形成し、フォトリソグラフ工程により、ｎ型ソース領域４およびｐ型コンタクト領域３上に層間絶縁膜７の開口部を形成する。開口部の形成には、弗素系ガスと希ガスの混合ガスによるドライエッチングを用いる。これにより高精細なパターン加工が可能になるだけでなく、ｎ^-型炭化珪素基板１の露出部もエッチングされることにより、露出部に凹凸が形成される。露出部表面では、炭素と珪素の結合が一部切れ、反応しやすい状態になっていると推定される。

次に、第一のシリサイドパターン８１を形成する材料として第一の金属膜を形成する。第一のシリサイドパターン８１を形成する材料は、不活性ガス雰囲気または減圧雰囲気において８５０℃よりも低い温度で、ｎ^-型炭化珪素基板１との固相反応により、シリサイドとカーバイドを同時に形成する材料から選択される。また、スパッタターゲットとして、安価に入手しやすい材料であることから、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等のいずれかを選択することが望ましい。第一の金属膜をスパッタ法で製膜し、ｎ型ソース領域４およびｐ型コンタクト領域３を被覆する領域にフォトリソグラフにより第一の金属膜パターンを形成する。

第一の金属膜の厚さは、この上に形成されるＮｉ膜の厚さよりも薄いことが望ましく、かつ炭化珪素基板と十分に反応し、全体がシリサイドおよびカーバイドとなることが望ましい。よって、好ましくは１〜５０ｎｍ、より好ましくは５〜３０ｎｍの厚さが選択される。

次に、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法により不活性ガス雰囲気または減圧雰囲気において８５０℃を超えない温度でｎ^-型炭化珪素基板１の加熱を実施する（第１のＲＴＡ処理）。８５０℃より高い温度で加熱を実施すると、ｎ⁻型炭化珪素基板１とゲート絶縁膜５の界面の反応が進行する。特に不活性ガス雰囲気や減圧雰囲気では、酸化膜形成に必要な原料が供給されない為、空孔等が発生し界面特性が悪化するおそれがある。これにより、ｐ型コンタクト領域３とｎ型ソース領域４上の第一の金属膜パターンをシリサイドおよびカーバイド化し、第一のシリサイドパターン８１を形成する。第一の金属膜パターン全体がシリサイドおよびカーバイドとなることで、次に形成するＮｉとの金属間化合物の形成を抑制できる。

次に、Ｎｉ膜をスパッタ法で製膜し、ｎ型ソース領域４およびｐ型コンタクト領域３上の第一のシリサイドパターン８１を被覆する領域にフォトリソグラフによりＮｉ膜パターンを形成する。Ｎｉ膜の厚さは第一の金属より厚く、全体がシリサイド化する厚さが望ましいため、好ましくは５〜２００ｎｍ、より好ましくは３０〜１００ｎｍの厚さが選択される。

次に、ＲＴＡ法により不活性ガス雰囲気または減圧雰囲気において７５０℃以上で８５０℃を超えない温度でｎ^-型炭化珪素基板１の加熱を実施する（第２のＲＴＡ処理）。これにより、ｐ型コンタクト領域３とｎ型ソース領域４上で第一のシリサイドパターン８１を被覆しているＮｉ膜パターンがシリサイド化され、オーミック電極（コンタクト電極）８が形成される。７５０℃より低い温度ではオーミック電極として十分な接触抵抗を得ることができず、８５０℃より高い温度では界面特性が悪化するおそれがある。

図２は、実施の形態１にかかる炭化珪素半導体基板の第１，および第２のＲＴＡ処理の熱印加特性（アニールシーケンス）を示す図表である。上述した第１のＲＴＡ処理、および第２のＲＴＡ処理におけるｎ^-型炭化珪素基板１の加熱特性例を示す。

図３は、実施の形態１にかかる炭化珪素半導体素子のＲＴＡ法における到達温度別の相変化の状態を示す図表である。具体的には、まず、第一の金属膜として厚さ２０ｎｍのＴａ膜をスパッタ法により製膜し、フォトリソ工程でパターニングした後に、窒素雰囲気で毎秒２℃で８５０℃まで昇温し、５分間保持してＴａシリサイドを形成した。この後に厚さ５０ｎｍのＮｉをスパッタ法により製膜し、上述したＲＴＡ法における相変化の状態を、窒素雰囲気、昇温速度毎秒２℃で、到達温度を５００℃〜９００℃まで５０℃毎に変更し、Ｘ線回折および断面ＴＥＭを用いて観察した。到達温度での保持時間は５分とした。また、比較例として、第一の金属として厚さ２０ｎｍのＴａを用い、この上に厚さ５０ｎｍのＮｉを形成し、同様の熱処理を行い、観察を行なった。

図３に示されるように、実施の形態１では、６５０℃で、化学式Ｎｉ₂Ｓｉで示されるシリサイドが形成され始め、温度の増加に伴いＮｉ₂Ｓｉ相の回折強度が強くなり、８００℃以上でＮｉＳｉ相が形成され始めることがわかった。このとき、オーミック電極は、第一の金属のシリサイド、第一の金属のカーバイド、Ｎｉシリサイド、Ｎｉとカーボンが混合した状態となった。

一方で、比較例で用いた構造では、金属間化合物が５００℃で一部形成されていることが確認され、この金属間化合物は９００℃まで残存し、オーミック電極として機能するシリサイドは、９００℃以上で形成された。よって、積層膜を熱処理する場合は、加熱途中で形成される金属間化合物によりシリサイド化が阻害されると推定され、実施の形態１に比べてシリサイドが形成される温度が高くなる傾向が見られた。

このように、実施の形態１の方法で、２回目のＲＴＡ処理において、１回目の熱処理（第１のＲＴＡ処理）の温度８５０℃よりも低い温度でＮｉシリサイドが形成される理由は、第一の金属のシリサイドとＮｉの固相反応において、Ｎｉシリサイドの生成エネルギーが低いため、Ｎｉシリサイドを形成する方が安定になることによると推定できる。

図４は、実施の形態１にかかる炭化珪素半導体素子の第２のＲＴＡ処理の到達温度別のＴａシリサイドとＮｉシリサイドの膜厚比を示す図表である。Ｔａを２０ｎｍ形成し、窒素雰囲気で毎秒２℃で８５０℃まで昇温し、５分間保持したときの、２回目のＲＴＡ処理の到達温度と、ＴａシリサイドとＮｉシリサイドの膜厚比を示す。膜厚は、断面ＴＥＭ−ＥＤＸ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ−Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）により、ＴａとＳｉの検出領域と、ＮｉとＳｉの検出領域５点の平均厚さとした。

２回のＲＴＡ処理をおこなうことにより、８００℃よりも高い温度では、第一の金属のシリサイドよりもＮｉシリサイドが多く形成された。また、Ｎｉシリサイドは炭化珪素基板１側まで侵入し、ｎ^-型炭化珪素基板１とオーミック電極８の境界面のほとんどがＮｉシリサイドとなっていることを確認できた。

上記のＲＴＡ法では、カーボンまたは粗面化した炭化珪素からなる支持体(サセプタ)上に、第一の金属膜または、Ｎｉ膜パターンを形成したｎ^-型炭化珪素基板１を配置し、赤外線ランプヒーターを用いて支持体を加熱し、熱伝導により間接的にｎ^-型炭化珪素基板１を加熱する。ｎ^-型炭化珪素基板１は赤外線を透過する性質を持つため、熱源からの赤外線を支持体に吸収させ、熱伝導を利用することにより、ｎ^-型炭化珪素基板１を概ね一様に、一定の時間加熱することが可能となる。

ｎ^-型炭化珪素基板１を間接的に均一に加熱する方法であれば、縦型炉等の熱処理装置等を用いることができ、熱の印加方法としては、支持体からの熱伝導による方法や、雰囲気からの熱伝導を用いることができる。これによりゲート酸化膜に影響を与える過剰な温度の印加を抑制し、かつシリサイドの形成に十分な熱を与えることが可能となる。

図５は、実施の形態１にかかる炭化珪素半導体素子の２回目のＲＴＡの到達温度別の接触抵抗率を示す図表である。第一の金属材料としてＴａを用い、窒素雰囲気で毎秒２℃で８５０℃まで昇温し、５分間保持した。２回目のＲＴＡは窒素雰囲気において毎秒２℃で昇温を行った場合について示す。接触抵抗率は、オーミック電極８上に取り出し電極９を形成した後に測定し、この際、電極面積を一定として、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）法により測定した。

図５に示すように、ＴａシリサイドよりもＮｉシリサイドの比率が高くなる８００℃以上では接触抵抗が大きく低下する傾向が見られた。これは、ｎ^-型炭化珪素基板１との接触するＮｉシリサイドが増えるために、接触抵抗の低いＮｉシリサイドの特性が主になるためと考えられる。

また、層間絶縁膜７の開口部の表面処理方法について比較を行なった。層間絶縁膜７の開口部を形成したｎ^-型炭化珪素基板１を０．５％濃度の希弗酸へ浸漬して、開口部のｎ^-型炭化珪素基板１表面をウエットエッチングした後に、膜厚２０ｎｍのＴａをスパッタし、窒素雰囲気で毎秒２℃で８５０℃まで昇温しでＲＴＡ処理を行った。

この結果、希弗酸へ１分間浸漬すると接触抵抗が高くなり、第一の金属のシリサイドがほぼ形成されないことが分かった。これは、希弗酸へ浸漬することにより、ドライエッチングによりダメージを受けた層間絶縁膜７の開口部の、不安定な結合状態の珪素等を除去する結果、層間絶縁膜７の開口部に安定したＳｉＣ界面が形成されるため、第一の金属との固相反応が抑制されるためと推定される。

したがって、第一の金属との固相反応を起こしやすくするために、層間絶縁膜７の開口部は安定したＳｉＣ界面を有しないことが望ましく、Ｔａのスパッタ前処理としては、希弗酸を用いた前処理でなく、弗素系ガスや希ガスによりｎ^-型炭化珪素基板１がドライエッチングされていることが望ましい。

以上の工程によりオーミック電極（コンタクト電極）８を形成した後、図１に示したように、オーミック電極８を被覆するように、厚さ５μｍのＡｌの取り出し電極９をパターン形成する。取り出し電極９は、ゲート電極上６にもソース領域と分離して形成され、ソースとゲートが独立して駆動される。そして、ｎ^-型炭化珪素基板１の裏面にＴｉとＮｉの積層膜を形成し、ドレイン電極（裏面電極）１０とすることで、炭化珪素半導体素子（ＭＯＳＦＥＴ素子）が形成される。

上述した実施の形態１にかかる炭化珪素半導体素子の製造方法にしたがい、二重注入型ＭＯＳＦＥＴを作製した。具体的には、まず、ｎ型ドーピング濃度が２×１０¹⁵ｃｍ^-3の高抵抗層を１５μｍの厚さでエピタキシャル成長したｎ^-型炭化珪素基板１を用意した。次にｎ^-型炭化珪素基板１の高抵抗層側に、厚さ１．５μｍのシリコン酸化膜からなるイオン注入マスクを形成し、５００℃の温度でＡｌイオンを注入することによりｐ型ウェル領域２を形成した。ドーピング濃度を１×１０¹⁶ｃｍ^-3、注入深さを１μｍとした。

次に、ｐ型ウェル領域２の中央に開口部を有するシリコン酸化膜からなるイオン注入マスクを形成し、Ａｌイオンを注入することによりｐ型コンタクト領域３を形成した。ドーピング濃度を１×１０¹⁸ｃｍ^-3とした。

次に、ｎ^-型炭化珪素基板１をアニール炉に挿入し、Ａｒ雰囲気において１７００℃で５分間の活性化処理を行った。次に、ｐ型ウェル領域２内でｐ型コンタクト領域３の側部に開口を有するシリコン酸化膜からなるイオン注入マスクを形成し、燐イオンを注入することでドーピング濃度が１×１０¹⁹ｃｍ^-3のｎ型ソース領域４を形成した。

次に、ｎ^-型炭化珪素基板１を再度アニール炉に挿入し、Ａｒ雰囲気において１７００℃５分間の活性化処理を行った。次に、ｎ^-型炭化珪素基板１を石英管内に挿入し、酸素を純水に通し、水蒸気を含ませた雰囲気において１２００℃で熱酸化処理を行い、ｎ^-型炭化珪素基板１の表面（ｎ^-型炭化珪素エピタキシャル層の表面）にゲート絶縁膜５となるシリコン酸化膜を成長させた。シリコン酸化膜の厚さを７０ｎｍとした。

次に、ＣＶＤ法により０．５μｍの厚さで燐をドープしたポリシリコン膜を形成し、フォトリソグラフィによりポリシリコン膜をパターニングしてゲート電極６を形成した。ゲート電極６は、隣り合うｐ型ウェル領域２をまたぐ領域から、ｐ型ウェル領域２の、ｎ^-型炭化珪素基板１とｎ型ソース領域４とに挟まれた領域にわたって形成した。

次に、ＣＶＤ法により１μｍの厚さでＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を形成し、フォトリソグラフィによりＰＳＧ膜をパターニングして、ゲート電極６を被覆する領域に、層間絶縁膜７を形成した。ＰＳＧのエッチングはＣＨＦ₃とＣＦ₄とＡｒ混合ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により行った。

次に、Ｔａターゲットを用いて厚さ２０ｎｍのＴａ膜をスパッタ法で形成し、オーミック電極８およびＴＬＭパターン領域上に残留するようにＴａ膜をパターニングした。

次に、ｎ^-型炭化珪素基板１をＲＴＡ炉に挿入し、窒素雰囲気で、カーボンサセプタに設置した熱電対での測定において、毎秒２℃で８５０℃まで昇温し、５分間保持して、Ｔａ膜パターンおよびＴＬＭ測定用のＴａ膜パターンをシリサイド化して、第一のシリサイドパターン８１を形成した。

次に、Ｎｉターゲットを用いて厚さ６０ｎｍのＮｉ膜をスパッタ法で形成し、第一のシリサイドパターン８１およびＴＬＭパターン領域上に残留するようにＮｉ膜をパターニングした。また、ｎ^-型炭化珪素基板１の裏側にも、Ｎｉ膜を６０ｎｍ形成した。

次に、ｎ^-型炭化珪素基板１をＲＴＡ炉に挿入し、窒素雰囲気で、カーボンサセプタに設置した熱電対での測定において、毎秒２℃で８００℃まで昇温し、５分間保持して、Ｎｉ膜パターン／Ｔａシリサイド膜およびＴＬＭ測定用のＮｉ／Ｔａシリサイド膜積層膜パターンをシリサイド化し、オーミック電極８を形成した。

この時のオーミック電極８中のＮｉシリサイドの厚さは、およそ１５〜２０ｎｍであり、Ｔａシリサイドの厚さはおよそ８〜１５ｎｍであった。

次に、膜厚５μｍのアルミニウム（Ａｌ）膜をスパッタ法で形成し、ソースコンタクトパッド、ゲートコンタクトパッドおよびＴＬＭ用の電極パッド（取り出し電極）９を形成した。次に、ｎ^-型炭化珪素基板１の裏側に、Ｔｉ１００ｎｍおよび金（Ａｕ）２００ｎｍを加熱による蒸着法により製膜し、裏面電極１０とした。

以上の工程によりＭＯＳＦＥＴ素子を作製し、ＴＬＭパターン領域において接触抵抗（ｎ型ソース領域４とオーミック電極８との接触抵抗）の測定を行い、ウエハ面内の測定値から平均値を算出した。

第一の金属材料をＴｉに変更した以外は、実施例１と同じ作成条件で素子を作製した。この時のオーミック電極８中のＮｉシリサイドの厚さは、およそ１５〜２０ｎｍであり、Ｔｉシリサイドの厚さはおよそ８〜１５ｎｍであった。また、実施例１と同様にＴＬＭパターン領域において接触抵抗の測定を行った。

第一の金属材料をＭｏに変更した以外は、実施例１と同じ作成条件で素子を作製した。この時のオーミック電極８中のＮｉシリサイドの厚さは、およそ１０〜１５ｎｍであり、Ｍｏシリサイドの厚さはおよそ１０〜１５ｎｍであった。また、実施例１と同様にＴＬＭパターン領域において接触抵抗の測定を行った。

（比較例）
第一の金属材料の形成は行なわず、ＮｉパターンのＲＴＡ法到達温度を８５０℃とした以外は実施例１と同じ作成条件で素子を作製した。この時のオーミック電極８中のＮｉシリサイドの厚さは、およそ０〜３ｎｍであった。

また、実施例１と同様にＴＬＭパターン領域において接触抵抗の測定を行い、実施例１〜３と比較した。比較例では、接触抵抗が１４０００×１０^-5Ωｃｍ²であり、実施例１および実施例２で７×１０^-5および実施例３では１０×１０^-5Ωｃｍ²の接触抵抗となった。

以上説明した実施の形態によれば、従来よりも低温で接触抵抗が低いオーミック電極を形成し、より高性能で長期にわたる駆動信頼性を得ることができる。

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、ｐ型とｎ型とを入れ替えた場合や、炭化珪素基板と炭化珪素基板主表面に成長させるエピタキシャル層とを異なる導電型とした場合も同様に成り立つ。この場合、ソース領域またはコンタクト領域となるｐ型領域に接するｐコンタクトパターンを形成し、ソース領域またはコンタクト領域となるｎ型領域に接する第一の金属を形成しシリサイド化した後に、Ｎｉを形成し再度熱処理することで、低抵抗なオーミック電極を形成できる。

以上のように、本発明にかかる炭化珪素半導体素子および炭化珪素半導体素子の製造方法は、半導体基板のおもて面側から裏面側に電流を流す縦型半導体素子に適し、例えば、パワーデバイス等の電力用半導体素子や、産業用のモーター制御やエンジン制御に使用されるパワー半導体素子に有用である。

１ ｎ^-型炭化珪素基板
２ ｐ型ウェル領域
３ ｐ型コンタクト領域
４ ｎ型ソース領域
５ ゲート絶縁膜
６ ゲート電極
７ 層間絶縁膜
８ オーミック電極（コンタクト電極）
９ 取り出し電極
１０ 裏面電極
８１ 第一のシリサイドパターン

Claims (3)

1. 炭化珪素半導体基板と、
   前記炭化珪素半導体基板の表面に設けられた酸化膜の開口部に設けられ、コンタクト電極として機能するニッケルシリサイド膜と、
   前記炭化珪素半導体基板とは異なる側の面で前記コンタクト電極と接合する取り出し電極と、を有し、
   前記コンタクト電極は、第一の金属のシリサイド、前記第一の金属のカーバイド、ニッケルシリサイド、ニッケルとカーボン、とが混合した状態であり、前記炭化珪素半導体基板に接する側で、前記ニッケルシリサイドの量が前記第一の金属のシリサイドより多く、前記第一の金属がタンタル、チタンまたはモリブデンのいずれかであり、
   前記コンタクト電極の前記ニッケルシリサイドと前記第一の金属のシリサイドのうち、前記ニッケルシリサイドの比率が５０％〜９０％であり、前記第一の金属のシリサイドの比率が１０％〜５０％であることを特徴とする炭化珪素半導体素子。
2. 炭化珪素半導体基板の表面に形成された絶縁膜を弗素系ガスおよび希ガスを用いたドライエッチングにより除去する工程と、
   前記炭化珪素半導体基板の表面上に、タンタル、チタンまたはモリブデンのいずれか一つにより第一の金属膜を選択的に形成する工程と、
   前記炭化珪素半導体基板を８５０℃を超えない温度で第一のアニール処理を行い、前記第一の金属膜にシリサイドおよびカーバイドを形成する工程と、
   前記炭化珪素半導体基板の表面上にニッケル膜を選択的に形成する工程と、
   前記炭化珪素半導体基板を８５０℃を超えない温度で第二のアニール処理を行い、前記第一の金属膜にニッケルシリサイドを形成する工程と、
   を順次実施すること特徴とする炭化珪素半導体素子の製造方法。
3. 前記第一のアニール処理の到達温度より、前記第二のアニール処理の到達温度が低いことを特徴とする請求項２に記載の炭化珪素半導体素子の製造方法。

Images