JP2021118192A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2021118192A
JP2021118192A JP2020008145A JP2020008145A JP2021118192A JP 2021118192 A JP2021118192 A JP 2021118192A JP 2020008145 A JP2020008145 A JP 2020008145A JP 2020008145 A JP2020008145 A JP 2020008145A JP 2021118192 A JP2021118192 A JP 2021118192A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
silicon carbide
region
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020008145A
Other languages
English (en)
Other versions
JP7371507B2 (ja
Inventor
貴仁 小島
Takahito Kojima
貴仁 小島
直之 大瀬
Naoyuki Ose
直之 大瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020008145A priority Critical patent/JP7371507B2/ja
Priority to CN202011374904.2A priority patent/CN113161232A/zh
Priority to US17/106,974 priority patent/US11411093B2/en
Publication of JP2021118192A publication Critical patent/JP2021118192A/ja
Application granted granted Critical
Publication of JP7371507B2 publication Critical patent/JP7371507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ショットキー接合とｐｎ接合とを混在させたＪＢＳ構造の炭化珪素ダイオードであって、ＳＢＤ構造による低い順方向電圧を維持し、かつサージ電流耐量を向上させた炭化珪素半導体装置の製造方法を提供すること。【解決手段】酸化膜５１の開口部５１ａ，５１ｂにそれぞれ露出させたｐ型領域１３およびＦＬＲ２１のつなぎ領域２０ａ部分全体に接する第１ニッケル膜５８、アルミニウム膜５３および第２ニッケル膜５４を順に積層した金属材料膜５２と、半導体基板３０と、を低温度および高温度の２回の熱処理で反応させて、酸化膜５１に自己整合的にニッケルシリサイド膜３３を形成する。【選択図】図１６

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）半導体は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える半導体装置（以下、炭化珪素半導体装置とする）を作製（製造）可能な半導体材料として注目されている。特に、炭化珪素半導体は、シリコン半導体と比べて、絶縁破壊電界強度が大きい、熱伝導率が高いという特長を活かして高耐圧（例えば１７００Ｖ以上）半導体装置への応用が期待されている。
炭化珪素半導体装置がダイオード（以下、炭化珪素ダイオードとする）である場合、ｎ-型ドリフト領域を構成するｎ-型エピタキシャル層の設計仕様を薄い厚さおよび高い不純物濃度に設定可能であることから、耐圧３３００Ｖクラス程度までの炭化珪素ダイオードはショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）構造とすることが一般的である。
従来のＳＢＤ構造の炭化珪素ダイオードの構造について説明する。図２２は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見た状態を示す平面図である。図２２に示す従来の炭化珪素半導体装置１４０は、活性領域１１０において、炭化珪素からなる半導体基板１３０のおもて面の全面に、半導体基板１３０のおもて面に沿ってショットキー接合が形成されたＳＢＤ構造の縦型の炭化珪素ダイオードである。
従来の炭化珪素半導体装置１４０のショットキー接合は、半導体基板１３０のおもて面に露出されたｎ-型ドリフト領域１１２と、半導体基板１３０のおもて面上に設けられた金属層で構成されるおもて面電極（不図示）と、で形成されている。符号１２０，１２１は、それぞれ、エッジ終端領域およびフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）である。
通常、ＳＢＤ構造では、半導体基板１３０とおもて面電極との接合面での電界強度が高く、逆方向電圧印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流増大、または炭化珪素固有の表面欠陥に起因する逆方向リーク電流増大という問題がある。このため、半導体基板１３０のおもて面側にショットキー接合とｐｎ接合とを混在させたＪｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造を採用した炭化珪素ダイオードが提案されている。
従来のＪＢＳ構造の炭化珪素ダイオードの構造について説明する。図２３は、従来の炭化珪素半導体装置の別の一例を半導体基板のおもて面側から見た状態を示す平面図である。図２３には、エッジ終端領域の耐圧構造や、半導体基板１３０のおもて面上に配置されたおもて面電極１１４やフィールド酸化膜１１５を図示省略する。図２４は、図２３の切断線ＡＡ−ＡＡ’における断面構造を示す断面図である。符号１１９は裏面電極である。
図２３および図２４に示す従来の炭化珪素半導体装置１４０’が図２２に示す従来の炭化珪素半導体装置１４０と異なる点は、活性領域１１０において半導体基板１３０のおもて面側に、ｎ-型ドリフト領域１１２とおもて面電極１１４を構成するチタン膜１３１とのショットキー接合によるＳＢＤ構造と、ｐ型領域１１３とｎ-型ドリフト領域１１２とのｐｎ接合によるＪＢＳ構造と、を混在させた点である。
ｐ型領域１１３は、活性領域１１０において半導体基板１３０のおもて面の表面領域に選択的に設けられている。隣り合うｐ型領域１１３間において半導体基板１３０のおもて面には、ｎ-型ドリフト領域１１２が露出されている。ｐ型領域１１３とｎ-型ドリフト領域１１２とで半導体基板１３０のおもて面にｐｎ接合が形成されている。隣り合うｐ型領域１１３間のｎ-型ドリフト領域１１２は、半導体基板１３０のおもて面上に設けられたおもて面電極１１４の最下層のチタン膜１３１とのショットキー接合を形成する。
このように半導体基板１３０とおもて面電極１１４との接合面にショットキー接合とｐｎ接合とを混在させたＪＢＳ構造とすることで、半導体基板１３０とおもて面電極１１４との接合面での電界強度を低くすることができるため、シリコン半導体を用いたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）並みの逆方向リーク電流に抑制可能となる。図２３には、半導体基板１３０のおもて面に平行な方向に延在するストライプ状のｐ型領域１１３をハッチングで示す。
また、図２２に示す従来の炭化珪素半導体装置１４０では、サージ電圧印加時に半導体基板１３０内に発生して順方向に流れるサージ電流が半導体基板１３０内からおもて面電極１１４へ引き抜かれる電流量（以下、引き抜き量とする）が小さい。その理由は、ＳＢＤ構造のダイオードが少数キャリアを電気伝導に使用しないユニポーラデバイスであることで、ダイオードに高い順方向電流が流れる高電流域では、半導体基板１３０とおもて面電極１１４とのコンタクト（電気的接触）が高抵抗となるからである。
半導体基板１３０とおもて面電極１１４とのコンタクトが高抵抗となる場合、半導体基板内に順方向に高いサージ電流が流れたときに、半導体基板１３０とおもて面電極１１４との界面での発熱によって局所的にサージ電流が集中する。このサージ電流集中により、ショットキー接合面およびショットキー接合面直下のｎ-型エピタキシャル層（ｎ-型ドリフト領域１１２）で破壊が生じるため、半導体基板１３０内からおもて面電極１１４へ引き抜かれるサージ電流の引き抜き量が小さくなる。
このサージ電流の引き抜き量は、シリコン半導体を用いたＪＢＳ構造のダイオードでは大きくなることが確認されている。このため、図２３に示す従来の炭化珪素半導体装置１４０’においても、シリコン半導体を用いたＪＢＳ構造のダイオードと同様にｐ型領域１１３とｎ-型ドリフト領域１１２とで半導体基板１３０のおもて面に形成されるｐｎ接合のバイポーラ動作によるサージ電流の立ち上がり現象により、サージ電流の引き抜き量が大きくなると想定されたが、その効果は顕著にあらわれなかった。
図２３に示す従来の炭化珪素半導体装置１４０’でのサージ電流の引き抜き量が小さい要因の一つに、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域１１３と、おもて面電極１１４と、の十分に低抵抗なオーミックコンタクトが得られないことが挙げられる。そこで、ｐ型領域１１３とおもて面電極１１４との間に、ｐ型領域１１３にオーミック接合する金属電極（以下、オーミック電極とする）を形成し、ＪＢＳ構造のｐｎ接合部に局所的にサージ電流を流して、サージ電流耐量を向上させることが想定される。
図２５は、従来の炭化珪素半導体装置の別の一例を示す断面図である。図２５は、下記特許文献２の図３である。図２５に示す従来の炭化珪素半導体装置１５０が図２３および図２４に示す従来の炭化珪素半導体装置１４０’と異なる点は、おもて面電極１１４の最下層としてオーミック電極１３３’がｐ型領域１１３上に設けられ、半導体基板１３０のおもて面に、ｎ-型ドリフト領域１１２とショットキー電極１３１’とのショットキー接合と、ｐ型領域１１３とオーミック電極１３３’とのオーミック接合が混在する点である。
従来のＪＢＳ構造の炭化珪素ダイオードの製造方法として、ｎ-型ドリフト領域の、半導体基板のおもて面に露出する部分上にのみ、ｎ-型ドリフト領域にショットキー接合する金属電極（以下、ショットキー電極とする）を形成した後、半導体基板のおもて面上に、ショットキー電極を覆うように、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域にオーミック接合するオーミック電極を形成する方法が提案されている（例えば、下記特許文献１参照。）。
下記特許文献１では、オーミック電極の材料としてアルミニウム（Ａｌ）またはニッケル（Ｎｉ）を用い、ショットキー電極の材料としてモリブデン（Ｍｏ）を用いることが開示されている。また、下記特許文献１では、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域の内部に、当該ｐ型領域よりも不純物濃度の高いｐ+型コンタクト領域を選択的に形成して、当該ｐ型領域とオーミック電極とのオーミック性を向上させた炭化珪素ダイオードについて開示されている。
従来のＪＢＳ構造の炭化珪素ダイオードの別の製造方法として、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域上にのみオーミック電極を形成した後、半導体基板のおもて面上に、オーミック電極を覆うように、ｎ-型ドリフト領域にショットキー接合するショットキー電極を形成する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、オーミック電極の材料としてアルミニウムを用い、ショットキー電極の材料として、モリブデン（Ｍｏ）を用いることが開示されている。
また、従来のＪＢＳ構造の炭化珪素ダイオードの別の製造方法として、炭化珪素からなる半導体基板上に化学量論的組成比が２：１（＝Ｓｉ：Ｎｉ）となるように順に積層したシリコン膜およびニッケル膜同士のシリサイド反応のみから、ｎ-型ドリフト領域にショットキー接合し、かつＪＢＳ構造のｐｎ接合部を構成するｐ型領域にオーミック接合するアノード電極となるシリサイド（ＮｉＳｉ2）膜を形成する方法が開示されている（例えば、下記特許文献３参照。）。
ｐ型領域上にオーミック電極を形成する方法として、炭化珪素からなる半導体基板上に、ｐ型領域を覆うようにアルミニウム膜およびニッケル膜を順に積層した後、１０００℃でのアニール（熱処理）により、半導体基板中のシリコン原子とニッケル膜中のニッケル原子とをシリサイド反応させて、ｐ型領域にオーミック接合するオーミック電極となるニッケルシリサイド（ＮｉＳｉ）膜を形成する方法が提案されている（例えば、下記非特許文献１参照。）。
ｐ型領域上にオーミック電極を形成する別の方法として、炭化珪素からなる半導体基板上に、ｐ型領域を覆うようにニッケル膜およびアルミニウム膜を順に積層した後、これらの金属膜と半導体基板とを８５０℃以上１０５０℃以下の温度での熱処理により反応させて、ニッケル、アルミニウム、シリコンおよび炭素（Ｃ）の合金からなるｐ型オーミック電極を形成する方法が提案されている（例えば、下記特許文献４参照。）。
ｐ型領域上にオーミック電極を形成する別の方法として、炭化珪素からなる半導体基板上に、ｐ型領域を覆うように、元素組成比が８９：１１（＝Ａｌ：Ｓｉ）となるアルミニウム膜およびシリコン膜を順に積層した後、４００℃〜５００℃の温度での熱処理により、アルミニウム膜とシリコン膜との合金膜を形成するとともに、当該合金膜とｐ型領域とのオーミック接合を形成する方法が提案されている（例えば、下記特許文献５参照。）。
オーミック電極を形成する別の方法として、炭化珪素からなる半導体基板にシリコン原子をイオン注入してなる高濃度不純物領域上にニッケル膜を形成し、４００℃〜６００℃の温度での熱処理により高濃度不純物領域とニッケル膜との界面にのみ加熱反応層前駆体層を形成した後、９５０℃での熱処理により加熱反応層前駆体層を低抵抗な加熱反応層に転化させることが提案されている（例えば、下記特許文献６参照。）。
オーミック電極を形成する別の方法として、層間絶縁膜のコンタクトホール内において炭化珪素からなる半導体基板と金属材料膜との間に熱処理により加熱反応層前駆体層を形成し、加熱反応層前駆体層を初段の熱処理よりも高温度の熱処理で加熱反応層に転化させることが提案されている（例えば、下記特許文献７参照。）。下記特許文献７には、金属材料膜の材料をチタンアルミニウムやニッケルとすること、初段の熱処理を金属材料膜と層間絶縁膜との間で有害な固相反応が生じない低温度にすること、が開示されている。
また、下記特許文献７には、層間絶縁膜のコンタクトホール内における半導体基板の表面全面に接するように金属材料膜を形成し、金属材料膜と半導体基板との接触箇所を熱処理によりシリサイド化して、当該接触箇所の全面に加熱反応層を自己整合的（セルフアライン）に形成するサリサイドプロセスにおいて、金属材料膜のシリサイド化されていない部分（加熱反応層を除く部分）をエッチングにより除去することで、金属材料膜の加熱反応層となった部分のみ残す方法が開示されている。
図２６は、従来の炭化珪素半導体装置の製造方法により自己整合的に形成されたオーミック電極の一例を示す断面図である。図２６は、下記特許文献７の図１である。図２６に示す従来の炭化珪素半導体装置１６０は、層間絶縁膜１６３のコンタクトホール１６３ａ内に、炭化珪素からなる半導体基板１６１の表面領域の高濃度不純物領域１６２と、層間絶縁膜１６３のコンタクトホール１６３ａに埋め込まれた配線層１６５と、に接して電気的に接続するオーミック電極１６４となる加熱反応層を備える。
オーミック電極１６４は、下記特許文献７に記載のサリサイドプロセスにより、層間絶縁膜１６３をマスクとして、層間絶縁膜１６３のコンタクトホール１６３ａ内における半導体基板１６１の表面全面に自己整合的に形成されている。オーミック電極１６４は、層間絶縁膜１６３のコンタクトホール１６３ａ内において半導体基板１６１の表面に露出する高濃度不純物領域１６２の表面領域に設けられ、かつ半導体基板１６１のおもて面から離れる方向に半導体基板１６１のおもて面から突出している。
特許第５５４６７５９号公報 特開２００８−２８２９７２号公報 特開２００３−１５８２５９号公報 特許第４２９１８７５号公報 特開平成１−０２０６１６号公報 特開２０１７−１７５１１５号公報 特開２００５−２７６９７８号公報
エヌ・キリタニ（Ｎ．Ｋｉｒｉｔａｎｉ）、外７名、シングル マテリアル オーミック コンタクツ サイマルテイニアスリー フォームトゥ オン ザ ソース／Ｐウェル／ゲート オブ ４Ｈ−ＳｉＣ バーティカル ＭＯＳＦＥＴｓ（Ｓｉｎｇｌｅ Ｍａｔｅｒｉａｌ Ｏｈｍｉｃ Ｃｏｎｔａｃｔｓ Ｓｉｍｕｌｔａｎｅｏｕｓｌｙ Ｆｏｒｍｅｄ ｏｎ ｔｈｅ Ｓｏｕｒｃｅ／Ｐ−ｗｅｌｌ／Ｇａｔｅ ｏｆ ４Ｈ−ＳｉＣ Ｖｅｒｔｉｃａｌ ＭＯＳＦＥＴｓ）、マテリアルス サイエンス フォーラム （Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ）、スイス（Ｓｗｉｚｅｒｌａｎｄ）、トランステック パブリケーションズ（Ｔｒａｎｓ Ｔｅｃｈ Ｐｕｂｌｉｃａｔｉｏｎｓ）、２００３年、第４３３巻−第４３６巻、ｐｐ．６６９−６７２
しかしながら、上述した従来の炭化珪素半導体装置１４０’（ＪＢＳ構造の炭化珪素ダイオード：図２３および図２４参照）のサージ電流耐量を向上させるために、半導体基板１３０とショットキー電極（チタン膜１３１）との間にｐ型領域１１３のみに接するオーミック電極を設けたとしても、オーミック電極がニッケルシリサイド膜である場合、ｐ型領域１１３とオーミック電極とのコンタクト抵抗を十分に下げることができないため、サージ電流耐量の所定の設計値を得ることができない。
ｐ型領域１１３とオーミック電極とのコンタクト抵抗を高くするために、ｐ型領域１１３とオーミック電極との接合面積を大きくした場合、活性領域１１０を同じ表面積で維持すると、ｐ型領域１１３とオーミック電極との接合面積を大きくするほど、ｎ-型ドリフト領域１１２とショットキー電極との接合面積が小さくなる。このため、順方向バイアス時にｎ-型ドリフト領域１１２からショットキー電極へ向かう電子電流量が少なくなり、低順方向電圧（Ｖｆ）化されにくい。
そこで、ｐ型領域１１３とオーミック電極との接合面積を所定のサージ電流耐量とするために必要な接合面積とし、かつｎ-型ドリフト領域１１２とショットキー電極との接合面積を可能な限り大きくするには、ｐ型領域１１３上にのみオーミック電極を形成し、隣り合うｐ型領域１１３間においてｎ-型ドリフト領域１１２の表面全面にショットキー電極を形成すればよい。また、オーミック電極の材料をアルミニウム／ニッケルの積層膜とすることで、ｐ型領域１１３とオーミック電極とのコンタクト抵抗を低減可能である。
しかしながら、ｐ型領域１１３の幅ｗ１０１（図２３参照）は数μｍ以下と狭いため、エッチングレートの異なる２種類の金属（アルミニウムおよびニッケル）の積層膜のパターニング制御が難しく、量産プロセスのプロセスマージンを考慮すると、ｐ型領域１１３の幅ｗ１０１よりも狭い幅でオーミック電極を形成することとなる。このため、ｐ型領域１１３とショットキー電極とが接触してコンタクト抵抗が低減されない無効領域が生じ、サージ電流の引き抜き量を増大させるための十分な特性が得られない。
上記特許文献２に記載の技術では、フォトリソグラフィおよびエッチングにより金属膜をパターニングして、オーミック電極１３３’（図２５参照）となる部分を残している。このため、工程が増えて、コスト増につながる。また、エッチングによる最小加工寸法でしか金属膜をパターニングすることができないため、微細化に向かない。微細化することができない場合、半導体基板１３０の面内での、ショットキー電極の接合面積が減少するため、上述したように順方向電圧化が低下する。
上記特許文献７に記載の技術では、上述したように層間絶縁膜１６３をマスクとして、層間絶縁膜１６３のコンタクトホール１６３ａ内に微細パターンのオーミック電極１６４を自己整合的に形成しているが、高濃度不純物領域１６２とオーミック電極１６４とのコンタクト抵抗が十分に低くならないことが確認された。また、上記特許文献２，７に記載されたような通常の自己整合的技術を、アルミニウム膜およびニッケル膜の積層膜を材料とする場合に適用すると、次の問題が生じることが確認された。
例えば、ｐ型領域１１３上にのみオーミック電極１３３’を形成する場合を例に説明する。図２０は、従来のオーミック電極の形成途中の状態を示す説明図である。図２１は、従来のオーミック電極の状態を拡大して示す説明図である。図２０および図２１には、上段にオーミック電極１３３’を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により観察した状態を模式的に示し、下段にオーミック電極１３３’付近の断面図を示す。
図２０に示すように、半導体基板１３０のおもて面上に、隣り合うｐ型領域１１３間におけるｎ-型ドリフト領域１１２を覆う酸化膜マスク１７１を形成する。次に、酸化膜マスク１７１上に、酸化膜マスク１７１の開口部１７１ａ内においてｐ型領域１１３に接するように金属材料膜１７２を形成する。そして、熱処理により、金属材料膜１７２と半導体基板１３０とを反応させてシリサイド化し、オーミック電極１３３’となるニッケルシリサイド膜を形成する。
金属材料膜１７２がアルミニウム膜およびニッケル膜の積層膜である場合、金属材料膜１７２と半導体基板１３０との接触箇所をシリサイド化させるための熱処理時に、金属材料膜１７２中のアルミニウム原子が酸化膜マスク１７１内へ侵入して反応し、酸化膜マスク１７１内に生成物１３４が生成されてしまう。この生成物１３４は、デバイス完成後にも半導体基板１３０とショットキー電極１３１’との間に残り（図２１参照）、リーク電流源となることが確認されている。
この発明は、上述した従来技術による問題点を解消するため、低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量が高く、順方向のサージ電流の引き抜き量を向上させることが可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の内部に、前記半導体基板の第１主面をなす第１導電型領域を形成する第１工程を行う。次に、前記半導体基板の第１主面側における前記第１導電型領域の表面領域に、第１の第２導電型領域を選択的に形成する第２工程を行う。次に、前記半導体基板の第１主面に、前記第１導電型領域および前記第１の第２導電型領域を覆う酸化膜を形成する第３工程を行う。次に、前記酸化膜を選択的に除去して、前記第１の第２導電型領域を露出する第１開口部を前記酸化膜に形成する第４工程を行う。次に、前記酸化膜の前記第１開口部において前記半導体基板の第１主面に接する、第１ニッケル膜、アルミニウム膜、アルミニウムよりも融点が高い金属膜を順に積層して金属材料膜を形成する第５工程を行う。次に、第１熱処理により前記金属材料膜と前記半導体基板とを反応させて、前記酸化膜の前記第１開口部における前記半導体基板の第１主面上に、前記酸化膜をマスクとして自己整合的に化合物層を生成する第６工程を行う。次に、前記第６工程の後、前記金属材料膜の、前記化合物層を除く余剰部分を除去する第７工程を行う。
次に、前記第７工程の後、前記第１熱処理よりも高温度の第２熱処理により、前記化合物層の内部にニッケルシリサイドを生成して、前記半導体基板にオーミック接合するニッケルシリサイド膜を形成する第８工程を行う。次に、前記第８工程の後、前記ニッケルシリサイド膜に挟まれた前記酸化膜を除去して前記第１開口部のすべてをつなげてなるコンタクトホールを形成する第９工程を行う。次に、前記コンタクトホールの内部において前記半導体基板の第１主面上に、前記第１導電型領域に接触して前記第１導電型領域とショットキー接合するチタン膜と、アルミニウムを含む金属電極膜と、を順に積層して第１電極を形成する第１０工程を行う。次に、前記半導体基板の第２主面に第２電極を形成する第１１工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記アルミニウムよりも融点が高い金属膜は、第２ニッケル膜であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属材料膜の膜厚に対する前記アルミニウム膜の膜厚の比率は、２０％以上５５％以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１ニッケル膜の膜厚は、５０ｎｍ以上１２０ｎｍ以下であり、前記アルミニウム膜の膜厚は、２５ｎｍ以上２５０ｎｍ以下であり、前記第２ニッケル膜の膜厚は、５０ｎｍ以上１２０ｎｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記アルミニウムよりも融点が高い金属膜は、チタン膜、モリブデン膜またはタングステン膜であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記金属材料膜の膜厚に対する前記アルミニウム膜の膜厚の比率は、３３％以上６３％以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１ニッケル膜の膜厚は、５０ｎｍ以上１２０ｎｍ以下であり、前記アルミニウム膜の膜厚は、２５ｎｍ以上２１０ｎｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第６工程では、前記第１熱処理の温度を５００℃以上７００℃以下とすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第８工程では、前記第２熱処理の温度を９００℃以上１１００℃以下とすることを特徴とする。
上述した発明によれば、第１ニッケル膜、アルミニウム膜および、アルミニウムよりも融点が高い金属膜、例えば、第２ニッケル膜を順に積層した積層金属膜を用いて、シリサイド層を形成している。これにより、熱処理時に半導体基板の表面にアルミニウムが凝縮することを抑制することができる。このため、シンタリングの温度が、従来と同程度の温度であっても、シリサイド層を厚化することができ、シート抵抗を低減することができる。また、オーミック電極であるニッケルシリサイド膜と半導体基板とのコンタクト抵抗を低減させることができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、低抵抗のオーミック電極を形成することで、低いＶｆ特性を維持しつつ、サージ電流耐量が高く、順方向のサージ電流の引き抜き量を向上させることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図２の切断線Ａ−Ａ’における断面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。 実施の形態にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。 実施の形態にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。 各種金属膜での炭化珪素半導体装置のおもて面電極のコンタクト抵抗を示すグラフである。 従来のオーミック電極の形成途中の状態を示す説明図である。 従来のオーミック電極の状態を拡大して示す説明図である。 従来の炭化珪素半導体装置を半導体基板のおもて面側から見た状態を示す平面図である。 従来の炭化珪素半導体装置の別の一例を半導体基板のおもて面側から見た状態を示す平面図である。 図２３の切断線ＡＡ−ＡＡ’における断面構造を示す断面図である。 従来の炭化珪素半導体装置の別の一例を示す断面図である。 従来の炭化珪素半導体装置の製造方法により自己整合的に形成されたオーミック電極の一例を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について説明する。図１および図２は、実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１には、ＪＢＳ構造を構成するｐ型領域（第１の第２導電型領域）１３のレイアウトの一例を示す。図２には、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）３０のおもて面上の各部のうち、ボンディングパッド４１のレイアウトの一例を図示する。
図１および図２に示す実施の形態にかかる炭化珪素半導体装置４０は、活性領域１０において半導体基板３０のおもて面側に、おもて面電極（第１電極）１４（図３参照）とｎ-型ドリフト領域（第１導電型領域）１２とのショットキー接合で構成されたＳＢＤ構造と、ｐ型領域１３とｎ-型ドリフト領域１２とのｐｎ接合で構成されたＪＢＳ構造と、を混在させた炭化珪素ダイオードである。
ｎ-型ドリフト領域１２およびｐ型領域１３は、活性領域１０の面内において略均一なパターンで略均等に配置される。ｎ-型ドリフト領域１２およびｐ型領域１３は、例えば半導体基板３０のおもて面に平行な同一方向に延在するストライプ状に配置され、ストライプ状に延在する長手方向と直交する短手方向に互いに接して交互に繰り返し配置されている。ｎ-型ドリフト領域１２は、隣り合うｐ型領域１３間において半導体基板３０のおもて面に露出されている。
活性領域１０は、炭化珪素ダイオードがオン状態のときに電流が流れる領域である。活性領域１０は、例えば略矩形状の平面形状を有し、半導体基板３０の略中央に配置されている。エッジ終端領域２０は、活性領域１０と半導体基板３０の端部との間の領域であり、活性領域１０の周囲を囲む。エッジ終端領域２０は、ｎ-型ドリフト領域１２の、半導体基板３０のおもて面側の電界を緩和し耐圧を保持する領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
エッジ終端領域２０には、接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造などの耐圧構造が配置される（図３参照）。ＪＴＥ構造は、内側（半導体基板３０の中央側）から外側（半導体基板３０の端部側）へ離れるにしたがって不純物濃度の低いｐ型領域が配置されるように、不純物濃度の異なる複数のｐ型領域（図３の符号２２，２３）を活性領域１０の周囲を囲む略矩形状の平面形状で、活性領域１０の中央を基準とした同心円状に配置した耐圧構造である。
また、エッジ終端領域２０のつなぎ領域２０ａ（図３参照）に、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ（第２の第２導電型領域））２１が配置されている。ＦＬＲ２１は、活性領域１０の周囲を略矩形状に囲むｐ+型領域であり、エッジ終端領域２０のつなぎ領域２０ａから外側へ延在して後述するｐ-型領域２２（図３参照）に接する。ＦＬＲ２１は、ｐ型領域１３がストライプ状に延在する長手方向において、ｐ型領域１３に接していてもよい。
エッジ終端領域２０のつなぎ領域２０ａは、活性領域１０と後述するフィールド酸化膜１５との間の領域であり、活性領域１０の周囲を囲み、かつ活性領域１０とエッジ終端領域２０の耐圧構造部とをつなぐ。エッジ終端領域２０の耐圧構造部とは、エッジ終端領域２０のうち、後述するフィールド酸化膜１５の内側端部から半導体基板の端部（チップ端部）までの部分であり、ＪＴＥ構造やｎ+型チャネルストッパー領域２４（図３参照）等の所定の耐圧構造が配置される。
おもて面電極１４（図３参照）は、活性領域１０において半導体基板３０のおもて面上に設けられている。おもて面電極１４は、ｎ-型ドリフト領域１２およびｐ型領域１３に接して、ｎ-型ドリフト領域１２およびｐ型領域１３に電気的に接続されている。半導体基板３０のおもて面上には、パッシベーション膜１８（図３参照）が設けられている。パッシベーション膜１８は、半導体基板３０のおもて面側の素子構造およびおもて面電極１４を保護する保護膜として機能する。
パッシベーション膜１８には、おもて面電極１４の一部を露出する開口部１８ａが設けられている。おもて面電極１４の、パッシベーション膜１８の開口部１８ａに露出された部分は、ボンディングパッド４１として機能する。ボンディングパッド４１は、例えば半導体基板３０の中央に配置されている。ボンディングパッド４１には、ボンディングパッド４１へ電流を供給する場合に最も一般的な配線接続である図示省略するアルミニウム（Ａｌ）ワイヤーがボンディング（接合）されている。
図２には、ボンディングパッド４１とアルミニウムワイヤー（不図示）との接合部４２を円形の平面形状で示す。ボンディングパッド４１とアルミニウムワイヤーとの接合部４２は、例えば、直径５００μｍのアルミニウムワイヤーをボンディングパッド４１に接合する場合に約１ｍｍ四方程度の表面積を想定する必要がある。その理由は、炭化珪素ダイオードの耐圧クラスにより、半導体基板３０の面内でサージ電圧印加時に順方向に流れるサージ電流の流れ方が異なるからである。
ボンディングパッド４１は半導体基板３０の中央に配置されていることが好ましいが、上述したようにｎ-型ドリフト領域１２およびｐ型領域１３が活性領域１０の面内において略均一なパターンで略均等に配置されるため、ボンディングパッド４１が半導体基板３０の中央に配置されていなくても、電気的特性に悪影響しない。このため、ワイヤーボンディングの自由度が高い。
次に、実施の形態にかかる炭化珪素半導体装置４０の断面構造について説明する。図３は、図２の切断線Ａ−Ａ’における断面構造を示す断面図である。上述したように、実施の形態にかかる炭化珪素半導体装置４０は、炭化珪素からなる半導体基板３０の活性領域１０に炭化珪素ダイオードのＳＢＤ構造およびＪＢＳ構造を備え、エッジ終端領域２０に耐圧構造としてＪＴＥ構造を備える。
半導体基板３０は、炭化珪素からなるｎ+型出発基板１１のおもて面上に、ｎ-型ドリフト領域１２となるｎ-型エピタキシャル層を積層したエピタキシャル基板である。ｎ+型出発基板１１は、ｎ+型カソード領域である。半導体基板３０は、ｎ-型ドリフト領域１２側の主面（ｎ-型ドリフト領域１２となるｎ-型エピタキシャル層の表面）をおもて面とし、ｎ+型出発基板１１側の主面（ｎ+型出発基板１１の裏面）を裏面とする。
活性領域１０において、半導体基板３０のおもて面側の表面領域には、ＪＢＳ構造を構成する１つ以上のｐ型領域１３が選択的に設けられている。ｐ型領域１３は、半導体基板３０のおもて面とｎ-型ドリフト領域１２との間に設けられている。ｐ型領域１３は、半導体基板３０のおもて面に露出され、かつｎ-型ドリフト領域１２に接する。
エッジ終端領域２０において、半導体基板３０のおもて面側の表面領域には、ＦＬＲ２１、ＪＴＥ構造を構成する１つ以上のｐ型領域（ここでは２つ：ｐ-型領域２２およびｐ--型領域２３）およびｎ+型チャネルストッパー領域２４がそれぞれ選択的に設けられている。ＦＬＲ２１は、エッジ終端領域２０のつなぎ領域２０ａの全域に設けられ、つなぎ領域２０ａから外側へ延在してｐ-型領域２２に接する。ＦＬＲ２１よりも内側が活性領域１０である。
ｐ-型領域２２は、エッジ終端領域２０のつなぎ領域２０ａから離れて、ＦＬＲ２１の外側に設けられ、ＦＬＲ２１に隣接する。ｐ--型領域２３は、ｐ-型領域２２の外側に設けられ、ｐ-型領域２２に隣接する。ｎ+型チャネルストッパー領域２４は、ｐ--型領域２３よりも外側に、ｐ--型領域２３と離れて設けられている。ｎ+型チャネルストッパー領域２４は、半導体基板３０の端部（チップ端部）に露出されている。
ＦＬＲ２１、ｐ-型領域２２、ｐ--型領域２３およびｎ+型チャネルストッパー領域２４は、半導体基板３０のおもて面とｎ-型ドリフト領域１２との間に設けられている。ＦＬＲ２１、ｐ-型領域２２、ｐ--型領域２３およびｎ+型チャネルストッパー領域２４は、半導体基板３０のおもて面に露出され、かつｎ-型ドリフト領域１２に接する。ＦＬＲ２１、ｐ-型領域２２、ｐ--型領域２３およびｎ+型チャネルストッパー領域２４の深さは、例えばｐ型領域１３の深さと同じであってもよい。
半導体基板３０のおもて面は、フィールド酸化膜１５で覆われている。フィールド酸化膜１５は、例えば熱酸化膜１６と堆積酸化膜１７とを順に積層した積層膜であってもよい。熱酸化膜１６は、半導体基板３０とフィールド酸化膜１５との密着性を向上させることができる。フィールド酸化膜１５が堆積酸化膜１７を含むことで、フィールド酸化膜１５のすべてを熱酸化膜１６とする場合よりも短時間でフィールド酸化膜１５を形成することができる。
フィールド酸化膜１５には、活性領域１０における半導体基板３０のおもて面のほぼ全面を露出するコンタクトホール１５ａが設けられている。フィールド酸化膜１５のコンタクトホール１５ａの側壁（フィールド酸化膜１５の内側の側面）は、例えば半導体基板３０のおもて面と略直交する。フィールド酸化膜１５のコンタクトホール１５ａは、活性領域１０から、エッジ終端領域２０のつなぎ領域２０ａまでの全域に設けられている。
フィールド酸化膜１５のコンタクトホール１５ａには、活性領域１０におけるｎ-型ドリフト領域１２およびｐ型領域１３と、エッジ終端領域２０におけるＦＬＲ２１の内側の部分と、が露出されている。フィールド酸化膜１５のコンタクトホール１５ａの内部において半導体基板３０のおもて面上に、半導体基板３０のおもて面に沿って、アノード電極として機能するおもて面電極１４が設けられている。
おもて面電極１４は、チタン膜３１およびアルミニウム合金膜（アルミニウムを含む金属電極膜）３２を順に積層してなる積層構造を有する。それに加えて、おもて面電極１４は、半導体基板３０おもて面とチタン膜３１との間に選択的に設けられた最下層のニッケルシリサイド（ＮｉＳｉ）膜３３（３３ａ，３３ｂ）を有する。ニッケルシリサイド膜３３は、アルミニウムを含む。ニッケルシリサイド膜３３は、炭素（Ｃ）を含んでいてもよい。おもて面電極１４は、フィールド酸化膜１５上を外側へ延在していてもよい。
チタン膜３１は、コンタクトホール１５ａの内部において半導体基板３０のおもて面の全面に設けられ、ｎ-型ドリフト領域１２に接する。チタン膜３１の、ｎ-型ドリフト領域１２との接合箇所は、ｎ-型ドリフト領域１２とのショットキー接合を形成するショットキー電極である。チタン膜３１は、フィールド酸化膜１５上を外側へ延在し、例えば深さ方向にＦＬＲ２１に対向する位置で終端していてもよい。
アルミニウム合金膜３２は、チタン膜３１の全面を覆い、チタン膜３１に電気的に接続され、かつチタン膜３１を介してニッケルシリサイド膜３３に電気的に接続されている。アルミニウム合金膜３２は、フィールド酸化膜１５上をチタン膜３１よりも外側へ延在して、例えば深さ方向にｐ-型領域２２に対向する位置で終端していてもよい。アルミニウム合金膜３２は、例えばアルミニウムシリコン（ＡｌＳｉ）膜である。アルミニウム合金膜３２に代えて、アルミニウム膜が設けられていてもよい。
ニッケルシリサイド膜３３は、ｐ型領域１３とチタン膜３１との間に設けられた第１ニッケルシリサイド膜３３ａと、ＦＬＲ２１とチタン膜３１との間に設けられた第２ニッケルシリサイド膜３３ｂと、を有する。第１ニッケルシリサイド膜３３ａは、ｐ型領域１３にオーミック接合するオーミック電極である。第１ニッケルシリサイド膜３３ａは、サージ電圧印加時に半導体基板３０内に発生して順方向に流れるサージ電流が半導体基板３０内からおもて面電極１４へ引き抜かれる電流量（引き抜き量）を増大させて、サージ電流耐量を向上させる機能を有する。
第１ニッケルシリサイド膜３３ａは、後述するように、ｐ型領域１３と、半導体基板３０のおもて面上に堆積した金属材料膜５２（図１０参照）との接触箇所において、半導体基板３０の表面領域と金属材料膜５２とを熱処理により反応させることで形成される。このため、第１ニッケルシリサイド膜３３ａは、半導体基板３０のおもて面の表面領域に設けられ、深さ方向にｐ型領域１３に接するとともに、半導体基板３０のおもて面から離れる方向に半導体基板３０のおもて面から突出している。
第１ニッケルシリサイド膜３３ａの幅ｗ２ａは、例えばｐ型領域１３の幅ｗ１と略同じであることが好ましい。第１ニッケルシリサイド膜３３ａの幅ｗ２ａをｐ型領域１３の幅ｗ１と同じとすることで、半導体基板３０のおもて面にｐ型領域１３が露出されない。これによって、ｐ型領域１３とチタン膜３１との高抵抗なショットキー接合が形成されないため、半導体基板３０のおもて面にｐ型領域１３が露出されている場合と比べて、炭化珪素ダイオードの低順方向電圧（Ｖｆ）化を図ることができる。
第１ニッケルシリサイド膜３３ａの幅ｗ２ａは、ｐ型領域１３の幅ｗ１よりも狭くてもよい。第１ニッケルシリサイド膜３３ａの幅ｗ２ａをｐ型領域１３の幅ｗ１よりも狭くすることで、第１ニッケルシリサイド膜３３ａを形成する際に用いるマスク（後述するフィールド酸化膜１５の残部：図１０参照）の位置合わせ精度を向上させるための設計マージンを取ることができる。これによって、第１ニッケルシリサイド膜３３ａを、深さ方向にｐ型領域１３に対向する位置に位置精度よく配置することができる。
第２ニッケルシリサイド膜３３ｂは、ＦＬＲ２１にオーミック接合するオーミック電極である。第２ニッケルシリサイド膜３３ｂは、エッジ終端領域２０のつなぎ領域２０ａにおけるＦＬＲ２１の表面のほぼ全面に設けられている。第２ニッケルシリサイド膜３３ｂは、フィールド酸化膜１５の側壁においてフィールド酸化膜１５に接する。第２ニッケルシリサイド膜３３ｂは、第１ニッケルシリサイド膜３３ａと同様に、サージ電流の引き抜き量を増大させて、サージ電流耐量を向上させる機能を有する。
第２ニッケルシリサイド膜３３ｂを設けることで、エッジ終端領域２０のつなぎ領域２０ａに、第１ニッケルシリサイド膜３３ａと同様の機能を有するオーミック電極を配置することができる。これによって、チップサイズ（半導体基板３０のおもて面に平行な平面寸法）が小さくなった場合でも、第１，２ニッケルシリサイド膜３３ａ，３３ｂと半導体基板３０との総接合面積で、所定のサージ電流耐量を得るのに必要な分だけ、おもて面電極１４と半導体基板３０とのオーミック接合面積を十分に確保することができる。
また、第２ニッケルシリサイド膜３３ｂがフィールド酸化膜１５に接する位置まで外側へ延在していることで、ＦＬＲ２１と第２ニッケルシリサイド膜３３ｂとのオーミック接合面積を最大にすることができる。これによって、第２ニッケルシリサイド膜３３ｂの幅ｗ２ｂがエッジ終端領域２０のつなぎ領域２０ａの幅ｗ３と略同じになり、上述したように第２ニッケルシリサイド膜３３ｂをエッジ終端領域２０のつなぎ領域２０ａにおけるＦＬＲ２１の表面のほぼ全面に設けることができる。
また、第２ニッケルシリサイド膜３３ｂの幅ｗ２ｂがエッジ終端領域２０のつなぎ領域２０ａの幅ｗ３と略同じになることで、第１ニッケルシリサイド膜３３ａの幅ｗ２ａがｐ型領域１３の幅ｗ１と略同じである場合と同様に、炭化珪素ダイオードの低順方向電圧化を図ることができる。第２ニッケルシリサイド膜３３ｂの幅ｗ２ｂは、例えばエッジ終端領域２０のつなぎ領域２０ａの幅ｗ３よりも狭くてもよい。その理由は、第１ニッケルシリサイド膜３３ａの幅ｗ２ａがｐ型領域１３の幅ｗ１よりも狭くてもよい理由と同様である。
第２ニッケルシリサイド膜３３ｂは、後述するように、ＦＬＲ２１と、半導体基板３０のおもて面上に堆積した金属材料膜５２との接触箇所において、半導体基板３０と金属材料膜５２とを熱処理により反応させることで形成される。第２ニッケルシリサイド膜３３ｂは、半導体基板３０のおもて面の表面領域に設けられ、深さ方向にＦＬＲ２１に接するとともに、半導体基板３０のおもて面から離れる方向に半導体基板３０のおもて面から突出している。
半導体基板３０のおもて面は、おもて面電極１４と接する部分以外の部分はフィールド酸化膜１５で覆われている。半導体基板３０のおもて面の最表面には、ポリイミドからなるパッシベーション膜１８が設けられている。ここで、ｎ+型チャネルストッパー領域２４の上部に、ｎ+型チャネルストッパー領域２４に接して電気的に接続されたチャネルストッパー電極を設けてもよい。チャネルストッパー電極は、例えばアルミニウム合金膜３２と同時に形成されたアルミニウム合金膜であってもよい。
パッシベーション膜１８は、おもて面電極１４およびフィールド酸化膜１５を保護する保護膜である。パッシベーション膜１８には、活性領域１０に、アルミニウム合金膜３２の一部を露出する開口部１８ａが設けられている。おもて面電極１４の、パッシベーション膜１８の開口部１８ａに露出された部分は、ボンディングパッド４１として機能する。半導体基板３０の裏面（ｎ+型出発基板１１の裏面）の全面に裏面電極（第２電極）１９が設けられ、ｎ+型出発基板１１に電気的に接続されている。
次に、実施の形態にかかる炭化珪素半導体装置４０の製造方法について説明する。図４は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図５〜図１５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図１６〜図１８は、実施の形態にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。図１９は、各種金属膜での炭化珪素半導体装置のおもて面電極のコンタクト抵抗を示すグラフである。
まず、図５に示すように、ｎ+型出発基板（半導体ウエハ）１１として、例えば１×１０16／ｃｍ3程度の窒素（Ｎ）がドーピングされた炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）基板を用意する。ｎ+型出発基板１１のおもて面は、例えば（０００１）面に対して４°程度のオフ角を有していてもよい。次に、ｎ+型出発基板１１のおもて面上に、ｎ-型ドリフト領域１２となる例えば１．８×１０16／ｃｍ3程度の窒素がドーピングされたｎ-型エピタキシャル層を成長させる（第１工程）。
ｎ+型カソード領域となるｎ+型出発基板１１の厚さは、例えば３５０μｍ程度であってもよい。ｎ-型ドリフト領域１２となるｎ-型エピタキシャル層の厚さは、例えば６μｍ程度であってもよい。ここまでの工程により、ｎ+型出発基板１１のおもて面上にｎ-型ドリフト領域１２となるｎ-型エピタキシャル層を積層した半導体基板（半導体ウエハ）３０が作製される。上述したように、半導体基板３０は、ｎ-型ドリフト領域１２側の主面をおもて面とし、ｎ+型出発基板１１側の主面を裏面とする。
次に、図６に示すように、フォトリソグラフィおよびアルミニウム等のｐ型不純物の第１イオン注入により、活性領域１０（図１および図３参照）において半導体基板３０のおもて面の表面領域に、ＪＢＳ構造を構成する１つ以上のｐ型領域１３と、ＦＬＲ２１と、をそれぞれ選択的に形成する（ステップＳ１（その１）：第２，３工程）。図６では、簡略化して、図１よりも少ない個数（ここでは３つ）でｐ型領域１３を図示している（図７〜図１５においても同様）。複数のｐ型領域１３は、例えば２μｍ程度の間隔で、半導体基板３０のおもて面に平行な方向に等間隔に配置される。
このとき、例えば５００℃程度の温度で半導体基板３０を加熱しながら、半導体基板３０のおもて面からｎ-型エピタキシャル層（ｎ-型ドリフト領域１２）に第１イオン注入を行う。この第１イオン注入においては、例えば半導体基板３０のおもて面から５００ｎｍまでの深さまでのボックスプロファイルの不純物濃度が２×１０19／ｃｍ3程度となるように、３０ｋｅＶ以上３５０ｋｅＶ以下程度の範囲の異なる加速エネルギーで複数段に分けてｐ型不純物をイオン注入する。
次に、図７に示すように、フォトリソグラフィおよび不純物の第２イオン注入を１組とする工程を異なる条件で繰り返し行い、エッジ終端領域２０（図３参照）において半導体基板３０のおもて面の表面領域に、ＪＴＥ構造を構成するｐ型領域（ｐ-型領域２２およびｐ--型領域２３）と、ｎ+型チャネルストッパー領域２４（図３参照）と、をそれぞれ選択的に形成する（ステップＳ１（その２））。この第２イオン注入は、例えば、第１イオン注入と同様に、不純物濃度分布がボックスプロファイルとなるように複数段に分けて行う。
次に、図８に示すように、半導体基板３０のおもて面の全面を例えばカーボン（Ｃ）保護膜５０で覆って保護した後、熱処理により第１，２イオン注入した不純物を活性化させる（ステップＳ２）。ステップＳ２の処理においては、例えば、熱処理装置の処理炉内に半導体基板３０を挿入し、処理炉内の雰囲気を１×１０-2Ｐａ以下程度の圧力になるまで吸引（真空引き）した後、処理炉内にアルゴン（Ａｒ）ガスを導入し、１×１０5Ｐａ程度の圧力の雰囲気において１７００℃程度の温度の熱処理を５分間程度行う。
次に、図９に示すように、例えば灰化処理（アッシング）装置を用いて、アッシングによりカーボン保護膜５０を除去する。例えば、アッシング装置として反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用いる。ＲＩＥ装置の処理炉内を６Ｐａ程度の圧力の酸素（Ｏ2）ガス雰囲気下とした後、５００Ｗ程度の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を印加してプラズマ化した酸素ガス雰囲気での５分間程度のアッシングによりカーボン保護膜５０を除去する。
次に、図１０に示すように、半導体基板３０のおもて面の全面に酸化膜５１を形成する（ステップＳ３：第３工程）。次に、フォトリソグラフィおよびエッチングにより酸化膜５１を選択的に除去して開口部（第１，２開口部）５１ａ，５１ｂを形成する（ステップＳ４：第４工程）。ステップＳ４の処理においては、酸化膜５１に、それぞれ異なるｐ型領域１３を露出する複数の開口部５１ａと、ＦＬＲ２１の内側の部分を活性領域１０の周囲を囲む略矩形状に露出する１つの開口部５１ｂと、を形成する。
このステップＳ４の処理により、酸化膜５１のうち、活性領域１０においてｎ-型ドリフト領域１２を覆う部分１５’と、エッジ終端領域２０においてフィールド酸化膜１５となる部分と、を残す。ステップＳ４の処理後、酸化膜５１は、フィールド酸化膜１５となる部分を含めてすべて、後述する工程でニッケルシリサイド膜３３の形成に用いる酸化膜マスクとなる。酸化膜５１のうち、活性領域１０においてｎ-型ドリフト領域１２を覆う部分１５’は製品に残らない。
すなわち、ステップＳ４の処理において、フィールド酸化膜１５と、ニッケルシリサイド膜３３の形成に用いる酸化膜マスクと、を同時に形成する。このため、酸化膜５１は、フィールド酸化膜１５と同じ積層構造を有する。具体的には、酸化膜５１は、例えば、熱酸化法および化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による熱酸化膜１６および堆積酸化膜１７（図３参照）を順に積層した、５００ｎｍ程度の厚さの積層酸化膜である。
ステップＳ４の処理は、寸法精度の高いドライエッチングで行うことがよい。これによって、ｐ型領域１３およびＦＬＲ２１を寸法精度よく露出させることができる。また、酸化膜５１の開口部５１ｂの外側の側壁は、フィールド酸化膜１５のコンタクトホール１５ａの側壁となる。このため、ステップＳ４の処理をドライエッチングで行うことで、フィールド酸化膜１５のコンタクトホール１５ａを寸法精度よく形成することができる。
次に、例えばスパッタ法により、酸化膜５１の表面から酸化膜５１の開口部５１ａ，５１ｂ内における半導体基板３０のおもて面（表面）にわたって当該表面上に、金属材料膜５２を形成する（ステップＳ５：第５工程）。金属材料膜５２は、第１ニッケル膜５８、アルミニウム膜（アルミニウムを含む金属膜）５３およびアルミニウムよりも融点が高い金属膜、例えば、第２ニッケル膜５４を順に積層した積層金属膜である（図１６）。図１０には、第１ニッケル膜５８、アルミニウム膜５３および第２ニッケル膜５４をまとめて１層の金属材料膜５２として図示する。
ここで、炭化珪素半導体装置では、ｐ型領域（ＪＢＳ構造を構成するｐ型領域１３、フィールドリミッティングリング２１）とのコンタクト抵抗を削減するため、アルミニウム膜をオーミック電極として形成することが知られている。しかしながら、アルミニウムだけでは合金化反応が激しく、熱処理後には表面凝縮が発生していた。アルミニウムの他にニッケルのシリサイドを用いることで、ｐ型領域とのコンタクト抵抗を削減することも可能であるが、シート抵抗を低減することに限界があった。
このため、アルミニウム膜およびニッケル膜を順に積層した積層金属膜を用いて、炭化珪素とニッケルがシリサイド化する際に、余剰の炭素とアルミニウムが反応し、Ａｌ3Ｃを形成することで、シート抵抗を低減することが可能であった。また、ニッケルのシリサイド化と同様に、２段階のシンタリングを行うことで、セルフアラインで形成することが可能であった。
しかしながら、アルミニウム膜およびニッケル膜を順に積層した積層金属膜では、アルミニウムの凝縮が半導体基板の表面上に発生するため、１段階目のシンタリングの温度に上限があり、生成されるシリサイド層の厚さが限られてしまう。また、この後の工程で、シリサイド層の一部が消失されてしまう。
そこで、実施の形態の炭化珪素半導体装置の製造方法では、第１ニッケル膜５８、アルミニウム膜５３および第２ニッケル膜５４を順に積層した積層金属膜を用いている。第１ニッケル膜５８は、後述するステップＳ６の熱処理時に半導体基板３０の表面にアルミニウムが凝縮することを抑制する膜であり、例えば、８０ｎｍ程度の厚さｔ３を有する。第１ニッケル膜５８を使用しない場合、アルミニウム膜５３が半導体基板３０に接した状態となり、後述するＡｌ−Ｎｉ−Ｓｉ化合物（化合物層）５５を半導体基板３０のおもて面の全面にわたって均一に形成することができなくなる。
実施の形態では、積層金属膜を第１ニッケル膜５８、アルミニウム膜５３および第２ニッケル膜５４と３層にしているため、生成されるシリサイド層の厚さを厚化することができる。さらに、また、第１ニッケル膜５８により、１段階目のシンタリング（後述するステップＳ６）の温度が、従来（アルミニウム膜およびニッケル膜を順に積層した積層金属膜）と同程度の温度であっても、シリサイド層を厚化することができる。このため、オーミック面積が増え、シート抵抗を低減することができる。
図１９において、縦軸はコンタクト抵抗を示し、単位はΩｃｍ2であり、横軸はシリサイド層を形成するための金属膜の組成を示す。図１９に示すように、ＴｉよりＮｉの方がコンタクト抵抗が低く、ＮｉよりＡｌＮｉの方がコンタクト抵抗が低く、ＡｌＮｉよりも実施の形態のＮｉＡｌＮｉの方がコンタクト抵抗（２．５１×１０-4Ωｃｍ2）が低くなっていることがわかる。また、金属膜がＮｉＡｌＮｉである場合、膜厚はすべて８０ｎｍである。
第２ニッケル膜５４は、後述するステップＳ６の熱処理時にアルミニウム膜５３の溶融を防止するキャップ膜であり、例えば８０ｎｍ程度の厚さｔ２を有する。キャップ膜を使用するのは、以下の理由である。キャップ膜を使用しない場合、ステップＳ６の熱処理で溶融したアルミニウム膜５３が粒状になって部分的に半導体基板３０に接した状態となる。この場合、後述するＡｌ−Ｎｉ−Ｓｉ化合物（化合物層）５５を半導体基板３０のおもて面の全面にわたって均一に形成することができない。
ここで、第２ニッケル膜５４は、半導体基板３０の表面に熱処理で溶融したアルミニウムが飛び散らないようにするための膜であるため、アルミニウムよりも融点が高い他の金属膜、例えば、モリブデン（Ｍｏ），タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）の膜であってもよい。例えば、チタンである場合、膜厚は５０ｎｍ程度であることが好ましい。ニッケル膜は、後述する余剰の金属（余剰部分）を除去するステップＳ７のウェットエッチングで除去できるため、第２ニッケル膜５４が他の材料より好ましい。
また、金属膜を第１ニッケル膜５８、アルミニウム膜５３および第２ニッケル膜５４とした場合、アルミニウム膜５３の膜厚ｔ１は、金属膜の膜厚の２０％以上５５％以下であることが好ましい。また、第１ニッケル膜５８の膜厚ｔ３は、５０ｎｍ以上１２０ｎｍ以下が好ましく、また、アルミニウム膜５３の膜厚ｔ１は、２５ｎｍ以上２５０ｎｍ以下が好ましく、第２ニッケル膜５４の膜厚ｔ２は、５０ｎｍ以上１２０ｎｍ以下が好ましい。
また、第２ニッケル膜５４がニッケル以外の金属である場合、アルミニウム膜５３の膜厚ｔ１は、金属膜の膜厚の３３％以上６３％以下であることが好ましい。また、第１ニッケル膜５８の膜厚ｔ３は、５０ｎｍ以上１２０ｎｍ以下が好ましく、また、アルミニウム膜５３の膜厚ｔ１は、２５ｎｍ以上２１０ｎｍ以下が好ましい。アルミニウム膜５３の膜厚ｔ１が２０ｎｍ以下である場合、第２ニッケル膜５４が、アルミニウム膜５３と第２ニッケル膜５４との反応に寄与するため、アルミニウム膜５３の膜厚ｔ１は、２０ｎｍより厚いことが好ましく、２５ｎｍ以上であることがより好ましい。
この後、熱処理により、金属材料膜５２を第１シンタリング（焼結）する（ステップＳ６：第６工程）ことで、酸化膜５１の開口部５１ａ，５１ｂ内にアルミニウム−ニッケル−シリコン（Ａｌ−Ｎｉ−Ｓｉ）化合物５５を生成する（図１１参照）。この熱処理（第１シンタリング）によりＡｌ−Ｎｉ−Ｓｉ化合物５５が生成されるメカニズムについて、図１６〜図１８を用いて詳細に説明する。
図１６には、酸化膜５１の開口部５１ａ，５１ｂ内における金属材料膜５２と半導体基板３０との接触箇所のみを示し、その他の各部を図示省略する（図１７，１８においても同様）。図１６には酸化膜５１の１つの開口部（５１ａ，５１ｂ）内の状態を示すが、酸化膜５１のすべての開口部５１ａ，５１ｂ内で図１６に示す状態と同じ状態となっている。
ステップＳ６の熱処理により、酸化膜５１の開口部５１ａ，５１ｂ内において金属材料膜５２と半導体基板３０との接触箇所において、半導体基板３０中のシリコン原子がアルミニウム膜５３内へ熱拡散６１される。アルミニウム膜５３中のアルミニウム原子が第１ニッケル膜５８および第２ニッケル膜５４内へ熱拡散６２される。第１ニッケル膜５８中のニッケル原子が半導体基板３０内へ熱拡散６３され、第２ニッケル膜５４中のニッケル原子がアルミニウム膜５３内へ熱拡散６４される（図１７）。
第２ニッケル膜５４内へのアルミニウム原子の熱拡散６２およびアルミニウム膜５３内へのニッケル原子の熱拡散６４により、酸化膜５１の開口部５１ａ，５１ｂ内における半導体基板３０のおもて面上および酸化膜５１の表面上に、アルミニウムニッケル（ＡｌＮｉ）化合物５６が生成される。さらに、第１ニッケル膜５８へのアルミニウム原子の熱拡散６２、半導体基板３０内へのニッケル原子の熱拡散６３および第１ニッケル膜５８へのシリコン原子の熱拡散６１により、金属材料膜５２と半導体基板３０との接触箇所に、Ａｌ−Ｎｉ−Ｓｉ化合物５５が生成される（図１８）。
Ａｌ−Ｎｉ−Ｓｉ化合物５５は、イオン注入により形成された拡散領域であるｐ型領域１３およびＦＬＲ２１の、半導体基板３０のおもて面から２０ｎｍ〜３０ｎｍ程度の深さの浅い深さ位置までの低不純物濃度な部分と、金属材料膜５２と、が反応して生成される。このため、Ａｌ−Ｎｉ−Ｓｉ化合物５５を含む化合物層は、酸化膜５１の開口部５１ａ，５１ｂ内において半導体基板３０の内部に深さ方向に食い込むように、酸化膜５１をマスクとして自己整合的に形成される。
また、Ａｌ−Ｎｉ−Ｓｉ化合物５５は、自身が形成されたｐ型領域１３または自身が形成されたＦＬＲ２１の、半導体基板３０のおもて面から上記低不純物濃度な部分よりも深い深さ位置に存在する、当該低不純物濃度な部分よりも高不純物濃度な部分に接する。Ａｌ−Ｎｉ−Ｓｉ化合物５５は、ｐ型領域１３またはＦＬＲ２１内の当該高不純物濃度との低抵抗なオーミック接合を形成する。
Ａｌ−Ｎｉ−Ｓｉ化合物５５の内部に、Ａｌ−Ｎｉ−Ｓｉ化合物５５と半導体基板３０とのシリサイド反応により半導体基板３０中に余った炭素（Ｃ）（以下、余剰炭素とする）が層状にならない程度に析出されていてもよい。余剰炭素とは、半導体基板３０中のシリコン原子が上記シリサイド反応により消費されることで、半導体基板３０中に余った炭素原子である。具体的には、Ａｌ−Ｎｉ−Ｓｉ化合物５５の内部に、余剰炭素が粒状に析出して分布されていてもよい。
ステップＳ６の熱処理時間は、化学反応の均一性を考慮して例えば２分間以上であることがよく、製品の量産性を考慮して例えば１時間以下程度であることがよい。ステップＳ６の熱処理温度は、例えば５００℃以上７００℃以下程度であることが好ましい。その理由は、次の通りである。ステップＳ６の熱処理温度が７００℃を超える場合、アルミニウムニッケル化合物５６がシリコン酸化（ＳｉＯ2）膜である酸化膜５１内へ侵入して反応し、酸化膜５１内に後述するように生成物が生成される。次の余剰の金属（余剰部分）を除去するステップＳ７では、ニッケルシリサイド膜３３は除去されないため、この生成物がフィールド酸化膜１５に残り、この生成物が逆方向バイアス時にリーク不良の原因となる。
ステップＳ６の熱処理温度が５００℃未満である場合、半導体基板３０と金属材料膜５２との上記反応が生じないため、金属材料膜５２を用いることなく、後のステップＳ７の処理で金属材料膜５２がすべて除去されてしまうからである。ステップＳ６の熱処理は、例えば熱処理温度を均一に管理することが容易な熱処理炉で行うことが好ましい。温度が均一とは、プロセスのばらつきによって許容される誤差を含む範囲で略同じ温度であることを意味する。以上が第１シンタリングに関する詳細な説明である。
次に、図１２に示すように、酸化膜５１上および酸化膜５１の開口部５１ａ，５１ｂ内の余剰の金属（余剰部分）を除去する（ステップＳ７：第７工程）。余剰の金属とは、未反応の金属材料膜５２および金属材料膜５２から生成された、ニッケルシリサイド膜３３以外の金属であり、具体的にはニッケルシリサイド膜３３の生成に寄与しなかったアルミニウムニッケル化合物５６である。ステップＳ７の処理においては、例えば燐硝酢酸を用いたウェットエッチングにより半導体基板３０のおもて面全面をエッチングする。ステップＳ７の処理により、酸化膜５１の各開口部５１ａ，５１ｂ内にそれぞれＡｌ−Ｎｉ−Ｓｉ化合物５５が残る。
次に、図１３に示すように、熱処理により、Ａｌ−Ｎｉ−Ｓｉ化合物５５を第２シンタリングする（ステップＳ８：第８工程）。ステップＳ８の熱処理により、Ａｌ−Ｎｉ−Ｓｉ化合物５５内にニッケルシリサイドを生成して、Ａｌ−Ｎｉ−Ｓｉ化合物５５を、半導体基板３０にオーミック接合するニッケルシリサイド膜３３にする。これにより、酸化膜５１の各開口部５１ａ，５１ｂ内にそれぞれ、酸化膜５１をマスクとして自己整合的に、半導体基板３０にオーミック接合するニッケルシリサイド膜３３が形成される。
ステップＳ８の熱処理時間は、例えばステップＳ６の熱処理時間より高い温度であってもよい。ステップＳ８の熱処理温度は、Ａｌ−Ｎｉ−Ｓｉ化合物５５内にニッケルシリサイドが生成される例えば９００℃以上程度で、かつ縦型熱処理炉を用いて低コストに処理可能な例えば１１００℃以下程度であることが好ましい。ステップＳ８の熱処理は、例えば熱処理温度の均一管理が可能な熱処理炉を用いて行うことが好ましい。
次に、図１４に示すように、フォトリソグラフィにより、フィールド酸化膜１５のコンタクトホール１５ａの形成領域が開口したレジスト膜５７を形成する。次に、レジスト膜５７をマスクとしてエッチングを行い、フィールド酸化膜１５を深さ方向に貫通するコンタクトホール１５ａを形成する（ステップＳ９：第９工程）。このステップＳ９の処理において、酸化膜５１のうち、フィールド酸化膜１５となる部分のみを残す。
ステップＳ９の処理においては、酸化膜５１のうち、活性領域１０においてｎ-型ドリフト領域１２を覆う部分１５’をすべて除去し、酸化膜５１の開口部５１ａ，５１ｂのすべてをつなげることで、ステップＳ４の処理においてすでに形成されていたコンタクトホール１５ａがあらわれる。このステップＳ９の処理時、酸化膜５１の開口部５１ｂの外側の側壁の全体がレジスト膜５７で完全に覆われるため、酸化膜５１の開口部５１ｂの外側の側壁はエッチングされない。
フィールド酸化膜１５のコンタクトホール１５ａには、活性領域１０の表面全面およびエッジ終端領域２０のつなぎ領域２０ａの表面全面が露出される。これにより、フィールド酸化膜１５のコンタクトホール１５ａには、すべてのニッケルシリサイド膜３３（３３ａ、３３ｂ）と、ｎ-型ドリフト領域１２の、隣り合うニッケルシリサイド膜３３間に挟まれた部分と、が露出される。
第１，２ニッケルシリサイド膜３３ａ，３３ｂの幅ｗ２ａ，ｗ２ｂがそれぞれｐ型領域１３の幅ｗ１未満およびエッジ終端領域２０のつなぎ領域２０ａの幅ｗ３未満である場合、フィールド酸化膜１５のコンタクトホール１５ａには、さらに、ｐ型領域１３およびＦＬＲ２１の表面の、ニッケルシリサイド膜３３に接合されていない部分が露出される。
ステップＳ９の処理は、ウェットエッチングで行うことが好ましい。ステップＳ９の処理をドライエッチングで行う場合、半導体基板３０のおもて面にドライエッチングによるプラズマダメージが残る虞があるからである。ステップＳ９の処理をウェットエッチングで行ったとしても、フィールド酸化膜１５にコンタクトホール１５ａを寸法精度よく形成することができる。その理由は、ステップＳ４の処理時に、酸化膜５１にドライエッチングにより寸法精度よく形成された開口部５１ｂの外側の側壁がフィールド酸化膜１５のコンタクトホール１５ａの側壁で構成されているからである。
ステップＳ４の処理においては、酸化膜５１のうち、ｎ-型ドリフト領域１２を覆う部分１５’と、フィールド酸化膜１５となる部分と、を残す（図１０参照）。このため、ステップＳ４の処理後、酸化膜５１のうち、ｎ-型ドリフト領域１２を覆う部分１５’がフィールド酸化膜１５のコンタクトホール１５ａ内に残った状態となり、酸化膜５１の開口部５１ｂの外側の側壁はフィールド酸化膜１５のコンタクトホール１５ａの側壁で構成される。酸化膜５１の開口部５１ｂの外側の側壁は、ステップＳ９の処理時に全体がレジスト膜５７で完全に覆われ、エッチングされない。したがって、ステップＳ４の処理以降、酸化膜５１の開口部５１ｂの外側の側壁の位置は変化しない。
このように、フィールド酸化膜１５のコンタクトホール１５ａの寸法精度は、ドライエッチングにより形成された酸化膜５１の開口部５１ｂの寸法精度と同じであり、ステップＳ９の処理におけるウェットエッチングの寸法精度に依存しない。そして、ステップＳ４の処理以降、酸化膜５１の開口部５１ｂの外側の側壁の位置が変化しないことで、酸化膜５１をマスクとして自己整合的に形成された第２ニッケルシリサイド膜３３ｂは、ステップＳ９の処理後も、酸化膜５１の開口部５１ｂの外側の側壁に接する状態で維持される。すなわち、第２ニッケルシリサイド膜３３ｂは、ステップＳ９の処理後も、コンタクトホール１５ａの側壁においてフィールド酸化膜１５に接した状態で維持される。
次に、図１５に示すように、例えばスパッタリング等の物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、フィールド酸化膜１５の表面から、コンタクトホール１５ａ内における半導体基板３０のおもて面までの全面にチタン膜３１を形成する。次に、フォトリソグラフィおよびエッチングにより、チタン膜３１をコンタクトホール１５ａ内にのみ残す（ステップＳ１０：第１０工程）。チタン膜３１の厚さは、例えば１００ｎｍ程度であってもよい。チタン膜３１は、コンタクトホール１５ａ内からフィールド酸化膜１５上に延在していてもよい。
次に、例えば５００℃程度の温度で１０分間程度の熱処理によりチタン膜３１をシンタリングする。この熱処理により、チタン膜３１とｎ-型ドリフト領域１２とのショットキー接合が形成される。次に、例えばスパッタリング等の物理気相成長法により、チタン膜３１の表面から、フィールド酸化膜１５の表面までの全面に、例えば５μｍ程度の厚さのアルミニウム合金膜を形成する。次に、フォトリソグラフィおよびエッチングにより当該アルミニウム合金膜を選択的に除去して、おもて面電極１４となるアルミニウム合金膜３２としてチタン膜３１の表面に残す。
次に、半導体基板３０（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、半導体基板３０を裏面側から研磨することで、半導体基板３０を薄化して製品厚さとする。次に、例えばスパッタリング等の物理気相成長法により、半導体基板３０の裏面（ｎ+型出発基板１１の裏面）の全面にニッケルやチタンを形成した後、レーザーアニールすることで裏面電極１９を形成する（ステップＳ１１：第１１工程）。その後、半導体基板３０のおもて面の保護膜を除去した後、半導体基板３０をダイシング（切断）して個々のチップ状に個片化することで、図１〜図３に示す炭化珪素半導体装置４０が完成する。
以上、説明したように、実施の形態によれば、第１ニッケル膜、アルミニウム膜および第２ニッケル膜を順に積層した積層金属膜を用いて、シリサイド層を形成している。これにより、熱処理時に半導体基板の表面にアルミニウムが凝縮することを抑制することができる。このため、シンタリングの温度が、従来と同程度の温度であっても、シリサイド層を厚化することができ、シート抵抗を低減することができる。また、実施の形態によれば、オーミック電極であるニッケルシリサイド膜と半導体基板とのコンタクト抵抗を低減させることができる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能であり、所定のパターンで配置されたｐ型領域にオーミック接合するオーミック電極を備えた炭化珪素半導体装置に適用可能である。
具体的には、例えば、本発明は、ｐ型領域（または当該ｐ型領域と半導体基板の主面との間に配置されたｐ+型コンタクト領域）とオーミック電極とのコンタクト抵抗を低減させるための構成の炭化珪素半導体装置や、ｐ型領域にオーミック接合するオーミック電極と酸化膜とが接する構造の炭化珪素半導体装置に有用である。
また、例えば、同一の半導体基板にＳＢＤを内蔵したＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属−酸化膜−半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）において、半導体基板のおもて面側の構成に本発明を適用可能である。
また、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）と当該ＩＧＢＴに逆並列に接続されたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）とを同一半導体チップに内蔵して一体化した構造の逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）において、半導体基板の裏面側のｐ型コレクタ領域が形成された部分に適用可能である。ＩＧＢＴおいて、半導体基板の裏面全面に適用可能である。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１０ 活性領域
１１ ｎ+型出発基板
１２ ｎ-型ドリフト領域
１３，７２，７４ ＪＢＳ構造を構成するｐ型領域
１４ おもて面電極
１５ フィールド酸化膜
１５’ 酸化膜（酸化膜マスク）のうち、活性領域においてｎ-型ドリフト領域を覆
う部分
１５ａ フィールド酸化膜のコンタクトホール
１６ 熱酸化膜
１７ 堆積酸化膜
１８ パッシベーション膜
１８ａ パッシベーション膜の開口部
１９ 裏面電極
２０ エッジ終端領域
２０ａ エッジ終端領域のつなぎ領域
２１ フィールドリミッティングリング（ＦＬＲ）
２２ ＪＴＥ構造を構成するｐ-型領域
２３ ＪＴＥ構造を構成するｐ--型領域
２４ ｎ+型チャネルストッパー領域
３０ 半導体基板
３１ チタン膜
３２ アルミニウム合金膜
３３（３３ａ，３３ｂ） ニッケルシリサイド膜（第１，２ニッケルシリサイド膜）
４０ 炭化珪素半導体装置
４１ ボンディングパッド
４２ ボンディングパッドとワイヤーとの接合部
５０ カーボン保護膜
５１ 酸化膜（酸化膜マスク）
５１ａ，５１ｂ 酸化膜（酸化膜マスク）の開口部
５２ 金属材料膜
５３ アルミニウム膜
５４ 第２ニッケル膜
５５ アルミニウム−ニッケル−シリコン（Ａｌ−Ｎｉ−Ｓｉ）化合物
５６ アルミニウムニッケル化合物
５７ レジスト膜
５８ 第１ニッケル膜
６１〜６４ 熱拡散
ｗ１ ＪＢＳ構造を構成するｐ型領域の幅
ｗ２ａ 第１ニッケルシリサイド膜の幅
ｗ２ｂ 第２ニッケルシリサイド膜の幅
ｗ３ エッジ終端領域のつなぎ領域の幅

Claims (9)

  1. 炭化珪素からなる半導体基板の内部に、前記半導体基板の第１主面をなす第１導電型領域を形成する第１工程と、
    前記半導体基板の第１主面側における前記第１導電型領域の表面領域に、第１の第２導電型領域を選択的に形成する第２工程と、
    前記半導体基板の第１主面に、前記第１導電型領域および前記第１の第２導電型領域を覆う酸化膜を形成する第３工程と、
    前記酸化膜を選択的に除去して、前記第１の第２導電型領域を露出する第１開口部を前記酸化膜に形成する第４工程と、
    前記酸化膜の前記第１開口部において前記半導体基板の第１主面に接する、第１ニッケル膜、アルミニウム膜、アルミニウムよりも融点が高い金属膜を順に積層して金属材料膜を形成する第５工程と、
    第１熱処理により前記金属材料膜と前記半導体基板とを反応させて、前記酸化膜の前記第１開口部における前記半導体基板の第１主面上に、前記酸化膜をマスクとして自己整合的に化合物層を生成する第６工程と、
    前記第６工程の後、前記金属材料膜の、前記化合物層を除く余剰部分を除去する第７工程と、
    前記第７工程の後、前記第１熱処理よりも高温度の第２熱処理により、前記化合物層の内部にニッケルシリサイドを生成して、前記半導体基板にオーミック接合するニッケルシリサイド膜を形成する第８工程と、
    前記第８工程の後、前記ニッケルシリサイド膜に挟まれた前記酸化膜を除去して前記第１開口部のすべてをつなげてなるコンタクトホールを形成する第９工程と、
    前記コンタクトホールの内部において前記半導体基板の第１主面上に、前記第１導電型領域に接触して前記第１導電型領域とショットキー接合するチタン膜と、アルミニウムを含む金属電極膜と、を順に積層して第１電極を形成する第１０工程と、
    前記半導体基板の第２主面に第２電極を形成する第１１工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記アルミニウムよりも融点が高い金属膜は、第２ニッケル膜であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記金属材料膜の膜厚に対する前記アルミニウム膜の膜厚の比率は、２０％以上５５％以下であることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第１ニッケル膜の膜厚は、５０ｎｍ以上１２０ｎｍ以下であり、
    前記アルミニウム膜の膜厚は、２５ｎｍ以上２５０ｎｍ以下であり、
    前記第２ニッケル膜の膜厚は、５０ｎｍ以上１２０ｎｍ以下であることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記アルミニウムよりも融点が高い金属膜は、チタン膜、モリブデン膜またはタングステン膜であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  6. 前記金属材料膜の膜厚に対する前記アルミニウム膜の膜厚の比率は、３３％以上６３％以下であることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記第１ニッケル膜の膜厚は、５０ｎｍ以上１２０ｎｍ以下であり、
    前記アルミニウム膜の膜厚は、２５ｎｍ以上２１０ｎｍ以下であることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記第６工程では、前記第１熱処理の温度を５００℃以上７００℃以下とすることを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  9. 前記第８工程では、前記第２熱処理の温度を９００℃以上１１００℃以下とすることを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2020008145A 2020-01-22 2020-01-22 炭化珪素半導体装置の製造方法 Active JP7371507B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020008145A JP7371507B2 (ja) 2020-01-22 2020-01-22 炭化珪素半導体装置の製造方法
CN202011374904.2A CN113161232A (zh) 2020-01-22 2020-11-30 碳化硅半导体装置的制造方法
US17/106,974 US11411093B2 (en) 2020-01-22 2020-11-30 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020008145A JP7371507B2 (ja) 2020-01-22 2020-01-22 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021118192A true JP2021118192A (ja) 2021-08-10
JP7371507B2 JP7371507B2 (ja) 2023-10-31

Family

ID=76857368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020008145A Active JP7371507B2 (ja) 2020-01-22 2020-01-22 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11411093B2 (ja)
JP (1) JP7371507B2 (ja)
CN (1) CN113161232A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047222A1 (ja) * 2008-10-23 2010-04-29 本田技研工業株式会社 電極、半導体装置、およびその製造方法
JP2013055214A (ja) * 2011-09-05 2013-03-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2016171293A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置及びその製造方法
JP2018032794A (ja) * 2016-08-25 2018-03-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420616A (en) 1987-07-15 1989-01-24 Sanyo Electric Co Formation of p-type sic electrode
JP2003158259A (ja) 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2005276978A (ja) 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4291875B2 (ja) 2007-07-20 2009-07-08 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
JP5546759B2 (ja) 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP7047250B2 (ja) 2016-03-16 2022-04-05 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6922202B2 (ja) 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7427886B2 (ja) * 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047222A1 (ja) * 2008-10-23 2010-04-29 本田技研工業株式会社 電極、半導体装置、およびその製造方法
JP2013055214A (ja) * 2011-09-05 2013-03-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2016171293A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置及びその製造方法
JP2018032794A (ja) * 2016-08-25 2018-03-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN113161232A (zh) 2021-07-23
US11411093B2 (en) 2022-08-09
JP7371507B2 (ja) 2023-10-31
US20210226031A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
JP6144674B2 (ja) 半導体装置及びその製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP7427886B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2013161449A1 (ja) 半導体装置および半導体装置の製造方法
JP6194779B2 (ja) 半導体装置および半導体装置の製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
WO2015076166A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5687128B2 (ja) 半導体装置およびその製造方法
US11309438B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017168602A (ja) 半導体装置および半導体装置の製造方法
US11527634B2 (en) Silicon carbide semiconductor device
JP2017152732A (ja) 半導体装置および半導体装置の製造方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP2021118192A (ja) 炭化珪素半導体装置の製造方法
JP2020098872A (ja) 半導体装置および半導体装置の製造方法
JP2021093522A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7231040B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2022007318A (ja) 半導体装置およびその製造方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN116169184A (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
JP2023001782A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020129623A (ja) 半導体装置および半導体装置の製造方法
JP2014150278A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7371507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150