JP2016171293A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016171293A
JP2016171293A JP2015051892A JP2015051892A JP2016171293A JP 2016171293 A JP2016171293 A JP 2016171293A JP 2015051892 A JP2015051892 A JP 2015051892A JP 2015051892 A JP2015051892 A JP 2015051892A JP 2016171293 A JP2016171293 A JP 2016171293A
Authority
JP
Japan
Prior art keywords
sic
type
layer
semiconductor device
mask material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015051892A
Other languages
English (en)
Other versions
JP6363541B2 (ja
Inventor
剛志 大田
Tsuyoshi Ota
剛志 大田
陽一 堀
Yoichi Hori
陽一 堀
敦子 山下
Atsuko Yamashita
敦子 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015051892A priority Critical patent/JP6363541B2/ja
Priority to CN201510556172.1A priority patent/CN105990456B/zh
Priority to TW104128908A priority patent/TWI597852B/zh
Priority to US14/854,738 priority patent/US9748342B2/en
Publication of JP2016171293A publication Critical patent/JP2016171293A/ja
Application granted granted Critical
Publication of JP6363541B2 publication Critical patent/JP6363541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】シリサイド層に起因する特性劣化の抑制を可能とする半導体装置及びその製造方法を提供する。【解決手段】ｎ型のＳｉＣ基板１０と、ＳｉＣ基板１０上に設けられ、第１の表面を有し、ＳｉＣ基板１０よりもｎ型不純物濃度の低いｎ型のＳｉＣ層１２と、ＳｉＣ層１２の第１の表面に設けられる複数のｐ型の第１のＳｉＣ領域１４と、第１のＳｉＣ領域１４のそれぞれの中に設けられ、第１のＳｉＣ領域１４よりもｐ型不純物濃度の高い複数のｐ型の第２のＳｉＣ領域１６と、第２のＳｉＣ領域１６のそれぞれの上に設けられ、第２のＳｉＣ領域１６の反対側に第２の表面を有し、ＳｉＣ基板１０から第２の表面までの距離とＳｉＣ基板１０から第１の表面までの距離の差分が０．２μｍ以下である複数のシリサイド層２０と、ＳｉＣ層１２とシリサイド層２０に接して設けられる第１の電極２４と、ＳｉＣ基板１０に接して設けられる第２の電極２６と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
ショットキーバリアダイオード（ＳＢＤ）の一構造としてＭＰＳ（Ｍｅｒｇｅｄ ＰＩＮ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）がある。ＭＰＳでは、隣接するｐ型層から広がる空乏層をピンチオフさせることでショットキー電極界面の電界強度を緩和し、逆バイアス時のリーク電流を低減することができる。また、アノード電極がｐ型層にオーミックコンタクトしているため、アノード電圧が高くなるとｐ型層から正孔が注入されてドリフト層の伝導度変調が生じる。このため、ＰＩＮダイオードと同様に高いサージ電流耐量を備える。
ＳｉＣ（炭化珪素）を用いたＭＰＳでは、アノード電極とｐ型層をオーミックコンタクトさせるために、ｐ型層とアノード電極の間にシリサイド層を設けることが望ましい。しかし、シリサイド層に起因するリーク電流増大等の特性劣化が生じる恐れがある。
特開２００１−３０８１０７号公報
本発明が解決しようとする課題は、シリサイド層に起因する特性劣化の抑制を可能とする半導体装置及びその製造方法を提供することにある。
実施形態の半導体装置は、ｎ型のＳｉＣ基板と、前記ＳｉＣ基板上に設けられ、第１の表面を有し、前記ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、前記ＳｉＣ層の前記第１の表面に設けられる複数のｐ型の第１のＳｉＣ領域と、前記第１のＳｉＣ領域のそれぞれの中に設けられ、前記第１のＳｉＣ領域よりもｐ型不純物濃度の高い複数のｐ型の第２のＳｉＣ領域と、前記第２のＳｉＣ領域のそれぞれの上に設けられ、前記第２のＳｉＣ領域の反対側に第２の表面を有し、前記ＳｉＣ基板から前記第２の表面までの距離と前記ＳｉＣ基板から前記第１の表面までの距離の差分が０．２μｍ以下である複数のシリサイド層と、前記ＳｉＣ層と前記シリサイド層に接して設けられる第１の電極と、前記ＳｉＣ基板に接して設けられる第２の電極と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の要部の模式断面図。 第１の実施形態の半導体装置の製造方法を示す断面図。 比較形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法を示す断面図。 第３の実施形態の半導体装置の模式断面図。 比較形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。
（第１の実施形態）
本実施形態の半導体装置は、ｎ型のＳｉＣ基板と、ＳｉＣ基板上に設けられ、第１の表面を有し、ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、ＳｉＣ層の第１の表面に設けられる複数のｐ型の第１のＳｉＣ領域と、第１のＳｉＣ領域のそれぞれの中に設けられ、第１のＳｉＣ領域よりもｐ型不純物濃度の高い複数のｐ型の第２のＳｉＣ領域と、第２のＳｉＣ領域のそれぞれの上に設けられ、第２のＳｉＣ領域の反対側に第２の表面を有し、ＳｉＣ基板から第２の表面までの距離とＳｉＣ基板から第１の表面までの距離の差分が０．２μｍ以下である複数のシリサイド層と、ＳｉＣ層とシリサイド層に接して設けられる第１の電極と、ＳｉＣ基板に接して設けられる第２の電極と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＰＳである。
ＭＰＳ１００は、ｎ＋型のカソード領域（ＳｉＣ基板）１０、ｎ−型のドリフト層（ＳｉＣ層）１２、ｐ型の第１のアノード領域（第１のＳｉＣ領域）１４、ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６、ｐ型のガードリング領域１８、シリサイド層２０、フィールド酸化膜２２、アノード電極（第１の電極）２４、及び、カソード電極（第２の電極）２６を備える。
ｎ＋型のカソード領域（ＳｉＣ基板）１０は、例えば、４Ｈ−ＳｉＣ構造のＳｉＣ基板である。ｎ＋型のカソード領域１０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１９以上１×１０２１ｃｍ−３以下である。
ｎ−型のドリフト層（ＳｉＣ層）１２は、ｎ＋型のカソード領域１０上に設けられる。ｎ−型のドリフト層１２は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ−型のドリフト層１２の不純物濃度は、ｎ＋型のカソード領域１０の不純物濃度よりも低い。ｎ型不純物の不純物濃度は、例えば、１×１０１５以上２×１０１６ｃｍ−３以下である。ｎ−型のドリフト層１２の膜厚は、例えば、３μｍ以上３０μｍ以下である。
なお、ｎ＋型のカソード領域１０と、ｎ−型のドリフト層１２との間に、ｎ型不純物の不純物濃度が、ｎ＋型のカソード領域１０の不純物濃度と、ｎ−型のドリフト層１２の不純物濃度との間の濃度のｎ型のバッファ層（図示せず）が設けられても構わない。
ｐ型の第１のアノード領域（第１のＳｉＣ領域）１４は、ｎ−型のドリフト層１２の表面に複数設けられる。ｐ型の第１のアノード領域１４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下である。
ｐ型の第１のアノード領域１４の深さは、例えば、０．５μｍ以上２μｍ以下である。ｐ型の第１のアノード領域１４の幅は、例えば、１．０μｍ以上１０．０μｍ以下である。ｐ型の第１のアノード領域１４同士の間隔は、例えば、１．０μｍ以上５．０μｍ以下である。
ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６は、ｐ型の第１のアノード領域１４の中に設けられる。ｐ＋型の第２のアノード領域１６は、ｐ型の第１のアノード領域１４の表面に設けられる。ｐ＋型の第２のアノード領域１６は、複数設けられる。
ｐ＋型の第２のアノード領域１６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ＋型の第２のアノード領域１６の不純物濃度は、ｐ型の第１のアノード領域１４の不純物濃度よりも高い。ｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ｐ＋型の第２のアノード領域１６の深さは、例えば、０．２μｍ以上１．０μｍ以下である。ｐ＋型の第２のアノード領域１６の幅は、例えば、０．５μｍ以上８．０μｍ以下である。
ｐ型のガードリング領域１８は、複数のｐ型の第１のアノード領域１４を囲んで設けられる。ｐ型のガードリング領域１８は、ＭＰＳ１００の耐圧を向上させるための終端構造である。
ｐ型のガードリング領域１８は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下である。
シリサイド層２０は、複数のｐ＋型の第２のアノード領域１６のそれぞれの上に設けられる。シリサイド層２０は、複数設けられる。シリサイド層２０は、例えば、ニッケルシリサイド層である。シリサイド層２０の膜厚は、例えば、０．０５μｍ以上０．５μｍ以下である。
フィールド酸化膜２２は、ｐ型のガードリング領域１８上に設けられる。フィールド酸化膜２２は、例えば、シリコン酸化膜である。フィールド酸化膜２２は、開口部を備える。フィールド酸化膜２２の膜厚は、例えば、０．２μｍ以上１．０μｍ以下である。
アノード電極（第１の電極）２４は、フィールド酸化膜２２の開口部で、ｎ−型のドリフト層１２とシリサイド層２０に接する。アノード電極２４とｎ−型のドリフト層１２とのコンタクトは、ショットキーコンタクトである。アノード電極２４とシリサイド層２０とのコンタクトは、オーミックコンタクトである。
アノード電極２４は金属である。アノード電極２４は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
カソード電極２６は、ｎ＋型のカソード領域１０に接して設けられる。カソード電極２６とｎ＋型のカソード領域１０とのコンタクトは、オーミックコンタクトであることが望ましい。
カソード電極２６は金属である。カソード電極２６は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
図２は、本実施形態の半導体装置の要部の模式断面図である。ＭＰＳ１００の１個のｐ型の第１のアノード領域１４を含む部分の拡大図である。
ｎ−型のドリフト層１２の表面を第１の表面とする。シリサイド層２０のｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６と反対側の表面を第２の表面とする。ｎ＋型のカソード領域１０からｎ−型のドリフト層１２へ向かう方向（図２中の白矢印）を正とする。
ＭＰＳ１００において、第１の表面と第２の表面との距離（図２中の“ｄ”）、すなわち、ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離は０．２μｍ以下である。言い換えれば、ＳｉＣ基板１０から第２の表面までの距離とＳｉＣ基板１０から第１の表面までの距離の差分が０．２μｍ以下である。第１の表面と第２の表面との距離（差分）は、−０．１μｍ以上０．１μｍ以下であることが望ましい。
次に、本実施形態の半導体装置の製造方法について説明する。図３は、本実施形態の半導体装置の製造方法を示す断面図である。図３（ａ）〜図３（ｈ）は、ＭＰＳ１００の１個のｐ型の第１のアノード領域１４を含む部分の拡大図である。
本実施形態の半導体装置の製造方法は、ｎ型のＳｉＣ層上に第１のマスク材を形成し、第１のマスク材をエッチングして開口部を形成し、第１のマスク材をマスクにＳｉＣ層内にｐ型不純物を注入する第１のイオン注入を行い、第１のマスク材上に開口部の幅の半分未満の膜厚の第２のマスク材を形成し、第２のマスク材をエッチングして開口部の側面に側壁を形成し、第１のマスク材及び側壁をマスクにＳｉＣ層をエッチングして溝を形成し、第１のマスク材及び側壁をマスクにＳｉＣ層内にｐ型不純物を注入する第２のイオン注入を行い、ＳｉＣ層上に第１の金属膜を形成し、熱処理により第１の金属膜とＳｉＣ層を反応させてシリサイド層を形成し、未反応の第１の金属膜を除去し、第１のマスク材及び側壁を除去し、ＳｉＣ層及びシリサイド層上に第２の金属膜を形成する。
まず、図示しないｎ＋型のカソード領域（ＳｉＣ基板）１０（図１）上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１２を形成する。次に、図示しないｐ型のガードリング領域１８（図１）をｐ型不純物のイオン注入により形成する。
次に、ｎ−型のドリフト層１２上に、第１のマスク材３０を形成する。第１のマスク材３０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜である。
次に、第１のマスク材３０をエッチングして、開口部を形成する。開口部の形成は、例えば、リソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により行う。
次に、第１のマスク材３０をマスクにｎ−型のドリフト層１２内にｐ型不純物を注入する（第１のイオン注入）。第１のイオン注入により、ｐ型の第１のアノード領域（第１のＳｉＣ領域）１４が形成される（図３（ａ））。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
次に、第１のマスク材３０上に、開口部の幅の半分未満の膜厚の第２のマスク材３２を形成する（図３（ｂ））。開口部は、第２のマスク材３２によって完全には埋め込まれない。
第２のマスク材３２は、例えば、ＣＶＤ法により形成されるシリコン酸化膜である。
次に、第２のマスク材３２をエッチングして、開口部の側面に側壁３４を形成する。側壁３４の形成は、例えば、ＲＩＥ法による全面エッチングにより行う。
次に、第１のマスク材３０及び側壁３４をマスクに、ｎ−型のドリフト層１２（ｐ型の第１のアノード領域１４）をエッチングして溝を形成する（図３（ｃ））。溝の形成は、例えば、ＲＩＥ法により行う。
次に、第１のマスク材３０及び側壁３４をマスクに、ｎ−型のドリフト層１２（ｐ型の第１のアノード領域１４）内にｐ型不純物を注入する（第２のイオン注入）。第２のイオン注入により、ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６が形成される（図３（ｄ））。
次に、ｎ−型のドリフト層１２（ｐ＋型の第２のアノード領域１６）上に、第１の金属膜３６を形成する（図３（ｅ））。第１の金属膜３６は、例えば、スパッタ法により形成される。第１の金属膜３６は、例えば、ニッケル（Ｎｉ）膜である。
次に、熱処理を行う。熱処理により第１の金属膜３６とｎ−型のドリフト層１２（ｐ＋型の第２のアノード領域１６）を反応させてシリサイド層２０を形成する。次に、未反応の第１の金属膜３６を除去する（図３（ｆ））。未反応の第１の金属膜３６は、例えば、ウェットエッチングにより行う。
次に、第１のマスク材３０及び側壁３４を除去する（図３（ｇ））。第１のマスク材３０及び側壁３４の除去は、例えば、ウェットエッチングにより行う。
次に、図示しないフィールド酸化膜２２（図１）を形成する。フィールド酸化膜２２は、例えば、ＣＶＤ法により形成されるシリコン酸化膜である。フィールド酸化膜２２は、シリサイド層２０が露出するようパターニングされる。
次に、ｎ−型のドリフト層１２及びシリサイド層２０上に、第２の金属膜３８を形成する（図３（ｈ））。第２の金属膜３８は、例えば、スパッタ法により形成される。第２の金属膜３８は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
第２の金属膜３８は、その後、パターニングされてアノード電極となる。次に、図示しないカソード電極を形成する。
以上の製造方法により、図１に示すＭＰＳ１００が形成される。
次に、本実施形態のＭＰＳ１００の作用及び効果について説明する。
図４は、比較形態の半導体装置の模式断面図である。比較形態の半導体装置は、ＭＰＳである。比較形態のＭＰＳは、第１の表面と第２の表面との距離（図４中の“ｄ’”）、すなわち、ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離が０．２μｍより大きい以外は、第１の実施形態の半導体装置と同様である。言い換えれば、ＳｉＣ基板１０から第２の表面までの距離とＳｉＣ基板１０から第１の表面までの距離の差分が０．２μｍより大きい以外は、第１の実施形態の半導体装置と同様である。
比較形態のＭＰＳは、図４に示すように、シリサイド層２０の表面が、ｎ−型のドリフト層１２の表面に対して出っ張っている。このため、シリサイド層２０上に形成されたアノード電極２４の表面に凸部が形成されている。
アノード電極２４の表面に凸部があると、アノード電極２４上にワイヤボンディングを行う際に、凸部に起因するデバイス不良が生じる恐れがある。例えば、ワイヤボンディングの衝撃により、凸部の下のシリサイド層２０が破壊する。シリサイド層２０の破壊により、例えば、逆バイアス時のリーク電流が増加する。
本実施形態のＭＰＳ１００では、ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離を０．２μｍ以下とする。このため、アノード電極２４の表面に凸部が形成されることが抑制され、デバイス不良が低減する。更に、アノード電極２４の表面形状に起因するデバイス不良の発生を抑制する観点から、ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離は、−０．１μｍ以上０．１μｍ以下であることが望ましい。
本実施形態の製造方法では、ｐ＋型の第２のアノード領域１６をイオン注入で形成する前に、ｎ−型のドリフト層１２に溝を設ける。この工程により、シリサイド層２０の表面を基板側に下げることが可能となる。
また、ｐ＋型の第２のアノード領域１６とｎ−型のドリフト層１２の距離が近くなりすぎると、逆バイアス時のリーク電流が増加する恐れがある。これは、ｐ＋型の第２のアノード領域１６に空乏層が達すると、ｐ＋型の第２のアノード領域１６中の結晶欠陥がリーク電流源となるからある。特に、ＳｉＣに原子半径の比較的大きいアルミニウムをイオン注入する場合、その後の、熱処理によってもイオン注入時に形成された欠陥の回復が進まず、結晶欠陥が多数残留する恐れがある。この問題は、ＭＰＳの微細化の妨げともなる。
同様に、シリサイド層２０とｎ−型のドリフト層１２の距離が近くなりすぎると、逆バイアス時に空乏層がシリサイド層２０に達し、リーク電流が増加する恐れがある。この問題も、ＭＰＳの微細化の妨げともなる。
本実施形態の製造方法では、第１のマスク材３０をマスクにｐ型の第１のアノード領域１４を形成する。そして、第１のマスク材３０の開口部に設けれた側壁３４をマスクに、ｐ＋型の第２のアノード領域１６及びシリサイド層２０を形成する。したがって、ｐ型の第１のアノード領域１４と、ｐ＋型の第２のアノード領域１６及びシリサイド層２０がセルフアラインで形成される。
したがって、ｐ＋型の第２のアノード領域１６及びシリサイド層２０と、ｎ−型のドリフト層１２の距離を狭めることが可能となる。よって、本実施形態の製造方法によれば、ＭＰＳの微細化の実現が可能となる。
本実施形態のＭＰＳ１００及びその製造方法によれば、シリサイド層２０に起因するデバイス不良を低減することが可能となる。また、ＭＰＳの微細化を実現することが可能となる。
（第２の実施形態）
本実施形態の半導体装置は、シリサイド層の側面と第１のＳｉＣ領域との間に設けられる絶縁膜を、更に備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＰＳである。
ＭＰＳ２００は、シリサイド層２０の側面とｎ−型のドリフト層（ＳｉＣ層）１２との間に、絶縁膜４０を備えている。絶縁膜４０は、上下をアノード電極（第１の電極）２４とｐ型の第１のアノード領域（第１のＳｉＣ領域）１４に挟まれる。絶縁膜４０は、例えば、シリコン酸化膜である。
次に、本実施形態の半導体装置の製造方法について説明する。図６は、本実施形態の半導体装置の製造方法を示す断面図である。図６（ａ）〜図６（ｉ）は、ＭＰＳ２００の１個のｐ型の第１のアノード領域１４を含む部分の拡大図である。
本実施形態の半導体装置の製造方法は、ｎ型のＳｉＣ層上に第１のマスク材を形成し、第１のマスク材をエッチングして開口部を形成し、第１のマスク材をマスクにＳｉＣ層をエッチングして溝を形成し、第１のマスク材をマスクにＳｉＣ層内にｐ型不純物を注入する第１のイオン注入を行い、第１のマスク材上に開口部の幅の半分未満の膜厚の第２のマスク材を形成し、第２のマスク材をエッチングして開口部の側面に第１の側壁を形成し、第１のマスク材及び第１の側壁をマスクにＳｉＣ層内にｐ型不純物を注入する第２のイオン注入を行い、ＳｉＣ層上に第１の金属膜を形成し、熱処理により第１の金属膜とＳｉＣ層を反応させてシリサイド層を形成し、未反応の第１の金属膜を除去し、第１のマスク材と第１の側壁の一部を除去し、溝の側面に第２の側壁を形成し、ＳｉＣ層及びシリサイド層上に第２の金属膜を形成する。
まず、図示しないｎ＋型のカソード領域（ＳｉＣ基板）１０（図５）上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１２を形成する。次に、図示しないｐ型のガードリング領域１８（図５）をｐ型不純物のイオン注入により形成する。
次に、ｎ−型のドリフト層１２上に、第１のマスク材３０を形成する。第１のマスク材３０は、例えば、ＣＶＤ法により形成されるシリコン酸化膜である。
次に、第１のマスク材３０をエッチングして、開口部を形成する。開口部の形成は、例えば、リソグラフィー法とＲＩＥ法により行う。
次に、第１のマスク材３０をマスクに、ｎ−型のドリフト層１２をエッチングして溝を形成する（図６（ａ））。溝の形成は、例えば、ＲＩＥ法により行う。
次に、第１のマスク材３０をマスクにｎ−型のドリフト層１２内にｐ型不純物を注入する（第１のイオン注入）。第１のイオン注入により、ｐ型の第１のアノード領域（第１のＳｉＣ領域）１４が形成される（図６（ｂ））。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
次に、第１のマスク材３０上に、開口部の幅の半分未満の膜厚の第２のマスク材３２を形成する（図６（ｃ））。開口部は、第２のマスク材３２によって完全には埋め込まれない。
第２のマスク材３２は、例えば、ＣＶＤ法により形成されるシリコン酸化膜である。
次に、第２のマスク材３２をエッチングして、開口部の側面に第１の側壁４２を形成する（図６（ｄ））。第１の側壁４２の形成は、例えば、ＲＩＥ法による全面エッチングにより行う。
次に、第１のマスク材３０及び第１の側壁４２をマスクに、ｎ−型のドリフト層１２（ｐ型の第１のアノード領域１４）内にｐ型不純物を注入する（第２のイオン注入）。第２のイオン注入により、ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６が形成される（図６（ｅ））。
次に、ｎ−型のドリフト層１２（ｐ＋型の第２のアノード領域１６）上に、第１の金属膜３６を形成する（図６（ｆ））。第１の金属膜３６は、例えば、スパッタ法により形成される。第１の金属膜３６は、例えば、ニッケル（Ｎｉ）膜である。
次に、熱処理を行う。熱処理により第１の金属膜３６とｎ−型のドリフト層１２（ｐ＋型の第２のアノード領域１６）を反応させてシリサイド層２０を形成する。次に、未反応の第１の金属膜３６を除去する（図６（ｇ））。未反応の第１の金属膜３６は、例えば、ウェットエッチングにより行う。
次に、第１のマスク材３０と第１の側壁４２の一部を除去する。この際、第１の側壁４２の一部を溝の側面に残し、第２の側壁（絶縁膜）４０を形成する（図６（ｈ））。第１のマスク材３０及び第１の側壁４２の一部の除去は、例えば、ＲＩＥ法による全面エッチングにより行う。
次に、図示しないフィールド酸化膜２２（図５）を形成する。フィールド酸化膜２２は、例えば、ＣＶＤ法により形成されるシリコン酸化膜である。フィールド酸化膜２２は、シリサイド層２０が露出するようパターニングされる。
次に、ｎ−型のドリフト層１２上及びシリサイド層２０上に、第２の金属膜３８を形成する（図６（ｉ））。第２の金属膜３８は、例えば、スパッタ法により形成される。第２の金属膜３８は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
第２の金属膜３８は、その後、パターニングされてアノード電極となる。次に、図示しないカソード電極を形成する。
以上の製造方法により、図５に示すＭＰＳ２００が形成される。
次に、本実施形態のＭＰＳ２００の作用及び効果について説明する。
本実施形態のＭＰＳ２００では、ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離（差分）を０．２μｍ以下とする。したがって、第１の実施形態のＭＰＳ１００同様、アノード電極２４の表面に凸部が形成されることが抑制され、デバイス不良が低減する。
また、本実施形態の製造方法では、ｐ型の第１のアノード領域１４をイオン注入で形成する前に、ｎ−型のドリフト層１２に溝を設ける。この工程により、シリサイド層２０の表面を基板側に下げることが可能となる。
シリサイド層２０とｎ−型のドリフト層１２の距離が近くなりすぎると、逆バイアス時に空乏層がシリサイド層２０に達し、リーク電流が増加する恐れがある。
本実施形態のＭＰＳ２００では、シリサイド層２０とｎ−型のドリフト層１２の間に、絶縁膜４０を備えることにより、逆バイアス時に空乏層がシリサイド層２０に達することを防止する。また、本実施形態のＭＰＳ２００の製造方法によれば、シリサイド層２０の形成時に、シリサイド層２０がｎ−型のドリフト層１２側に伸びることが抑制される。したがって、シリサイド層２０とｎ−型のドリフト層１２の距離を、更に狭めることが可能となる。よって、本実施形態の製造方法によれば、ＭＰＳの更なる微細化の実現が可能となる。
本実施形態のＭＰＳ２００及びその製造方法によれば、シリサイド層２０に起因するデバイス不良を低減することが可能となる。また、絶縁膜４０を設けることでＭＰＳの更なる微細化を実現することが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、ｎ型のＳｉＣ基板と、ＳｉＣ基板上に設けられ、第１の表面を有し、ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、ＳｉＣ層の表面に設けられるｐ型の第１のＳｉＣ領域と、第１のＳｉＣ領域内に設けられ、第１のＳｉＣ領域よりもｐ型不純物濃度の高い複数のｐ型の第２のＳｉＣ領域と、第２のＳｉＣ領域のそれぞれの上に設けられ、第２のＳｉＣ領域の反対側に第２の表面を有する複数のシリサイド層と、ＳｉＣ層とシリサイド層に接して設けられる第１の電極と、ＳｉＣ基板に接して設けられる第２の電極と、を備える。
本実施形態の半導体装置は、ｐ型の第１のＳｉＣ領域の幅が広い点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＰＳである。
ＭＰＳ３００は、ｎ＋型のカソード領域（ＳｉＣ基板）１０、ｎ−型のドリフト層（ＳｉＣ層）１２、ｐ型の第１のアノード領域（第１のＳｉＣ領域）１４、ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６、ｐ型のガードリング領域１８、シリサイド層２０、フィールド酸化膜２２、アノード電極（第１の電極）２４、及び、カソード電極（第２の電極）２６を備える。
１つのｐ型の第１のアノード領域１４内に、複数のｐ＋型の第２のアノード領域１６が設けられる。更に、ｐ＋型の第２のアノード領域１６のそれぞれの上にシリサイド層２０が設けられれる。
次に、本実施形態のＭＰＳ３００の作用及び効果について説明する。
図８は、比較形態の半導体装置の模式断面図である。比較形態の半導体装置はＭＰＳである。
比較形態のＭＰＳ９００は、１つのｐ型の第１のアノード領域１４内に、１つのｐ＋型の第２のアノード領域１６及び一つのシリサイド層２０が設けられる点で、本実施形態のＭＰＳ３００と異なる。
比較形態のＭＰＳ９００は、例えば、第１の実施形態のＭＰＳ１００と比較して、１つのｐ型の第１のアノード領域１４の幅が広いことで、ｐ型の第１のアノード領域１４からの少数キャリアの注入が促進され、ｎ−型のドリフト層１２の伝導度変調が生じやすくなる。したがって、高いサージ電流耐量を備えるＭＰＳが実現できる。
しかし、ＭＰＳ９００のように、幅の広いシリサイド層２０があると、シリサイド層２０形成時の体積膨張による応力が大きくなる。このため、ＭＰＳの逆バイアス時のリーク電流が大きくなる恐れがある。
本実施形態のＭＰＳ３００は、シリサイド層２０が分割され、それぞれの幅が小さい。したがって、シリサイド層２０形成時の体積膨張による応力の影響が低減する。よって、リーク電流の小さいＭＰＳ３００が実現される。
なお、アノード電極２４の表面に凸部が形成されることを抑制し、ボンディングで生じる不良を低減させる観点から、ｎ−型のドリフト層１２の表面（第１の表面）とシリサイド層２０の表面（第２の表面）との距離（差分）を０．２μｍ以下とすることが望ましい。言い換えれば、ＳｉＣ基板１０から第２の表面までの距離とＳｉＣ基板１０から第１の表面までの距離の差分が０．２μｍ以下であることが望ましい。ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離（差分）は、−０．１μｍ以上０．１μｍ以下であることが望ましい。また、平坦となる０μｍであることがより望ましい。
本実施形態のＭＰＳ３００によれば、シリサイド層２０に起因するデバイス不良を低減することが可能となる。また、本実施形態のＭＰＳ３００によれば、高いサージ電流耐量を実現することが可能となる。また、本実施形態のＭＰＳ３００は、第１の実施形態と同様の方法で、複数のｐ＋型の第２のアノード領域１６と、それぞれの上に設けられるシリサイド層２０を同時形成することが可能である。したがって、ＭＰＳ３００の製造が容易である。
（第４の実施形態）
本実施形態の半導体装置は、ｎ型のＳｉＣ基板と、ＳｉＣ基板上に設けられ、第１の表面を有し、ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、ＳｉＣ層の表面に設けられるｐ型の第１のＳｉＣ領域と、第１のＳｉＣ領域内に設けられ、第１のＳｉＣ領域よりもｐ型不純物濃度の高いｐ型の第２のＳｉＣ領域と、第２のＳｉＣ領域上に設けられ、第２のＳｉＣ領域の反対側に第２の表面を有する複数のシリサイド層と、ＳｉＣ層とシリサイド層に接して設けられる第１の電極と、ＳｉＣ基板に接して設けられる第２の電極と、を備える。
本実施形態の半導体装置は、１つのｐ型の第１のＳｉＣ領域内に設けられるｐ型の第２のＳｉＣ領域が１つである点以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については記述を省略する。
図９は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＰＳである。
ＭＰＳ４００は、ｎ＋型のカソード領域（ＳｉＣ基板）１０、ｎ−型のドリフト層（ＳｉＣ層）１２、ｐ型の第１のアノード領域（第１のＳｉＣ領域）１４、ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）１６、ｐ型のガードリング領域１８、シリサイド層２０、フィールド酸化膜２２、アノード電極（第１の電極）２４、及び、カソード電極（第２の電極）２６を備える。
１つのｐ型の第１のアノード領域１４内に、１つのｐ＋型の第２のアノード領域１６が設けられる。そして、１つのｐ＋型の第２のアノード領域１６上に複数のシリサイド層２０が設けられれる。
本実施形態のＭＰＳ４００においても、第３の実施形態と同様の作用及び効果が実現される。
更に、第３の実施形態と比較して、ｐ＋型の第２のアノード領域１６が広いことで、ｐ型の第１のアノード領域１４からの少数キャリアの注入が促進され、ｎ−型のドリフト層１２の伝導度変調が生じやすくなる。したがって、更に高いサージ電流耐量を備えるＭＰＳが実現できる。
なお、アノード電極２４の表面に凸部が形成されることを抑制し、ボンディングで生じる不良を低減させる観点から、ｎ−型のドリフト層１２の表面（第１の表面）とシリサイド層２０の表面（第２の表面）との距離を０．２μｍ以下とすることが望ましい。言い換えれば、ＳｉＣ基板１０から第２の表面までの距離とＳｉＣ基板１０から第１の表面までの距離の差分が０．２μｍ以下であることが望ましい。ｎ−型のドリフト層１２の表面とシリサイド層２０の表面との距離（差分）は、−０．１μｍ以上０．１μｍ以下であることが望ましい。また、平坦となる０μｍであることがより望ましい。
本実施形態のＭＰＳ４００によれば、シリサイド層２０に起因するデバイス不良を低減することが可能となる。また、本実施形態のＭＰＳ４００によれば、高いサージ電流耐量を実現することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ｎ＋型のカソード領域（ＳｉＣ基板）
１２ ｎ−型のドリフト層（ＳｉＣ層）
１４ ｐ型の第１のアノード領域（第１のＳｉＣ領域）
１８ ｐ＋型の第２のアノード領域（第２のＳｉＣ領域）
２０ シリサイド層
２４ アノード電極（第１の電極）
２６ カソード電極（第２の電極）
４０ 第２の側壁（絶縁膜）
１００ ＭＰＳ（半導体装置）
２００ ＭＰＳ（半導体装置）
３００ ＭＰＳ（半導体装置）
４００ ＭＰＳ（半導体装置）

Claims (17)

  1. ｎ型のＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、第１の表面を有し、前記ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、
    前記ＳｉＣ層の前記第１の表面に設けられる複数のｐ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域のそれぞれの中に設けられ、前記第１のＳｉＣ領域よりもｐ型不純物濃度の高い複数のｐ型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域のそれぞれの上に設けられ、前記第２のＳｉＣ領域の反対側に第２の表面を有し、前記ＳｉＣ基板から前記第２の表面までの距離と前記ＳｉＣ基板から前記第１の表面までの距離の差分が０．２μｍ以下である複数のシリサイド層と、
    前記ＳｉＣ層と前記シリサイド層に接して設けられる第１の電極と、
    前記ＳｉＣ基板に接して設けられる第２の電極と、
    を備える半導体装置。
  2. 前記シリサイド層の側面と前記第１のＳｉＣ領域との間に設けられる絶縁膜を、更に備える請求項１記載の半導体装置。
  3. 前記差分が−０．１μｍ以上０．１μｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記シリサイド層はニッケルシリサイド層である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記絶縁膜はシリコン酸化膜である請求項２記載の半導体装置。
  6. ｎ型のＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、第１の表面を有し、前記ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、
    前記ＳｉＣ層の前記第１の表面に設けられるｐ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域内に設けられ、前記第１のＳｉＣ領域よりもｐ型不純物濃度の高い複数のｐ型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域のそれぞれの上に設けられ、前記第２のＳｉＣ領域の反対側に第２の表面を有する複数のシリサイド層と、
    前記ＳｉＣ層と前記シリサイド層に接して設けられる第１の電極と、
    前記ＳｉＣ基板に接して設けられる第２の電極と、
    を備える半導体装置。
  7. 前記ＳｉＣ基板から前記第２の表面までの距離と前記ＳｉＣ基板から前記第１の表面までの距離の差分が０．２μｍ以下である請求項６記載の半導体装置。
  8. 前記差分が−０．１μｍ以上０．１μｍ以下である請求項７記載の半導体装置。
  9. 前記シリサイド層はニッケルシリサイド層である請求項６乃至請求項８いずれか一項記載の半導体装置。
  10. ｎ型のＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、第１の表面を有し、前記ＳｉＣ基板よりもｎ型不純物濃度の低いｎ型のＳｉＣ層と、
    前記ＳｉＣ層の前記第１の表面に設けられるｐ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域内に設けられ、前記第１のＳｉＣ領域よりもｐ型不純物濃度の高いｐ型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域上に設けられ、前記第２のＳｉＣ領域の反対側に第２の表面を有する複数のシリサイド層と、
    前記ＳｉＣ層と前記シリサイド層に接して設けられる第１の電極と、
    前記ＳｉＣ基板に接して設けられる第２の電極と、
    を備える半導体装置。
  11. 前記ＳｉＣ基板から前記第２の表面までの距離と前記ＳｉＣ基板から前記第１の表面までの距離の差分が０．２μｍ以下である請求項１０記載の半導体装置。
  12. 前記差分が−０．１μｍ以上０．１μｍ以下である請求項１１記載の半導体装置。
  13. 前記シリサイド層はニッケルシリサイド層である請求項１０乃至請求項１２いずれか一項記載の半導体装置。
  14. ｎ型のＳｉＣ層上に第１のマスク材を形成し、
    前記第１のマスク材をエッチングして開口部を形成し、
    前記第１のマスク材をマスクに前記ＳｉＣ層内にｐ型不純物を注入する第１のイオン注入を行い、
    前記第１のマスク材上に前記開口部の幅の半分未満の膜厚の第２のマスク材を形成し、
    前記第２のマスク材をエッチングして前記開口部の側面に側壁を形成し、
    前記第１のマスク材及び前記側壁をマスクに前記ＳｉＣ層をエッチングして溝を形成し、
    前記第１のマスク材及び前記側壁をマスクに前記ＳｉＣ層内にｐ型不純物を注入する第２のイオン注入を行い、
    前記ＳｉＣ層上に第１の金属膜を形成し、
    熱処理により前記第１の金属膜と前記ＳｉＣ層を反応させてシリサイド層を形成し、
    未反応の前記第１の金属膜を除去し、
    前記第１のマスク材及び前記側壁を除去し、
    前記ＳｉＣ層及び前記シリサイド層上に第２の金属膜を形成する半導体装置の製造方法。
  15. 前記金属膜はニッケル膜である請求項１４記載の半導体装置の製造方法。
  16. ｎ型のＳｉＣ層上に第１のマスク材を形成し、
    前記第１のマスク材をエッチングして開口部を形成し、
    前記第１のマスク材をマスクに前記ＳｉＣ層をエッチングして溝を形成し、
    前記第１のマスク材をマスクに前記ＳｉＣ層内にｐ型不純物を注入する第１のイオン注入を行い、
    前記第１のマスク材上に前記開口部の幅の半分未満の膜厚の第２のマスク材を形成し、
    前記第２のマスク材をエッチングして前記開口部の側面に第１の側壁を形成し、
    前記第１のマスク材及び前記第１の側壁をマスクに前記ＳｉＣ層内にｐ型不純物を注入する第２のイオン注入を行い、
    前記ＳｉＣ層上に第１の金属膜を形成し、
    熱処理により前記第１の金属膜と前記ＳｉＣ層を反応させてシリサイド層を形成し、
    未反応の前記第１の金属膜を除去し、
    前記第１のマスク材と前記第１の側壁の一部を除去し、前記溝の側面に第２の側壁を形成し、
    前記ＳｉＣ層及び前記シリサイド層上に第２の金属膜を形成する半導体装置の製造方法。
  17. 前記金属膜はニッケル膜である請求項１６記載の半導体装置の製造方法。
JP2015051892A 2015-03-16 2015-03-16 半導体装置及びその製造方法 Active JP6363541B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015051892A JP6363541B2 (ja) 2015-03-16 2015-03-16 半導体装置及びその製造方法
CN201510556172.1A CN105990456B (zh) 2015-03-16 2015-09-02 半导体装置及其制造方法
TW104128908A TWI597852B (zh) 2015-03-16 2015-09-02 Semiconductor device and method of manufacturing the same
US14/854,738 US9748342B2 (en) 2015-03-16 2015-09-15 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051892A JP6363541B2 (ja) 2015-03-16 2015-03-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016171293A true JP2016171293A (ja) 2016-09-23
JP6363541B2 JP6363541B2 (ja) 2018-07-25

Family

ID=56925588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051892A Active JP6363541B2 (ja) 2015-03-16 2015-03-16 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9748342B2 (ja)
JP (1) JP6363541B2 (ja)
CN (1) CN105990456B (ja)
TW (1) TWI597852B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153676A (ja) * 2018-03-02 2019-09-12 株式会社東芝 半導体装置
JP2021118192A (ja) * 2020-01-22 2021-08-10 富士電機株式会社 炭化珪素半導体装置の製造方法
JP7427886B2 (ja) 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
US9666482B1 (en) * 2016-09-14 2017-05-30 Infineon Technologies Ag Self aligned silicon carbide contact formation using protective layer
WO2018117061A1 (ja) * 2016-12-19 2018-06-28 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI630700B (zh) * 2017-05-10 2018-07-21 新唐科技股份有限公司 半導體元件
CN109473482A (zh) * 2017-09-08 2019-03-15 创能动力科技有限公司 肖特基器件及其制造方法
JP6995725B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
CN111192825B (zh) * 2018-12-12 2023-08-04 深圳方正微电子有限公司 碳化硅肖特基二极管及其制造方法
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
CN113299732A (zh) * 2020-02-24 2021-08-24 珠海格力电器股份有限公司 半导体器件、芯片、设备和制造方法
US11437525B2 (en) 2020-07-01 2022-09-06 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power diode device and fabrication method thereof
EP3933934A1 (en) 2020-07-01 2022-01-05 Xiamen Sanan Integrated Circuit Co., Ltd Silicon carbide power diode device and fabrication method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308387A (ja) * 1987-06-10 1988-12-15 Nippon Denso Co Ltd 半導体装置の製造方法
JPH0897170A (ja) * 1994-09-23 1996-04-12 Siemens Ag 金属化層と半導体材料との間の低オーム接触の形成方法
JP2004006723A (ja) * 2002-03-25 2004-01-08 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012129299A (ja) * 2010-12-14 2012-07-05 Nissan Motor Co Ltd 異種材料接合型ダイオード及びその製造方法
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
JP2012190909A (ja) * 2011-03-09 2012-10-04 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013058603A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308107A (ja) 2000-04-20 2001-11-02 Matsushita Electronics Industry Corp ゲート絶縁型半導体装置およびその製造方法
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
JP2012186369A (ja) 2011-03-07 2012-09-27 Panasonic Corp 半導体装置およびその製造方法
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308387A (ja) * 1987-06-10 1988-12-15 Nippon Denso Co Ltd 半導体装置の製造方法
JPH0897170A (ja) * 1994-09-23 1996-04-12 Siemens Ag 金属化層と半導体材料との間の低オーム接触の形成方法
JP2004006723A (ja) * 2002-03-25 2004-01-08 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012129299A (ja) * 2010-12-14 2012-07-05 Nissan Motor Co Ltd 異種材料接合型ダイオード及びその製造方法
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
JP2012190909A (ja) * 2011-03-09 2012-10-04 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013058603A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153676A (ja) * 2018-03-02 2019-09-12 株式会社東芝 半導体装置
JP7427886B2 (ja) 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021118192A (ja) * 2020-01-22 2021-08-10 富士電機株式会社 炭化珪素半導体装置の製造方法
JP7371507B2 (ja) 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US9748342B2 (en) 2017-08-29
JP6363541B2 (ja) 2018-07-25
US20160276442A1 (en) 2016-09-22
CN105990456A (zh) 2016-10-05
TWI597852B (zh) 2017-09-01
CN105990456B (zh) 2019-12-20
TW201635560A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
JP6363541B2 (ja) 半導体装置及びその製造方法
JP6400544B2 (ja) 半導体装置
US8304901B2 (en) Semiconductor device having a groove and a junction termination extension layer surrounding a guard ring layer
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
JP6287857B2 (ja) ショットキーダイオード
US8643091B2 (en) Semiconductor device
JP5665912B2 (ja) 半導体装置及びその製造方法
JP2017168663A (ja) 半導体装置
JP6457363B2 (ja) 半導体装置
JP2012129299A (ja) 異種材料接合型ダイオード及びその製造方法
US9960228B2 (en) Wide gap semiconductor device and method of manufacturing the same
JP2019216223A (ja) 半導体装置
US9006746B2 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
JP2016174032A (ja) 半導体装置及びその製造方法
JP2012238898A (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2017055026A (ja) 半導体装置
JP2012182405A (ja) 半導体整流装置
JP5607120B2 (ja) 炭化珪素ショットキダイオード
JP2016092168A (ja) 炭化珪素半導体装置
JP7284721B2 (ja) ダイオード
JP7257912B2 (ja) 半導体装置
US20160276441A1 (en) Semiconductor device
JP2015225934A (ja) 半導体装置
TWI685977B (zh) 寬帶隙半導體裝置
JP2023005783A (ja) ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180628

R150 Certificate of patent or registration of utility model

Ref document number: 6363541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150