JP2017055026A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017055026A
JP2017055026A JP2015179327A JP2015179327A JP2017055026A JP 2017055026 A JP2017055026 A JP 2017055026A JP 2015179327 A JP2015179327 A JP 2015179327A JP 2015179327 A JP2015179327 A JP 2015179327A JP 2017055026 A JP2017055026 A JP 2017055026A
Authority
JP
Japan
Prior art keywords
region
sic
sic region
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015179327A
Other languages
English (en)
Other versions
JP6523886B2 (ja
Inventor
尾原　亮一
Ryoichi Ohara
亮一 尾原
野田　隆夫
Takao Noda
隆夫 野田
陽一 堀
Yoichi Hori
陽一 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015179327A priority Critical patent/JP6523886B2/ja
Priority to US15/062,207 priority patent/US9608058B1/en
Priority to CN201610137248.1A priority patent/CN106531801B/zh
Priority to TW105107660A priority patent/TWI620251B/zh
Publication of JP2017055026A publication Critical patent/JP2017055026A/ja
Application granted granted Critical
Publication of JP6523886B2 publication Critical patent/JP6523886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】アバランシェ耐量の向上を可能とする半導体装置を提供する。【解決手段】第１の面と第２の面とを有するＳｉＣ層１０と、第１の面に接する第１の電極１２と、ＳｉＣ層１０内に設けられた第１導電型の第１のＳｉＣ領域２０と、少なくとも一部が第１の電極１２と第１の面とが接する領域を囲んでｉＣ層１０内に設けられ、第１のＳｉＣ領域２０と第１の面との間に設けられた第２導電型の第２のＳｉＣ領域２２と、第２のＳｉＣ領域２２を囲んでＳｉＣ層１０内に設けられ、第１のＳｉＣ領域２０と第１の面との間に設けられ、第２のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第３のＳｉＣ領域２４と、第２のＳｉＣ領域２２と第３のＳｉＣ領域２４との間のＳｉＣ層１０内に設けられ、第２のＳｉＣ領域２２よりも第２導電型の不純物濃度の高い第２導電型の第４のＳｉＣ領域３０と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体層の表面と裏面に電極を設ける縦型デバイスでは、耐圧を向上させるために、素子領域の周囲にリサーフやガードリング等の終端構造が設けられる。終端構造を設けることにより、素子領域の端部での電界集中を緩和し、素子領域の端部でアバランシェ降伏が生じることを抑制する。
縦型デバイスのアバランシェ耐量を向上させる観点から、素子領域の端部でアバランシェ降伏が生じないデバイス設計とすることが望ましい。素子領域の端部でアバランシェ降伏が生じると、素子領域内でアバランシェ降伏が生じる場合と比較して素子破壊が発生しやすくなる。
特開２０１４−２０４０３８号公報
本発明が解決しようとする課題は、アバランシェ耐量の向上を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と第２の面とを有するＳｉＣ層と、前記第１の面に接する第１の電極と、前記ＳｉＣ層内に設けられた第１導電型の第１のＳｉＣ領域と、少なくとも一部が前記第１の電極と前記第１の面とが接する領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられた第２導電型の第２のＳｉＣ領域と、前記第２のＳｉＣ領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられ、前記第２のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第３のＳｉＣ領域と、前記第２のＳｉＣ領域と前記第３のＳｉＣ領域との間の前記ＳｉＣ層内に設けられ、前記第２のＳｉＣ領域よりも第２導電型の不純物濃度の高い第２導電型の第４のＳｉＣ領域と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式平面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋＋、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋＋はｐ＋よりもｐ型の不純物濃度が相対的に高く、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋＋型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と第２の面とを有するＳｉＣ層と、第１の面に接する第１の電極と、ＳｉＣ層内に設けられた第１導電型の第１のＳｉＣ領域と、少なくとも一部が第１の電極と第１の面とが接する領域を囲んでＳｉＣ層内に設けられ、第１のＳｉＣ領域と第１の面との間に設けられた第２導電型の第２のＳｉＣ領域と、第２のＳｉＣ領域を囲んでＳｉＣ層内に設けられ、第１のＳｉＣ領域と第１の面との間に設けられ、第２のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第３のＳｉＣ領域と、第２のＳｉＣ領域と第３のＳｉＣ領域との間のＳｉＣ層内に設けられ、第２のＳｉＣ領域よりも第２導電型の不純物濃度の高い第２導電型の第４のＳｉＣ領域と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。図２は、本実施形態の半導体装置の模式平面図である。図２は、ＳｉＣ層上の不純物領域のパターンを示す。図１は、図２のＡＡ’断面を示す。本実施形態の半導体装置はショットキーバリアダイオード（ＳＢＤ）１００である。
ＳＢＤ１００は、素子領域と、素子領域を囲む終端領域とを備える。素子領域は、ＳＢＤ１００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、ＳＢＤ１００の逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和し、素子領域の端部の耐圧を向上させ、ＳＢＤ１００のアバランシェ耐量を向上させる終端構造を備える。
ＳＢＤ１００は、ＳｉＣ層１０、アノード電極（第１の電極）１２、カソード電極（第２の電極）１４、フィールド酸化膜１６を備える。ＳｉＣ層１０内には、ｎ＋型のカソード領域１８、ｎ−型のドリフト領域（第１のＳｉＣ領域）２０、ｐ＋型のエッジ領域（第２のＳｉＣ領域）２２、ｐ型の第１のリサーフ領域（第３のＳｉＣ領域）２４、ｐ−型の第２のリサーフ領域（第５のＳｉＣ領域）２６、ｐ＋＋型のコンタクト領域２８、ｐ＋＋型の第１の高濃度領域（第４のＳｉＣ領域）３０が設けられる。
ＳｉＣ層１０は、第１の面と、第１の面に対向する第２の面を備えている。図１において、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。以下、第１の面を表面、第２の面を裏面とも称する。
ＳｉＣ層１０は、例えば、４Ｈ−ＳｉＣ構造の単結晶ＳｉＣ（炭化珪素）である。ＳｉＣ層１０の膜厚は、例えば、５μｍ以上６００μｍ以下である。
ｎ＋型のカソード領域１８は、ＳｉＣ層１０の第２の面に設けられる。カソード領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ｎ−型のドリフト領域（第１のＳｉＣ領域）２０は、カソード領域１８上に設けられる。ドリフト領域２０の一部は、素子領域の表面に設けられる。ドリフト領域２０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
ｐ＋型のエッジ領域（第２のＳｉＣ領域）２２は、少なくとも一部が、アノード電極１２とＳｉＣ層１０の表面とが接する領域４０（図２中で点線で囲まれる領域）を囲んで設けられる。エッジ領域２２は、ドリフト領域２０とＳｉＣ層１０の表面との間に設けられる。エッジ領域２２は、素子領域を囲んで設けられる。
エッジ領域２２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、５×１０１７ｃｍ−３以上５×１０１９ｃｍ−３以下である。
ｐ型の第１のリサーフ領域（第３のＳｉＣ領域）２４は、エッジ領域２２を囲んで設けられる。第１のリサーフ領域２４は、ドリフト領域２０とＳｉＣ層１０の表面との間に設けられる。エッジ領域２２と第１のリサーフ領域２４は接している。
第１のリサーフ領域２４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。第１のリサーフ領域２４のｐ型不純物の不純物濃度は、エッジ領域２２のｐ型不純物の不純物濃度よりも低い。ｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐ−型の第２のリサーフ領域（第５のＳｉＣ領域）２６は、第１のリサーフ領域２４を囲んで設けられる。第２のリサーフ領域２６は、ドリフト領域２０とＳｉＣ層１０の表面との間に設けられる。第１のリサーフ領域２４と第２のリサーフ領域２６は接している。
第２のリサーフ領域２６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。第２のリサーフ領域２６のｐ型不純物の不純物濃度は、第１のリサーフ領域２４のｐ型不純物の不純物濃度よりも低い。ｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。
ｐ＋＋型のコンタクト領域２８は、エッジ領域２２内に設けられる。ｐ＋＋型のコンタクト領域２８は、エッジ領域２２とＳｉＣ層１０の表面との間に設けられる。ｐ＋＋型のコンタクト領域２８は、ＳｉＣ層１０の表面に接して設けられる。
ｐ＋＋型のコンタクト領域２８は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ＋＋型のコンタクト領域２８のｐ型不純物の不純物濃度は、エッジ領域２２のｐ型不純物の不純物濃度よりも高い。ｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｐ＋＋型の第１の高濃度領域（第４のＳｉＣ領域）３０は、エッジ領域２２と第１のリサーフ領域２４との間に設けられる。第１の高濃度領域３０は、エッジ領域２２と第１のリサーフ領域２４の境界部に設けられる。第１の高濃度領域３０は、エッジ領域２２を囲む環状のパターンである。第１の高濃度領域３０は、エッジ領域２２及び第１のリサーフ領域２４に接する。
第１の高濃度領域３０は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。第１の高濃度領域３０のｐ型不純物の不純物濃度は、エッジ領域２２及び第２のリサーフ領域２４のｐ型不純物の不純物濃度よりも高い。
第１の高濃度領域３０のＳｉＣ層１０の表面を基準とする深さは、エッジ領域２２及び第１のリサーフ領域２４のＳｉＣ層１０の表面を基準とする深さよりも浅い。第１の高濃度領域３０の深さは、例えば、０．０５μｍ以上１．０μｍ以下である。エッジ領域２２及び第１のリサーフ領域２４の深さは、例えば、０．１μｍ以上１．０μｍ以下である。
なお、ＳｉＣ層１０中の不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さは、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さは、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）像との合成画像から求めることが可能である。
フィールド酸化膜１６は、ＳｉＣ層１０の表面上に設けられる。フィールド酸化膜１６は、エッジ領域２２、第１のリサーフ領域２４、第２のリサーフ領域２６、及び、第１の高濃度領域３０上に設けられる。
フィールド酸化膜１６は、素子領域に開口部を備える。フィールド酸化膜１６は、例えば、シリコン酸化膜である。フィールド酸化膜１６の膜厚は、例えば、０．０１μｍ以上１０μｍ以下である。
アノード電極（第１の電極）１２は、フィールド酸化膜１６の開口部で、ドリフト領域２０、エッジ領域２２、及び、コンタクト領域２８に接する。アノード電極１２とドリフト領域２０とのコンタクトは、ショットキーコンタクトである。アノード電極１２とコンタクト領域２８とのコンタクトは、オーミックコンタクトであることが望ましい。
アノード電極１２は金属である。アノード電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
カソード電極１４は、ＳｉＣ層１０の裏面に接して設けられる。カソード電極１４は、カソード領域１８に接して設けられる。カソード電極１４とカソード領域１８とのコンタクトは、オーミックコンタクトであることが望ましい。
カソード電極１８は金属を含む。カソード電極１８は、例えば、ニッケルシリサイドと金属との積層膜から構成される。
次に、本実施形態のＳＢＤ１００の作用及び効果について説明する。
縦型のＳＢＤでは逆バイアスが印加された際、素子領域の端部に電界が集中することで素子領域の端部でアバランシェ降伏が生じると、素子破壊が生じやすくアバランシェ耐量が低下する。素子領域の端部の電界の集中を緩和するため、例えば、素子領域の周囲の終端領域にｐ型のリサーフ領域を設ける。ｐ型のリサーフ領域が空乏化することにより、素子領域の端部に印加される電界強度が緩和され、素子領域の端部でアバランシェ降伏が生じにくくなり、ＳＢＤのアバランシェ耐量が向上する。
しかし、ｐ型のリサーフ領域を設けることで、終端領域でのｐ型領域が、例えば、ｐ＋型のエッジ領域とｐ型のリサーフ領域との多段構造となる。そして、ｐ型不純物の不純物濃度が変化する箇所で、電界が集中し電界強度が高くなる。したがって、この箇所でのアバランシェ降伏が生じ、十分なアバランシェ耐量が得られない恐れがある。
ｐ型領域の濃度の多段構造を、ドーズ量を変えたイオン注入とアニールにより形成する場合、特に、ＳｉＣでは、ｐ型不純物の不純物濃度の変化が急峻になる。これは、ＳｉＣ中の不純物拡散が、例えば、シリコン（Ｓｉ）中と比較して格段に遅いためである。アルミニウム（Ａｌ）をｐ型不純物として用いる場合、ＳｉＣ中の拡散係数が極めて小さいため、ｐ型不純物の不純物濃度の変化が特に急峻になる。
不純物濃度の変化が急峻になると電界強度が高くなる。ＳＢＤのアバランシェ耐量を、更に向上させるために、ｐ型不純物の不純物濃度が変化する箇所での電界強度を緩和させることが望まれる。
本実施形態のＳＢＤ１００では、ｐ型不純物の不純物濃度が変化するエッジ領域２２と第１のリサーフ領域２４の境界部に、エッジ領域２２及び第１のリサーフ領域２４よりもｐ型不純物の不純物濃度の高い第１の高濃度領域３０を設ける。
第１の高濃度領域３０を設けることにより、ＳＢＤ１００に逆バイアスが印加された際に、エッジ領域２２と第１のリサーフ領域２４との間にリーク電流が流れる。リーク電流が流れることによる電圧降下により、エッジ領域２２と第１のリサーフ領域２４との境界部の電界強度が低下する。したがって、エッジ領域２２と第１のリサーフ領域２４との境界部でのアバランシェ降伏が生じにくくなる。よって、ＳＢＤ１００のアバランシェ耐量が向上する。リーク電流は、第１の高濃度領域３０の高いｐ型不純物の不純物濃度と、第１の高濃度領域３０の形成時に発生する結晶欠陥とに起因する。
第１の高濃度領域３０のＳｉＣ層１０の深さは、エッジ領域２２及び第１のリサーフ領域２４の深さよりも浅いことが望ましい。第１の高濃度領域３０の深さが深いと、第１の高濃度領域３０とドリフト領域２０が接し、ＳＢＤ１００の逆バイアス時のリーク電流が増大する恐れがある。
また、第１の高濃度領域３０のｐ型不純物の不純物濃度は、エッジ領域２２と第１のリサーフ領域２４の境界部の電界強度を緩和させる観点から、エッジ領域２２のｐ型不純物の不純物濃度より、一桁以上高いことが望ましい。また、第１の高濃度領域３０のｐ型不純物の不純物濃度は、１×１０２０ｃｍ−３以上であることが望ましい。
以上、本実施形態のＳＢＤ１００によれば、終端領域内での電界強度を緩和することにより、アバランシェ耐量の向上が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ｐ＋＋型の第１の高濃度領域（第４のＳｉＣ領域）３０がｐ＋＋型のコンタクト領域を兼ねる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図３は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＳＢＤ２００である。
ＳＢＤ２００では、ｐ＋＋型の第１の高濃度領域（第４のＳｉＣ領域）３０にアノード電極１２が接する。第１の高濃度領域３０が、アノード電極１２のコンタクト抵抗を低減させるためのコンタクト領域を兼ねる。
本実施形態のＳＢＤ２００によれば、第１の実施形態と同様の作用により、終端領域内での電界強度が緩和され、アバランシェ耐量の向上が実現される。
（第３の実施形態）
本実施形態の半導体装置は、第４のＳｉＣ領域の第１の面を基準とする深さが、第２のＳｉＣ領域及び第３のＳｉＣ領域の第１の面を基準とする深さ以上である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＳＢＤ３００である。
ＳＢＤ３００では、第１の高濃度領域３０のＳｉＣ層１０の表面を基準とする深さが、エッジ領域２２及び第１のリサーフ領域２４のＳｉＣ層１０の表面を基準とする深さと同じ、又は、深い。
本実施形態のＳＢＤ３００によれば、第１の実施形態と同様の作用により、終端領域内での電界強度が緩和され、アバランシェ耐量の向上が実現される。
（第４の実施形態）
本実施形態の半導体装置は、第３のＳｉＣ領域と第５のＳｉＣ領域との間に、第２の高濃度領域が設けられる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＳＢＤ４００である。
ＳＢＤ４００は、ｐ＋型の第２の高濃度領域３２を備える。ｐ＋型の第２の高濃度領域３２は、第１のリサーフ領域２４と第２のリサーフ領域２６との間に設けられる。第２の高濃度領域３２は、第１のリサーフ領域２４と第２のリサーフ領域２６の境界部に設けられる。第２の高濃度領域３２は、第１のリサーフ領域２４を囲む環状パターンである。
第２の高濃度領域３２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。第２の高濃度領域３２のｐ型不純物の不純物濃度は、第１のリサーフ領域２４及び第２のリサーフ領域２６のｐ型不純物の不純物濃度よりも高い。
第２の高濃度領域３２のＳｉＣ層１０の表面を基準とする深さは、第１のリサーフ領域２４及び第２のリサーフ領域２６のＳｉＣ層１０の表面を基準とする深さよりも浅い。第２の高濃度領域３２の深さは、例えば、０．０５μｍ以上１．０μｍ以下である。第１のリサーフ領域２４及び第２のリサーフ領域２６の深さは、例えば、０．１μｍ以上１．０μｍ以下である。
第２の高濃度領域３２を設けることにより、第１のリサーフ領域２４と第２のリサーフ領域２６との境界部の電界強度が低下する。したがって、第１のリサーフ領域２４と第２のリサーフ領域２６との境界部でのアバランシェ降伏が生じにくくなる。よって、ＳＢＤ４００のアバランシェ耐量が向上する。
本実施形態のＳＢＤ４００によれば、第１の実施形態と同様の作用により、終端領域内での電界強度が緩和され、アバランシェ耐量の向上が実現される。
（第５の実施形態）
本実施形態の半導体装置は、第４のＳｉＣ領域の第１の面における形状が、環状ではなく、島状である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図６は、本実施形態の半導体装置の模式平面図である。図６は、半導体層上の不純物領域のパターンを示す。本実施形態の半導体装置はＳＢＤ５００である。
ＳＢＤ５００では、図６に示すように、第１の高濃度領域３０がＳｉＣ層１０の表面で、エッジ領域２２と第１のリサーフ領域２４との間に設けられた島状のパターンを備える。
本実施形態のＳＢＤ５００によれば、第１の実施形態と同様の作用により、終端領域内での電界強度が緩和され、アバランシェ耐量の向上が実現される。
（第６の実施形態）
本実施形態の半導体装置は、ＳｉＣ層の第１の面と第１のＳｉＣ領域との間に、ｐ型のアノード領域を備えるＰＩＮダイオードである点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図７は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＰＩＮダイオード６００である。
ＰＩＮダイオード６００は、ｐ＋型のアノード領域３４を備える。アノード電極１２と、アノード領域３４は電気的に接続される。アノード領域３４は、エッジ領域２２と接続される。
アノード領域３４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下である。
アノード電極１２とアノード領域３４との間に、ｐ＋＋型のコンタクト領域２８が設けられる。アノード電極１２は、ｐ＋＋型のコンタクト領域２８に接する。
終端領域の構造は、第１の実施形態と同様である。
本実施形態のＰＩＮダイオード６００によれば、第１の実施形態と同様の作用により、終端領域内での電界強度が緩和され、アバランシェ耐量の向上が実現される。
（第７の実施形態）
本実施形態の半導体装置は、ＭＯＳＦＥＴである点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）７００である。
ＭＯＳＦＥＴ７００は、素子領域が、ＳｉＣ層１０の表面に設けられたｐ型のボディ領域４２、ｎ＋型のソース領域４４、ゲート絶縁膜４６、ゲート電極４８、層間膜５０、ｎ＋型のドレイン領域１９、ソース電極（第１の電極）１３、ドレイン電極（第２の電極）１５を備える。
ソース電極（第１の電極）１３と、ボディ領域４２及びソース領域４４は、電気的に接続される。ソース電極（第１の電極）１３は、ソース領域４４に接する。ゲート電極４８と、ソース電極１３は、層間膜５０で絶縁される。
終端領域の構造は、第１の実施形態と同様である。
本実施形態のＭＯＳＦＥＴ７００によれば、第１の実施形態と同様の作用により、終端領域内での電界強度が緩和され、アバランシェ耐量の向上が実現される。
（第８の実施形態）
本実施形態の半導体装置は、第１の面と第２の面とを有するＳｉＣ層と、第１の面に接する第１の電極と、ＳｉＣ層内に設けられた第１導電型の第１のＳｉＣ領域と、少なくとも一部が第１の電極と第１の面とが接する領域を囲んでＳｉＣ層内に設けられ、第１のＳｉＣ領域と第１の面との間に設けられた第２導電型の第２のＳｉＣ領域と、第２のＳｉＣ領域を囲んでＳｉＣ層内に設けられ、第１のＳｉＣ領域と第１の面との間に設けられ、第２のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第３のＳｉＣ領域と、第２のＳｉＣ領域と第３のＳｉＣ領域との間のＳｉＣ層内に設けられ、第２のＳｉＣ領域及び第３のＳｉＣ領域よりも結晶欠陥密度の高い第４のＳｉＣ領域と、を備える。本実施形態の半導体装置は、第４のＳｉＣ領域が結晶欠陥密度の高い領域である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図９は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＳＢＤ８００である。
ＳＢＤ８００は、素子領域と、素子領域を囲む終端領域とを備える。素子領域は、ＳＢＤ８００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、ＳＢＤ８００の逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和し、ＳＢＤ８００の素子耐圧を向上させる終端構造を備える。
ＳＢＤ８００は、ＳｉＣ層１０、アノード電極１２、カソード電極１４、フィールド酸化膜１６を備える。ＳｉＣ層１０内には、ｎ＋型のカソード領域１８、ｎ−型のドリフト領域（第１のＳｉＣ領域）２０、ｐ＋型のエッジ領域（第２のＳｉＣ領域）２２、ｐ型の第１のリサーフ領域（第３のＳｉＣ領域）２４、ｐ−型の第２のリサーフ領域（第５のＳｉＣ領域）２６、ｐ＋＋型のコンタクト領域２８、高欠陥密度領域（第４のＳｉＣ領域）６０が設けられる。
ＳｉＣ層１０は、第１の面と、第１の面に対向する第２の面を備えている。図９においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。以下、第１の面を表面、第２の面を裏面とも称する。
高欠陥密度領域（第４のＳｉＣ領域）６０は、エッジ領域２２と第１のリサーフ領域２４との間に設けられる。高欠陥密度領域６０は、エッジ領域２２と第１のリサーフ領域２４の境界部に設けられる。高欠陥密度領域６０は、例えば、エッジ領域２２を囲む環状のパターンである。
高欠陥密度領域６０は、エッジ領域２２、及び、第１のリサーフ領域２４よりも結晶欠陥密度が高い。高欠陥密度領域６０は、例えば、アルゴン（Ａｒ）のイオン注入により形成される。高欠陥密度領域６０は、例えば、アルゴン（Ａｒ）を含む。
高欠陥密度領域６０のＳｉＣ層１０の表面を基準とする深さは、エッジ領域２２及び第１のリサーフ領域２４のＳｉＣ層１０の表面を基準とする深さよりも浅い。高欠陥密度領域６０の深さは、例えば、０．０５μｍ以上１．０μｍ以下である。エッジ領域２２及び第１のリサーフ領域２４の深さは、例えば、０．１μｍ以上１．０μｍ以下である。
高欠陥密度領域６０の結晶欠陥密度と、エッジ領域２２、及び、第１のリサーフ領域２４の結晶欠陥密度は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により比較することが可能である。高欠陥密度領域６０のアルゴン（Ａｒ）の有無は、例えば、ＳＩＭＳにより判定することが可能である。
高欠陥密度領域６０を設けることにより、ＳＢＤ８００に逆バイアスが印加された際に、エッジ領域２２と第１のリサーフ領域２４との間に結晶欠陥起因のリーク電流が流れる。リーク電流が流れることによる電圧降下により、エッジ領域２２と第１のリサーフ領域２４との境界部の電界強度が低下する。したがって、エッジ領域２２と第１のリサーフ領域２４との境界部でのアバランシェ降伏が生じにくくなる。よって、ＳＢＤ８００の耐圧が向上する。
高欠陥密度領域６０のＳｉＣ層１０の深さは、エッジ領域２２及び第１のリサーフ領域２４の深さよりも浅いことが望ましい。高欠陥密度領域６０の深さが深いと、高欠陥密度領域６０とドリフト領域２０が接し、ＳＢＤ８００の逆バイアス時のリーク電流が増大する恐れがある。
以上、本実施形態のＳＢＤ８００によれば、終端領域内での電界強度を緩和することにより、アバランシェ耐量の向上が実現される。
第１乃至第８の実施形態では、ＳｉＣの結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。
また、実施形態では、主に、ＳＢＤ、ＰＩＮダイオード、ＭＯＳＦＥＴを例に説明したが、素子領域の周囲に終端領域を備えるデバイスであれば、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｕｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、その他のデバイスにも本発明を適用することが可能である。
また、実施形態では、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明したが、第１導電型をｐ型、第２導電型をｎ型とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳｉＣ層
１２ アノード電極（第１の電極）
１３ ソース電極（第１の電極）
１４ カソード電極（第２の電極）
１５ ドレイン電極（第２の電極）
２０ ｎ−型のドリフト領域（第１のＳｉＣ領域）
２２ ｐ＋型のエッジ領域（第２のＳｉＣ領域）
２４ ｐ型の第１のリサーフ領域（第３のＳｉＣ領域）
２６ ｐ−型の第２のリサーフ領域（第５のＳｉＣ領域）
３０ ｐ＋＋型の第１の高濃度領域（第４のＳｉＣ領域）
４０ 領域
６０ 高欠陥密度領域（第４のＳｉＣ領域）
１００ ＳＢＤ（半導体装置）
２００ ＳＢＤ（半導体装置）
３００ ＳＢＤ（半導体装置）
４００ ＳＢＤ（半導体装置）
５００ ＳＢＤ（半導体装置）
６００ ＰＩＮダイオード（半導体装置）
７００ ＭＯＳＦＥＴ（半導体装置）
８００ ＳＢＤ（半導体装置）

Claims (13)

  1. 第１の面と第２の面とを有するＳｉＣ層と、
    前記第１の面に接する第１の電極と、
    前記ＳｉＣ層内に設けられた第１導電型の第１のＳｉＣ領域と、
    少なくとも一部が前記第１の電極と前記第１の面とが接する領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられた第２導電型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられ、前記第２のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第３のＳｉＣ領域と、
    前記第２のＳｉＣ領域と前記第３のＳｉＣ領域との間の前記ＳｉＣ層内に設けられ、前記第２のＳｉＣ領域よりも第２導電型の不純物濃度の高い第２導電型の第４のＳｉＣ領域と、
    を備える半導体装置。
  2. 前記第２の面に設けられた第２の電極を、更に備える請求項１記載の半導体装置。
  3. 前記第１の電極が前記第２のＳｉＣ領域に電気的に接続される請求項１又は請求項２記載の半導体装置。
  4. 前記第４のＳｉＣ領域が前記第２のＳｉＣ領域を囲む請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第４のＳｉＣ領域の前記第１の面を基準とする深さが、前記第２のＳｉＣ領域及び前記第３のＳｉＣ領域の前記第１の面を基準とする深さよりも浅い請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第２のＳｉＣ領域と前記第３のＳｉＣ領域とが接する請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記第３のＳｉＣ領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられ、前記第３のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第５のＳｉＣ領域を、更に備える請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記第２のＳｉＣ領域、前記第３のＳｉＣ領域、及び、前記第４のＳｉＣ領域はアルミニウム（Ａｌ）を含む請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 第１の面と第２の面とを有するＳｉＣ層と、
    前記第１の面に接する第１の電極と、
    前記ＳｉＣ層内に設けられた第１導電型の第１のＳｉＣ領域と、
    少なくとも一部が前記第１の電極と前記第１の面とが接する領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられた第２導電型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域を囲んで前記ＳｉＣ層内に設けられ、前記第１のＳｉＣ領域と前記第１の面との間に設けられ、前記第２のＳｉＣ領域よりも第２導電型の不純物濃度の低い第２導電型の第３のＳｉＣ領域と、
    前記第２のＳｉＣ領域と前記第３のＳｉＣ領域との間の前記ＳｉＣ層内に設けられ、前記第２のＳｉＣ領域及び前記第３のＳｉＣ領域よりも結晶欠陥密度の高い第４のＳｉＣ領域と、
    を備える半導体装置。
  10. 前記第２の面に設けられた第２の電極を、更に備える請求項９記載の半導体装置。
  11. 前記第１の電極が前記第２のＳｉＣ領域に電気的に接続される請求項９又は請求項１０記載の半導体装置。
  12. 前記第４のＳｉＣ領域が前記第２のＳｉＣ領域を囲む請求項９乃至請求項１１いずれか一項記載の半導体装置。
  13. 前記第４のＳｉＣ領域はアルゴン（Ａｒ）を含む請求項９乃至請求項１２いずれか一項記載の半導体装置。
JP2015179327A 2015-09-11 2015-09-11 半導体装置 Active JP6523886B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015179327A JP6523886B2 (ja) 2015-09-11 2015-09-11 半導体装置
US15/062,207 US9608058B1 (en) 2015-09-11 2016-03-07 Semiconductor device
CN201610137248.1A CN106531801B (zh) 2015-09-11 2016-03-10 半导体装置
TW105107660A TWI620251B (zh) 2015-09-11 2016-03-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179327A JP6523886B2 (ja) 2015-09-11 2015-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2017055026A true JP2017055026A (ja) 2017-03-16
JP6523886B2 JP6523886B2 (ja) 2019-06-05

Family

ID=58237201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179327A Active JP6523886B2 (ja) 2015-09-11 2015-09-11 半導体装置

Country Status (4)

Country Link
US (1) US9608058B1 (ja)
JP (1) JP6523886B2 (ja)
CN (1) CN106531801B (ja)
TW (1) TWI620251B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6217700B2 (ja) * 2015-07-21 2017-10-25 トヨタ自動車株式会社 ダイオード
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
EP3664126B1 (en) * 2018-12-03 2022-09-14 Infineon Technologies AG Semiconductor device and method of fabricating a semiconductor device
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034646A (ja) * 2006-07-28 2008-02-14 Toshiba Corp 高耐圧半導体装置
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014155472A1 (ja) * 2013-03-25 2014-10-02 新電元工業株式会社 半導体素子
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087397A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
DE112011103469B4 (de) * 2010-10-15 2023-01-19 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2012186318A (ja) 2011-03-05 2012-09-27 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
JP5745954B2 (ja) 2011-06-29 2015-07-08 三菱電機株式会社 半導体装置およびその製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP2014204038A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034646A (ja) * 2006-07-28 2008-02-14 Toshiba Corp 高耐圧半導体装置
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2013251407A (ja) * 2012-05-31 2013-12-12 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014155472A1 (ja) * 2013-03-25 2014-10-02 新電元工業株式会社 半導体素子
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両

Also Published As

Publication number Publication date
US9608058B1 (en) 2017-03-28
JP6523886B2 (ja) 2019-06-05
TW201711107A (zh) 2017-03-16
CN106531801B (zh) 2019-10-25
US20170077220A1 (en) 2017-03-16
TWI620251B (zh) 2018-04-01
CN106531801A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6666224B2 (ja) 半導体装置
JP6400544B2 (ja) 半導体装置
JP6242633B2 (ja) 半導体装置
US20140361312A1 (en) Semiconductor device
US9882036B2 (en) Semiconductor device
JP7214508B2 (ja) 半導体装置
US10355078B2 (en) Semiconductor device
JP6524002B2 (ja) 半導体装置
JP2017168663A (ja) 半導体装置
US9812528B2 (en) Semiconductor device
JP6523886B2 (ja) 半導体装置
US9613951B2 (en) Semiconductor device with diode
JP6363540B2 (ja) 半導体装置
JP2020047683A (ja) 半導体装置
JP2020047680A (ja) 半導体装置
JP7249921B2 (ja) 半導体装置
US20160276441A1 (en) Semiconductor device
JP2020047679A (ja) 半導体装置
JP2020127022A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6523886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150